KR20160049922A

KR20160049922A - 차지 펌핑을 이용한 피크 검출 장치 및 버스트모드 트랜스 임피던스 증폭 장치

Info

Publication number: KR20160049922A
Application number: KR1020140147743A
Authority: KR
Inventors: 김영호; 정의석
Original assignee: 한국전자통신연구원
Priority date: 2014-10-28
Filing date: 2014-10-28
Publication date: 2016-05-10
Also published as: KR102157730B1; US9673797B2; US20160118970A1

Abstract

본 발명은 차지 펌핑을 이용한 피크 검출 장치로, 양의 입력 노드를 통해 검출할 신호를 입력받아 증폭하는 차동 증폭기와, 상기 차동 증폭기로부터 출력되는 신호를 둘 이상의 기준전압들과 비교하여 둘 이상의 전류제어신호들을 발생하는 전류제어부와, 상기 전류 제어부에 의해 발생된 전류제어신호들에 의해 각각 구동되는 둘 이상의 미러전류원(mirror current source)들을 포함하는 미러전류원부와, 미러전류원부로부터 출력되는 전류들에 의해 충/방전되는 커패시터와, 상기 커패시터의 전압을 초기화시키는 리셋 회로부를 포함한다.

Description

차지 펌핑을 이용한 피크 검출 장치 및 버스트모드 트랜스 임피던스 증폭 장치{Peak-Detector using Charge Pump and Burst-Mode Transimpedance Amplifier}

본 발명은 전자 회로에서의 신호 세기 검출 장치에 관한 것으로, 특히 신호의 피크치를 신속히 검출할 수 있는 피크 검출 장치 및 방법에 관한 것이다.

아울러 광-전치증폭기와 연계하여 버스트 데이터의 신호크기를 빠르고 안정되게 검출하여 능동적으로 이득을 조절하도록 함으로 신호를 저왜곡으로 처리하도록 하는 방법을 개시한다.

신호 크기 및 세기를 검출하는 기술은 광범위한 입력 신호 세기 변화에 대응하여 오류없이 데이터를 검출하거나 복원하기 위해 요구되는 필수적인 기술이다. 따라서, 이러한 기술은 유무선 통신 시스템, 측정장비, 바이오 헬스 케어 및 의료장비, 디스크 드라이브 등과 같이 넓은 다이나믹 영역 신호를 수신하는 시스템에서 폭넓게 응용되고 있다.

일반적으로 신호의 피크치(Peak value)를 얻기 위해서는 도 1a와 같은 검파기가 사용된다. 도 1a를 참조하면, 다이오드(Diode : D)(10)는 Vs 노드에서 Vpeak 노드 방향의 순방향 전류가 흐르게 되고, Vpeak 노드에서 Vs 노드 방향으로의 역방향 전류는 차단된다. 따라서, Vs 노드의 전압이 Vpeak 노드의 전압보다 클 경우, D(10)에 전류가 흐르게 되어, 커패시터(Capacitor: C)(11)에 전류가 흘러 충전된다. 이상적일 경우, Vpeak 노드에서의 전압이 Vs 노드에서의 전압에 이르게 된다. 그러나, 만일 Vpeak 노드에서의 전압이 Vs 노드에서의 전압을 넘어서게 되면, D(10)에 흐르는 전류가 차단되어 Vpeak 노드와 Vs 노드는 전기적으로 분리된다. 이때, Vpeak 노드의 전압은 D(10)에 전류가 차단되기 직전의 전압을 유지하게 된다. 이로써, Vpeak 노드의 전압은 Vs 노드 신호의 피크값(peak)을 추적하게 된다. 부가적으로, 소정값을 가지는 저항(Resistor : R)(12)을 C(11)에 병렬 연결시켜 방전을 유도하면 신호의 포락선(envelop)을 추적하는 응용에 활용될 수도 있다.

도 1b는 고주파 집적 회로의 피크 검출 장치를 도시한 일 실시 예이다.

도 1b를 참조하면, 피크 검출 장치는 집적 회로에 적용된 것으로, M1, M2, M3, M4 및 전류원으로 구성된 증폭기(20)가 포함된다. 증폭기(20)의 양의 입력 노드에 신호가 입력(In)되고, 음의 입력 노드에는 증폭기(20) 출력을 소스 팔로워(Source follower)를 통해 피드백함으로 증폭기(20)의 출력 노드가 입력 신호를 그대로 복사하게 된다. 이 피드백 회로 내 증폭기 출력과 소스 팔로워 사이에 앞서 설명한 검파 장치가 삽입되어 있는데, 이를 통해 입력신호가 노드(M1의 게이트)는 부하(기생 커패시턴스)에 영향을 덜 받게 된다. 신호가 고주파일수록 부하의 영향에 크게 좌우되므로, 큰 기생 커패시턴스를 가지는 다이오드에 직접 연결하지 않고 증폭기를 이용하여 작은 부하값을 가지면서 동일한 동작 특성을 제공하도록 한다.

그런데, 전술한 피크 검출 장치들은 안정적이라는 장점이 있으나, NG-PON2와 같이 빠른 응답시간(response time)을 스펙에서 요구하는 경우, 신속하게 신호의 피크값을 추출해내야 하는 기술에 적용하기에는 한계를 가진다.

우선, 신호 검파를 목적으로 사용되는 다이오드(D)는 고주파 신호 입장에서 주로 커패시터 성분으로 보여 순방향 검파기능과 충방전이 동시에 이루어지기 때문에 정확한 신호의 피크값을 추출하지 못하고 평균값을 가지며 이 평균값을 갖는데까지도 시간이 길어지게 된다.

예를 들어, 광통신 응용에서 신호 세기를 검출하는 구간인 프리앰블(Preamble)에서는 고속 클럭인 0과 1이 반복되는데, 검출되는 신호의 최대치는 입력 신호 크기의 1/2 값밖에 가지지 못한다. 이는 전술한 기생 커패시터 성분에 의한 충방전으로 인해 0과 1값이 평균화되기 때문이다. 이로 인해 실제 신호의 피크값보다 작은 값을 가지기 때문에 판별 분해능이 떨어지게 된다.

마지막으로, 집적화되는 다이오드는 넓은 면적을 차지할 뿐만 아니라, 고속동작을 위해서 쇼키베리어 다이오드(schottky barrier diode)와 같은 고주파 다이오드 공정이 사용할 공정에 반드시 지원되야 하는 단점이 발생하기도 한다.

따라서, 본 발명은 전술한 검출시간이 오래 걸리거나, 분해능이 떨어지거나, 큰 면적의 다이이오드나 고주파 다이오드 공정을 필요로 하는 종래의 문제점을 극복하기 위해 각각 상이한 체배비를 갖는 다수의 미러 전류원들을 병렬로 연결하고, 미러 전류원들이 순차적으로 스위칭 오프하면서 이 전류들을 커패시터에 충전하도록 하여 고속으로 신호의 피크값을 검출할 수 있는 차지 펌핑을 이용한 신호 피크 검출 장치를 제공하고자 한다.

본 발명은 고속으로 신호의 피크값을 검출할 수 있는 피크 검출 장치 및 이를 이용한 버스트모드 트랜스임피던스 증폭 장치를 제공한다.

본 발명은 버스트모드 트랜스 임피던스 증폭 장치로, 외부로부터 수신되는 전류 신호를 전압 신호로 변환 및 증폭하는 트랜스 임피던스 증폭기(TIA core)와, 상기 트랜스 임피던스 증폭기(TIA core)로부터 출력되는 단일 전압 신호를 제 1 차동신호로 변환 및 증폭하는 단일신호입력-차동신호출력(Single to Differential : S2D) 증폭기와, 상기 S2D 증폭기로부터 출력된 제1 차동신호에서 직류 오프셋(DC-offset)을 제거한 후 증폭하여 제2 차동신호를 출력하는 자동 오프셋 취소 (Auto Offset Cancellation : AOC)증폭기와, 상기 제2 차동 신호를 입력받아 외부소자에 차동출력신호를 증폭하여 출력하는 버퍼증폭기와, 상기 트랜스 임피던스 증폭기(TIA core)로부터 출력되는 전압 신호의 피크 전압(Vpeak)을 검출하는 피크 검출 장치와, 상기 트랜스 임피던스 증폭소자(TIA core)와 동일한 구조의 제1 기준전압(Vref1)을 생성하는 더미 트랜스 임피던스 증폭기(Dummy TIA)와, 상기 제1 기준 전압을 입력받아 제 2 기준 전압(Vref2)을 생성하는 기준 전압 생성부와, 상기 피크 전압(Vpeak)과 상기 제 2 기준 전압 (Vref2)을 비교한 결과값을 출력하는 비교기와, 상기 비교기로부터 출력되는 결과값에 따라 리셋신호와 시간동기를 제공하는 래치를 포함하되, 상기 래치의 출력 신호는 상기 트랜스 임피던스 증폭소자(TIA core)와 Dummy TIA에 피드백되어 증폭기 이득을 조절 신호로 사용된다.

본 발명의 피크 검출 장치는 다이오드가 사용되지 않아 집적도가 높고 고속으로 신호의 피크값을 정밀하게 검출할 수 있다. 아울러 고속 다이오드 소자공정을 필요하지 않아 공정가격이 경제적이고 공정기간이 단축된다.

도 1a는 일반적인 피크 검출 장치의 일 예를 도시한 구성도이다.
도 1b는 종래의 집적 회로의 피크 검출 장치를 도시한 구성도이다.
도 2는 본 발명의 일 실시 예에 따른 차지 펌핑을 이용한 신호 피크 검출 장치의 구성도이다.
도 3은 본 발명의 일 실시 예에 따른 전류 제어부의 구성도이다.
도 4a는 자연 전류방전을 설명하기 위한 일 예의 회로도이다.
도 4b는 도 4a에 도시된 회로에 또 다른 전류원을 삽입한 경우의 강제 방전 회로도이다.
도 4c는 도 4a 및 도 4b에 도시된 회로에서의 응답 특성을 도시한 도면이다.
도 4d는 충전과 방전을 반복하면서 충전되는 두 가지 방식의 응답 특성을 도시한 도면이다.
도 5는 본 발명의 다른 실시 예에 따른 빠른 응답 특성을 갖는 신호 피크 검출 장치의 도면이다.
도 6은 본 발명에 따른 피크 검출 장치의 시뮬레이션 파형이다.
도 7은 본 발명의 일 실시 예에 따른 신호 피크 검출 장치를 이용한 버스트모드 트랜스임피턴스 증폭기(Burst-mode TIA)의 도면이다.

이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시 예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다.

본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명 실시 예들의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시 예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 발명의 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 2는 본 발명의 일 실시 예에 따른 차지 펌핑을 이용한 신호 피크 검출 장치의 구성도이다.

도 2를 참조하면, 차지 펌핑을 이용한 신호 피크 검출 장치는 차동 증폭기(110), 리플리카 증폭기(120), 커패시터(C2)(130), 미러 전류원부(140) 및 전류 제어부(150)를 포함한다. 부가적으로, 로우패스필터(Low Pass Filter: LPF)(160) 및 리셋 회로부(170)를 더 포함한다.

차동 증폭기(110)는 양의 입력 노드로의 입력 전압(Vin)을 증폭시켜 양의 출력 전압(Va)을 생성한다. 차동 증폭기(110)는 소스가 전류원(I1)에 연결되고, 게이트가 각각 양의 입력 노드 및 음의 입력 노드에 접속되는 제 1 MOSFET(M1) 및 제 2 MOSFET(M2)과, VDD에 소스 단이 접속되고, 게이트가 서로 접속되고, 드레인이 각각 제 1 MOSFET(M1) 및 제 2 MOSFET(M2) 드레인에 접속되는 제 3 MOSFET(M3) 및 제 4 MOSFET(M4)를 포함하고, 제 4 MOSFET(M4)의 드레인에 출력 전압(Va)을 출력하는 출력 노드가 형성되는 형태로 구성된다. 그러나, 이는 본 발명의 일 실시 예일 뿐 이에 한정되지 않는다. 본 발명에서는 양의 피크값을 검출하기 위하여 차동 증폭기(110) 양의 입력노드로 검출할 신호전압(Vin)을 입력받고, 음의 입력노드로 커패시터의 충전된 피드백전압을 입력받고, 신호전압(Vin) 및 피드백 전압 간의 차이를 비교 증폭하여 양의 출력 전압(Va)을 생성한다. 동일하게 만일 음의 피크값을 검출하기 위해서는 차동 증폭기(110) 양의 입력노드로 검출할 신호전압(Vin)을 입력받고, 음의 입력노드로 커패시터에 충전된 피드백전압을 입력받고, 신호전압(Vin) 및 피드백 전압 간의 차이를 비교 증폭하여 음의 출력 전압(Va)을 생성하여 사용할 것이다.

리플리카 증폭기(120)는 차동 증폭기(110)와 동일한 구조를 갖는 리플리카 증폭기로서, 다만 양의 노드 및 음의 노드가 동일한 입력 전압(Vin)을 전달받아 새로운 출력 전압(Vin′)을 생성한다.

부가적으로, 로우패스필터(Low Pass Filter : LPF)(160)는 R1(161) 및 C1(162)으로 구성된 1차 필터로, 입력 전압(Vin)에서 DC가 요동치게 하는 성분(DC wander)을 필터링하여 안정된 클럭만을 선별하고, 이 필터링된 신호는 병렬로 연결된 차동 증폭기(110)와 리플리카 증폭기(120)에 입력된다.

커패시터(C2)(130)에 충전되는 전압(Vpeak)은 입력 전압(Vin)의 피크치를 추적하는 값으로 이 충전 전압(Vpeak)은 차동 증폭기(110)의 음의 입력 노드에 입력된다. 전류 제어부(150)는 차동증폭기(110)의 출력전압(Va)와 리플리카 증폭기(120)의 출력 전압(Vin′)을 통해 얻은 여러 기준전압들을 비교하여 미러 전류원들(140)을 순차적으로 스위칭 온오프(ON/OFF)시킬 컨트롤 전압들을 생성한다.

미러 전류원부(140)는 커패시터(130)의 충전 전압(Vpeak)이 입력 전압(Vin)의 피크치에 근접할수록 전류를 제공하는 블록으로 각각 상이한 체배비(도 2에 도시된 바와 같이, 16Io의 미러 전류원(141), 4Io의 미러 전류원(142) Io의 미러 전류원(143))를 가지는 둘 이상의 미러 전류원들(141, 142, 143)이 병렬로 구성된다. 입력신호(Vin)의 비교전압인 Vpeak 전압이 이 입력신호(Vin)의 전압 크기보다 초기에 작기 때문에 모든 미러 전류원들(141, 142, 143)은 스위칭 온(ON)되어 빠르게 커패시터(C2)(130)를 충전한다. 이를 통해 Vpeak전압은 빠르게 Vin전압에 근접하게 된다. 충전 전압(Vpeak)이 입력 전압(Vin)의 피크 전압(Vpeak)에 근접할수록 체배비가 높은 미러전류원들(141>142>143)부터 순차적으로 오프(OFF)된다. 최종적으로 입력 전압(Vin)과 충전 전압(Vpeak)이 거의 동일하게 되었을 때, 마지막으로 가장 작은 전류를 제공하는 미러전류원 143이 꺼져 전체적으로 모든 미러 전류원들(141, 142, 143)이 스위칭 오프(OFF)된다. 미러 전류원부(140)는 전류 제어부(150)에 의해 스위칭되며 각각 커패시터(C2)(130)에 상이한 값을 가지는 전류를 충전한다. 초기 입력신호 크기를 추적할 때는 모든 전류원을 동작시켜 충전전압이 대략적인 신호크기에 도달하게 하고 최종적으로 정확한 신호의 피크값을 찾으려 할때는 가장 미세한 전류를 제공하는 체배비가 낮은 전류원을 동작시켜 충전전압의 정밀성을 키우게 된다. 이는 종래의 피크 검출장치의 구조에 비해 빠른 피크 검출과 정밀성을 제공하게 된다.

본 발명에서는 3개의 체배비를 갖는 미러전류원이 사용되었지만 보다 정밀한 동작을 위해서 더 많은 미러전류원들이 사용될 수 있다. 또한, 본 발명에서는 다수의 미러 전류원들 각각이 상이한 체배비를 갖는 것으로 설명하나, 다른 실시 예로 동일한 미러 전류원들을 사용하되 MUX를 사용하여 가중치를 가지는 전류비트(가령 세 개의 전류원이 있다면 전류제어부에서는 3개의 비트를 사용하여 101, 010식으로 전류량을 조절)를 조절하는 방식으로 구성할 수도 있다.

본 발명에서와 같이 양의 피크값(신호없는 기준DC값에 양의 신호가 인가될 때의 피크값)을 검출하고자 하는 경우, 초기화시 리셋회로부(170)에 의해 가장 낮아진 비교전압(Vpeak)을 가지며 커패시터(130)에 미러전류원부(130)의 전류가 흘러 전하를 충전하여 검출할 신호의 양의 피크값을 검출하고, 반대로 음의 피크값(신호없는 기준DC값에 음의 신호가 인가될 때의 피크값, 신호반전)을 검출하고자 하는 경우, 리셋 회로부(170)에 의해 가장 높은 비교전압(Vpeak)을 가지도록 하고, 이 커패시터(130)에서 미러전류원부(140)로 전류를 흘려 전하를 방전하여 검출할 신호의 음의 피크값을 검출한다.

도 3은 본 발명의 일 실시 예에 따른 전류 제어부의 구성도이다.

도 3을 참조하면, 전류 제어부(150)는 차동 증폭기(120)의 출력 전압(Va)을 입력받고, 이를 각각 기준전압(Vref1, Vref2, Vref3)과 비교하여 0(LOW)이나 1(HIGH) 값을 출력하는 다수의 비교기들(151, 152, 153)을 포함하되, 비교기들(151, 152, 153)의 출력값들은 각각의 미러전류원들(141, 142, 143)을 스위칭한다. 즉, 제 1 비교기(151)는 제 1 기준 전압(

)와 Va를 비교한 결과에 따라, 16Io의 미러 전류원(141)의 스위칭 제어 신호를 출력하고, 제 2 비교기(152)는 제 2 기준 전압(

)와 Va를 비교한 결과에 따라 4Io의 미러 전류원(142)의 스위칭 제어 신호를 출력하고, 제 3 비교기(153)는 제 3 기준 전압(

)와 Va를 비교한 결과에 따라 Io의 미러 전류원(142)의 스위칭 제어 신호를 출력한다.

그러면, 다시 도 2를 참조하여, 본 발명에 따른 차지 펌핑을 이용한 피크 검출 장치에서의 피크 검출 동작을 살펴보기로 한다.

만약, '0101'의 고속 디지털 프리앰블 신호(Vin)가 입력되면, 입력 신호(Vin)에서 DC가 요동치게 하는 성분(DC wander)이 LPF(160)에서 필터링되어 안정된 클럭만이 선별된 신호가 제 1 증폭기(110) 및 제 2 증폭기(120)에 나뉘어 입력된다.

먼저, 제 1 증폭기(110)의 양의 입력 노드에 입력된 신호는 증폭되어 양의 출력 신호(Va)로 출력이 된다.

한편, 필터링된 입력신호는 제 2 증폭기(120)의 양의 노드와 음의 노드에 동일하게 입력되어, 출력으로 새로운 출력 Vin′을 생성한다.

이 출력 신호(Va)는 다시 전류 제어부(current control logic)(150)에 입력되는데, 전류 제어부(150)는 입력된 Va값과 제 2 증폭기(120)의 출력 Vin′을 기반으로 구성되는 기준 전압들(Vref1, Vref2, Vref3) 각각과 비교하여 0(LOW)이나 1(HIGH)값을 출력한다. 이 출력값들은 미러전류원들(141, 142, 143) 각각을 순차적으로 스위칭한다.

미러 전류원들(141, 142, 143) 각각은 LOW 값에서 스위칭 ON되어 커패시터(C2)(130)에 충전할 수 있는 전류가 흐르게 된다. 그런 후, 커패시터 C2(130)에 충전된 전압(Vpeak)은 다시 차동 증폭기(110)의 음의 입력 노드로 흘러들어가 출력전압(Va)을 변화시켜 새로운 스위칭 동작을 연속적으로 발생시킨다. 즉, Va값이 기준전압(Vref3)와 동일할 때까지, 미러 전류원들(141, 142, 143)이 순차적으로 스위칭 오프되어 동작이 멈추게 된다.

전술한 바와 같이, 다양한 체배비를 가지는 미러 전류원들(141, 142, 143)을 병렬로 구성하여 신호의 피크값에 도달하는 시간을 종래 구조와 비교하여 효과적으로 감소시키는데, 본 발명의 이해를 돕기 위해 도 4a 내지 도 4d를 참조하여 이에 대해 좀 더 상세히 설명하기로 한다.

도 4a는 커패시터에 Vo의 전압이 충전된 상태에서 저항을 통해 자연 방전되는 결과를 보기 위한 회로도이다.

도 4a를 참조하면, 일반적으로 커패시터(41)에 Vo의 전압이 충전되어 있을 경우, 저항을 통해 방전되는 전압의 자연 방전식은 아래 <수학식 1>과 같다.

<수학식 1>

상기 <수학식 1>에서

,

이다.

도 4b는 도 4a에 도시된 회로에 또 다른 방전 전류원을 삽입한 경우의 회로도이다.

도 4c는 도 4a 및 도 4b에 도시된 회로에서의 충전전압 Vo의 응답 특성을 도시한 도면이다.

도 4c를 참조하면, 도 4a에 도시된 회로의 응답 특성(a)보다 도 4b에 도시된 회로의 응답 특성(b)이 더욱 가파르게 됨을 알 수 있다. 도 4b를 참조하면, 또 다른 전류 경로인 전류원(42)이 삽입되어, 자연 방전하는 것보다 전류가 신속하게 방전되기 때문이다.

반대로, 이러한 원리를 커패시터의 충전에 적용하면, 충전되는 회로에 전류원을 추가하여 더 빠른 충전을 할 수 있게 된다.

도 4d는 충전과 비충전을 반복하면서 충전되는 응답 특성을 도시한 도면이다.

도 4d를 참조하면, 종래와 같은 충전(Original Charging)에서와 같이 단일 전류원만으로 커패시터를 충전할 때 충전되는 전압이 신호의 피크값에 도달하기 위해서는 상당히 많은 시간이 요구된다. 그러나, 본 발명(Proposed Charge Pumping)에서와 같이 단일 전류원과 이에 비례하는 여러 체배비를 가지는 미러전류원을 적절히 스위칭하여 활용하면 원하는 피크값에 더욱 빨리 도달할 수 있게 된다.

즉, 충전 시간을 줄이기 위해 초기에는 거칠게 많은 전류를 구동시켜서 소정값에 용이하게 도달하게 한 뒤, 피크값 근처에 가까울수록 회로 동작의 안정성을 고려하여 정교하게 미세 전류를 구동시켜 신호의 피크값에 도달하게 하는 것이다.

도 5는 본 발명의 다른 실시 예에 따른 차지 펌핑을 이용한 피크 검출 장치의 구성도이다. 도 5를 참조하면, 차지 펌핑을 이용한 피크 검출 장치의 커패시터(C2)(130), 전류 제어부(150) 및 로우패스필터(160)의 구성은 도 2에 도시된 바와 동일하다. 그런데, 차동 증폭기(110-1) 및 리플리카 증폭기(120-1)에 각각 저항(R_dummy)(510, 520)이 추가된다. 즉, 차동 증폭기(110-1)에는 소스가 전류원에 연결되고, 게이트가 각각 양의 입력 노드 및 음의 입력 노드에 접속되는 제 1 MOSFET(M1) 및 제 2 MOSFET(M2)과, VDD에 소스 단이 접속되고, 게이트가 서로 접속되고, 드레인이 각각 제 1 MOSFET(M1) 및 제 2 MOSFET(M2) 드레인에 접속되는 제 3 MOSFET(M3) 및 제 4 MOSFET(M4)를 포함하고, 제 4 MOSFET(M4)의 드레인에 출력 전압(Va)을 출력하는 출력 노드가 형성되되, 제 4 MOSFET(M4) 및 출력 노드 사이에 저항(Rdummy)(510)가 추가된다. 리플리카 증폭기(120-1)에는 소스가 전류원에 연결되고, 게이트가 각각 양의 입력 노드 및 음의 입력 노드에 접속되는 제 1 MOSFET(M1a) 및 제 2 MOSFET(M2a)과, VDD에 소스 단이 접속되고, 게이트가 서로 접속되고, 드레인이 각각 제 1 MOSFET(M1a) 및 제 2 MOSFET(M2a) 드레인에 접속되는 제 3 MOSFET(M3a) 및 제 4 MOSFET(M4a)를 포함하고, 제 4 MOSFET(M4a)의 드레인에 출력 전압(Vin')을 출력하는 출력 노드가 형성되되, 출력 노드와 제 2 MOSFET(M2a) 및 사이에 저항(Rdummy)(520)을 더 포함한다.이러한 차동 증폭기(110-1)와 리플리카 증폭기(120-1)에 사용된 R_dummy(510, 520)는 동일한 값으로 Va와 Vin'에 약간의 DC전압차를 발생시킨다. 동일한 DC값에 약간의 편차를 제공하는 이유는 신호 지연에 대한 오차를 방지하기 위함이다. 즉, Vin' 전압이 Va 노드가 있을 위치의 전압보다 약간 높은값을 가지는데, 이는 R_dummy(510) 없을 경우 Va전압이 초기에 VDD에서 계속 낮아지다 최종 기준 전압 Vin'과 만나 비교기를 통해 미러전류원을 스위칭 오프(OFF)하게 되지만, 피드백루프의 신호지연 차(Va신호 출력결과가 전류 제어부(150)와 미러 전류원을 거쳐 커패시터 충전을 하고 이 결과 값이 다시 차동 증폭기(110-1)를 거쳐 또 다른 Va신호를 생성하는 데까지 걸린시간)로 인해 실제 전류원 전류는 일정 시간 동안 더 흐르게 된다. 이를 피하기 위해 실제 기준전압보다 먼저 스위칭을 오프(OFF)하기 위해 R_dummy(520) 통해 Vin'을 약간높게 하였다. 다시 말해, Vpeak값이 최종 피크값에 도달하여도 신호판별에 걸리는 시간에 의해 피크값 이상의 값을 가지기 때문에 미리 걸리는 시간을 예상하여 실제값보다 약간 큰 기준전압을 앞서 설정해 두는 것이다.

한편, 미러 전류원에는 스위치(530)가 추가되는데, 이는 고속 스위칭시 누설 전류에 의한 Vpeak값의 전압변화를 차단하기 위하여 디지털 논리회로를 통해 피크 전압이 검출되었을 때 LOW값을 가지도록 하여, 완벽하게 커패시터(130)와 미러 전류원들을 회로적으로 분리시키는 역할을 수행한다.

도 6은 본 발명의 일 실시 예에 따른 피크 검출 장치에 의한 시뮬레이션 파형을 도시한 도면이다.

초기 Vpeak 전압이 전원전압(VDD)의 특정 전압일 경우, 초기화(reset) 신호가 입력되면 커패시터(C2)의 충전 Vpeak 전압은 방전되며 대략 1.1V정도로 세팅이 된다. 이는 입력 신호가 입력되지 않을 때의 입력 트랜지스터의 동작 DC값과 같다. 빠른 응답 특성을 가지기 위해 Vpeak 전압이 0V에서 충전을 시작하는 것보다 입력신호(Vin)의 입력 DC 동작점에서 시작하도록 하였다. 이후 클럭 형태의 신호가 입력되어 들어오면 각각의 비교기들을 통해 미러전류원이 스위칭하게 된다.

도 6에 도시된 바와 같이, 20nsec에서 33nsec내의 초기에는 스위치(16Io), 스위치(4Io), 스위치(Io)가 모두 스위칭 ON이 되어 총 21*Io의 전류가 흘러 빠르게 커패시터를 충전시키게 된다. 이후 스위치(16Io)는 스위칭 OFF되고, 41nsec이후에는 스위치(4Io)가 스위칭 OFF된다. 결국 작은 전류를 출력시키는 스위치(Io)만이 스위칭 ON/OFF동작을 반복하며 커패시터에 미세한 전류를 충전시키다가, 96nsec에 스위칭 OFF될 때까지 입력신호의 피크값을 정밀하게 추적하게 된다.

도 7은 본 발명의 일 실시 예에 따른 신호 피크 검출 장치(710)를 이용한 버스트모드 트랜스 임피턴스 증폭 장치(Burst-mode TIA)의 구성도이다.

도 7을 참조하면, 버스트모드 트랜스 임피던스 증폭 장치(BM-TIA)는 수동형 광가입자망(Passive Optical Network: PON)에서 버스트하게 입력되는 광신호 패킷들를 그 세기에 따라 자동 이득 조절하는 기능을 제공한다. 여기서, 광신호 패킷이 버스트하게 입력되는 이유는 각 가입자가 있는 ONU단에서 OLT단까지의 거리 또는 신호 손실이 재 각각이기 때문이다. 수동형 광가입망은 보통 P2MP(Point to Multi-Point)방식으로 구성되기 때문에 여러 ONU단에서 보내지는 신호는 패킷 단위로 묶여서 시간적으로 분할된 TDM-PON(Time Division Multiplexing PON)방식으로 송출이 된다. 따라서 OLT단에 입력되는 각 패킷들은 서로 신호크기를 달리 갖는다.

트랜스 임피던스 증폭기(TIA core)(710)는 외부로부터 수신되는 전류 신호를 전압신호로 변환 및 증폭한다. 단일신호입력-차동신호출력(Single to Differential : S2D) 증폭기(720)는 트랜스 임피던스 증폭기(TIA core)(710)로부터 출력되는 단일 전압 신호를 제1 차동 신호로 변환 및 증폭한다. 자동 오프셋 취소(Auto Offset Cancellation : AOC) 증폭기(730)는 제 1 차동 신호에서 직류 오프셋(DC-offset)을 제거한 후, 증폭하여 제2 차동 신호를 생성하여 출력한다. 버퍼(Buffer) 증폭기(740)는 제 2 차동 신호를 입력받아 외부소자에 차동 출력 신호를 출력한다.

피크 검출 장치(Peak Detector)(750)는 트랜스 임피던스 증폭기(TIA core)(710)로부터 출력되는 신호의 피크 전압(Vpeak)을 검출하여 출력하는데, 도 2에 도시된 바와 같은 구성을 갖는 피크 검출 장치(750)는 Vin 전압이 입력됨에 따라, Vin 전압의 피크 전압(Vpeak)을 검출하게 된다.

더미 트랜스 임피던스 증폭기(Dummy TIA)(760)는 트랜스 임피던스 증폭기(TIA core)(710)와 동일한 구조로 구성되되, 제1 기준전압(Vref1)을 생성하여 출력한다.

기준 전압 생성부(Ref.V Generator)(770)는 제1 기준 전압(Vref1)을 입력받아 제 2 기준 전압(Vref2)을 생성한다.

그러면, 비교기(780)는 피크 검출 장치(750)에서 출력되는 피크 전압(Vpeak)과 기준 전압 생성부(730)의 기준 전압(Vref2)과 비교한 결과값을 래치(Latch)(790)에 전달한다.

래치(Latch)(790)는 리셋 신호(reset)가 입력되기 전까지 이전 값을 계속 유지하기 때문에, 리셋 이후 한번 판정된 값을 다음 리셋이 발생하기 전까지 유지한다. 래치(790)는 피크 전압(Vpeak)이 기준 전압(Vref2)보다 크면, 피드백신호를 통해 TIA(710)의 이득을 감쇄시킨다. 반면, 래치(790)는 피크 전압(Vpeak)이 기준 전압(Vref2)보다 작으면, TIA(710)의 고이득을 그대로 유지시킨다.

입력되는 버스트 신호가 큰지(Loud) 작은지(Soft)를 판별하는 기준은 Vref2 기준 전압을 통해 결정이 되는데, 이 값은 외부에서 조절할 수 있도록 제공할 수 있지만 핀 수를 고려하여 일반적으로는 내부에서 만들어 제공한다. 본 발명에서는 TIA(750)와 공정, 온도 및 시간에 있어서 동일하게 변화하는 더미 TIA를 통해 Vref4를 제공하도록 하여 변화에 비례하는 상대값을 갖도록 한다.

Claims

입력 노드를 통해 검출할 신호를 입력받아 증폭하는 차동 증폭기와,
상기 차동 증폭기로부터 출력되는 신호를 둘 이상의 기준전압들과 비교하여 둘 이상의 전류제어신호들을 발생하는 전류제어부와,
상기 전류 제어부에 의해 발생된 전류제어신호들에 의해 각각 구동되는 둘 이상의 미러전류원(mirror current source)들을 포함하는 미러 전류원부와,
미러 전류원부로부터 출력되는 전류들에 의해 충/방전되는 커패시터와,
상기 커패시터의 전압을 초기화시키는 리셋 회로부를 포함함을 특징으로 하는 차지 펌핑을 이용한 피크 검출 장치.
제 1항에 있어서, 상기 차동 증폭기는
양의 피크값을 검출하기 위하여 양의 입력노드로 검출할 신호전압(Vin)을 입력받고, 음의 입력노드로 상기 커패시터에 충전된 피드백전압을 입력받으며, 상기 신호전압(Vin) 및 피드백 전압 간의 차이를 비교 증폭하여 양의 출력 전압(Va)을 생성하는 것을 특징으로 하는 차지 펌핑을 이용한 피크 검출장치.
제 1항에 있어서, 상기 차동 증폭기는
음의 피크값을 검출하기 위하여 양의 입력노드로 검출할 신호전압(Vin)을 입력받고, 음의 입력노드로 상기 커패시터에 충전된 피드백전압을 입력받고, 상기 상기 신호전압(Vin) 및 피드백 전압 간의 차이를 비교 증폭하여 음의 출력 전압(Va)을 생성하는 것을 특징으로 하는 차지 펌핑을 이용한 피크 검출장치.
제 1항에 있어서, 상기 전류제어부는
상기 차동증폭기의 출력전압(Va)을 각각 크기가 상이한 둘 이상의 기준전압(Vref)들과 비교하여 상기 미러 전류원부를 제어하는 전압을 발생하는 히스테리시스(Hysteresis) 특성을 가지는 복수의 비교기들을 포함함을 특징으로 하는 차지 펌핑을 이용한 피크 검출장치
제 1항에 있어서, 상기 미러 전류원부는
상기 전류제어신호들에 의해 구동되는 병렬로 구성된 둘 이상의 미러 전류원들과,
단일 충/방전 전류를 출력할 수 있도록 상기 둘 이상의 미러전류원들을 온/오프시키는 스위치들로 구성된 것을 특징으로 하는 차지 펌핑을 이용한 피크 검출 장치.
제 1항에 있어서,
양의 피크값을 검출하고자 하는 경우, 초기화시 상기 리셋회로부에 의해 가장 낮아진 전압을 가진 커패시터에 상기 미러 전류원부의 전류가 흘러 전하를 충전하여 검출할 신호의 양의 피크값을 검출하고
음의 피크값을 검출하고자 하는 경우, 상기 리셋 회로부에 의해 가장 높은 전압을 가진 커패시터에서 상기 미러전류원부로 전류를 흘려 전하를 방전하여 검출할 신호의 음의 피크값을 검출하는 것을 특징으로 하는 차지 펌핑을 이용한 피크 검출장치
제 1항에 있어서,
상기 검출할 입력 신호(Vin)에서 DC 완더링(wandering)를 피하고 안정된 클럭만을 선별하여 병렬 연결된 차동증폭기 및 리플리카 증폭기에 입력하는 로우 패스 필터(Low Pass Filter : LPF)를 더 포함함을 특징으로 하는 차지 펌핑을 이용한 피크 검출 장치.
제 1항에 있어서,
상기 차동증폭기와 동일한 구조의 리플리카(replica) 증폭기를 구성하고, 두 차동입력 노드에는 상기 차동증폭기와 동일한 입력 신호(Vin)을 연결하여, 출력으로 공정변화에 둔감하고 입력신호 상태에 연동되는 상기 전류제어부에 사용될 기준전압(Vref)을 제공함을 특징으로 하는 차지펌핑을 이용한 피크 검출장치
제 1항에 있어서, 전류제어부는
상기 출력 전압(Va)을 입력받고, 상기 둘 이상의 기준전압들(Vref1, vref2,...)과 비교하여 0(LOW)이나 1(HIGH)값을 출력하는 다수의 비교기들을 포함하되, 상기 비교기들의 출력값들은 상기 미러 전류원들 각각을 스위칭함을 특징으로 하는 차지 펌핑을 이용한 피크 검출 장치.
제 1항에 있어서, 상기 미러 전류원부는
각각 상이한 체배비를 가지는 미러 전류원들로 구성되며, 초기화(reset) 이후 피크검출 초기상태에는 모든 미러 전류원들이 동작하되, 시간이 경과됨 따라 체배비가 높은 미러 전류원에서 체배비가 낮은 미러 전류원 순으로 스위칭 오프(OFF)됨을 특징으로 하는 차지 펌핑을 이용한 피크 검출 장치.
제 1항에 있어서, 상기 차동 증폭기는
소스가 전류원에 연결되고, 게이트가 각각 상기 양의 입력 노드 및 음의 입력 노드에 접속되는 제 1 MOSFET(M1) 및 제 2 MOSFET(M2)과,
VDD에 소스 단이 접속되고, 게이트가 서로 접속되고, 드레인이 각각 상기 제 1 MOSFET(M1) 및 제 2 MOSFET(M2) 드레인에 접속되는 제 3 MOSFET(M3) 및 제 4 MOSFET(M4)를 포함하고,
상기 제 4 MOSFET(M4)의 드레인에 상기 출력 전압(Va)을 출력하는 출력 노드가 형성되되,
상기 제 4 MOSFET(M4) 및 출력 노드 사이에 저항(Rdummy)을 더 포함함을 특징으로 하는 차지 펌핑을 이용한 피크 검출 장치.
제 1항에 있어서, 상기 리플리카 증폭기는
소스가 전류원에 연결되고, 게이트가 각각 상기 양의 입력 노드 및 음의 입력 노드에 접속되는 제 1 MOSFET(M1a) 및 제 2 MOSFET(M2a)과,
VDD에 소스 단이 접속되고, 게이트가 서로 접속되고, 드레인이 각각 상기 제 1 MOSFET(M1a) 및 제 2 MOSFET(M2a) 드레인에 접속되는 제 3 MOSFET(M3a) 및 제 4 MOSFET(M4a)를 포함하고,
상기 제 4 MOSFET(M4a)의 드레인에 상기 출력 전압(Va)을 출력하는 출력 노드가 형성되되,
상기 출력 노드와 제 2 MOSFET(M2a) 및 사이에 저항(Rdummy)을 더 포함함을 특징으로 하는 차지 펌핑을 이용한 피크 검출 장치.
외부로부터 수신되는 전류 신호를 전압 신호로 변환 및 증폭하는 트랜스 임피던스 증폭기(TIA core)와,
상기 트랜스 임피던스 증폭기(TIA core)로부터 출력되는 단일 전압 신호를 제 1 차동신호로 변환 및 증폭하는 단일신호입력-차동신호출력(Single to Differential : S2D) 증폭기와,
상기 S2D 증폭기로부터 출력된 제1 차동신호에서 직류 오프셋(DC-offset)을 제거한 후 증폭하여 제2 차동신호를 출력하는 자동 디씨오프셋 제거 (Auto Offset Cancellation : AOC)증폭기와,
상기 제2 차동 신호를 입력받아 외부소자에 차동출력신호를 증폭하여 출력하는 버퍼증폭기와,
상기 트랜스 임피던스 증폭기(TIA core)로부터 출력되는 전압 신호의 피크 전압(Vpeak)을 검출하는 피크 검출 장치와,
상기 트랜스 임피던스 증폭기(TIA core)와 동일한 구조의 제1 기준전압(Vref1)을 생성하는 더미 트랜스 임피던스 증폭기(Dummy TIA)와,
상기 제1 기준 전압을 입력받아 제 2 기준 전압(Vref2)을 생성하는 기준 전압 생성부와,
상기 피크 전압(Vpeak)과 상기 제 2 기준 전압 (Vref2)을 비교한 결과값을 출력하는 비교기와,
상기 비교기로부터 출력되는 결과값에 따라 리셋신호와 시간동기를 제공하는 래치를 포함하되,
상기 래치의 출력 신호는 상기 트랜스 임피던스 증폭기(TIA core)와 Dummy TIA에 피드백되어 증폭기 이득을 조절 신호로 사용됨을 특징으로 하는 버스트모드 트랜스 임피던스 증폭 장치.
제 13항에 있어서, 상기 피크 검출 장치는
입력 노드를 통해 검출할 신호를 입력받아 증폭하는 차동 증폭기와,
상기 차동 증폭기로부터 출력되는 신호를 둘 이상의 기준전압들과 비교하여 둘 이상의 전류제어신호들을 발생하는 전류제어부와,
상기 전류 제어부에 의해 발생된 전류제어신호들에 의해 각각 구동되는 둘 이상의 미러전류원(mirror current source)들을 포함하는 미러전류원부와,
미러전류원부로부터 출력되는 전류들에 의해 충/방전되는 커패시터와,
상기 커패시터의 전압을 초기화시키는 리셋 회로부를 포함함을 특징으로 하는 버스트모드 트랜스 임피던스 증폭 장치.
제 14항에 있어서, 상기 차동 증폭기는
양의 피크값을 검출하기 위하여 양의 입력노드로 검출할 신호전압(Vin)을 입력받고, 음의 입력노드로 상기 커패시터에 충전된 피드백전압을 입력받으며, 상기 신호전압(Vin) 및 피드백 전압 간의 차이를 비교 증폭하여 양의 출력 전압(Va)을 생성하고,
음의 피크값을 검출하기 위하여 양의 입력노드로 검출할 신호전압(Vin)을 입력받고, 음의 입력노드로 상기 커패시터에 충전된 피드백전압을 입력받고, 상기 상기 신호전압(Vin) 및 피드백 전압 간의 차이를 비교 증폭하여 음의 출력 전압(Va)을 생성하는 것을 특징으로 하는 버스트모드 트랜스 임피던스 증폭 장치.
제 14항에 있어서, 상기 전류제어부는
상기 차동증폭기의 출력전압(Va)을 각각 크기가 상이한 둘 이상의 기준전압(Vref)들과 비교하여 상기 미러 전류원부를 제어하는 전압을 발생하는 히스테리시스(Hysteresis) 특성을 가지는 복수의 비교기들을 포함함을 특징으로 하는 버스트모드 트랜스 임피던스 증폭 장치.
제 14항에 있어서, 상기 미러 전류원부는
상기 전류제어신호들에 의해 구동되는 병렬로 구성된 둘 이상의 미러 전류원들과,
단일 충/방전 전류를 출력할 수 있도록 상기 둘 이상의 미러전류원들을 온/오프시키는 스위치들로 구성된 것을 특징으로 하는 버스트모드 트랜스 임피던스 증폭 장치.
제 14항에 있어서,
상기 차동증폭기와 동일한 구조의 리플리카(replica) 증폭기를 구성하고, 두 차동입력 노드에는 상기 차동증폭기와 동일한 입력 신호(Vin)을 연결하여, 출력으로 공정변화에 둔감하고 입력신호 상태에 연동되는 상기 전류제어부에 사용될 기준전압(Vref)을 제공함을 특징으로 하는 버스트모드 트랜스 임피던스 증폭 장치.
제 14항에 있어서, 전류제어부는
상기 출력 전압(Va)을 입력받고, 상기 둘 이상의 기준전압들(Vref1, vref2, ...)과 비교하여 0(LOW)이나 1(HIGH)값을 출력하는 다수의 비교기들을 포함하되, 상기 비교기들의 출력값들은 상기 미러 전류원들 각각을 스위칭함을 특징으로 하는 버스트모드 트랜스 임피던스 증폭 장치.
제 14항에 있어서, 상기 미러 전류원부는
각각 상이한 체배비를 가지는 미러 전류원들로 구성되며, 초기화(reset) 이후 피크검출 초기상태에는 모든 미러 전류원들이 동작하되, 시간이 경과됨 따라 체배비가 높은 미러 전류원에서 체배비가 낮은 미러 전류원 순으로 스위칭 오프(OFF)됨을 특징으로 하는 버스트모드 트랜스 임피던스 증폭 장치.