JP5780282B2 - リミッタアンプ回路及びドライバ回路 - Google Patents

Description

本発明は、入力振幅に対して適切なＤＣオフセット量を設定することができ、受信感度及び応答特性の改善をはかることができるリミッタアンプ回路及びドライバ回路に関する。

高速データ伝送を可能とする光伝送システムとして、複数のデータ信号のパケットを時間多重する光伝送システムが知られている。このシステムにおいてバースト信号を受信するために光受信回路が用いられる。

図１は従来の光受信回路を示す図である。フォトダイオード１００は微小な光信号を電流信号に変換する。トランスインピーダンスアンプ１０１（TIA: Trans Impedance Amplifier）は、この電流信号を電圧信号に変換増幅する。リミッタアンプ回路１０２は、トランスインピーダンスアンプ１０１の出力信号を一定振幅に増幅する。

このような構成の光受信回路では、トランスインピーダンスアンプ１０１の差動出力の正相側ＩＰと逆相側ＩＮにそれぞれＤＣオフセットが生じる。入力信号のＤＣオフセットはトランスインピーダンスアンプ１０１の利得分だけ増幅される。ＤＣオフセットの大きさはトランスインピーダンスアンプ１０１の個体差により異なるが、ＤＣオフセットが大きい場合、リミッタアンプ回路１０２のバースト応答性を劣化させ、良好な応答特性が得られないという問題がある。

図２はＡＣ結合構成の従来の光受信回路を示す図である。トランスインピーダンスアンプ１０１とリミッタアンプ回路１０２の間に結合容量Ｃ１，Ｃ２が設けられている。これにより、図１の光受信回路のＤＣオフセットの影響を無くすことができる。しかし、結合容量Ｃ１，Ｃ２とリミッタアンプ回路１０２の入力インピーダンスで決まる時定数によりＤＣレベルが変化して、適正なＤＣオフセットになるまでの時間がかかるという問題がある。さらに、差動入力信号が入力されていない場合に正相出力信号と逆相出力信号のＤＣ出力レベルが等しくなり、無信号時にノイズが出力され、後段の受信装置の特性に影響が生じるという問題もある。

これらの問題を解決するために改善されたリミッタアンプ回路が提案された（例えば、特許文献１参照）。図３は改善された従来のリミッタアンプ回路を示す図である。差動増幅回路１１は、正相入力信号ＩＰと逆相入力信号ＩＮとからなる差動入力信号を増幅する。差動増幅回路１２，１３は、差動増幅回路１１の差動出力信号を増幅する。

オフセット調整回路１４は、ピーク検出回路１５，１６と、差動増幅回路１７とを有する。ピーク検出回路１５は、正相入力信号ＩＰの直流成分を検出して保持する。ピーク検出回路１６は、逆相入力信号ＩＮの直流成分を検出して保持する。差動増幅回路１７は、ピーク検出回路１５，１６により検出した正相入力信号ＩＰの直流成分と逆相入力信号ＩＮの直流成分との電圧差を差動増幅回路１１に負帰還し、この電位差に応じて差動増幅回路１１の差動出力信号のＤＣオフセット電圧を調整する。

オフセット調整回路１８は、ピーク検出回路１９と、差動増幅回路２０とを有する。ピーク検出回路１９は、飽和している差動増幅回路１３の差動出力信号の一方の信号の直流成分を検出して保持する。差動増幅回路２０は、ピーク検出回路１９により検出した差動増幅回路１３の差動出力信号の一方の信号の直流成分と基準電圧ＲＥＦとの電圧差を差動増幅回路１２に正帰還し、この電位差に応じて差動増幅回路１２の差動出力信号のＤＣオフセット電圧を調整する。

基準電圧ＲＥＦは所定の値に調整されている。オフセット調整回路１８は、リミッタアンプ回路１０２の入力に差動信号が入力された場合は差動増幅回路１３の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加せず、リミッタアンプ回路１０２の入力に差動信号が入力されていない場合は差動増幅回路１３の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加する。このため、リミッタアンプ回路１０２の入力に差動信号が入力されていない場合に正相出力信号と逆相出力信号のＤＣ出力レベルが等しくなるのを防ぐことができ、良好な応答特性を得ることができる。

図４は図３のリミッタアンプ回路の入力信号応答特性を示す図である。図４（ａ）はリミッタアンプ回路の入力信号を示す。入力信号は１０Ｇｂｐｓの１０（イチゼロ）の交番信号である。入力信号は無入力の状態からプリアンブルの信号、ペイロードの信号が入力される。図４（ｂ）はリミッタアンプ回路１０２内の差動増幅回路１２の出力の過渡応答波形を示す。図４（ｃ）はリミッタアンプ回路１０２の出力ＯＰ、ＯＮの過渡応答波形で、初期の応答特性の時間幅を拡大した波形を示す。この図４（ｃ）の波形は、リミッタアンプ回路１０２に差動入力信号が入力されている時にＤＣオフセットを適切な値になるように与えた場合の条件での過渡応答特性である。

特開２００９−３８５５６号公報

図３のリミッタアンプ回路では、回路の入力に差動信号が入力されていない場合のＤＣオフセット量は所定の基準電圧ＲＥＦの値で決まる一定値となる。このため光信号が入力された場合、ＰＤ変換効率（フォトダイオードの光−電流変換効率）、トランスインピーダンスアンプの利得により決まる入力振幅に対して基準電圧ＲＥＦで与えられる動作点（ＤＣオフセット）が必ずしも適切な値とは限らない。このため、図４（ｃ）から分かるように、過渡的に差動増幅回路１２の差動出力のデューティ比が５０％とならず、受信感度が低下し、応答特性も劣化するという問題がある。

本発明は、上述のような課題を解決するためになされたもので、その目的は入力振幅に対して適切なＤＣオフセット量を設定することができ、受信感度及び応答特性の改善をはかることができるリミッタアンプ回路を得るものである。

本発明に係るリミッタアンプ回路は、正相入力信号と逆相入力信号とからなる差動入力信号を増幅する第１の差動増幅回路と、前記第１の差動増幅回路の差動出力信号を増幅する第２の差動増幅回路と、前記正相入力信号の直流成分と前記逆相入力信号の直流成分との電圧差に応じて前記第１の差動増幅回路の差動出力信号のＤＣオフセット電圧を調整する第１のオフセット調整回路と、前記第２の差動増幅回路の差動出力信号の一方の信号の直流成分と基準電圧に応じて前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧を調整する第２のオフセット調整回路と、外部調整回路とを備え、前記基準電圧が所定の値に調整され、前記第２のオフセット調整回路は、前記差動入力信号が入力された場合は前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加せず、前記差動入力信号が入力されていない場合は前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加し、前記第２のオフセット調整回路は、前記第２の差動増幅回路の差動出力信号の一方の信号の直流成分を検出する第１のピーク検出回路と、前記第１のピーク検出回路の出力が入力される第１の入力端子と、前記基準電圧が入力される第２の入力端子とを有し、前記第１のピーク検出回路の出力と前記基準電圧との電圧差を増幅する第３の差動増幅回路と、前記第１のピーク検出回路の出力端子と前記第３の差動増幅回路の前記第１の入力端子との間に接続された第１の抵抗とを有し、前記外部調整回路は、前記第３の差動増幅回路の前記第１の入力端子と前記第１の抵抗との接続点の電圧を調整することを特徴とする。

本発明により、入力振幅に対して適切なＤＣオフセット量を設定することができ、受信感度及び応答特性の改善をはかることができる。

従来の光受信回路を示す図である。 ＡＣ結合構成の従来の光受信回路を示す図である。 改善された従来のリミッタアンプ回路を示す図である。 図３のリミッタアンプ回路の入力信号応答特性を示す図である。 本発明の実施の形態に係るリミッタアンプ回路を示す図である。 第２のオフセット調整回路の動作を説明するための図である。 リミッタアンプ回路に入力されるトランスインピーダンスアンプの出力振幅の光入力レベル依存性の計算例を示す図である。 リミッタアンプ回路の入力振幅に対して最適のＤＣオフセット量（入力振幅に等しいＤＣレベル量）を与えるための電圧ＰＫｓを外部調整抵抗の値の関係で示した図である。 図７の光入力レベルをｍＷ単位で表示した計算例を示す図である。 トランスインピーダンスアンプの出力振幅に対する第２の差動増幅回路の出力波形を示す図である。 本発明の実施の形態に係るリミッタアンプ回路の入力信号応答特性を示す図である。 本発明の実施の形態に係るリミッタアンプ回路を適用したパケット送信器を示す図である。

図５は、本発明の実施の形態に係るリミッタアンプ回路を示す図である。フォトダイオード１００が光信号を電気信号に変換する。その電気信号をトランスインピーダンスアンプ１０１が増幅する。トランスインピーダンスアンプ１０１の差動出力信号をリミッタアンプ回路１０２が増幅する。

リミッタアンプ回路１０２において、差動増幅回路１１が、正相入力信号ＩＰと逆相入力信号ＩＮとからなる差動入力信号を増幅する。差動増幅回路１２，１３が差動増幅回路１１の差動出力信号を増幅する。差動増幅回路１３の差動出力信号がリミッタアンプ回路１０２の正相出力信号ＯＰ及び逆相出力信号ＯＮとなる。

オフセット調整回路１８は、飽和している差動増幅回路１３の差動出力信号の一方の信号の直流成分と基準電圧ＲＥＦに応じて差動増幅回路１２の差動出力信号のＤＣオフセット電圧を調整する。基準電圧ＲＥＦは所定の値に調整されている。オフセット調整回路１８により正帰還ループを構成し、自動的に差動増幅回路１２のＤＣオフセット電圧を調整する。具体的には、オフセット調整回路１８は、リミッタアンプ回路１０２に差動入力信号が入力された場合は差動増幅回路１２の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加せず、差動入力信号が入力されていない場合は差動増幅回路１２の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加する。

オフセット調整回路１８は、ピーク検出回路１９と、差動増幅回路２０と、抵抗Ｒ１とを有する。ピーク検出回路１９は、飽和している差動増幅回路１３の差動出力信号の一方の信号の直流成分を検出して保持する。差動増幅回路２０は、ピーク検出回路１９の出力が入力される第１の入力端子と、基準電圧が入力される第２の入力端子とを有し、ピーク検出回路１９の出力と基準電圧との電圧差を増幅する。抵抗Ｒ１は、ピーク検出回路１９の出力端子と差動増幅回路２０の第１の入力端子との間に接続されている。

外部調整回路３０は、差動増幅回路２０の第１の入力端子と接地（ＧＮＤ）との間に接続された抵抗Ｒ２と、差動増幅回路２０の第１の入力端子と電源端子（定電圧源ＶＥＥ）との間に接続された抵抗Ｒ３とを有する。外部調整回路３０は、差動増幅回路２０の第１の入力端子と抵抗Ｒ１との接続点の電圧ＰＫｓを調整する。従って、差動増幅回路２０は、抵抗Ｒ１，Ｒ２，Ｒ３により調整された直流成分と基準電圧ＲＥＦとの電圧差を差動増幅回路１２に正帰還し、この電位差に応じて差動増幅回路１２の差動出力のＤＣオフセット電圧を調整する。

オフセット調整回路１４は、正相入力信号ＩＰの直流成分と逆相入力信号ＩＮの直流成分との電圧差に応じて差動増幅回路１１の差動出力信号のＤＣオフセット電圧を調整する。具体的には、オフセット調整回路１４は、正相入力信号ＩＰの直流成分を検出して保持するピーク検出回路１５と、逆相入力信号ＩＮの直流成分を検出して保持するピーク検出回路１６と、ピーク検出回路１５の出力とピーク検出回路１６の出力との電圧差を増幅する差動増幅回路１７と、ピーク検出回路１５の出力端子と差動増幅回路１７の差動入力の一方との間に接続された抵抗Ｒ４と、ピーク検出回路１６の出力端子と差動増幅回路１７の差動入力の他方との間に接続された抵抗Ｒ５とを有する。差動増幅回路１７は、ピーク検出回路１５，１６により検出した正相入力信号ＩＰの直流成分と逆相入力信号ＩＮの直流成分との電圧差を増幅して、差動増幅回路１１に与えるフィードフォワード系を構成し、この電圧差に応じて差動増幅回路１１の差動出力信号のＤＣオフセット電圧を調整する。

ここで、抵抗Ｒ４，Ｒ５の抵抗値は抵抗Ｒ１の抵抗値と等しい。これにより、オフセット調整回路１４，１８の回路構成と回路定数を同じにして、オフセット調整回路１４，１８の応答時間を合わせることができる。

図６は、第２のオフセット調整回路の動作を説明するための図である。フォトダイオード１００に光バースト信号が入力されると、動作初期には図６（ａ）に示すように、差動増幅回路１２の入力ＩＰ’はＤＣ電位の安定点から、振幅分上側に波形が現れる。また、差動増幅回路１２の入力ＩＮ’は振幅分下側に波形が現れる。ＩＰ’，ＩＮ’の信号は、オフセット調整回路１４で決まる時間で両信号のオフセット電圧が一致し、安定となる。即ち、当初のオフセットはＩＰ’又はＩＮ’の入力振幅に相当する値になり、オフセット調整回路１４で決まる時間でオフセットが減少していく。オフセット調整回路１８はオフセットの変化に追随していくよう差動増幅回路２０の入力ＤＣオフセット電圧を調整するように動作する。

ここで、差動増幅回路２０の入力に印加される基準電圧ＲＥＦと電圧ＰＫｓの間の電圧差（オフセット電圧に相当）を例えば当初ＩＰ’の入力振幅に相当する値となるように基準電圧ＲＥＦを与える。そうすると、バースト信号入力時に差動増幅回路１２では信号ＩＰ’のＤＣレベルが入力振幅分下がって、信号ＩＮ’のＤＣレベルと一致するように動作する。

ピーク検出回路１９は、通常、整流用のダイオードとピーク値に相当する電荷を充電する容量で構成される。入力信号が入力されている間、差動増幅回路１３のリミット振幅のピーク値を検出し、ピーク検出回路１９の出力電圧がリミット振幅のピーク値になるまで、容量に電荷を充電し、電圧を保持する。従って、時間の経過とともに、ピーク検出回路１９の出力である電圧ＰＫｓが増加し、基準電圧ＲＥＦと電圧ＰＫｓの間の電圧差が減少していく。図６（ｂ）（ｃ）はこのときのオフセット調整回路１８における電圧ＰＫｓの動作及び差動増幅回路１２の出力間のＤＣオフセット電圧の動作を示す。

図６（ｂ）は、外部抵抗Ｒ２，Ｒ３が無い従来例の動作、図６（ｃ）は外部抵抗Ｒ２，Ｒ３を付加した本実施の形態の動作を示す。ここで、ＲＥＦ１はＲＥＦの電圧に無入力時の電圧ＰＫｓよりＩＰ’の入力振幅に等しいＤＣオフセット電圧を与えた場合を示し、ＲＥＦ２は電圧ＲＥＦを第１のオフセット調整回路が安定になる時間での電圧ＰＫｓと等しい電圧に調整した場合を示す。

図６（ｂ）において、ＲＥＦ１の場合、バースト信号入力当初は差動増幅回路１２に適正なオフセットが与えられ、差動増幅回路１２の出力間のＤＣオフセット電圧は０となる。ＩＰ’、ＩＮ’の信号が安定な状態に近づくに従って、ＰＫｓの電圧がＲＥＦ１の場合の電圧を超えた値となり（回路シミュレーションに用いた差動増幅回路１２の利得は１であり、差動増幅回路１３の利得は５で、リミッタ動作をしているため）、最終的に第１のオフセット調整回路が安定になる時間（ＩＰ’、ＩＮ’の信号が安定な状態）で差動増幅回路１２にはオフセット電圧Ｖｏｆを与えることになる。このため、差動増幅回路の差動信号の動作ＤＣ電圧が異なり、出力信号のデューティ比が５０％とならなくなり、受信感度が劣化してしまう。また、ＲＥＦ２の場合、バースト信号入力当初に差動増幅回路１２に適正なオフセットが与えられておらず（ＩＰ’とＩＮ’のＤＣ電圧にはＶｏｆ分のオフセット電圧が与えられ）、差動増幅回路１２の出力信号のデューティ比が５０％とならなくなり、受信感度が劣化してしまう。図４はこの状態での動作波形を示す。従って従来回路では、電圧ＲＥＦの調整だけではバースト信号入力当初からＩＰ’とＩＮ’の信号が安定になった後も全ての期間において出力信号のデューティ比を５０％の出力波形にすることはできず、受信感度の劣化をまねく。

図６（ｃ）は、本実施の形態で外部抵抗Ｒ２，Ｒ３を付加した場合のＰＫｓ端子電圧の動作を示す。電圧ＲＥＦはＲＥＦ１の場合のようにバースト信号入力当初の電圧ＰＫｓにＩＰ’の入力振幅に相当する値のＤＣオフセット電圧を与え、外部抵抗Ｒ２，Ｒ３の値はオフセット調整回路１４が安定になる時間での電圧ＰＫｓが電圧ＲＥＦに等しくなるように与えている。このため、バースト信号入力当初は電圧ＲＥＦには適正なオフセットが与えられ、差動増幅回路１２の出力間のＤＣオフセット電圧は理想的に０となり、オフセット調整回路１４が安定になる時間の経過中、正帰還により適正なオフセットが与えられるように追随する。

また、ＩＰ’とＩＮ’の信号が安定になる時に電圧ＰＫｓが電圧ＲＥＦに等しくなるように外部抵抗Ｒ２，Ｒ３により与えられるので、差動増幅回路１２の出力間のＤＣオフセット電圧は０とすることができる。従って、バースト信号入力当初からＩＰ’とＩＮ’の信号が安定になった後も、差動増幅回路１２の出力間のＤＣオフセット電圧を０とすることができるので、出力信号のデューティ比を５０％の出力波形にすることが可能となり、波形応答特性と受信感度を向上させることができる。

以下、具体的なＤＣオフセット量の調整とその条件による入力信号応答特性について示す。図７は、リミッタアンプ回路に入力されるトランスインピーダンスアンプの出力振幅の光入力レベル依存性の計算例を示す図である。トランスインピーダンスアンプ１０１の出力振幅は、フォトダイオード１００のＰＤ変換効率とトランスインピーダンスアンプ１０１のトランスインピーダンスゲイン（Ｚｔ）により求められる。計算においてＰＤ変換効率は０．９Ａ／Ｗ、Ｚｔ＝７００Ωとした。

図８は、リミッタアンプ回路の入力振幅に対して最適のＤＣオフセット量（入力振幅に等しいＤＣレベル量）を与えるための電圧ＰＫｓの変化幅（入力信号が無しの場合と有りの場合の電圧ＰＫｓの差）を外部調整抵抗の値の関係で示した図である。外部抵抗Ｒ２，Ｒ３の抵抗値の組合せに対して、横軸はＰＫｓ−ＧＮＤ間の抵抗Ｒ２の抵抗値、縦軸左側に電圧ＰＫｓの変化幅を示す。具体的には、リミッタアンプ回路の入力振幅に対応したリミッタアンプ出力の過渡応答波形のデューティ比がパケット先頭部から５０％となるＤＣオフセット電圧および電圧ＰＫｓの変化幅を決めるためのＲ２／Ｒ３抵抗値をシミュレーションにより求めた。差動増幅回路１１，１２の間に利得５の差動増幅回路３１を挿入した場合のシミュレーション結果であり、縦軸右側の入力振幅への換算値は利得５で電圧ＰＫｓの変化幅の値を割った値である。差動増幅回路３１の利得はＧ＝５であり、光受信装置の仕様により適宜差動増幅回路３１の利得を設計して追加することができる。

ここで、抵抗Ｒ１と差動増幅回路２０の接続点において外部抵抗Ｒ２，Ｒ３で決まるＤＣ電位が一定となるようにするため、外部抵抗Ｒ２，Ｒ３の比は一定として外部抵抗Ｒ２，Ｒ３のそれぞれの抵抗値を変えた。また、抵抗Ｒ１，Ｒ４，Ｒ５の抵抗値は５００Ωの一定値とした。

光受信回路の最小受信感度を維持するための適切なＤＣオフセット量は、最小受信感度に対応するトランスインピーダンスアンプ１０１の出力振幅（リミッタアンプ回路１０２の入力振幅に相当）と等しい。図７においてトランスインピーダンスアンプ１０１の最小受信感度を−１８ｄＢｍとすると、トランスインピーダンスアンプ１０１の出力振幅は約２０ｍＶｐｐとなる。図８において抵抗比Ｒ２／Ｒ３＝５ＫΩ／１０ＫΩに調整することにより、最小受信感度の入力振幅に近い２１ｍＶｐｐの入力振幅で、ＤＣオフセット量１０５ｍＶが得られている。この値が差動増幅回路２０に入力される。この条件で光受信回路の受信感度特性を実験により調べた結果、誤り率１Ｅ−１２で受信感度は約−１７．５ｄＢｍとほぼ最小受信感度に近い値が得られた。

次に波形応答特性について説明する。図９は図７の光入力レベルをｍＷ単位で表示した計算例を示す図である。この計算例は、トランスインピーダンスアンプ１０１の出力振幅で飽和出力まで算出したものである。

図１０はトランスインピーダンスアンプの出力振幅に対する差動増幅回路１２の出力波形を示す図である。図１０（ａ）は図９の丸印で示す最小受信レベルに対応するトランスインピーダンスアンプ１０１の出力振幅をリミッタアンプ回路１０２に入力した場合の差動増幅回路１２の出力波形を示す。差動増幅回路１２には最小受信レベルに等しいＤＣオフセットが与えられている。この場合、波形のデューティ比は５０％であり、高受信感度が得られている。

図１０（ｂ）は図９の丸印で示す飽和前のトランスインピーダンスアンプ１０１の出力振幅をリミッタアンプ回路１０２に入力した場合の差動増幅回路１２の出力波形を示し、差動増幅回路１２には最小受信レベルに等しいＤＣオフセットが与えられている。ＤＣオフセット量に対して振幅が大きいが、受信は可能である。これは、飽和前レベルまではトランスインピーダンスアンプ１０１の出力は線形出力であるため、デューティ５０％が維持される。光入力レベルが大きくなるほど信号成分に対するノイズ成分は低くなり、後段のＣＤＲ（クロックデータリカバリ）回路は、高入力時のリミッタアンプで発生する過渡的なデューティ変化が許容できる。

さらに、トランスインピーダンスアンプ１０１が飽和点以上の入力レベルになると、トランスインピーダンスアンプ１０１のデューティ比変化が加わってしまうため、パケット受信はできなくなる。従って、パケット信号入力による受信範囲は、最小受信レベル〜飽和レベルまでの高入力レンジが可能となる。

図１１は、本発明の実施の形態に係るリミッタアンプ回路の入力信号応答特性を示す図である。図１１（ａ）はリミッタアンプ回路の入力信号を示す。入力信号は１０Ｇｂｐｓの１０（イチゼロ）の交番信号である。入力信号は無入力の状態からプリアンブルの信号、ペイロードの信号が入力される。図１１（ｂ）はリミッタアンプ回路１０２内の差動増幅回路１２の出力の過渡応答波形を示す。図１１（ｃ）はリミッタアンプ回路の出力ＯＰ、ＯＮの過渡応答波形で、初期の応答特性の時間幅を拡大した波形を示す。

本実施の形態に係るリミッタアンプ回路では、差動増幅回路１２には最小受信レベルに等しいＤＣオフセットが与えられている。このため、光入力信号が入力された場合、フォトダイオード１００の光−電流変換効率、トランスインピーダンスアンプ１０１の利得により決まる入力振幅に対して、差動増幅回路１２の動作点（ＤＣオフセット）を適切な値に設定できる。従って、バースト信号入力時の過渡応答初期時でもピーク検出回路の出力のデューティ比が５０％となり、受信感度が従来回路より改善される。また、図３の回路に比べて高速な応答特性が得られる。

以上説明したように、本実施の形態に係るリミッタアンプ回路は、オフセット調整回路１８のＤＣオフセット量を外部抵抗Ｒ２，Ｒ３の抵抗値により調整できるので、入力振幅に対して適切なＤＣオフセット量を設定することができ、受信感度及び応答特性の改善をはかることができる。

続いて、図１２は、本発明の実施の形態に係るリミッタアンプ回路を適用したパケット送信器を示す図である。多重化回路４１、減衰器４２、リミッタアンプ回路１０２、及びドライバ増幅回路４３は、ＥＡ−ＤＦＢレーザダイオード４４を駆動するドライバ回路である。

多重化回路４１はＮ個のパケット信号を多重化する。減衰器４２は容量Ｃ１，Ｃ２を介して入力された多重化回路４１の出力を減衰させる。リミッタアンプ回路１０２に減衰器４２の出力が入力される。ドライバ増幅回路４３がリミッタアンプ回路１０２の出力を増幅する。ドライバ増幅回路４３はＥＡ−ＤＦＢレーザダイオード４４を駆動できる電圧振幅にまでリミッタアンプ回路１０２の出力信号を増幅する。ＥＡ−ＤＦＢレーザダイオード４４は入力されたパケット電気信号により光パケット信号を出力する。ここで、多重化回路４１の出力、減衰器４２及びリミッタアンプ回路１０２の入出力、ドライバ増幅回路４３の入力は差動で行われる。

多重化回路４１に正電源が用いられ、ドライバ増幅回路４３に負電源が用いられる。パケット信号では、ＡＣ結合時はＣＲによる効果でピーク値が除々に変化するため、信号劣化が大きくなる。また、ＤＣ結合では耐圧を満たすためのレベルシフトに複数段が必用となり、出力ジッタが増大してしまう。このため、入力のバースト信号に対して適正なオフセットを与えることができる本実施の形態に係るリミッタアンプ回路１０２をパケット送信器に適用する。

しかし、リミッタアンプ回路１０２を送信器側に使用した場合、多重化回路４１の出力振幅が大きく、リミッタアンプ回路１０２が適正に動作するために必要なオフセットはリミッタアンプ回路１０２で調整できるオフセット量を超えてしまう。そこで、リミッタアンプ回路１０２に入力されるパケット信号を、受信器として使用される場合の入力信号レベルと同程度に減衰器４２により減衰する。これにより、リミッタアンプ回路１０２は適切なオフセット量を与えることができ、波形劣化のないリミッタ出力信号が得られる。この結果、本実施の形態に係るパケット送信器は波形劣化のない光パケット出力信号を得ることができる。

１１，１２，１３，１７，２０ 差動増幅回路、１４，１８ オフセット調整回路、１５，１６，１９ ピーク検出回路、３０ 外部調整回路、４１ 多重化回路、４２ 減衰器、４３ ドライバ増幅回路、１０２ リミッタアンプ回路、Ｃ１，Ｃ２ 容量、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗

Claims (5)

1. 正相入力信号と逆相入力信号とからなる差動入力信号を増幅する第１の差動増幅回路と、
   前記第１の差動増幅回路の差動出力信号を増幅する第２の差動増幅回路と、
   前記正相入力信号の直流成分と前記逆相入力信号の直流成分との電圧差に応じて前記第１の差動増幅回路の差動出力信号のＤＣオフセット電圧を調整する第１のオフセット調整回路と、
   前記第２の差動増幅回路の差動出力信号の一方の信号の直流成分と基準電圧に応じて前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧を調整する第２のオフセット調整回路と、
   外部調整回路とを備え、
   前記基準電圧が所定の値に調整され、前記第２のオフセット調整回路は、前記差動入力信号が入力された場合は前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加せず、前記差動入力信号が入力されていない場合は前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加し、
   前記第２のオフセット調整回路は、
   前記第２の差動増幅回路の差動出力信号の一方の信号の直流成分を検出する第１のピーク検出回路と、
   前記第１のピーク検出回路の出力が入力される第１の入力端子と、前記基準電圧が入力される第２の入力端子とを有し、前記第１のピーク検出回路の出力と前記基準電圧との電圧差を増幅する第３の差動増幅回路と、
   前記第１のピーク検出回路の出力端子と前記第３の差動増幅回路の前記第１の入力端子との間に接続された第１の抵抗とを有し、
   前記外部調整回路は、前記第３の差動増幅回路の前記第１の入力端子と前記第１の抵抗との接続点の電圧を調整することを特徴とするリミッタアンプ回路。
2. 前記外部調整回路は、
   前記第３の差動増幅回路の前記第１の入力端子と接地との間に接続された第２の抵抗と、
   前記第３の差動増幅回路の前記第１の入力端子と電源端子との間に接続された第３の抵抗とを有することを特徴とする請求項１に記載のリミッタアンプ回路。
3. 前記第１のオフセット調整回路は、
   前記正相入力信号の直流成分を検出する第２のピーク検出回路と、
   前記逆相入力信号の直流成分を検出する第３のピーク検出回路と、
   前記第２のピーク検出回路の出力と前記第３のピーク検出回路の出力との電圧差を増幅する第４の差動増幅回路と、
   前記第２のピーク検出回路の出力端子と前記第４の差動増幅回路の差動入力の一方との間に接続された第４の抵抗と、
   前記第３のピーク検出回路の出力端子と前記第４の差動増幅回路の差動入力の他方との間に接続された第５の抵抗とを有し、
   前記第４及び第５の抵抗の抵抗値が前記第１の抵抗の抵抗値と等しいことを特徴とする請求項２に記載のリミッタアンプ回路。
4. 前記第２の差動増幅回路の差動出力は飽和していることを特徴とする請求項１〜３の何れか１項に記載のリミッタアンプ回路。
5. Ｎ個の信号を多重化する多重化回路と、
   容量を介して入力された前記多重化回路の出力を減衰させる減衰器と、
   前記減衰器の出力が入力される請求項１〜４の何れか１項に記載のリミッタアンプ回路と、
   前記リミッタアンプ回路の出力を増幅するドライバ増幅回路とを備えることを特徴とするドライバ回路。

Images