KR100630083B1 - 버스트모드 광 수신기의 자동이득조절 장치 - Google Patents

Abstract

본 발명은 광 수신기에서의 자동이득 조절부에 있어서, 입력 전류 신호를 전압 신호로 변환하는 전치 증폭부와, 상기 전치 증폭부의 출력으로부터 최저치 레벨을 검출하는 최저치 레벨 검출부와, 상기 전치 증폭부의 출력되는 신호가 존재하는 지의 여부를 나타내는 제1 신호 및 패킷과 패킷 구간에서 초기화하는 제2 신호를 출력하고, 상기 제1 신호에 따라 턴온되는 제1 트랜지스터와 상기 제1 트랜지스터로부터 인가된 전압을 충방전하는 커패시터에 연결된 제2 트랜지스터를 포함하는 자동이득 조절부를 포함하고, 상기 제2 트랜지스터의 드레인 전압은 상기 커패시터가 충전되는 경우에는 로우가 되고 상기 커패시터가 방전하는 경우에는 하이가 되는 것을 특징으로 하는 자동이득 조절 장치.

버스트모드, 광 수신기

Description

버스트모드 광 수신기의 자동이득조절 장치{AUTOMATIC GAIN CONTROLLER IN AN OPTICAL RECEIVER FOR RECEIVING BURST-MODE SIGNAL}

도 1은 수동형 광통신망 시스템을 나타내는 도면,

도 2는 일반적인 자동이득조절 장치를 구비한 버스트모드 광 수신기의 구성을 나타내는 도면,

도 3은 본 발명에 따른 버스트모드 광 수신기의 구성을 나타내는 도면,

도 4는 본 발명에 따른 TIA의 상세 회로도,

도 5는 자동이득조절부가 동작하지 않았을 때의 TIA에서의 입력전류에 대한 출력특성을 나타낸 도면,

도 6은 본 발명에 따른 자동이득조절부의 상세 회로도,

도 7a 및 도 7b는 자동이득조절부가 왜곡되지 않는 자동이득조절 신호를 발생하였을 경우에 TIA에서의 입력 젼류양에 따른 출력전압 특성을 나타낸 도면,

도 8는 AGC 신호가 발생되었을 때의 TIA의 이득과 대역폭 특성을 나타낸 도면,

도 9a 및 도 9b는 자동이득조절 신호가 낮은 입력전류 일 때는 발생하지 않다가 어느 정도의 입력전류 레벨이 되면 발생하는 것을 설명하기 위한 도면.

본 발명은 버스트모드 광 수신기에 관한 것으로서, 특히 입력 신호를 판단하여 패킷과 패킷 구간에서 초기화하는 리셋 신호를 자체적으로 발생할 수 있는 버스트모드 광 수신기에 관한 것이다.

차세대 통신은 가입자들에게 많은 정보를 보다 빠르게 전송하기 위하여 가정까지 광 선로를 설치하는 광 가입자망(FTTH:Fiber To The Home)을 요구하게 되었다. 이러한 광 가입자망의 가장 큰 문제점은 기존의 동선으로 이루어진 가입자망을 대체하는데 비용이 많이 든다는 것이다. 따라서 저비용의 광 가입자망 구축에 수동형 광통신망(PON : Passive Optical Network)이 고려되고 있다.

도 1은 수동형 광통신망 시스템을 나타내고 있다. 수동형 광통신망은 도 1에 도시된 바와 같이 대략적으로 중앙집중국(Central office)내의 OLT(Optical Line Termination), 1xN 수동 광분배기(Optical Splitter), 가입자(Subscribers) 내의 ONU(Optical Network Unit) 등으로 구성된다.

이러한 광 다중접속망에서 각 노드는 정해진 시간슬롯(time slot)을 이용하여 다른 노드로 데이터나 패킷을 전송하게 되는데, 기존의 점대점(Point-to-Point) 링크와 다른 점은 각기 다른 전송경로에서 생기는 광손실로 인해 수신된 데이터나 패킷의 크기와 위상이 각각 다른 버스트모드 데이터가 생긴다는 것이다. 여러 가입자가 하나의 광선로를 시분할 다중하여 이용하고 있는데, 선로측의 수신부(OLT)의 입장에서는 각 가입자가 임의의 시간에 데이터를 보내는 것이 되고, 또한 각 가입자까지의 경로차에 의해 도착하는 데이터 패킷의 크기도 일정하지 않다.

이에 따라 최근에는 크기와 위상이 각 패킷별로 서로 다른 데이터를 수신하여 패킷들의 크기와 위상이 동일하도록 복원하는 버스트 모드 광 수신기(bust mode receiver)가 사용되고 있다.

버스트모드 광 수신기는 일반 수신기의 AC 커플링 방식에서 쓰인 DC 블록 커패시터를 제거하여 커패시터의 충/방전 시간으로 인한 버스트 데이터의 손실을 막고, 데이터의 판별을 위한 기준신호로서 판별 임계값(detection threshold)을 수신 버스트 패킷마다 추출하게 된다. 또한 데이터를 추출된 판별 임계값을 중심으로 대칭적으로 증폭시킴으로써 데이터를 복원하는 기능을 제공해야 한다.

이러한 버스트모드 광 수신기에서 전치증폭기는 광검출기와 함께 광 수신기의 프론트-엔드(front-end)를 구성하여 입력 광 신호를 전기신호로 변환하여 최소한의 잡음으로 증폭하는 기능을 한다. 이러한 전치 증폭기는 전체 광 수신기의 수신감도와 수신신호의 범위 결정에 가장 중요한 영향을 미치는 부분으로 높은 이득, 넓은 대역폭, 그리고 저잡음 특성이 요구된다. 따라서, 전치증폭기는 낮은 입력전류에 대해서는 충분한 출력 전압을 확보하면서 낮은 BER에서 보장하는 충분한 저잡음을 가지고 있어야 하는 반면 높은 입력전류에 대해서는 펄스 폭 왜곡을 필할 만큼 충분히 작아야 한다. 따라서 버스트모드 광 수신기의 전치 증폭기는 자동 이득 조절 장치를 사용하여 증폭기 입력 신호의 진폭 변동을 검출하여 출력 신호의 진폭이 항상 일정하게 유지되도록 이득을 자동적으로 조절할 수 있다.

한편, BiCMOS 공정을 이용하면 초고속 특성을 요구하는 증폭 부분은 바이폴라(BJT)를 사용하고, CMOS 소자는 전압에 의해 조절되는 능동 가변 저항으로 사용 가능하므로 자동이득조절(AGC : Automatic Gain Control) 장치를 용이하게 구현할 수 있으며 이는 큰 입력 신호에 대하여 유효 이득을 줄여 주어 overload 특성을 향상시킬 수 있다. 이와 같은 자동 이득 조절 장치는 출력 중의 직류분을 제어 전압으로 이용하여 이득이 일정하게 되도록 동작시키며, 일반적으로 그 출력 전압의 일부를 초단 증폭기에 궤환하여 이득을 제어하는 구성이 가장 많이 사용된다.

자동이득조절 장치가 버스트모드 동작에 사용하기 위해서는 빠르게 동작해야 할 뿐만 아니라, 응답 시간도 빨라야 한다. 그러나, 현재 상용화된 제품의 자동이득조절 장치의 루프 시간(AGC Loop Time)은 전형적으로 5us 정도이다. 하지만 버스트모드 동작에서는 최대 수십 ns 이내에 빠른 응답을 해야 한다.

도 2는 일반적인 자동이득조절 장치를 구비한 버스트모드 광 수신기의 구성을 나타낸다. 도 2의 버스트모드 광 수신기는 광검출부(8), 전치증폭부((10), 자동이득조절 장치(20), 피크 검출부(Peak Detector)(30) 및 버퍼(Buffer)(40)로 구성된다.

광검출부(8)는 입력 광신호를 전류신호로 변환하는 기능을 한다. 전치증폭부(Transimpedance amplifier: 이하 TIA라 칭함)(10)는 광 검출기(8)에서 검출된 전류신호를 전압신호로 변환하여 버퍼(40)에 출력한다. 피크 검출부(Peak Detector)(30)는 버퍼(Buffer)(40)로부터 출력되는 신호의 가장 큰 레벨인 피크치를 검출하여 자동이득조절 장치(20)에 출력한다. 자동이득조절 장치(Automatic Gain Controller)(20)는 피크 검출부(30) 및 TIA(10)로부터의 출력을 입력받아 AGC 신호를 발생하여 TIA(10)에 출력한다. 또한, 피크 검출부 내부에 홀드(hold) 커패시터를 두어 충전이 되면 초기 AGC 신호를 기억하여 지속적으로 전압 레벨을 유지하며, 방전을 하면 AGC 신호가 끝나게 된다.

그러나, 상기 종래의 자동이득조절 장치는 큰 레벨의 신호 경우에는 피크치를 검출하는데 별 문제가 없지만, 작은 신호의 경우에는 피크치의 전압 레벨을 검출하면 실제 전압 레벨에 대한 정보를 정확하게 판단하기가 힘들기 때문에 작은 신호에 대한 신호유무 판단이 어려운 문제점이 있다.

본 발명의 목적은 입력신호를 판단하여 자체적으로 초기 리셋 신호를 발생할 수 있는 버스트 모드 광수신기를 제공하는데 있다.

본 발명의 다른 목적은 버스트모드의 동작에서도 패킷과 패킷간의 빠른 응답 및 신호유무를 정확하게 판단하고, AGC 루프(loop) 시간을 최대한 작게(최대 수십ns 이하) 한 자동이득조절 장치를 제공하는데 있다.

상기 목적을 달성하기 위해 본 발명은 광 수신기에서의 자동이득 조절부에 있어서, 입력 전류 신호를 전압 신호로 변환하는 전치 증폭부와, 상기 전치 증폭부의 출력으로부터 최저치 레벨을 검출하는 최저치 레벨 검출부와, 상기 전치 증폭부의 출력되는 신호가 존재하는 지의 여부를 나타내는 제1 신호 및 패킷과 패킷 구간에서 초기화하는 제2 신호를 출력하고, 상기 제1 신호에 따라 턴온되는 제1 트랜지스터와 상기 제1 트랜지스터로부터 인가된 전압을 충방전하는 커패시터에 연결된 제2 트랜지스터를 포함하는 자동이득 조절부를 포함하고, 상기 제2 트랜지스터의 드레인 전압은 상기 커패시터가 충전되는 경우에는 로우가 되고 상기 커패시터가 방전하는 경우에는 하이가 되는 것을 특징으로 한다.

이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.

본 발명은 기존에 사용되어진 자동이득조절 장치를 유지하면서, 입력되는 신호의 피크치를 검출하는 것이 아니라, 큰 신호든 혹은 작은 신호이든 정확하게 신호유무를 판단하기 위해 신호의 최저치 검출기를 사용하여 자동이득조절 신호를 발생하도록 구성된다.

도 3은 본 발명에 따른 버스트모드 광 수신기의 구성을 나타내는 도면으로, 광검출부(108), TIA(110), 최저치 레벨 검출부(120), 자동이득조절부(130) 및 버퍼(140)로 구성된다.

도 3에서 TIA(110)는 상기 광검출부(108)로부터 출력되는 전류 신호를 전압신호로 변환하여, 최저치 레벨 검출부(120)에 제공한다. 최저치 레벨 검출부(5)는 상기 TIA(4) 출력의 최저치 레벨(bottom level)을 검출(detection)하여 신호 유무 및 패킷간의 구간을 알려준다. 자동이득조절부(automatic gain controller, 이하 AGC라 칭함)(130)는 최저치 레벨 검출부(120)로부터 제공된 최저치 레벨에 기초하여 AGC(Automatic Gain Controller) 신호를 발생시켜 이득을 자동 조절한다. 또한, AGC(130)는 상기 최저치 레벨을 입력받아 패킷과 패킷 사이의 구간에서 초기화하는 리셋(reset) 신호를 발생시킨다.

도 4는 본 발명에 따른 TIA의 상세 회로도이고, 도 5는 자동이득조절부가 동작하지 않았을 때의 TIA에서의 입력전류에 대한 출력특성을 나타낸 파형도이다.

도 4를 참조하면, TIA(110)는 트랜지스터 Q1 및 트랜지스터 Q2를 통해 AGC(130)로부터 출력되는 AGC 신호를 입력한다. 트랜지스터 Q1 및 트랜지스터 Q2의 양단에는 각각 저항 Rc 및 Rf가 접속되어 있다. 상기 저항 Rc 및 Rf에 의해서 전치증폭기의 대역폭과 트랜스임피던스 이득이 결정되어 진다.

도 5에 도시된 바와 같이 AGC(130)가 동작하지 않았을 때는 -31dBm에서 -16dBm까지 입력 전류를 넘어서면 상당한 출력의 신호 왜곡 현상이 발생하므로 AGC를 동작시켜야 한다. AGC(130)는 입력전류에 무관하게 항상 왜곡되지 않은 파형을 보여야 한다.

도 6은 본 발명에 따른 자동이득조절부의 상세 회로도이다.

도 6을 참조하면, AGC(130)는 출력 신호의 크기를 검출하여 자동이득 조절 신호를 발생하게 되어 입력전류의 양에 따라 Rf와 Rc의 양을 변화시키는데 이것의 동작원리를 보면, 자동 이득조절 신호를 발생하여 TIA(110)의 트랜지스터 Q1, Q2에 각각 인가되는데, MOS의 I-V DC 특성곡선을 이용하며, Q1 및 Q2의 게이트에 인가되는 Vgs(게이트-소스 전압)의 양에 따라 Rf 및 Rc의 값이 변하므로 원하는 입력전류에 대한 대역폭 및 이득이 결정되어진다. 하기 수학식 1, 수학식 2 및 수학식 3은 Rf를 구하기 위한 식이다.

상기 수학식 2 및 수학식 3에서 Vt는 쓰레스홀드 전압(Threshold Voltage), μn은 전자 이동도(Electron mibility), Ci는 단위 면적당 커패시턴스(Capacitance per unit area), W는 채널폭(Channel width), L은 채널 길이(Channel Length)이다.

결론적으로, Rf 및 Rc의 값은 게이트에 인가되는 Vgs의 양에 따라서 변화하게 된다.

다시 도 6을 참조하면, 본 발명의 AGC(130)는 TIA로부터의 출력 신호의 최저치 레벨이 AGC(130)의 Q1과 Q2 트랜지스터를 턴오프시킬 때 AGC 신호가 발생하도록 구성한다. 이 때가 TIA(110)에 의한 증폭 작용에서 신호의 바닥(bottom) 부분에서 왜곡이 시작되는 시점이다. 이에 따라 본 발명에서는 항상 TIA(110)의 출력 신호가 왜곡되기 시작하는 지점에서 AGC(130)의 동작이 개시하도록 구성한다. 즉 AGC(130)는 입력되는 신호 크기에 따라 이득 특성을 보상해준다.

도 6에 도시된 AGC(130)는 최저치 신호 판단부(134), AGC 신호 발생부(136) 및 출력 안정화 버퍼(138)를 포함한다.

최저치 신호 판단부(134)는 저항 R3, 트랜지스터 Q3, Q4 및 Q5로 구성되어 트랜지스터 Q1의 베이스에 입력되는 최저치 레벨을 분석하여 신호가 존재하는 지를 판단한다. 최저치 신호 판단부(134)는 신호가 존재한다고 판단되면 하이(high) 신호를 출력하고, 신호가 존재하지 않는다고 판단되면 로우(low) 신호를 출력한다. 또한 최저치 신호 판단부(134)는 신호가 존재하지 않는다고 판단되는 경우에 패킷과 패킷 구간에서 초기화하는 리셋 신호를 출력한다.

최저치 신호 판단부(134)의 출력은 AGC 신호 발생부(136)의 트랜지스터 Q6의 게이트에 연결되어 있다. 트랜지스터 Q6의 게이트 전압이 하이(high)를 유지하면 트랜지스터 Q6은 턴온된다. 트랜지스터 Q6이 턴온됨으로써 도 6에 도시된 바와 같이 트랜지스터 Q6의 드레인에 접속된 커패시터 C1은 일정전압(3 ×다이오드 턴온 전압)으로 충전된다. 이 경우 트랜지스터 Q7의 드레인 전압은 로우(low)가 되어 신호가 존재함을 표시한다.

반면 최저치 신호 판단부(134)는 트랜지스터 Q1의 베이스에 입력되는 최저치 레벨을 분석하여 신호가 존재하지 않는다고 판단되면 AGC 신호 발생부(136)의 트랜 지스터 Q6의 게이트 전압을 로우(low)로 변환한다. 트랜지스터 Q6은 게이트 전압이 로우이면 턴오프되고 그에 따라 일정전압(3 ×다이오드 턴온 전압)에서 방전을 시작하여 C1과 R4에 의해서 형성된 내부 시정수 회로에 의해서 결정된 일정시간이 경과하는 동안 계속해서 Q6가 턴오프 상태를 유지한다. 그러면 Q7의 드레인 전압은 하이로 바뀌어 신호가 존재하지 않음을 표시하게 되는데, 이 신호는 패킷이 끝났음을 알리는 신호가 된다. 또한 이 신호는 트랜지스터 Q8을 방전시켜 줌으로써 AGC 신호를 리셋시켜서 다음 패킷 초기에서 AGC 전압 레벨을 다시 설정 할 수 있도록 하여 준다. 이러한 결과 AGC 동작 기준 레벨이 너무 낮아져서 TIA의 출력이 지나치게 작아지거나 기준 레벨이 너무 높아져서 출력 신호의 왜곡 후에 AGC가 동작하는 문제점 등을 방지할 수 있다.

도 7a 및 도 7b는 자동이득조절부가 왜곡되지 않는 자동이득 조절 신호를 발생하였을 경우에 TIA에서의 입력 젼류양에 따른 출력전압 특성을 나타낸 것으로 도 7a는 입력전력이 -31dBm ~ -11dBm 까지 트랜지스터 Q1의 게이트에는 3.0V, 트랜지스터 Q2에는 2.2V를 인가한 출력전압 특성을 나타낸 것이고, 도 7b는 -31dbm ~ 0dBm까지 트랜지스터 Q1의 게이트에는 4.3V, 트랜지스터 Q2에는 3.5V를 인가한 출력전압 특성을 나타낸 것이다. 도 7a 및 도 7b에 도시된 바와 같이, TIA(110)은 AGC 신호에 따라 왜곡되지 않은 출력 전압을 발생시킨다.

도 8는 AGC 신호가 발생되었을 때의 TIA의 이득과 대역폭 특성을 나타낸 것이다. 도 8에서 A는 AGC 신호가 공급되지 않을 경우에 TIA의 이득과 대역폭의 특성이며, B 및 C는 각각 도 7a 및 도 7b의 경우에 TIA의 이득과 대역폭의 특성을 나타 낸다.

전술한 바와 같이 AGC(130)는 TIA(110)의 증폭작용에서 출력신호가 왜곡되기 시작하는 지점에서 동작한다. 이에 따라 자동이득 동작 기준 레벨이 너무 낮아져서 TIA의 출력이 지나치게 작아지거나 기준레벨이 너무 높아져서 출력신호의 왜곡 후에 자동이득 조절부가 동작하는 문제점을 방지할 수 있다.

도 9a 및 도 9b는 자동이득 조절신호가 낮은 입력전류 일 때는 발생하지 않다가 어느 정도의 입력전류 레벨이 되면 발생하는 것을 보여 준다. 도 9a는 입력전류가 10uA일 경우이며, 도 9b는 입력전류가 100uA의 경우에 대한 자동이득조절 신호 발생을 나타낸다.

전술한 바와 같이 본 발명의 자동이득조절 장치에 따르면 버스트모드의 동작에서도 패킷과 패킷간의 빠른 응답 및 신호유무를 정확하게 판단하고, AGC 루프(loop) 시간을 최대한 작게(최대 수십ns 이하) 할 수 있다.

Claims (7)

1. 광 수신기에서의 자동이득 조절부에 있어서,

   입력 전류 신호를 전압 신호로 변환하는 전치 증폭부와,

   상기 전치 증폭부의 출력으로부터 최저치 레벨을 검출하는 최저치 레벨 검출부와,

   상기 전치 증폭부의 출력되는 신호가 존재하는 지의 여부를 나타내는 제1 신호 및 패킷과 패킷 구간에서 초기화하는 제2 신호를 출력하고, 상기 제1 신호에 따라 턴온되는 제1 트랜지스터와 상기 제1 트랜지스터로부터 인가된 전압을 충방전하는 커패시터에 연결된 제2 트랜지스터를 포함하는 자동이득 조절부를 포함하고,

   상기 제2 트랜지스터의 드레인 전압은 상기 커패시터가 충전되는 경우에는 로우가 되고 상기 커패시터가 방전하는 경우에는 하이가 되는 것을 특징으로 하는 자동이득 조절 장치.
2. 제1항에 있어서, 상기 자동이득 조절부는 상기 전치 증폭부의 증폭시 출력신호가 왜곡되기 시작하는 지점에서 동작하기 시작하는 것을 특징으로 하는 자동이득 조절 장치.
3. 제1항에 있어서, 상기 자동이득조절부의 제2 트랜지스터의 드레인에 접속되고 상기 드레인 전압이 하이가 될 때 방전되어 AGC 신호를 리셋시키는 제3 트랜지스터를 더 포함하는 것을 특징으로 하는 자동이득 조절 장치.
4. 제1항에 있어서, 상기 전치 증폭부의 입력에 연결되어 광 신호를 검출하는 광 검출부를 더 포함하는 것을 특징으로 하는 자동이득 조절 장치.
5. 제1항에 있어서, 상기 전치 증폭부는 트랜스임피던스 증폭기인 것을 특징으로 하는 자동이득 조절 장치.
6. 제1항에 있어서, 상기 전치 증폭부의 내부에 제5 트랜지스터 및 제6 트랜지스터가 구비되며 상기 제5 트랜지스터 및 제6 트랜지스터는 제1 저항 및 제2 저항에 각각 연결되고 상기 전치 증폭부의 대역폭은 상기 제1 및 제2 저항에 따라 결정되는 것을 특징으로 하는 자동이득 조절 장치.
7. 제1항에 있어서, 상기 자동이득 조절부는

   상기 전치 증폭부의 출력되는 신호가 존재하는 지의 여부를 나타내는 제1 신호 및 패킷과 패킷 구간에서 초기화하는 제2 신호를 출력하는 최저치 신호 판단부와,

   상기 제1 신호에 따라 턴온되는 제1 트랜지스터와 상기 제1 트랜지스터로부터 인가된 전압을 충방전하는 커패시터에 연결된 제2 트랜지스터를 포함하는 자동 이득 조절 신호 발생부를 포함하는 것을 특징으로 하는 자동이득 조절 장치.

Images