KR20030082074A - 버스트모드 광 수신기 - Google Patents

Abstract

본 발명은 버스트모드 광 수신기에 관한 것으로, 특히 버스트모드 신호를 전압신호로 변환하는 컨버터; 상기 컨버터 출력 신호의 최저치 레벨을 검출하는 최저치 레벨 검출부; 상기 검출된 최저치 신호를 입력받아 상기 컨버터 출력 신호의 진폭이 항상 일정 하게 유지되도록 이득을 자동으로 조절하는 자동 이득 제어부; 상기 컨버터 출력 신호의 크기를 검출하여 LOS 또는 리셋 신호를 발생하는 신호크기 검출부를 구비하는 것을 특징으로 함으로써, 입력신호를 판단하여 패킷과 패킷 구간에서 초기화하는 리셋신호를 자체적으로 발생할 수 있는 버스트모드 광 수신기에 관한 것이다.

Description

버스트모드 광 수신기{OPTICAL RECEIVER FOR RECEIVING BURST-MODE SIGNAL}

본 발명은 버스트모드 광 수신기에 관한 것으로, 특히 입력신호를 판단하여 패킷과 패킷 구간에서 초기화하는 리셋신호를 자체적으로 발생할 수 있는 버스트모드 광 수신기에 관한 것이다.

차세대 통신은 가입자들에게 많은 정보를 보다 빠르게 전송하기 위하여 각가정까지 광선로를 설치하는 광 가입자망(FTTH: fiber to the home)을 요구하게 되었다. 그러나, 광 가입자망의 가장 큰 문제점은 기존의 동선으로 이루어진 가입자망을 대체하는데 비용이 많이 든다는 것이다. 이에 따라, 저비용의 광 가입자망 구축에 수동형 광통신망(PON: passive optical network)이 고려되고 있다.

도 1은 수동형 광통신망 구성을 나타내는 도면으로서, 중앙집중국(central office) 내의 OLT(optical line termination), 1xN 수동 광 분배기(optical splitter), 가입자(subscribers) 내의 ONU(optical network unit) 등으로 구성된다.

이와 같은 광 다중접속망에서 각 노드는 정해진 시간슬롯(time slot)을 이용하여 다른 노드로 데이터나 패킷을 전송하게 되는데 기존의 점-대-점(point-to-point) 링크와 다른 점은 각기 다른 전송경로에서 생기는 광 손실로 인해 수신된 데이터나 패킷의 크기와 위상이 각각 다른 버스트모드 데이터가 생긴다는 것이다. 즉, 여러 가입자가 하나의 광선로를 시분할 다중화 하여 이용하고 있는데, 선로측의 수신부(OLT)의 입장에서는 각 가입자가 임의의 시간에 데이터를 보내는 것이 되고, 또한 각 가입자까지의 경로 차에 의해 도착하는 데이터 패킷의 크기도 일정하지 않다.

이에 따라 최근에는 크기와 위상이 각 패킷별로 서로 다른 데이터를 수신하여 패킷들의 크기와 위상이 동일하도록 복원하는 버스트 모드 광 수신기(bust mode receiver)가 사용되고 있다.

버스트모드 광 수신기는 일반 수신기의 AC 커플링 방식에서 쓰인 DC 블록 커패시터를 제거하여 커패시터의 충/방전 시간으로 인한 버스트 데이터의 손실을 막고, 데이터의 판별을 위한 기준신호로서 판별 임계값(detection threshold)을 수신 버스트 패킷마다 추출하게 된다. 또한 데이터를 추출된 판별 임계값을 중심으로 대칭적으로 증폭시킴으로써 데이터를 복원하는 기능을 제공해야 한다.

도 2는 종래 기술에 의한 버스트모드 광 수신기의 구성을 나타내는 개략도로서, 광검출부(1), 전치증폭부(2), 판별 임계값 제어부(automatic threshold controller; 이하 ATC라 칭함)(3), 제한증폭부(4)로 구성된다.

광검출부(1)는 입력 광신호는 전류신호로 변환하는 기능을 한다.

전치증폭부(2)는 광 검출기(1)에서 검출된 전류신호를 전압신호로 변환하는 역할을 하는데, 입력전류 대 출력전압의 비인 트랜스임피던스는 증폭기(transimpedance amplifier: 이하 TIA라 칭함)의 입력단자와 출력단자에 연결된 궤환저항(Rf)에 의해 결정된다.

버스트모드 광 수신기에 사용되는 TIA(2)는 DC 커플링 되어 사용되며, 수신된 신호가 TIA(2)에서 증폭된 후 두 부분으로 나뉘게 된다. 한 부분은 ATC(3)에 입력되어 수신된 패킷의 판별 임계값을 추출하게 되고, 다른 한 부분은 제한증폭기(4)에 DC 커플링 되어 입력된다. 또한, 패킷의 크기에 따라 자동으로 바뀌게 되는 판별 임계값은 상기 제한증폭기(4)의 Vref에 입력된다. 제한증폭기(4)는 입력된 서로 다른 크기의 신호를 증폭하여 일정한 진폭의 신호로 복원하는 역할을 한다.

그러나, 상기 종래의 버스트모드 광 수신기는 패킷과 패킷 사이의 구간에서초기와 하는 리셋(reset) 신호를 외부에서 부가적 회로를 사용하여 입력함으로 인해 회로가 복잡해지고 부품 사이즈가 커지는 문제점이 따른다.

따라서, 본 발명의 목적은 입력신호를 판단하여 자체에서 초기 리셋 신호를 발생할 수 있는 버스트 모드 광 수신기를 제공하는데 있다.

본 발명의 다른 목적은 크기와 위상이 각 패킷별로 서로 다른 버스트 모드 데이터를 수신하여 정확하고 빠르게 복원할 수 있는 기가급 버스트 모드 광 수신기를 제공하는데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명은 버스트모드 광 수신기에 있어서, 버스트모드 신호를 전압신호로 변환하는 컨버터; 상기 컨버터 출력 신호의 최저치를 검출하는 최저치 검출부; 상기 검출된 최저치 신호를 입력받아 상기 컨버터 출력 신호의 진폭이 항상 일정하게 유지되도록 이득을 자동으로 조절하는 자동 이득 제어부; 상기 컨버터 출력 신호의 크기를 검출하여 LOS(loss of signal) 또는 리셋 신호를 발생하는 신호크기 검출부를 구비하여 이루어지는 것을 특징으로 한다.

바람직하게는, 상기 자동 이득 제어부는 상기 컨버터 출력신호가 왜곡되기 시작하는 시점에서 자동 이득 제어부의 제어신호를 발생시켜 구동되도록 하는 것을 특징으로 한다.

바람직하게는, 상기 신호크기 검출부는 상기 컨버터 출력신호를 커플링하는커패시터를 구비함으로써 입력 신호의 DC 레벨에 상관없이 신호의 크기를 검출하도록 하는 것을 특징으로 한다.

더욱 바람직하게는, 상기 자동 이득 제어부 또는 상기 신호크기 검출부의 출력을 펄스신호로 발생하는 펄스발생부를 더 구비하는 것을 특징으로 한다.

도 1은 수동형 광통신망 구성을 나타내는 도면,

도 2는 종래기술에 따른 버스트모드 광 수신기의 구성을 나타내는 도면,

도 3은 본 발명에 따른 버스트모드 광 수신기의 구성을 나타내는 도면,

도 4a 및 도 4b는 본 발명에 따른 버스트모드 광 수신기의, 작은 입력전류에 따른 전치증폭부의 동작특성을 나타내는 출력 파형도.

도 5a 및 도 5b는 본 발명에 따른 버스트모드 광 수신기의, 큰 입력전류에 따른 전치증폭부의 동작특성을 나타내는 출력 파형도.

이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 3은 본 발명에 따른 버스트모드 광 수신기의 구성을 나타내는 도면으로, 광검출부(110), 전치증폭부(101), ATC부(102) 및 제한증폭부(103)들 상호간의 연결 구성은 전술한 도 2의 버스트모드 광 수신기의 구성과 유사하다.

상기 전치증폭부(101)는 이득과 대역폭을 결정하는 TIA(4), 상기 TIA(4) 출력의 최저치 레벨(bottom level)을 검출(detection)하는 최저치 레벨 검출부(5), 상기 검출된 최저치 레벨을 입력받아 자동 이득 제어신호를 발생시켜 이득을 자동 조절하는 자동 이득 제어부(automatic gain controller, 이하 AGC라 칭함)(6), 상기 TIA(4) 출력신호의 크기를 검출하는 신호크기 검출부(power level detection,7)와 펄스 발생기(8), NAND 게이트(9), TIA(4)의 출력버퍼(10) 등으로 구성된다.

TIA(4)는 상기 광검출부(110)에서 출력되는 전류신호를 전압신호로 변환한다.

최저치 레벨 검출부(5)는 상기 TIA(4) 출력신호의 최저치를 검출한다. 최저치 레벨 검출부로 입력되는 신호 즉, TIA(4) 출력신호의 레벨이 크든 혹은 작더라도 항상 최저치를 검출한다. 최저치를 검출함으로써 신호의 유무를 정확하게 판단하며, 신호 레벨을 검출하지 못하였을 때는 후술되는 AGC 제어신호를 발생하여 입력에 대한 신호의 크기를 검출하기 위함이다. 일반적으로 사용되고 있는 최대치 검출기는 큰 레벨의 신호일 경우에는 별 문제가 없으나, 작은 신호의 경우에는 최대치 전압 레벨을 읽으면 실제 전압 레벨에 대한 정보를 정확하게 판단하기가 어려 작은 신호에 대한 신호유무 판단에 어려움이 있다.

또한, 적정한 출력 전압 레벨을 항상 유지할 수 있도록 최저치 검출부가 우선적으로 신호를 판단하여 정확한 AGC 신호 및 패킷과 패킷간의 구간을 정확히 판단하여 알려준다.

AGC부(6)에서는 최저치 레벨 검출부(5)에서 추출된 최저치 레벨을 근거로 AGC 신호(6')를 발생시켜 TIA(4)의 이득을 조절하는 기능을 수행한다.

광 검출기(110)를 통해 출력되는 신호는 대개 -31dBm에서 -16dBm까지 전류를 변화하는데, 이 정도의 전류 범위를 넘어서면 상당한 출력 신호 왜곡 현상이 발생하므로 AGC부(6)를 동작시켜 왜곡되지 않은 파형으로 보상하여야 한다.

최저치 레벨을 분석하여 신호가 존재한다고 판단되는 경우, 트랜지스터의 게이트 전압을 하이(high)로 유지하여 턴-온 되도록 하고 내부 커패시터는 일정전압(3 x 다이오드 턴-온 전압)으로 충전된다.

반면에 최저치 레벨을 분석하여 신호가 존재하지 않는다고 판단되는 경우, 트랜지스터의 게이트 전압을 로우(low)로 바꾸어 턴-오프 되도록 하며 내부 커패시터는 일정전압(3 x 다이오드 턴-온 전압)에서 방전을 시작하여, 내부 시정수 회로에 의해서 결정된 일정시간이 경과하는 동안 계속해서 트랜지스터가 턴-오프되면 신호가 존재하기 않음을 표시하고 되고 이 신호가 패킷이 끝났음을 알리는 신호가 된다. 즉, 최저치 레벨 신호(5')가 트랜지스터를 턴-온 시켜서 내부 커패시터를 방전시켜 줌으로써 AGC 신호(6')를 리셋 시켜 다음 패킷 초기에 AGC 전압 레벨을 다시 설정할 수 있도록 해준다.

TIA(4) 출력신호가 왜곡되기 시작하는 시점 즉, TIA(4) 출력신호의 최저치 레벨이 TIA(4)의 출력 버퍼 트랜지스터를 턴-오프 시킬 때 AGC 제어신호(6')를 발생시켜 AGC 동작이 시작되도록 한다. 이러한 결과로 AGC 동작 기준 레벨이 너무 낮아져서 TIA(4) 출력이 지나치게 작아지거나 기준 레벨이 너무 높아져서 출력 신호의 왜곡 후에 AGC가 동작하는 문제점을 방지할 수 있다.

또한, 입력트랜지스터의 컬렉터에서 발생된 초기 AGC 신호는 내부에 구성된 최고치 검출기(peak detector)에 의해서 peak 레벨로 설정되어 유지되어 줌으로써 실제 AGC 제어신호(6')가 변동함에 따라 발생하는 지터를 극소화한다.

신호크기 검출부(7)는 TIA(4) 출력신호를 입력 받아 그 크기를 검출함으로써 신호의 유무 및 패킷과 패킷 사이 구간을 판단하여 알려 주는 기능을 한다.

신호크기 검출부(7)에서 판단한 신호에서 하나는 LOS 신호를 발생하기 위해 펄스발생기(8)와 인버터를 거치며, 다른 하나는 리셋 신호를 발생하기 위한 회로의 입력쪽으로 인가된다.

또한, 신호크기 검출부(7)에 인가되는 TIA(4) 출력신호를 커패시터로 커플링 함으로써 입력 신호의 DC 레벨에 상관없이 신호의 크기를 검출 할 수 있다. 펄스발생기(8)는 패킷의 시작, 패킷의 끝 및 패킷과 패킷의 구간을 펄스로 발생하여 알려주기 위함이다.

펄스발생기(8)는 상기 신호크기 검출부(7)의 출력을 입력받아 펄스신호로 출력하고, 인버터를 통해 반전한 후 LOS 신호를 발생한다. 또한, 상기 AGC부(6)에서 발생된 출력 신호와 상기 신호크기 검출부(7)의 출력신호를 입력받아 펄스신호로 출력하고, NAND 게이트(9)로 부정 논리곱하고, 인버터로 반전한 후 리셋신호를 발생한다.

출력버퍼(10)는 전치증폭기의 최종 출력이 뒷단의 ACT(102) 및 제한증폭기(103)로 입력되는 것을 고려하여 DC레벨을 조절하기 위함이다.

도 4a는 입력전류가 10㎂ 일 경우, 도 5a는 입력전류가 100㎂ 일 경우의 전치증폭기의 동작특성을 나타내는 출력 파형도로서, 세로축은 전압의 크기를 나타내고 가로축은 시간을 나타낸다.

AGC(6)가 낮은 입력전류(예로써, 10㎂) 일 때는 제어신호가 발생하지 않다가(도 4a) 어느 정도의 입력 전류 레벨(100㎂)이 되면 제어신호를 발생한다(도 5a)는 것을 보여 준다.

도 4b, 도 5b는 각각 상기 도 4a 및 도 5a를 확대한 도면으로, 한 그래프에 도시하기 위해 전치증폭기의 출력레벨의 값에서 -1.6V 한 값으로 나타낸 것이다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명은 패킷과 패킷 구간에서 초기화하는 리셋신호를 자체적으로 발생할 수 있다. 이에 따라 버스트모드 광 수신기 적용 시에 리셋 신호 발생을 위한 부가적인 회로를 구성할 필요가 없어 부품사이즈를 줄이는 장점이 있다.

또한, 신호의 최저치를 검출함으로써 낮은 전압 레벨의 신호에 대해서도 실제 전압 레벨에 대한 정보를 정확히 판단하여 신호유무를 알려 준다.

또한, 크기와 위상이 각 패킷별로 서로 다른 버스트 모드 데이터를 수신하여 정확하고 빠르게 복원할 수 있다.

Claims (5)

1. 버스트모드 광 수신기에 있어서,

   버스트모드 신호를 전압신호로 변환하는 컨버터;

   상기 컨버터 출력 신호의 최저치 레벨을 검출하는 최저치 레벨 검출부;

   상기 검출된 최저치 신호를 입력받아 상기 컨버터 출력 신호의 진폭이 항상 일정하게 유지되도록 이득을 자동으로 조절하는 자동 이득 제어부;

   상기 컨버터 출력 신호의 크기를 검출하여 LOS 신호 또는 리셋 신호를 발생하는 신호크기 검출부를 구비하는 것을 특징으로 하는 버스트모드 광 수신기.
2. 제 1 항에 있어서, 상기 컨버터는

   버스트모드 신호를 전류신호로 변환하는 광검출기 및

   상기 광 검출기에서 검출된 전류신호를 전압신호로 변환하는 전치증폭기를 구비하는 것을 특징으로 하는 버스트모드 광 수신기.
3. 제 1 항에 있어서, 상기 자동 이득 제어부는

   상기 컨버터 출력신호가 왜곡되기 시작하는 시점에서 자동 이득 제어부의 제어신호를 발생시켜 구동되도록 하는 것을 특징으로 하는 버스트모드 광 수신기.
4. 제 1 항에 있어서, 상기 신호크기 검출부는

   상기 컨버터 출력신호를 커플링하는 커패시터를 구비함으로써 입력 신호의 DC 레벨에 상관없이 신호의 크기를 검출하도록 하는 것을 특징으로 하는 버스트모드 광 수신기.
5. 제 1 항에 있어서, 상기 자동 이득 제어부 또는 상기 신호크기 검출부의 출력을 펄스신호로 발생하는 펄스발생부를 더 구비하는 것을 특징으로 하는 버스트모드 광 수신기.