JP2001211040A - デジタル信号増幅回路及び光受信回路 - Google Patents

Abstract

(57)【要約】 【課題】 デジタル信号増幅回路及び光受信回路に関
し、入力信号の論理レベル“Ｌ”のレベルが過大であっ
てもデューティ比に変動を生じ難いデジタル信号増幅回
路及び該デジタル信号増幅回路を適用する光受信回路を
提供する。 【解決手段】 １段目のマスター・スレーブ型自動スレ
ショルド電圧制御回路を構成するマスター側のレベル検
出回路の出力が無信号状態の電圧から変化を開始したタ
イミングと、スレーブ側のレベル検出回路の出力がマス
ター側のレベル検出回路の出力とは異なる電圧に変化し
たタイミングとを検出して形成されるリセット信号によ
って、後段の自動スレショルド電圧制御回路を構成する
レベル検出回路をリセットした後に入力信号をデジタル
信号に変換するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル信号増幅
回路及び光受信回路に係り、特に、入力信号の論理レベ
ル“Ｌ”に対応するレベルが過大であってもデューティ
比に変動を生じ難いデジタル信号増幅回路及び該デジタ
ル信号増幅回路を適用する光受信回路に関する。

【０００２】光伝送技術が実用化されて久しい。実用化
当初から光伝送技術は主として局間中継線や基幹回線に
適用されていたが、光ファイバの低コスト化も含めて光
伝送システムの低コスト化が進んだことと併せて、加入
者系における伝送容量の拡大の要請が強くなってきたこ
とによって、加入者系にも光伝送技術が適用されるよう
になってきた。

【０００３】特に、最近のインターネット・プロトコル
による情報伝送の急速な展開によって加入者系の伝送容
量の拡大に対する要請が一層強くなり、加入者系への高
速且つ大容量の光伝送技術の適用が一層急がれている。

【０００４】加入者系における光伝送技術の１つにパッ
シブ・オプティカル・ネットワーク（Passive Optical
Network.頭文字をとって「ＰＯＮ」と略される。）・シ
ステムと呼ばれる方式がある。

【０００５】図１８は、パッシブ・オプティカル・ネッ
トワーク・システムの概念図である。

【０００６】図１８において、１０１は局側装置、１０
２は光分岐装置、１０３は加入者側装置、１０４は局側
装置と光分岐装置間の光ファイバ伝送路、１０５は光分
岐装置と加入者側装置間の光ファイバ伝送路である。

【０００７】そして、局側装置１０１と加入者側装置１
０３との間では、バースト形式のデータで変調された光
バースト信号が伝送される。従って、パッシブ・オプテ
ィカル・ネットワーク・システムで使用される光送信回
路はバースト・データに即応して光バースト信号を出力
できること、光受信回路は該光バースト信号から該バー
スト・データを忠実に再生できることが肝要である。

【０００８】特に、バースト・データに即応して光バー
スト信号を出力できるようにするために、光送信回路に
適用されるレーザ・ダイオードに、バースト・データを
送信する直前からバイアス電流を供給（これを、「プリ
・バイアス」と呼び、プリ・バイアスで供給する電流を
「プリ・バイアス電流」と呼ぶ。）して、レーザ・ダイ
オードの発光遅延時間を短縮する。このために、光バー
スト信号の消光比は必然的に劣化している。

【０００９】一方、パッシブ・オプティカル・ネットワ
ーク・システムにおいては、局側装置と加入者側装置の
間の光ファイバ伝送路の損失は個々の加入者によって大
きくばらつくのが通常で、光受信回路が受信する光バー
スト信号のダイナミック・レンジは極めて広い。

【００１０】従って、光受信回路の初段に非直線性の帰
還をかけたトランス・インピーダンス型増幅回路を適用
して光受信回路のダイナミック・レンジを拡大すること
が多い。

【００１１】従って、光受信回路は、消光比の劣化のた
めにバースト・データの論理レベル“Ｌ”に対応するレ
ベルが高い信号を上記非直線性の帰還をかけた増幅回路
で受信しても、パッシブ・オプティカル・ネットワーク
・システムからの要求によって、２ビット目以降では該
バースト・データを必ず忠実に再生できなければならな
い。

【００１２】

【従来の技術】図１４は、従来のデジタル信号増幅回路
を備えた光受信回路である。

【００１３】図１４において、１は、受信した光バース
ト信号を受けて電流に変換するフォト・ダイオードであ
る。フォト・ダイオードには種々の構成の物がある。

【００１４】２は、フォト・ダイオード１の出力電流を
電圧変換する前置増幅回路で、低雑音増幅回路２−１、
低雑音増幅回路２−１に対する帰還回路を構成する抵抗
２−２及びダイオード２−３と、緩衝増幅回路２−４を
備えている。

【００１５】低雑音増幅回路２−１に抵抗２−２だけに
よって帰還をかける場合、フォト・ダイオード１の出力
電流をＩ、抵抗２−２の抵抗値をＲとすると、通常低雑
音増幅回路には入力インピーダンスが高い増幅回路を使
用するので、低雑音増幅回路２−１の出力には（−Ｉ・
Ｒ）なる電圧が得られる。従って、この形式の増幅回路
を「トランス・インピーダンス型増幅回路」と呼ぶ。

【００１６】さて、受信される光バースト信号のレベル
が高い時にはフォト・ダイオード１の出力電流が大きい
ので、低雑音増幅回路を抵抗だけを使用した帰還によっ
てトランス・インピーダンス型増幅回路の構成にすると
電圧変換した出力電圧が過大になって、低雑音増幅回路
２−１及び緩衝増幅回路２−４が飽和する恐れが生ず
る。この飽和を防止するためにダイオード２−３を抵抗
２−２に並列に接続することによって、トランス・イン
ピーダンス型増幅回路のダイナミック・レンジを拡大す
る。

【００１７】３は、デジタル信号増幅回路で、ピーク検
出回路３−１、ボトム検出回路３−２、抵抗３−３−１
及び抵抗３−３−２によって構成される抵抗分圧回路３
−３、リミッタ増幅回路３−４、ピーク検出回路３−
５、ボトム検出回路３−６、抵抗３−７−１及び抵抗３
−７−２によって構成される分圧回路３−７、リミッタ
増幅回路３−８を備えている。

【００１８】尚、ボトム検出回路３−２はピーク検出回
路３−１の出力電圧を受けて動作するようになってい
る。つまり、ピーク検出回路３−１がマスターの電圧検
出回路、ボトム検出回路３−２がスレーブの電圧検出回
路として動作する。

【００１９】そして、抵抗分圧回路３−３によってピー
ク検出回路３−１とボトム検出回路３−２の出力電圧の
中点の電圧を取り出してリミッタ増幅回路３−４にスレ
ショルド電圧として供給する。このような構成にするこ
とによって、オフセットなどによって前置増幅回路２の
出力のピーク電圧やボトム電圧に変動が生じても、その
変動を加味したスレショルド電圧をリミッタ増幅回路３
−４に供給することができる。このように、ピーク検出
回路３−１、ボトム検出回路３−２、抵抗分圧回路３−
３がマスター・スレーブ型の自動スレショルド電圧制御
回路を構成する。

【００２０】尚、マスター・スレーブ型自動スレショル
ド電圧制御回路の詳細な構成については、本発明の実施
の形態の説明の中において具体的な回路を図示して詳細
に説明する。

【００２１】一方、ピーク検出回路３−５とボトム検出
回路３−６は独立に動作し、抵抗分圧回路３−７によっ
てピーク検出回路３−５とボトム検出回路３−６の出力
電圧の中点の電圧を取り出してリミッタ増幅回路３−８
の一方の入力端子に供給する。このように、ピーク検出
回路３−５、ボトム検出回路３−６、抵抗分圧回路３−
７もマスター・スレーブ型ではない自動スレショルド電
圧制御回路（以降、本明細書においては「マスター・ス
レーブ型ではない自動スレショルド電圧制御回路」を単
に「自動スレショルド電圧制御回路」と標記する。）を
構成する。

【００２２】４ｂは、リセット制御回路で、インバータ
４−１及びインバータ４−２を備えている。

【００２３】リセット制御回路４ｂは、光受信回路の外
部から供給されるリセット信号（これを「外部リセット
信号」と呼ぶことにする。）を受信し、外部リセット信
号によってピーク検出回路３−１及びピーク検出回路３
−５をリセットし、該外部リセット信号の論理レベルを
反転した信号によって光バースト信号が受信される以前
にボトム検出回路３−２及びボトム検出回路３−６をリ
セットし、光バースト信号の受信に備える。

【００２４】尚、図１４においては、論理レベル“Ｈ”
のパルスが外部リセット信号として供給されることを前
提にしているが、論理レベル“Ｈ”の連続信号が供給さ
れる場合には、該連続信号を論理積回路の一方の入力端
子に供給し、該連続信号を遅延させて論理レベルを反転
した信号を該論理積回路のもう一方の入力端子に供給す
ればパルスに変換することができる。この件について
は、後述する本発明の実施の形態においても同様であ
る。

【００２５】さて、入力された光バースト信号はフォト
・ダイオード１によって電流に変換され、該電流は低雑
音増幅回路２−１、抵抗２−２及びダイオード２−３よ
りなるトランス・インピーダンス型増幅回路によって電
圧変換されて、緩衝増幅回路２−４を経由してリミッタ
増幅回路３−４の一方の入力端子に供給される。

【００２６】リミッタ増幅回路３−４のもう一方の入力
端子にはマスター・スレーブ型の自動スレショルド電圧
制御回路が出力するスレショルド電圧が供給されるの
で、リミッタ増幅回路３−４は該スレショルド電圧を基
準に前置増幅回路の出力電圧を増幅する。

【００２７】リミッタ増幅回路３−４の出力は、リミッ
タ増幅回路３−８の一方の入力端子に供給されると共
に、ピーク検出回路３−５、ボトム検出回路３−６及び
抵抗分圧回路３−７によって構成される自動スレショル
ド電圧制御回路に供給される。該自動スレショルド電圧
制御回路が出力するスレショルド電圧がリミッタ増幅回
路３−８のもう一方の入力端子に供給されるので、リミ
ッタ増幅回路３−８は該スレショルド電圧を基準にリミ
ッタ増幅回路３−４の出力電圧を増幅して論理レベルを
識別し、デジタル出力信号として後段の回路に供給す
る。

【００２８】このように、マスター・スレーブ型の自動
スレショルド電圧制御回路を備えたリミッタ増幅回路と
自動スレショルド電圧制御回路を備えたリミッタ増幅回
路を縦続接続して使用することによって、１段目のマス
ター・スレーブ型の自動スレショルド電圧制御回路やリ
ミッタ増幅回路３−４のオフセットなどによってリミッ
タ増幅回路３−４の出力レベルに変動があっても、２段
目の自動スレショルド電圧制御回路が該変動に追随して
該変動をキャンセルするので、リミッタ増幅回路３−８
は正確なスレショルド電圧によって増幅、論理レベル識
別をすることができる。

【００２９】４ｂはリセット制御回路で、外部リセット
信号の論理レベルを反転するためにインバータ４−１及
びインバータ４−２を備えている。

【００３０】さて、先にも簡単に記載した如く、光受信
回路のダイナミック・レンジを拡大するために、例え
ば、トランス・インピーダンス型増幅回路の帰還抵抗に
並列にダイオードを接続することが多いが、トランス・
インピーダンス型増幅回路を上記構成にすると光バース
ト信号から電気変換した信号の、論理レベル“Ｌ”に対
応するレベルが上昇する。

【００３１】図１５は、トランス・インピーダンス型増
幅回路における論理レベル“Ｌ”のレベルの上昇を説明
する図である。

【００３２】図１５において、左上に図示されている特
性は、ダイオードと抵抗を帰還回路に持つトランス・イ
ンピーダンス型増幅回路の入力電流振幅に対する出力電
圧振幅を示している。ダイオードが帰還回路に使用され
ているために、入力電流振幅が小さいうちは該ダイオー
ドはオフになっていて出力電圧は入力電流に比例して変
化するが、入力電流振幅が大きくなると該ダイオードが
オンしてトランス・インピーダンス型増幅回路の出力レ
ベルを抑圧するようになる。上記特性によって前置増幅
回路のダイナミック・レンジを拡大する。

【００３３】ところで、光送信回路においてレーザ・ダ
イオードの発光遅延を小さくするために、バースト・デ
ータが出力される直前に該レーザ・ダイオードにプリ・
バイアス電流を供給する。従って、光バースト信号の波
形は図１５の左下に示す図の如く、論理レベル“Ｌ”に
対応する光レベルは０ではなくＬ_L となり、論理レベル
“Ｈ”に対応する光レベルはＬ_H となる。ここで、１０
log₁₀(Ｌ_H ／Ｌ_L ）を消光比という。

【００３４】一般的に、受信側で論理レベルの識別を誤
りなく行なうためには該消光比は大きい方が望ましい
が、送信側のレーザ・ダイオードがバースト・データに
即応して光バースト信号を出力できるようにするため
に、パッシブ・オプティカル・ネットワーク・システム
においては、該消光比を１０ｄＢ前後に設定することが
一般的である。

【００３５】このような光バースト信号が大振幅で光受
信回路に入力されると、光受信回路を構成するトランス
・インピーダンス型増幅回路の論理レベル“Ｌ”に対す
る利得が論理レベル“Ｈ”に対する利得より大きいため
に、トランス・インピーダンス型増幅回路の出力では論
理レベル“Ｌ”に対応するレベルが論理レベル“Ｈ”に
対応するレベルより相対的に上昇する。この様子を図１
５の右上の波形において、左上の特性と合わせて太い実
線と細い実線で比較して示しているが、トランス・イン
ピーダンス型増幅回路の直線領域の利得が大きいほど論
理レベル“Ｌ”のレベルの上昇の度合いが大きくなる。

【００３６】さて、図１４の光受信回路において、１段
目の自動スレショルド電圧制御回路にマスター・スレー
ブ型の自動スレショルド電圧制御回路を使用するのは、
マスター・スレーブ型自動スレショルド電圧制御回路で
は、マスターであるピーク検出回路３−１がピーク電圧
を検出をした後にスレーブであるボトム検出回路３−２
が相対的なボトム電圧を検出することにより、前置増幅
回路２の出力のレベルを確実に検出できるからである。

【００３７】図１６は、従来の光受信回路の動作波形
（その１）で、デジタル信号増幅回路の出力波形のデュ
ーティ比の劣化が目立たない例である。

【００３８】図１６（イ）乃至図１６（ニ）において、
縦軸は電圧、横軸は時間である。尚、以降の動作波形の
図においても、全て、縦軸は電圧、横軸は時間である。
又、縦軸の電圧値と横軸の時間値は文字が小さくて見に
くいと思われるが、動作波形の図は波形を示す目的だけ
のために添付していることを理解されたい。

【００３９】図１６（イ）は、マスター・スレーブ型自
動スレショルド電圧制御回路（図では、「Ｍ−Ｓ型ＡＴ
Ｃ」と略記している。これは、「Master-Slave Automat
icThreshold Control(Circuit)」の略である。図では、
以降も同様に標記する。）の動作波形である。このう
ち、太い実線の波形が前置増幅回路の出力、即ち、マス
ター・スレーブ型自動スレショルド電圧制御回路への入
力信号であり、３本の細い実線の波形が、上から、ピー
ク検出電圧、スレショルド電圧（図では、「閾値」と記
載している。以降も、図では同様に標記することがあ
る。）、ボトム検出電圧である。

【００４０】入力信号の立ち上がりではボトム検出電圧
はピーク検出電圧に追従しており、ピーク検出回路がピ
ーク検出した後、入力信号の立ち下がりでボトム検出回
路がボトム検出を開始している。そして、スレショルド
電圧はピーク検出電圧とボトム検出電圧の中点の電圧に
なっており、該前置増幅回路の出力と該スレショルド電
圧が１段目のリミッタ増幅回路に供給される。

【００４１】図１６（ロ）は、２段目の自動スレショル
ド電圧制御回路（図では、「ＡＴＣ」と略記している。
図では、以降も同様に標記する。）の動作波形である。
このうち、太い実線の波形が１段目のリミッタ増幅回路
の出力、即ち、２段目の自動スレショルド電圧制御回路
の入力信号であり、３本の細い実線の波形が、上から、
ピーク検出電圧、スレショルド電圧、ボトム検出電圧で
ある。この場合には、自動スレショルド電圧制御回路が
マスター・スレーブ型でないので、ボトム検出電圧はピ
ーク検出電圧に追従していないことが判る。

【００４２】そして、スレショルド電圧は該１段目のリ
ミッタ増幅回路の出力のピークを正確に検出した電圧と
該１段目のリミッタ増幅回路の出力のボトムを正確に検
出した電圧の中点の電圧になっており、該１段目のリミ
ッタ増幅回路の出力と該スレショルド電圧が２段目のリ
ミッタ増幅回路に供給される。

【００４３】図１６（ハ）は、２段目のリミッタ増幅回
路の出力であるデジタル出力信号である。光バースト信
号の立ち上がりの１ビット目の波形は正規の振幅とデュ
ーティ比になっていないが（これはシステム的に許容さ
れることである。）、２ビット目以降は、システムの要
求通りに正規の振幅とデューティ比になっていることが
判る。

【００４４】尚、図１６（ニ）は外部リセット信号の波
形で、該外部リセット信号のパルスが消失した後でマス
ター・スレーブ型自動スレショルド制御回路及び自動ス
レショルド制御回路が動作を開始していることが判る。

【００４５】

【発明が解決しようとする課題】しかし、光バースト信
号の消光比の劣化がもっと大きいか、トランス・インピ
ーダンス型増幅回路で論理レベル“Ｌ”に対応するレベ
ルが上昇して、デジタル信号増幅回路の入力信号の論理
レベル“Ｌ”に対応するレベルが過大になる時には、デ
ジタル出力信号のデューティ比が劣化することもある。

【００４６】図１７は、従来の光受信回路における動作
波形（その２）で、光受信回路の出力波形のデューティ
比の劣化が大きく、波形に対する規格を満足できない例
である。

【００４７】図１７（イ）は、マスター・スレーブ型自
動スレショルド電圧制御回路の動作波形である。このう
ち、太い実線の波形が前置増幅回路の出力、即ち、マス
ター・スレーブ型自動スレショルド電圧制御回路への入
力信号であり、３本の細い実線の波形が、上から、ピー
ク検出電圧、スレショルド電圧、ボトム検出電圧であ
る。この場合、該入力信号の論理レベル“Ｌ”に対応す
るレベルが非常に大きいためピーク検出電圧とボトム検
出電圧の差が図１６の場合に比較して小さくなっている
が、スレショルド電圧は両者の中間の電圧になってお
り、該前置増幅回路の出力と該スレショルド電圧が１段
目のリミッタ増幅回路に供給される。

【００４８】図１７（ロ）は、自動スレショルド電圧制
御回路の動作波形である。このうち、太い実線の波形が
１段目のリミッタ増幅回路の出力、即ち、自動スレショ
ルド電圧制御回路の入力信号であり、３本の細い実線の
波形が、上から、ピーク検出電圧、スレショルド電圧、
ボトム検出電圧である。

【００４９】この場合には、該１段目のリミッタ増幅回
路の出力の論理レベル“Ｈ”に対応するレベルが正確な
レベルになっておらず、又、該１段目のリミッタ増幅回
路の出力に大きなオーバーシュート（図１７（ロ）中に
破線の楕円で示している。）が生じているために、該自
動スレショルド電圧制御回路においてピーク検出回路が
検出しているピーク検出電圧は該１段目のリミッタ増幅
回路の出力のピークを正確に検出した電圧にはなってい
ない。

【００５０】一方、該１段目のリミッタ増幅回路の出力
のボトムのレベルは正規のレベルであり、従って、ボト
ム検出電圧は正規の電圧になっている。このため、スレ
ショルド電圧は該１段目のリミッタ増幅回路の出力振幅
の中心からシフトした電圧になっている。そして、該１
段目のリミッタ増幅回路の出力と該スレショルド電圧が
２段目のリミッタ増幅回路に供給される。

【００５１】図１７（ハ）は、２段目のリミッタ増幅回
路の出力であるデジタル出力信号である。波形劣化が許
容されない２ビット目以降で、正のパルスの幅が小さく
なり、負のパルスの幅が大きくなっていて、デューティ
比が明らかに劣化していることが判る。これは、図１７
（ロ）において、スレショルド電圧が波形の中心からシ
フトしていることによっている。

【００５２】即ち、１段目の自動スレショルド電圧制御
回路にマスター・スレーブ型の自動スレショルド電圧制
御回路を使用しても、前置増幅回路の出力における論理
レベル“Ｌ”に対応するレベルが過大な場合には、デジ
タル信号増幅回路の出力の波形が劣化することを免れる
ことができない。

【００５３】ところで、論理レベル“Ｌ”に対応するレ
ベルの過大な上昇は、入力信号のレベルが高い時のみで
発生し、又、プリ・バイアス期間から信号の論理レベル
“Ｌ”に対応するレベルが確定するバースト・データの
先頭１ビット目の間で問題になる。

【００５４】従って、プリ・バイアス期間から信号の１
ビット目の間で自動スレショルド電圧制御回路を再度リ
セットすることによって上記問題点を解決することがで
きる筈であるが、プリ・バイアス期間は光送信回路にお
いて使用されるレーザ・ダイオードに依存するために一
義的には決定できない。従って、前置増幅回路の出力に
おける論理レベル“Ｌ”に対応するレベルが過大な場合
にデジタル信号増幅回路の出力の波形が劣化するという
問題点の解決は単純にはできない。

【００５５】本発明は、かかる問題点に鑑み、論理レベ
ル“Ｌ”に対応するレベルが過大な入力信号を受けた時
にも、信号波形のデューティ比に変動を生じ難いデジタ
ル信号増幅回路及び該デジタル信号増幅回路を適用する
光受信回路を提供することを目的とする。

【００５６】

【課題を解決するための手段】本発明の第一の手段は、
１段目のマスター・スレーブ型自動スレショルド電圧制
御回路において、マスター側であるレベル検出回路が動
作を開始した時点と、スレーブ側であるレベル検出回路
が動作を開始した時点とを検出して発生するパルス性の
リセット信号によって後段の自動スレショルド電圧制御
回路のレベル検出回路をリセットする、デジタル信号増
幅回路の技術である。

【００５７】本発明の第一の手段によれば、１段目のマ
スター・スレーブ型自動スレショルド電圧制御回路にお
いて入力信号の波形に対応して、マスター側であるレベ
ル検出回路が動作を開始した時点と、スレーブ側である
レベル検出回路が動作を開始した時点とを検出すること
により、一義的には決定できないプリ・バイアス期間を
特定することができる。従って、マスター側であるレベ
ル検出回路が動作を開始した時点と、スレーブ側である
レベル検出回路が動作を開始した時点とを検出して生成
するパルスによって後段の自動スレショルド電圧制御回
路のレベル検出回路をリセットすれば、不正確なレベル
検出をする恐れがある期間に、後段の自動スレショルド
電圧制御回路においてレベル検出の動作を停止させてお
くことができる。

【００５８】これで、実際の波形のピーク電圧及びボト
ム電圧に正確に対応するスレショルド電圧を生成するこ
とができるので、デジタル信号増幅回路の出力波形の劣
化を防止することが可能になる。

【００５９】尚、本発明の第一の手段には多数の実施態
様があるが、これについては発明の実施の形態の欄にて
詳細に説明する。

【００６０】本発明の第二の手段は、上記デジタル信号
増幅回路を適用する光受信回路の技術である。

【００６１】本発明の第二の手段によれば、消光比が小
さい光バースト信号を電気変換して非線型な帰還回路を
有するトランス・インピーダンス型増幅回路によって増
幅するために、論理レベル“Ｌ”に対応するレベルが過
大になっても、上記デジタル信号増幅回路において出力
波形の劣化を防止することができるので、送信されたバ
ースト・データを忠実に再生することができる光受信回
路を実現することが可能になる。

【００６２】

【発明の実施の形態】図１は、本発明の第一の実施の形
態である。

【００６３】図１において、１は、受信した光バースト
信号を受けて電流に変換するフォト・ダイオードであ
る。

【００６４】２は、前置増幅回路で、低雑音増幅回路２
−１、帰還回路を構成する抵抗２−２及びダイオード２
−３、緩衝増幅回路２−４を備えている。尚、図１にお
いては、緩衝増幅回路２−４は反転増幅回路であるもの
とする。

【００６５】前置増幅回路２では、光バースト信号の広
いダイナミック・レンジに呼応して、電気変換した信号
を広いダイナミック・レンジで増幅できるようにするた
めに、抵抗２−２とダイオード２−３の並列回路によっ
て低雑音増幅回路２−１に帰還をかけるトランス・イン
ピーダンス型増幅回路幅回路を構成している。

【００６６】３は、デジタル信号増幅回路で、ピーク検
出回路３−１、ボトム検出回路３−２、抵抗３−３−１
及び抵抗３−３−２によって構成される抵抗分圧回路３
−３、リミッタ増幅回路３−４、ピーク検出回路３−
５、ボトム検出回路３−６、抵抗３−７−１及び抵抗３
−７−２によって構成される分圧回路３−７及びリミッ
タ増幅回路３−８を備えている。

【００６７】尚、ピーク検出回路３−１、ボトム検出回
路３−２及び抵抗分圧回路３−３は、マスターがピーク
検出回路３−１でスレーブがボトム検出回路３−２であ
るマスター・スレーブ型自動スレショルド電圧制御回路
を構成して、スレショルド電圧をリミッタ増幅回路３−
４に供給する。

【００６８】一方、ピーク検出回路３−５とボトム検出
回路３−６は独立に動作し、抵抗分圧回路３−７を含め
て自動スレショルド電圧制御回路を構成して、スレショ
ルド電圧をリミッタ増幅回路３−８に供給する。

【００６９】４は、リセット制御回路で、インバータ４
−１、インバータ４−２、リセット信号発生回路４−３
及び論理和回路４−４を備えている。

【００７０】リセット制御回路４は、外部リセット信号
によってピーク検出回路３−１をリセットし、インバー
タ４−１によって論理レベルを反転した信号によってボ
トム検出回路３−２をリセットして光バースト信号の受
信に備える。

【００７１】それと共に、マスター・スレーブ型自動ス
レショルド電圧制御回路を構成するピーク検出回路３−
１とボトム検出回路３−２がレベル検出を開始したこと
をリセット信号発生回路４−３が判定して内部リセット
信号を出力し、該内部リセット信号と該外部リセット信
号との論理和と該論理和の論理レベルを反転した信号に
よって、それぞれ、上記自動スレショルド電圧制御回路
を構成するピーク検出回路３−５とボトム検出回路３−
６をリセットする。

【００７２】入力された光バースト信号はフォト・ダイ
オード１によって電流に変換され、該電流は低雑音増幅
回路２−１、抵抗２−２及びダイオード２−３よりなる
トランス・インピーダンス型増幅回路によって電圧変換
されて、緩衝増幅回路を介してリミッタ増幅回路３−４
の一方の入力端子に供給される。

【００７３】リミッタ増幅回路３−４のもう一方の入力
端子には上記マスター・スレーブ型の自動スレショルド
電圧制御回路が出力するスレショルド電圧が供給される
ので、リミッタ増幅回路３−４は該スレショルド電圧を
基準に前置増幅回路の出力電圧を増幅する。

【００７４】リミッタ増幅回路３−４の出力は、リミッ
タ増幅回路３−８の一方の入力端子に供給されると共
に、上記自動スレショルド電圧制御回路に供給される。
該自動スレショルド電圧制御回路が出力するスレショル
ド電圧がリミッタ増幅回路３−８のもう一方の入力端子
に供給されるので、リミッタ増幅回路３−８は該スレシ
ョルド電圧を基準にリミッタ増幅回路３−４の出力電圧
を増幅し、論理レベルを識別する。

【００７５】このように、マスター・スレーブ型の自動
スレショルド電圧制御回路を備えた１段目のリミッタ増
幅回路３−４と自動スレショルド電圧制御回路を備えた
２段目のリミッタ増幅回路３−８を縦続接続して使用す
ることによって、１段目のマスター・スレーブ型の自動
スレショルド電圧制御回路やリミッタ増幅回路３−４の
オフセットなどによってリミッタ増幅回路３−４の出力
レベルに変動があっても、２段目の自動スレショルド電
圧制御回路が該変動に追随したスレショルド電圧を２段
目のリミッタ増幅回路３−８に供給することによって該
変動をキャンセルすることができる。

【００７６】そして、図１の構成の最大の特徴は、リセ
ット制御回路４にリセット信号発生回路４−３を新たに
備え、ピーク検出回路３−１とボトム検出回路３−２が
レベル検出を開始するタイミングを捉えて内部リセット
信号を発生し、外部リセット信号との論理和及び該論理
和の論理レベルを反転した信号によって２段目の自動ス
レショルド電圧制御回路を構成するピーク検出回路３−
５とボトム検出回路３−６をリセットする点にある。以
降、内部リセット信号の発生と、該内部リセット信号も
含めて２段目の自動スレショルド電圧制御回路を構成す
るピーク検出回路３−５とボトム検出回路３−６をリセ
ットする動作について詳細に説明する。

【００７７】図２は、マスター・スレーブ型自動スレシ
ョルド電圧制御回路の構成で、特に、ピーク検出回路を
マスターとし、ボトム検出回路をスレーブとするマスタ
ー・スレーブ型自動スレショルド電圧制御回路の構成を
示している。

【００７８】図２において、３−１−１は入力信号を受
ける演算増幅回路、３−１−２はピーク検出回路の外部
リセット信号をゲートに受ける絶縁ゲート型のＮチャネ
ル型電界効果トランジスタ、３−１−３は入力信号のピ
ーク側でオンするダイオード、３−１−４はダイオード
３−１−３がオンの時に入力信号のピーク側の電圧を保
持するコンデンサ、３−１−５は緩衝増幅回路で、上記
構成要素によって図１のピーク検出回路３−１を構成す
る。尚、緩衝増幅回路３−１−５の出力を演算増幅回路
３−１−１の反転入力端子に帰還している。又、ダイオ
ード３−１−３はＮチャネル型電界効果トランジスタに
よって構成できるが、アノードとカソードを明示するた
めに通常のダイオードのシンボルで表示している。更
に、緩衝増幅回路３−１−５はソース・フォロワでよ
い。

【００７９】そして、緩衝増幅回路３−１−５の出力が
図１のリセット信号発生回路４−３に供給するピーク検
出電圧である。

【００８０】又、３−２−１は入力信号を受ける演算増
幅回路、３−２−２はボトム検出回路の外部リセット信
号をゲートに受ける絶縁ゲート型のＰチャネル型電界効
果トランジスタ、３−２−３は入力信号のボトム側でオ
ンするダイオード、３−２−４はダイオード３−２−３
がオンの時に入力信号のボトム側の電圧を保持するコン
デンサ、３−２−５は緩衝増幅回路で、上記構成要素に
よって図１のボトム検出回路３−２を構成する。尚、緩
衝増幅回路３−２−５の出力を演算増幅回路３−２−１
の反転入力端子に帰還している。又、ダイオード３−２
−３はＰチャネル型電界効果トランジスタによって構成
できるが、アノードとカソードを明示するために通常の
ダイオードのシンボルで表示している。更に、緩衝増幅
回路３−２−５はソース・フォロワでよい。

【００８１】そして、緩衝増幅回路３−２−５の出力が
図１のリセット信号発生回路４−３に供給するボトム検
出電圧である。

【００８２】更に、３−３は抵抗分圧回路で、抵抗３−
３−１及び抵抗３−３−２を備え、２つの抵抗３−３−
１と３−３−２の接続点の電圧をスレショルド電圧とし
て図１のリミッタ増幅回路３−４に供給する。

【００８３】さて、図２の構成において、入力信号のピ
ーク電圧を保持するコンデンサ３−１−４がダイオード
３−１−３のカソードとアースの間に設けられているの
に対して、入力信号のボトム電圧を保持するコンデンサ
３−２−４は、ピーク検出回路を構成する緩衝増幅回路
３−１−５の出力端子とボトム検出回路を構成するダイ
オード３−２−３のアノードとの間に接続されている。
これによって、ボトム検出回路側は、入力信号の立ち上
がりにおいてピーク検出回路側に追従し、ピーク検出回
路側でピーク電圧を検出した後、入力信号の立ち下がり
にボトム電圧の検出動作に移行する。従って、図２の構
成は、ピーク検出回路がマスター、ボトム検出回路がス
レーブであるマスター・スレーブ型の自動スレショルド
電圧制御回路である。

【００８４】尚、ボトム検出回路がマスターで、ピーク
検出回路がスレーブであるマスター・スレーブ型自動ス
レショルド電圧制御回路においては、ボトム検出回路に
おいてボトム電圧を保持するコンデンサがダイオードの
アノードとアースの間に設けられるのに対して、ピーク
検出回路においてピーク電圧を保持するコンデンサはボ
トム検出回路を構成する緩衝増幅回路の出力端子とピー
ク検出回路を構成するダイオードのカソードの間に接続
すればよい。

【００８５】又、ピーク検出回路とボトム検出回路が独
立に動作する自動スレショルド電圧制御回路において
は、ピーク検出回路においてピーク電圧を保持するコン
デンサをダイオードのカソードとアースの間に設け、ボ
トム検出回路においてボトム電圧を保持するコンデンサ
をダイオードのアノードとアースの間に設ければよい。

【００８６】さて、Ｎチャネル型電界効果トランジスタ
３−１−２のゲートにピーク検出回路の外部リセット信
号、即ち、正のパルスが供給されると、Ｎチャネル型電
界効果トランジスタ３−１−２はオン状態になり、コン
デンサ３−１−４の電荷を放電する。又、Ｐチャネル型
電界効果トランジスタ３−２−２のゲートにボトム検出
回路の外部リセット信号、即ち、負のパルスが供給され
ると、Ｐチャネル型電界効果トランジスタ３−２−２は
オン状態になり、コンデンサ３−２−４の電荷を放電す
る。これが、ピーク検出回路とボトム検出回路のリセッ
ト動作である。

【００８７】ここで、図２においては、回路を電界効果
トランジスタを使用して構成することを前提に説明した
が、接合型トランジスタを使用して構成することも可能
である。この場合、ＮＰＮトランジスタをＮチャネル型
電界効果トランジスタに対応させ、ＰＮＰトランジスタ
をＰチャネル型電界効果トランジスタに対応させればよ
く、緩衝増幅回路はエミッタ・フォロワで構成すればよ
い。

【００８８】図３は、リセット信号発生回路の第一の構
成と動作を説明する図である。図３によって、図２の構
成の動作も含めて説明する。

【００８９】リセット信号発生回路の構成を示す図３
（イ）において、４−３−１は２つの入力端子の電圧関
係によって論理レベル“Ｌ”又は論理レベル“Ｈ”を出
力するコンパレータ、４−３−２はコンパレータ４−３
−１に電圧比較の基準電圧を供給する電源、４−３−３
は２つの入力端子の電圧関係によって論理レベル“Ｌ”
又は論理レベル“Ｈ”を出力するコンパレータ、４−３
−４はコンパレータ４−３−３に電圧比較のために供給
する基準電圧を設定する電源、４−３−５は２つのコン
パレータ４−３−１及び４−３−３の出力の論理積演算
をする論理積回路である。

【００９０】図２の構成が出力するピーク検出電圧は、
図３（イ）のコンパレータ４−３−１の非反転入力端子
に供給され、図２の構成が出力するボトム検出電圧は、
図３（イ）のコンパレータ４−３−３の非反転入力端子
に供給され、電源４−３−２が供給する基準電圧はコン
パレータ４−３−１の反転入力端子に供給され、電源４
−３−４の高電圧側の端子はコンパレータ４−３−１の
非反転入力端子に接続されると共に低電圧側の端子はコ
ンパレータ４−３−３の反転入力端子に接続される。

【００９１】リセット信号発生回路の動作を説明する図
３（ロ）において、○付数字を付してない太い破線が図
２の構成への入力信号である。

【００９２】該入力信号を受けて図２の構成はピーク電
圧とボトム電圧を検出してピーク検出電圧とボトム検出
電圧を出力するが、図３（ロ）において、ピーク検出電
圧にはを付し、ボトム検出電圧にはを付して表示し
ている。そして、図２のボトム検出回路は、入力信号の
電圧がピーク電圧から相対的に電圧が低下した場合にボ
トム検出動作を行なうので、ボトム検出電圧は入力信号
の立ち上がりではピーク検出電圧に追従し、ピーク検出
回路がピーク電圧を検出した後、入力信号の立ち下がり
に追従してボトム電圧に到達する。

【００９３】さて、図３（イ）の電源４−３−２の電圧
は、の如く無信号の時の入力信号の電圧レベルと、プ
リ・バイアス期間における入力信号の電圧レベルの間に
設定する。又、電源４−３−４の電圧は、ピーク検出後
にコンパレータ４−３−３の反転入力端子に供給される
電圧を、の如くピーク検出電圧とボトム検出電圧の間
の電圧にすべく設定する。このように２つの電源の電圧
を設定することは当業者にとっては容易なことである。

【００９４】図３（イ）のコンパレータ４−３−１はピ
ーク検出電圧と電源４−３−２の電圧を比較して２値の
信号を出力するので、該２値の信号はの如く、ピーク
検出電圧が電源４−３−２の電圧より低い時に論理レベ
ル“Ｌ”となり、ピーク検出電圧が電源４−３−２の電
圧より高い時に論理レベル“Ｈ”となる。

【００９５】図３（イ）のコンパレータ４−３−３はボ
トム検出電圧と図３（ロ）にで示される電圧の比較を
して２値の信号を出力するので、該２値の信号はに示
す如く、ボトム検出電圧がの電圧より高い時に論理レ
ベル“Ｈ”となり、ボトム検出電圧がの電圧より低い
時に論理レベル“Ｌ”となる。

【００９６】そして、図３（イ）の論理積回路４−３−
５が図３（ロ）のとの信号の論理積を出力するの
で、内部リセット信号はの如く、両者の論理レベルが
“Ｈ”の時に論理レベルが“Ｈ”となるパルスとなる。

【００９７】そして、内部リセット信号のパルスは、図
１の緩衝増幅回路２−４の出力が立ち上がり始めるタイ
ミングから１ビット目のデータのタイミング、即ち、図
１７（ロ）における１段目のリミッタ増幅回路の出力に
異常なオーバーシュートが生ずるタイミングを含んでい
る。この内部リセット信号によって図１の２段目の自動
スレショルド電圧制御回路を構成するピーク検出回路３
−５とボトム検出回路３−６をリセットするので、上記
タイミングではピーク検出回路３−５を構成するＮチャ
ネル型電界効果トランジスタ３−１−２とボトム検出回
路３−６を構成するＰチャネル型電界効果トランジスタ
は共に短絡状態になり、ピーク検出回路３−５及びボト
ム検出回路３−６はレベル検出動作を行なわない。

【００９８】従って、論理レベル“Ｌ”に対応するレベ
ルが過大になっても、図１の２段目の自動スレショルド
電圧制御回路が図１７（ロ）に示したような異常なオー
バーシュートによるピーク検出の誤動作をせず、正確な
スレショルド電圧を供給することができるため、２段目
のリミッタ増幅回路３−８からデューティ比が正常なデ
ジタル信号が出力されるようになる。

【００９９】図４は、図１の構成の動作波形で、マスタ
ー・スレーブ型自動スレショルド制御回路の入力信号は
図１７の場合と同じである。

【０１００】図４（ニ）は、リセット信号で、前のパル
スが外部リセット信号、後のパルスが内部リセット信号
である。

【０１０１】図４（ニ）に示す如く、１段目のリミッタ
増幅回路の出力に異常なオーバーシュートが生ずるタイ
ミングに内部リセット信号が出力されるので、図４
（ロ）に示されている異常なオーバーシュートに対して
２段目の自動スレショルド電圧制御回路が反応せず、図
４（ロ）の右側の波形のように、１段目のリミッタ増幅
回路の出力波形に忠実なピーク検出電圧とボトム検出電
圧を生成している。従って、図４（ロ）に示されている
スレショルド電圧は１段目のリミッタ増幅回路の出力波
形の中点の電圧になる。

【０１０２】１段目のリミッタ増幅回路の出力と上記ス
レショルド電圧が２段目のリミッタ増幅回路に供給され
るので、図４（ハ）に示す如く２段目のリミッタ増幅回
路の出力であるデジタル出力信号の波形のデューティ比
は２ビット目以降で正常になっている。

【０１０３】即ち、図１の構成によって、論理レベル
“Ｌ”に対応するレベルが過大な入力信号がデジタル信
号増幅回路に供給されても、出力のデジタル信号のデュ
ーティ比が劣化することを防止することができる。

【０１０４】図５は、本発明の第二の実施の形態であ
る。

【０１０５】図５において、１は、受信した光バースト
信号を受けて電流に変換するフォト・ダイオードであ
る。

【０１０６】２は、前置増幅回路で、低雑音増幅回路２
−１、帰還回路を構成する抵抗２−２及びダイオード２
−３、緩衝増幅回路２−４を備えている。尚、図５にお
いては、緩衝増幅回路２−４は非反転増幅回路であるも
のとする。

【０１０７】前置増幅回路２においては、図１の構成と
同様にトランス・インピーダンス型増幅回路幅回路を構
成している。

【０１０８】３ａは、デジタル信号増幅回路で、ピーク
検出回路３−１ａ、ボトム検出回路３−２ａ、抵抗３−
３−１及び抵抗３−３−２によって構成される抵抗分圧
回路３−３、リミッタ増幅回路３−４、ピーク検出回路
３−５、ボトム検出回路３−６、抵抗３−７−１及び抵
抗３−７−２によって構成される分圧回路３−７、リミ
ッタ増幅回路３−８を備えている。

【０１０９】尚、図５の構成では、ピーク検出回路３−
１ａ、ボトム検出回路３−２ａ及び抵抗分圧回路３−３
は、マスターがボトム検出回路３−２ａでスレーブがピ
ーク検出回路３−１ａであるマスター・スレーブ型自動
スレショルド電圧制御回路を構成している。マスターと
スレーブの関係が図１の構成とは逆転しているのは、緩
衝増幅回路２−４から供給される信号が図１の構成とは
逆相になるからである。

【０１１０】一方、ピーク検出回路３−５とボトム検出
回路３−６は図１の構成と同様に独立に動作し、抵抗分
圧回路３−７を含めて自動スレショルド電圧制御回路を
構成している。

【０１１１】４ｂは、リセット制御回路で、インバータ
４−１、インバータ４−２、リセット信号発生回路４−
３ａ及び論理和回路４−４を備えている。

【０１１２】リセット制御回路４は、外部リセット信号
とその反転信号によってピーク検出回路３−１ａ及びボ
トム検出回路３−２ａをリセットして光バースト信号の
受信に備える。

【０１１３】それと共に、マスター・スレーブ型自動ス
レショルド電圧制御回路を構成するボトム検出回路３−
２ａとピーク検出回路３−１ａがレベル検出を開始した
ことをリセット信号発生回路４−３が判定して内部リセ
ット信号を出力し、該内部リセット信号と該外部リセッ
ト信号との論理和によって、上記自動スレショルド電圧
制御回路を構成するピーク検出回路３−５とボトム検出
回路３−６をリセットする。

【０１１４】図６は、リセット信号発生回路の第二の構
成と動作を説明する図である。

【０１１５】リセット信号発生回路の構成を示す図６
（イ）において、４−３−１は２つの入力端子の電圧関
係によって２値の信号を出力するコンパレータ、４−３
−２ａはコンパレータ４−３−１に電圧比較の基準電圧
を供給する電源、４−３−３は２つの入力端子の電圧関
係によって２値の信号を出力するコンパレータ、４−３
−４ａはコンパレータ４−３−３に供給する電圧比較の
ための基準電圧を設定する電源、４−３−５は２つのコ
ンパレータ４−３−１及び４−３−３の出力の論理積演
算をする論理積回路である。

【０１１６】図５の構成のマスター・スレーブ型自動ス
レショルド電圧制御回路が出力するボトム検出電圧は、
図６（イ）のコンパレータ４−３−１の反転入力端子に
供給され、図５の構成のマスター・スレーブ型自動スレ
ショルド電圧制御回路が出力するピーク検出電圧は、図
６（イ）のコンパレータ４−３−３の反転入力端子に供
給され、電源４−３−２ａの電圧はコンパレータ４−３
−１の非反転入力端子に供給され、電源４−３−４ａの
高電圧側の端子はコンパレータ４−３−３の非反転入力
端子に接続されると共に低電圧側の端子はコンパレータ
４−３−１の反転入力端子に接続される。

【０１１７】リセット信号発生回路の動作を説明する図
６（ロ）において、○付数字を付してない太い破線が図
５の構成のマスター・スレーブ型自動スレショルド電圧
制御回路への入力信号である。

【０１１８】該入力信号を受けて図５の構成のマスター
・スレーブ型自動スレショルド電圧制御回路はボトム検
出電圧とピーク検出電圧を生成して出力するが、図６
（ロ）において、ピーク検出電圧にはを付し、ボトム
検出電圧にはを付して表示している。そして、図５の
ピーク検出回路３−１ａはボトム検出回路３−２ａがボ
トム電圧を検出してからピーク検出動作を開始するの
で、ピーク検出電圧は入力信号の立ち下がりでボトム検
出電圧に追従し、ボトム検出回路がボトム電圧を検出し
た後でピーク検出回路の出力の電圧が上昇を開始してピ
ーク電圧に到達する。

【０１１９】さて、図６（イ）の電源４−３−２ａの電
圧は、図６（ロ）のの如く無信号の時の入力信号のレ
ベルと、プリ・バイアス期間における入力信号のレベル
の間に設定する。又、電源４−３−４ａの電圧は、ボト
ム検出後にコンパレータ４−３−３の非反転入力端子に
供給される電圧を、の如くピーク検出電圧とボトム検
出電圧の間の電圧にすべく設定する。このように基準電
圧を設定するのは当業者にとっては容易なことである。

【０１２０】図６（イ）のコンパレータ４−３−１はボ
トム検出電圧と電源４−３−２ａの電圧を比較して２値
の信号を出力するので、該２値の信号はの如く、ボト
ム検出電圧が電源４−３−２の電圧より高い時に論理レ
ベル“Ｌ”となり、ボトム検出電圧が電源４−３−２の
電圧より低い時に論理レベル“Ｈ”となる。

【０１２１】図６（イ）のコンパレータ４−３−３はピ
ーク検出電圧と図６（ロ）にで示される電圧の比較を
して２値の信号を出力するので、該２値の信号はに示
す如く、ピーク検出電圧がの電圧より低い時に論理レ
ベル“Ｈ”となり、ピーク検出電圧がの電圧より高い
時に論理レベル“Ｌ”となる。

【０１２２】そして、図６（イ）の論理積回路４−３−
５が図６（ロ）のとの信号の論理積を出力するの
で、内部リセット信号はの如く、両者の論理レベルが
“Ｈ”の時に論理レベルが“Ｈ”となるパルスとなる。

【０１２３】そして、該内部リセット信号のパルスによ
って２段目の自動スレショルド電圧制御回路を構成する
ピーク検出回路３−５とボトム検出回路３−６をリセッ
トするので、論理レベル“Ｌ”に対応するレベルが過大
な入力信号が供給されても、図５の２段目の自動スレシ
ョルド電圧制御回路が図１７（ロ）に示したような異常
なオーバーシュートによるピーク検出の誤動作をせず、
正確なスレショルド電圧を供給することができるため、
２段目のリミッタ増幅回路３−８からデューティ比が正
常なデジタル信号が出力されるようになることは、図１
の構成と同様である。

【０１２４】図７は、本発明の第三の実施の形態であ
る。

【０１２５】図７において、１は、受信した光バースト
信号を受けて電流に変換するフォト・ダイオードであ
る。

【０１２６】２は、前置増幅回路で、低雑音増幅回路２
−１、帰還回路を構成する抵抗２−２及びダイオード２
−３、緩衝増幅回路２−４を備えている。尚、図７の構
成においては、緩衝増幅回路２−４は図１の構成と同様
に反転増幅回路であるものとする。

【０１２７】前置増幅回路２においては、光バースト信
号の広いダイナミック・レンジに呼応して、電気変換し
た信号を広いダイナミック・レンジで増幅できるように
するために、抵抗２−２とダイオード２−３の並列回路
によって低雑音増幅回路２−１に帰還をかけるトランス
・インピーダンス型増幅回路幅回路を構成している。

【０１２８】３ｂは、デジタル信号増幅回路で、ピーク
検出回路３−１、ボトム検出回路３−２、ボトム検出回
路３−２ａ、抵抗３−３−１及び抵抗３−３−２によっ
て構成される抵抗分圧回路３−３、自動利得制御増幅回
路３−９、利得制御回路３−１０、ピーク検出回路３−
５、ボトム検出回路３−６、抵抗３−７−１及び抵抗３
−７−２によって構成される分圧回路３−７及びリミッ
タ増幅回路３−８を備えている。

【０１２９】尚、ピーク検出回路３−１、ボトム検出回
路３−２及び抵抗分圧回路３−３は、マスターがピーク
検出回路３−１でスレーブがボトム検出回路３−２であ
るマスター・スレーブ型自動スレショルド電圧制御回路
を構成する。

【０１３０】一方、ピーク検出回路３−５とボトム検出
回路３−６は独立に動作し、抵抗分圧回路３−７を含め
て自動スレショルド電圧制御回路を構成する。

【０１３１】又、ボトム検出回路３−２ａは緩衝増幅回
路２−４の出力の真のボトム電圧を検出するので、ピー
ク検出回路３−１の出力電圧とボトム検出回路３−２ａ
の出力電圧の差は緩衝増幅回路２−４の出力の真の振幅
を反映した電圧となる。

【０１３２】そこで、利得制御回路３−１０は該真の振
幅を反映した電圧の大小に応ずる電圧を出力して、自動
利得制御増幅回路３−９の利得をフィード・フォワード
制御して、リミッタ増幅回路３−８への入力を適性な振
幅に保つ。これにより、２段目の自動スレショルド電圧
制御回路におけるオフセット変動のキャンセル能力を向
上させることができる。

【０１３３】４は、リセット制御回路で、インバータ４
−１、インバータ４−２、リセット信号発生回路４−３
及び論理和回路４−４を備えている。

【０１３４】リセット制御回路４の動作は、図１乃至図
３によって既に行なった詳細な説明と全く同じである。

【０１３５】従って、図７の構成では、自動利得制御増
幅回路３−９の利得をフィード・フォワード制御してリ
ミッタ増幅回路３−８への入力を適性な振幅に保つこと
により、２段目の自動スレショルド電圧制御回路におけ
るオフセット変動のキャンセル能力を向上させると共
に、論理レベル“Ｌ”に対応するレベルが過大な入力信
号が供給されても、図７の２段目の自動スレショルド電
圧制御回路が図１７（ロ）に示したような異常なオーバ
ーシュートによるピーク検出の誤動作をせず、２段目の
リミッタ増幅回路３−８からデューティ比が正常な出力
を得られるようになる。

【０１３６】さて、緩衝増幅回路２−４の出力振幅を検
出し、該出力振幅に応じて自動利得制御増幅回路の利得
をフィード・フォワード制御してリミッタ増幅回路３−
８への入力を適性な振幅に保つことにより、２段目の自
動スレショルド電圧制御回路におけるオフセット変動の
キャンセル能力を向上させる構成は図７の構成には限定
されない。

【０１３７】即ち、図５の構成において、ボトム検出回
路３−２ａとは独立に動作するピーク検出回路を設け、
ボトム検出回路３−２ａの出力と該ピーク検出回路の出
力との差によって自動利得制御増幅回路３−９の利得を
フィード・フォワード制御してもよい。

【０１３８】図８は、本発明の第四の実施の形態であ
る。

【０１３９】図８において、１は、受信した光バースト
信号を受けて電流に変換するフォト・ダイオードであ
る。

【０１４０】２は、前置増幅回路で、低雑音増幅回路２
−１、帰還回路を構成する抵抗２−２及びダイオード２
−３及び緩衝増幅回路２−４を備えている。尚、図８に
おいては、緩衝増幅回路２−４は図１の構成と同様に反
転増幅回路であるものとする。

【０１４１】前置増幅回路２においては、光バースト信
号の広いダイナミック・レンジに呼応して、電気変換し
た信号を広いダイナミック・レンジで増幅できるように
するために、抵抗２−２とダイオード２−３の並列回路
によって低雑音増幅回路２−１に帰還をかけるトランス
・インピーダンス型増幅回路を構成している。

【０１４２】３は、デジタル信号増幅回路で、ピーク検
出回路３−１、ボトム検出回路３−２、抵抗３−３−１
及び抵抗３−３−２によって構成される抵抗分圧回路３
−３、リミッタ増幅回路３−４、、ピーク検出回路３−
５、ボトム検出回路３−６、抵抗３−７−１及び抵抗３
−７−２によって構成される分圧回路３−７、リミッタ
増幅回路３−８及び遅延回路３−１１を備えている。

【０１４３】尚、ピーク検出回路３−１、ボトム検出回
路３−２及び抵抗分圧回路３−３は、マスターがピーク
検出回路３−１でスレーブがボトム検出回路３−２であ
るマスター・スレーブ型自動スレショルド電圧制御回路
を構成する。

【０１４４】一方、ピーク検出回路３−５とボトム検出
回路３−６は独立に動作し、抵抗分圧回路３−７を含め
て自動スレショルド電圧制御回路を構成する。

【０１４５】４は、リセット制御回路で、インバータ４
−１、インバータ４−２、リセット信号発生回路４−３
及び論理和回路４−４を備えている。

【０１４６】リセット制御回路４の動作は、図１乃至図
３によって既に行なった詳細な説明と全く同じである。

【０１４７】図８の構成の特徴は、リミッタ増幅回路３
−４の出力端子とリミッタ増幅回路３−８及び自動スレ
ショルド電圧制御回路の入力端子との間に遅延回路３−
１１を挿入、配置した点にある。

【０１４８】これによって、図８の構成の１段目のマス
ター・スレーブ型自動スレショルド電圧制御回路とリセ
ット信号発生回路４−３によって発生される内部リセッ
ト信号が、１段目のリミッタ増幅回路３−４の出力より
遅延することがあっても、内部リセット信号による２段
目の自動スレショルド電圧制御回路を構成するピーク検
出回路３−５とボトム検出回路３−６のリセット・タイ
ミングを適性なタイミングに保つことができる。

【０１４９】さて、内部リセット信号による２段目の自
動スレショルド電圧制御回路を構成するピーク検出回路
３−５とボトム検出回路３−６のリセット・タイミング
を適性なタイミングに保つ構成は図８の構成には限定さ
れない。

【０１５０】即ち、図５の構成において、リミッタ増幅
回路３−４の出力端子とリミッタ増幅回路３−８及び自
動スレショルド電圧制御回路の入力端子との間に遅延回
路３−１１を挿入、配置してもよいし、図７の構成にお
いて、自動利得制御増幅回路３−９の出力端子とリミッ
タ増幅回路３−８及び自動スレショルド電圧制御回路の
入力端子との間に挿入、配置してもよい。

【０１５１】図９は、本発明の第五の実施の形態であ
る。

【０１５２】図９において、１は、受信した光バースト
信号を受けて電流に変換するフォト・ダイオードであ
る。

【０１５３】２は、前置増幅回路で、低雑音増幅回路２
−１、帰還回路を構成する抵抗２−２及びダイオード２
−３及び緩衝増幅回路２−４を備えている。尚、図８に
おいては、緩衝増幅回路２−４は図１の構成と同様に反
転増幅回路であるものとする。

【０１５４】前置増幅回路２では、光バースト信号の広
いダイナミック・レンジに呼応して、電気変換した信号
を広いダイナミック・レンジで増幅できるようにするた
めに、抵抗２−２とダイオード２−３の並列回路によっ
て低雑音増幅回路２−１に帰還をかけるトランス・イン
ピーダンス型増幅回路を構成している。

【０１５５】３は、デジタル信号増幅回路で、ピーク検
出回路３−１、ボトム検出回路３−２、抵抗３−３−１
及び抵抗３−３−２によって構成される抵抗分圧回路３
−３、リミッタ増幅回路３−４、ピーク検出回路３−
５、ボトム検出回路３−６、抵抗３−７−１及び抵抗３
−７−２によって構成される分圧回路３−７及びリミッ
タ増幅回路３−８を備えている。

【０１５６】尚、ピーク検出回路３−１、ボトム検出回
路３−２及び抵抗分圧回路３−３は、マスターがピーク
検出回路３−１でスレーブがボトム検出回路３−２であ
るマスター・スレーブ型自動スレショルド電圧制御回路
を構成する。

【０１５７】一方、ピーク検出回路３−５とボトム検出
回路３−６は独立に動作し、抵抗分圧回路３−７を含め
て自動スレショルド電圧制御回路を構成する。

【０１５８】４ａは、リセット制御回路で、インバータ
４−１、インバータ４−２、リセット信号発生回路４−
３、論理和回路４−４、及び遅延回路４−５を備えてい
る。

【０１５９】リセット制御回路４ａは、外部リセット信
号によってピーク検出回路３−１をリセットし、インバ
ータ４−１によって論理レベルを反転されたリセット信
号によってボトム検出回路３−２をリセットして光バー
スト信号の受信に備える。

【０１６０】それと共に、マスター・スレーブ型自動ス
レショルド電圧制御回路を構成するピーク検出回路３−
１とボトム検出回路３−２がレベル検出を開始したこと
をリセット信号発生回路４−３が判定して内部リセット
信号を出力し、該内部リセット信号と該外部リセット信
号との論理和と該論理和の論理レベルを反転した信号を
遅延させた信号によって、それぞれ、上記自動スレショ
ルド電圧制御回路を構成するピーク検出回路３−５とボ
トム検出回路３−６をリセットする。

【０１６１】図９の構成の特徴は、論理和回路４−４の
出力端子に縦続に遅延回路４−５を挿入、配置する点に
ある。

【０１６２】これによって、図９の構成の１段目のリミ
ッタ増幅回路の出力が、スレショルド電圧制御回路とリ
セット信号発生回路４−３によって発生される内部リセ
ット信号より遅延することがあっても、内部リセット信
号による２段目の自動スレショルド電圧制御回路を構成
するピーク検出回路３−５とボトム検出回路３−６のリ
セット・タイミングを適性なタイミングに保つことがで
きる。

【０１６３】さて、内部リセット信号による２段目の自
動スレショルド電圧制御回路を構成するピーク検出回路
３−５とボトム検出回路３−６のリセット・タイミング
を適性なタイミングに保つ構成は図９の構成には限定さ
れない。

【０１６４】即ち、図５の構成又は図７の構成におい
て、論理和回路４−４の出力端子に縦続に遅延回路４−
５を挿入、配置してもよい。

【０１６５】又、図８の構成において、論理和回路４−
４の出力端子に縦続に遅延回路４−５を挿入、配置して
もよい。

【０１６６】即ち、図８の構成、図５の構成においてリ
ミッタ増幅回路３−４の出力端子とリミッタ増幅回路３
−８及び自動スレショルド電圧制御回路の入力端子との
間に遅延回路３−１１を挿入、配置した構成、図７の構
成において自動利得制御増幅回路３−９の出力端子とリ
ミッタ増幅回路３−８及び自動スレショルド電圧制御回
路の入力端子との間に挿入、配置した構成、図９の構成
及び図８の構成において論理和回路４−４の出力端子に
縦続に遅延回路４−５を挿入、配置した構成を全てまと
めれば、デジタル信号増幅回路を構成する１段目の増幅
回路の出力端子と、リセット制御回路を構成する論理和
回路の出力端子の直後の少なくとも一方に遅延回路を挿
入、配置すればよいことが判る。

【０１６７】ところで、上記においては一貫して、１段
目にマスター・スレーブ型自動スレショルド電圧制御回
路を備える増幅回路を配置し、２段目に自動スレショル
ド電圧制御回路を備えるリミッタ増幅回路を配置してデ
ジタル信号増幅回路を構成する例を説明したが、デジタ
ル信号増幅回路の構成は上記には限定されない。

【０１６８】即ち、１段目にマスター・スレーブ型自動
スレショルド電圧制御回路を備える増幅回路を配置し、
後段には自動スレショルド電圧制御回路を備えるリミッ
タ増幅回路を複数段配置してデジタル信号増幅回路を構
成することも可能で、段数を増せば各段の利得配分を適
性に設計することが容易になる。

【０１６９】又、後段の自動スレショルド電圧制御回路
にマスター・スレーブ型自動スレショルド電圧制御回路
を適用することも可能で、これによってスレーブのレベ
ル検出回路がマスターのレベル検出回路の検出電圧を基
準に相対的にレベルを検出するため、一層異常なオーバ
ーシュートに対して耐力があるデジタル信号増幅回路を
構成することができる。

【０１７０】さて、以降はリセット信号発生回路のその
他の構成について説明する。

【０１７１】図１０は、リセット信号発生回路の第三の
構成と動作を説明する図で、図１０（イ）の構成は図３
（イ）の構成に準じたものである。

【０１７２】リセット信号発生回路の構成を示す図１０
（イ）において、４−３−１は２つの入力端子の電圧関
係によって論理レベル“Ｌ”又は論理レベル“Ｈ”を出
力するコンパレータ、４−３−２はコンパレータ４−３
−１に電圧比較の基準電圧を供給する電源、４−３−３
は２つの入力端子の電圧関係によって論理レベル“Ｌ”
又は論理レベル“Ｈ”を出力するコンパレータ、４−３
−４はコンパレータ４−３−３に供給する電圧比較のた
めの基準電圧を設定する電源、４−３−６は２つのコン
パレータ４−３−１及び４−３−３の出力と、光受信回
路の外部から供給されるレベル情報の論理積演算をする
論理積回路である。

【０１７３】図２の構成が出力するピーク検出電圧は、
図１０（イ）のコンパレータ４−３−１の非反転入力端
子に供給され、図２の構成が出力するボトム検出電圧
は、図１０（イ）のコンパレータ４−３−３の非反転入
力端子に供給され、電源４−３−２の電圧はコンパレー
タ４−３−１の反転入力端子に供給され、電源４−３−
４の高電圧側の端子はコンパレータ４−３−１の非反転
入力端子に接続されると共に低電圧側の端子はコンパレ
ータ４−３−３の反転入力端子に接続される。

【０１７４】そして、図１０（イ）の電源４−３−２の
電圧は、の如く無信号の時の入力信号の電圧レベル
と、プリ・バイアス期間における入力信号の電圧レベル
の間に設定する。又、電源４−３−４の電圧は、ピーク
検出後にコンパレータ４−３−３の反転入力端子に供給
される電圧を、の如くピーク検出電圧とボトム検出電
圧の間の電圧にすべく設定する。このように基準電圧を
設定することは当業者には容易なことである。

【０１７５】ここで、パッシブ・オプティカル・ネット
ワーク・システムにおいて各加入者装置までの光伝送路
の損失が予め知ることができるので、局側装置から加入
者側装置にレベル情報を送信することが可能である。そ
して、光バースト信号の受信レベルが高くい場合に論理
レベルを“Ｈ”とし、送信レベルが低い場合に論理レベ
ルを“Ｌ”にするものとする。

【０１７６】従って、レベル情報の論理レベルが“Ｈ”
の時には、図１０（イ）の構成の動作は図３（イ）の構
成の動作と全く同じになる。これが、図１０（ロ）に示
されている。

【０１７７】一方、レベル情報の論理レベルが“Ｌ”の
時には、論理積回路４−３−６においてコンパレータ４
−３−１及び４−３−３の出力はレベル情報の論理レベ
ル“Ｌ”にマスクされるので、リセット信号は出力され
ない。

【０１７８】論理レベル“Ｌ”に対応するレベルが過大
になってデジタル信号増幅回路の出力のデューティ比が
劣化する恐れがあるのは、元々高レベルの信号を受信す
る場合で、低レベルの信号を受信して前置増幅回路が線
型動作をする場合には論理レベル“Ｌ”に対応するレベ
ルの上昇は起こらないし、比較的高レベルになっても論
理レベル“Ｌ”に対応するレベルが比較的高レベルにな
っても論理レベル“Ｌ”に対応するレベルの上昇が問題
にならない範囲がある。従って、低レベル入力の場合に
は内部リセット信号の発生を停止してもよい。

【０１７９】しかも、デジタル信号増幅回路における信
号対雑音比が低下する恐れが生ずる低レベル入力の時に
内部リセット信号の発生を停止することによって、内部
リセット信号の立ち上がりと立ち下がりを形成する高周
波成分による信号対雑音比の低下を防止することができ
る。

【０１８０】尚、上記においてはレベル情報が光受信回
路の外部から供給されることを想定しているが、レベル
情報を光受信回路の内部で生成することも可能である。

【０１８１】その第一は、例えば、トランス・インピー
ダンス型増幅回路の出力を整流した直流のレベルによっ
て入力信号が高レベルか低レベルかを判定する信号を生
成する技術である。

【０１８２】その第二は、例えば、図７の構成の利得制
御回路３−１０への入力電圧によって入力信号が高レベ
ルか低レベルかを判定する信号を生成する技術である。

【０１８３】その第三は、例えば、図７の構成のフォト
・ダイオード１のカソード電流をモニタし、入力信号が
高レベルか否かを判定する信号を生成する技術である。

【０１８４】中でも、直線性がよいという意味で上記第
三の技術が好ましい。

【０１８５】図１１は、リセット信号発生回路の第四の
構成と動作を説明する図である。

【０１８６】リセット信号発生回路の構成を示す図１１
（イ）において、４−３−１は２つの入力端子の電圧関
係によって２値の信号を出力するコンパレータ、４−３
−２はコンパレータ４−３−１に電圧比較の基準電圧を
供給する電源、４−３−３は２つの入力端子の電圧関係
によって２値の信号を出力するコンパレータ、４−３−
４はコンパレータ４−３−３に供給する電圧比較のため
の基準電圧を設定する電源、４−３−５は２つのコンパ
レータ４−３−１及び４−３−３の出力の論理積演算を
する論理積回路である。

【０１８７】図１１において、ボトム検出電圧が図１１
（イ）のコンパレータ４−３−１及び４−３−３の非反
転入力端子に供給され、ピーク検出電圧から電源４−３
−４の電圧を減じた電圧が図１１（イ）のコンパレータ
４−３−３の反転入力端子に供給され、電源４−３−２
の電圧はコンパレータ４−３−１の反転入力端子に供給
される。

【０１８８】そして、図１１（イ）の電源４−３−２の
電圧は、図１１（ロ）のの如く無信号の時の入力信号
の電圧レベルと、プリ・バイアス期間における入力信号
の電圧レベルの間に設定する。又、電源４−３−４の電
圧は、ピーク検出後にコンパレータ４−３−３の反転入
力端子に供給される電圧を、の如くピーク電圧とボト
ム電圧の間の電圧にすべく設定する。このように基準電
圧を設定することは当業者には容易なことである。

【０１８９】ピーク検出回路がマスターで、ボトム検出
回路がスレーブの場合、プリ・バイアス期間においてボ
トム検出電圧はピーク検出電圧に追従するため、図１１
（イ）の構成の動作は図３（イ）の構成の動作と同様な
動作になる。

【０１９０】図１２は、リセット信号発生回路の第五の
構成と動作を説明する図である。

【０１９１】図１２において、４−３−１は２つの入力
端子の電圧関係によって２値の信号を出力するコンパレ
ータ、４−３−２はコンパレータ４−３−１に電圧比較
の基準電圧を供給する電源、４−３−７は遅延回路（図
では「τ」と標記して遅延回路であることを表示してい
る。尚、同じ「τ」を遅延時間としても使う。）、４−
３−８はインバータ、４−３−５は論理積回路である。

【０１９２】図１２において、ピーク検出電圧がコンパ
レータ４−３−１の非反転入力端子に供給されると共に
電源４−３−２の電圧がコンパレータ４−３−１の反転
入力端子に供給され、コンパレータ４−３−１の出力が
論理積回路４−３−５の一方の入力端子と遅延回路４−
３−８の入力端子に供給される。更に、遅延回路４−３
−７の出力がインバータ４−３−８に供給され、インバ
ータ４−３−８の出力が論理積回路４−３−５のもう一
方の入力端子に供給される。

【０１９３】そして、電源４−３−２の電圧は、図１２
（ロ）のに示す如く、無信号の時の入力信号の電圧レ
ベルとプリ・バイアス期間における入力信号の電圧レベ
ルの間に設定する。このように基準電圧を設定すること
は当業者にとっては容易なことである。

【０１９４】従って、コンパレータ４−３−１はの如
く、ピーク検出電圧が電源４−３−２の電圧より低い時
に論理レベル“Ｌ”を出力し、ピーク検出電圧が電源４
−３−２の電圧より高い時に論理レベル“Ｌ”を出力
し、インバータ４−３−８はコンパレータ４−３−１の
出力が論理レベル“Ｈ”に遷移してから遅延回路４−３
−７の遅延時間τ遅れて論理レベル“Ｌ”に遷移する。

【０１９５】これによって、図１２（ロ）のの如く、
パルス幅τのリセット信号を得ることができる。図１２
（イ）の構成は、プリ・バイアス期間が決まっている場
合又は決めることが可能な場合には、リセット信号発生
回路の構成を簡易化することができるという利点を有す
る。

【０１９６】図１３は、リセット信号発生回路の第六の
構成と動作を説明する図である。

【０１９７】リセット信号発生回路の構成を示す図１３
（イ）において、４−３−１は２つの入力端子の電圧関
係によって２値の信号を出力するコンパレータ、４−３
−２はコンパレータ４−３−１に電圧比較の基準電圧を
供給する電源、４−３−３は２つの入力端子の電圧関係
によって２値の信号出力するコンパレータ、４−３−４
はコンパレータ４−３−３に供給する電圧比較のための
基準電圧を設定する電源、４−３−７は遅延回路、４−
３−８はインバータ、４−３−６は２つのコンパレータ
４−３−１及び４−３−３の出力とインバータの出力と
の論理積演算をする論理積回路である。

【０１９８】図１３（イ）において、ピーク検出電圧は
図１３（イ）のコンパレータ４−３−１の非反転入力端
子に供給され、ボトム検出電圧は図１３（イ）のコンパ
レータ４−３−３の非反転入力端子に供給され、電源４
−３−２の電圧はコンパレータ４−３−１の反転入力端
子に供給され、電源４−３−４の高電圧側の端子はコン
パレータ４−３−１の非反転入力端子に接続されると共
に低電圧側の端子はコンパレータ４−３−３の反転入力
端子に接続される。

【０１９９】又、遅延回路４−３−７はコンパレータ４
−３−１の出力端子に接続され、遅延回路の出力端子は
インバータ４−３−８の入力端子に接続される。

【０２００】そして、図３（イ）の電源４−３−２の電
圧は、の如く無信号の時の入力信号の電圧レベルと、
プリ・バイアス期間における入力信号の電圧レベルの間
に設定する。又、電源４−３−４の電圧は、ピーク検出
後にコンパレータ４−３−３の反転入力端子に供給され
る電圧を、の如くピーク電圧とボトム電圧の間の電圧
にすべく設定する。このように基準電圧を設定すること
は当業者には容易なことである。

【０２０１】従って、インバータ４−３−８の出力の論
理レベルが“Ｈ”の時には、図１３の構成の動作は図３
の構成の動作と同じである。

【０２０２】ところで、インバータ４−３−８の出力
は、コンパレータ４−３−１の出力の論理レベルが
“Ｈ”に遷移してから遅延回路４−３−７の遅延時間τ
を経過すると論理レベルが“Ｌ”に遷移する。

【０２０３】従って、図１３（イ）の構成において、ボ
トム検出を開始したタイミングを検出できない場合があ
っても、インバータ４−３−８の出力によってリセット
信号のパルス幅を制限することができ、バースト・デー
タを先頭だけで自動スレショルド電圧制御回路を構成す
るピーク検出回路とボトム検出回路をリセットすること
が確実になる。逆にいえば、ボトム検出を開始したタイ
ミングを検出できない場合があっても、バースト・デー
タの有効データの期間に自動スレショルド電圧制御回路
を構成するピーク検出回路とボトム検出回路をリセット
することがなくなる。

【０２０４】

【発明の効果】本発明の第一の手段によれば、１段目の
マスター・スレーブ型自動スレショルド電圧制御回路に
おいて、マスター側であるレベル検出回路が動作を開始
した時点と、スレーブ側であるレベル検出回路が動作を
開始した時点とを検出することにより、一義的には決定
できないプリ・バイアス期間を特定することができる。
従って、マスター側であるレベル検出回路が動作を開始
した時点と、スレーブ側であるレベル検出回路が動作を
開始した時点とを検出して生成するパルスによって後段
の自動スレショルド電圧制御回路のレベル検出回路をリ
セットすれば、不正確なレベル検出をする恐れがある期
間に後段の自動スレショルド電圧制御回路においてレベ
ル検出回路の動作を停止させておくことができる。

【０２０５】これで、実際の波形のピーク電圧及びボト
ム電圧に正確に対応するスレショルド電圧を生成するこ
とができるので、デジタル信号増幅回路の出力波形の劣
化を防止することが可能になる。

【０２０６】本発明の第二の手段によれば、消光比が小
さい光バースト信号を電気変換して非線型な帰還回路を
有するトランス・インピーダンス型増幅回路によって増
幅するために、論理レベル“Ｌ”に対応するレベルが過
大になっても、上記デジタル信号増幅回路において出力
波形の劣化を防止するので、バースト・データを忠実に
再生することができる。

【０２０７】しかも、本発明によるデジタル信号増幅回
路に多様な構成を採用することが可能で、デジタル信号
増幅回路及び光受信回路の設計を柔軟に行なうことがで
きる。

【図面の簡単な説明】

【図１】 本発明の第一の実施の形態。

【図２】 マスター・スレーブ型自動スレショルド電圧
制御回路の構成。

【図３】 リセット信号発生回路の第一の構成と動作を
説明する図。

【図４】 図１の構成の動作波形。

【図５】 本発明の第二の実施の形態。

【図６】 リセット信号発生回路の第二の構成と動作を
説明する図。

【図７】 本発明の第三の実施の形態。

【図８】 本発明の第四の実施の形態。

【図９】 本発明の第五の実施の形態。

【図１０】 リセット信号発生回路の第三の構成と動作
を説明する図。

【図１１】 リセット信号発生回路の第四の構成と動作
を説明する図。

【図１２】 リセット信号発生回路の第五の構成と動作
を説明する図。

【図１３】 リセット信号発生回路の第六の構成と動作
を説明する図。

【図１４】 従来のデジタル信号増幅回路を備えた光受
信回路。

【図１５】 トランス・インピーダンス型増幅回路にお
ける論理レベル“Ｌ”のレベルの上昇を説明する図。

【図１６】 図１４の構成の動作波形（その１）。

【図１７】 図１４の構成の動作波形（その２）。

【図１８】 パッシブ・オプティカル・ネットワークの
概念図。

【符号の説明】

１ フォト・ダイオード ２ 前置増幅回路 ２−１ 低雑音増幅回路 ２−２ 抵抗 ２−３ ダイオード ２−４ 緩衝増幅回路 ３ デジタル信号増幅回路 ３ａ デジタル信号増幅回路 ３ｂ デジタル信号増幅回路 ３−１ ピーク検出回路 ３−１ａ ピーク検出回路 ３−２ ボトム検出回路 ３−２ａ ボトム検出回路 ３−３ 抵抗分圧回路 ３−４ リミッタ増幅回路 ３−５ ピーク検出回路 ３−６ ボトム検出回路 ３−７ 抵抗分圧回路 ３−８ リミッタ増幅回路 ３−９ 自動利得制御増幅回路 ３−１０ 利得制御回路 ３−１１ 遅延回路 ３−１−１ 演算増幅回路 ３−１−２ Ｎチャネル型電界効果トランジスタ ３−１−３ ダイオード ３−１−４ コンデンサ ３−１−５ 緩衝増幅回路 ３−２−１ 演算増幅回路 ３−２−２ Ｐチャネル型電界効果トランジスタ ３−２−３ ダイオード ３−２−４ コンデンサ ３−２−５ 緩衝増幅回路 ３−３−１ 抵抗 ３−３−２ 抵抗 ４ リセット制御回路 ４ａ リセット制御回路 ４ｂ リセット制御回路 ４−１ インバータ ４−２ インバータ ４−３ リセット信号発生回路 ４−３ａ リセット信号発生回路 ４−４ 論理和回路 ４−３−１ コンパレータ ４−３−２ 電源 ４−３−２ａ 電源 ４−３−３ コンパレータ ４−３−４ 電源 ４−３−４ａ 電源 ４−３−５ 論理積回路 ４−３−６ 論理積回路 ４−３−７ 遅延回路 ４−３−８ インバータ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｂ 10/26 10/14 10/04 10/06 Ｆターム(参考） 5J030 CB00 CC01 CC03 CC05 CC06 CC11 5J039 DA12 DB19 DC05 KK19 MM06 MM16 NN01 5J043 AA17 AA23 FF01 GG03 GG05 GG08 5J092 AA01 AA11 AA46 AA47 AA56 CA32 CA85 FA00 HA02 HA09 HA19 HA25 HA29 HA44 KA01 KA03 KA04 KA15 KA17 KA33 MA01 MA02 MA13 MA16 SA13 TA01 TA06 UL02 5K002 AA04 CA01 DA05

Claims (7)

【特許請求の範囲】
1. 【請求項１】 前段の出力と自動スレショルド電圧制御
   回路の出力を受ける増幅回路を複数段備えるデジタル信
   号増幅回路において、 １段目のマスター・スレーブ型自動スレショルド電圧制
   御回路を構成するマスター側のレベル検出回路の出力が
   無信号状態の電圧から変化を開始したタイミングと、ス
   レーブ側のレベル検出回路の出力がマスター側のレベル
   検出回路の出力とは異なる電圧に変化したタイミングと
   を検出して形成されるリセット信号によって、後段の自
   動スレショルド電圧制御回路を構成するレベル検出回路
   をリセットすることを特徴とするデジタル信号増幅回
   路。
2. 【請求項２】 前段の出力と自動スレショルド電圧制御
   回路の出力を受ける増幅回路を複数段備えるデジタル信
   号増幅回路において、 １段目のマスター・スレーブ型自動スレショルド電圧制
   御回路を構成するマスター側のレベル検出回路の出力が
   無信号状態の電圧から変化を開始したタイミングと、該
   タイミングから所定の時間が経過したタイミングを検出
   して形成されるリセット信号によって、後段の自動スレ
   ショルド電圧制御回路を構成するレベル検出回路をリセ
   ットすることを特徴とするデジタル信号増幅回路。
3. 【請求項３】 前段の出力と自動スレショルド電圧制御
   回路の出力を受ける増幅回路を複数段備えるデジタル信
   号増幅回路において、 １段目のマスター・スレーブ型自動スレショルド電圧制
   御回路を構成するマスター側のレベル検出回路の出力が
   無信号状態の電圧から変化を開始したタイミングと、ス
   レーブ側のレベル検出回路の出力がマスター側のレベル
   検出回路の出力とは異なる電圧に変化したタイミングと
   を検出して形成されるリセット信号のパルス幅に上限を
   設定して、後段の自動スレショルド電圧制御回路を構成
   するレベル検出回路をリセットすることを特徴とするデ
   ジタル信号増幅回路。
4. 【請求項４】 請求項１乃至請求項３のいずれかに記載
   のデジタル信号増幅回路において、 入力信号のレベルが所定レベル以下の時には、上記リセ
   ット信号の出力を禁止することを特徴とするデジタル信
   号増幅回路。
5. 【請求項５】 請求項１乃至請求項４のいずれかに記載
   のデジタル信号増幅回路において、 該デジタル信号増幅回路を構成する１段目の増幅回路の
   出力端子と上記リセット信号を発生する回路の、少なく
   とも一方の後段に縦続に遅延回路を挿入することを特徴
   とするデジタル信号増幅回路。
6. 【請求項６】 請求項１乃至請求項５のいずれかに記載
   のデジタル信号増幅回路において、 入力信号の振幅に応じて利得をフィード・フォワード制
   御される自動利得制御増幅回路を適用することを特徴と
   するデジタル信号増幅回路。
7. 【請求項７】 受光素子と、該受光素子が電気変換した
   信号を増幅する前置増幅回路と、該前置増幅回路の出力
   をデジタル信号に変換する請求項１乃至請求項６のいず
   れかに記載のデジタル信号増幅回路とを備えることを特
   徴とする光受信回路。