JP6482938B2 - 光パルス検出回路及び電子機器 - Google Patents

Description

本発明は、光パルスを検出する光パルス検出回路及び電子機器に関し、特に、携帯電話機等のポータブル機器に搭載するための小型物体検出装置の主要な構成要素である光パルス検出回路及び電子機器に関する。

近年、近接する物体の有無を検出するセンサ（以下「近接センサ」とも言う）が携帯電話機等のポータブル機器に搭載されることが一般的になっている。上記のようなポータブル機器のアプリケーションに向けた近接センサは、太陽光や蛍光灯などの外乱光耐性と、所望の検知感度、応答時間等のセンシング特性とを極めて小さい実装面積で実現することが必要である。また、近接センサ自身が極めて低消費電力であることが強く望まれる。このような近接センサが、例えば、特許文献１に開示されている。

特許第04644732号明細書（2011年03月02日発行）

上記のような携帯電話機等のポータブル機器では、小型化、低価格化等により、光パルス検出回路（近接センサ）に入力される電源ラインノイズが十分平滑化されない状況が存在する。スイッチング電源、デジタル回路等から発生する電源ラインノイズは上記光パルス検出回路の受光帯域周波数に含まれる周波数を有するノイズを出すことが多い。このような電源ラインノイズが光パルス検出回路に入力されると、安定性を高めるために設定している光パルス検出回路のヒステリシスが低下し、入力信号の検知閾値付近ではチャタリングが発生する場合がある。

以下、電源ラインノイズにより従来の光パルス検出回路のヒステリシスが低下する原因を説明する。

図１７は、従来の光パルス検出回路９０の回路図である。光パルス検出回路９０は発光素子駆動回路６を備えている。発光素子駆動回路６は、ある一定の周期の発光素子電流を表す信号Ｓ１１により発光素子５を駆動する。発光素子駆動回路６により駆動された発光素子５が照射パルス光Ｌ１を被検出物Ｄに向かって照射する。照射パルス光Ｌ１が被検出物Ｄにより反射された反射パルス光Ｌ２（信号Ｓ１２）が、受光アンプ回路７に設けられた受光素子２ａにより受光されてパルス電流信号に変換される。パルス電流信号は、受光アンプ回路７に設けられたトランスインピーダンスアンプ４ａによりパルス電圧信号Ｓ１３に変換される。トランスインピーダンスアンプ４ａにより変換されたパルス電圧信号Ｓ１３は、ヒステリシスコンパレータ３に入力される。

ダミーアンプ回路８は遮光板９により遮光されたダミー受光素子２ｂを備える。遮光板９により遮光されたダミー受光素子２ｂから遮光電流信号がトランスインピーダンスアンプ４ｂに供給される。遮光電流信号は、ダミーアンプ回路８に設けられたトランスインピーダンスアンプ４ｂにより遮光電圧信号Ｓ１７に変換される。トランスインピーダンスアンプ４ｂにより変換された遮光電圧信号Ｓ１７は、ヒステリシスコンパレータ３に入力される。

ヒステリシスコンパレータ３は、トランスインピーダンスアンプ４ａにより変換されたパルス電圧信号Ｓ１３と、トランスインピーダンスアンプ４ｂにより変換された遮光電圧信号Ｓ１７と、閾値電流値Ｉｔｈとに基づいて、コンパレータ出力信号Ｖｃｍｐを出力する。

図１８は、光パルス検出回路９０に設けられたヒステリシスコンパレータ３の回路図である。図１９（ａ）〜（ｇ）は、光パルス検出回路９０の電源ノイズが無い場合の検知時における動作を示すタイミングチャートである。

受光アンプ回路７のトランスインピーダンスアンプ４ａからコンパレータ入力１にパルス電圧信号Ｓ１３が入力される。ダミーアンプ回路８のトランスインピーダンスアンプ４ｂからコンパレータ入力２に遮光電圧信号Ｓ１７が入力される。

図１９（ｇ）に示されるオフセットキャンセル信号Ｓ１６がオンのオフセットキャンセル期間に、ヒステリシスコンパレータ３に設けられたスイッチＳＷ０１、ＳＷ０２、及びＳＷ０５がオンになる。すると、ＰＭＯＳトランジスタ４１５、ＮＭＯＳトランジスタ４１９のドレイン出力がＰＭＯＳトランジスタ４０５のゲートに入力されることにより負帰還の構成が現れる。そして、基準電圧源４０１の電圧がＰＭＯＳトランジスタ４０６のゲートに入力され、基準電圧源４０１の電圧をＰＭＯＳトランジスタ４０５のゲートに仮想短絡することにより、このヒステリシスコンパレータ３に存在するオフセット電圧が容量素子４０３と容量素子４０３とに保持される。

図１９（ｇ）に示されるオフセットキャンセル期間では、スイッチＳＷ０３、スイッチＳＷ０４がオンになり、容量素子４０２と容量素子４０３とにオフセット電圧が保持されていることにより、ヒステリシスコンパレータ３に存在するオフセットがキャンセルされる。スイッチＳＷ０３が設けられたラインから供給される閾値電流値Ｉｔｈがこのヒステリシスコンパレータ３の閾値となる。ヒステリシスコンパレータ３の外部からの制御により、この閾値電流値Ｉｔｈの値が切り替えられる。これにより、ヒステリシスコンパレータ３のヒステリシスが設けられる。

図１８に示されるヒステリシスコンパレータ３の構成においては、オフセットキャンセル期間中に基準電圧源４０１がヒステリシスコンパレータ３の一方のコンパレータ入力１に接続されるため、電源ノイズが同相でキャンセルされない。このため、電源ノイズがオフセットキャンセルに大きく影響する。

図１９には、電源ノイズが存在しない場合のヒステリシスコンパレータ３の検知判定時のタイミングチャートが示されている。ヒステリシスコンパレータ３の検知判定時の状態ではヒステリシスコンパレータ３の閾値電流値Ｉｔｈが閾値電流値Ｉｔｈｏｎの値に設定される。

反射パルス光Ｌ２を表す信号Ｓ１２がオンになると、パルス電流信号（発光素子電流）もオンになり、パルス電圧信号Ｓ１３（受光アンプ出力）も立上る。そして、反射パルス光Ｌ２に基づくパルス電圧信号Ｓ１３と遮光電圧信号Ｓ１７とに基づく差動電流Ｉｄｉｆｆを表す信号Ｓ１４が閾値電流値Ｉｔｈｏｎに到達するとコンパレータ出力信号Ｖｃｍｐがオンになる。

図２０（ａ）〜（ｇ）は光パルス検出回路９０の電源ノイズが無い場合の非検知時における動作を示すタイミングチャートである。図１９を参照して前述した構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素の詳細な説明は繰り返さない。

ヒステリシスコンパレータ３の非検知判定時の状態ではヒステリシスコンパレータ３の閾値電流値ＩｔｈがＩｔｈｏｎよりも小さいＩｔｈｏｆｆの値に設定される。反射パルス光Ｌ２に基づくパルス電圧信号Ｓ１３と遮光電圧信号Ｓ１７とに基づく差動電流Ｉｄｉｆｆを表す信号Ｓ１４が閾値電流値Ｉｔｈｏｆｆに到達しなくなると、コンパレータ出力信号Ｖｃｍｐが反応しなくなる。

次に、電源ノイズが存在する場合の検知判定時のタイミングチャート、非検知判定時のタイミングチャートをそれぞれ図２１、図２２に示す。図２１（ａ）〜（ｇ）は光パルス検出回路９０の電源ノイズが存在する場合の検知時における動作を示すタイミングチャートである。図２２（ａ）〜（ｇ）は光パルス検出回路９０の電源ノイズが存在する場合の非検知時における動作を示すタイミングチャートである。

図２１は、検知判定時に、差動電流Ｉｄｉｆｆを表す信号Ｓ１４のピーク値から電源ノイズ成分Ｉｏｃと通常時電源ノイズ成分Ｉｐｄとを減算した信号光成分Ｉｏｎが最も小さくなる状態（検知距離が長くなる状態）を示している。オフセットキャンセル期間には基準電圧源４０１から電源ノイズが入る。図２１（ｅ）に示されるように、オフセットキャンセル期間の終わりが電源ノイズの＋側ピークで終わった場合には、差動電流Ｉｄｉｆｆを表す信号Ｓ１４が、電源ノイズの＋側のピーク電圧に保持される。この電源ノイズ成分Ｉｏｃは、閾値電流値Ｉｔｈ＝Ｉｔｈｏｎに対する信号成分Ｉｏｎを小さくする方向に働き、検知距離が長くなる方向に働く。

図２２は、非検知判定時に、差動電流Ｉｄｉｆｆを表す信号Ｓ１４のピーク値から電源ノイズ成分Ｉｏｃと通常時電源ノイズ成分Ｉｐｄとを減算した信号光成分Ｉｏｎが最も大きくなる状態（検知距離が短くなる状態）を示している。オフセットキャンセル期間には基準電圧源４０１から電源ノイズが入る。図２２（ｅ）に示されるように、オフセットキャンセル期間の終わりが電源ノイズの−側ピークで終わった場合には、差動電流Ｉｄｉｆｆを表す信号Ｓ１４が、電源ノイズの−側のピーク電圧が保持される。この電源ノイズ成分Ｉｏｃが、閾値電流値Ｉｔｈ＝Ｉｔｈｏｆｆに対する信号成分Ｉｏｆｆを大きくする方向に働き、検知距離が短くなる方向に働く。

図２１、図２２に示されるような現象により、閾値電流値Ｉｔｈの設定値であるＩｔｈｏｎ、Ｉｔｈｏｆｆによるヒステリシスが、電源ノイズの増大により小さくなることが示される。

これらの効果を距離換算として定式化すると図２３のようになる。図２３は、検知距離及び非検知距離の計算式を示す図である。

一般的に光パルス検出回路では発光部、受光部にレンズが用いられるため、距離の換算は信号光の大きさの２分の１乗の逆数に比例するとして示している。検知距離Ｌｏｎを表す数式を（式１）に示し、非検知距離Ｌｏｆｆを表す数式を（式２）に示す。ヒステリシスの定義式を（式３）に示す。

ここで、
Ｉｔｈｏｎ：検知時の閾値電流値、
Ｉｔｈｏｆｆ：非検知時の閾値電流値、
Ｇｏｃ：電源電圧に対するオフセットキャンセル期間中のＧｍ、
Ｇｐｄ：電源電圧に対する通常期間以外のＧｍ、
Ｖａｃ：電源ノイズ振幅、
である。

従来の構成では、オフセットキャンセル期間のＧｍのＧｏｃが十分大きいとして、オフセットキャンセル期間外のＧｍのＧｐｄ＝０として考えると、検知距離の特性は、図２４で示されるように、検知距離Ｌｏｎに対応する曲線Ｇ１、非検知距離Ｌｏｆｆに対応する曲線Ｇ２により表される（検知距離Ｌｏｎはノイズ無しの条件で１になるように規格化している）。横軸により表される電源ノイズ振幅が大きくなるにつれて、検知距離Ｌｏｎに対応する曲線Ｇ１と、Ｌｏｆｆに対応する曲線Ｇ２との間の距離が縮まり、チャタリングが発生しやすい状態になることが示される。

ここで、
Ｉｔｈｏｎ＝１、
Ｉｔｈｏｆｆ＝０．５、
Ｇｏｃ＝０．００２、
Ｇｐｄ＝０
である。

図２５は、光パルス検出回路９０の電源ノイズ振幅に対する距離換算のヒステリシスを示すグラフである。曲線Ｇ３は、図２４に示される曲線Ｇ２に対応する値から曲線Ｇ１に対応する値を減算した値に対応しており、Ｌｏｎに対応する検知距離とＬｏｆｆに対応する検知距離との差分によりヒステリシスコンパレータ３の距離に換算したヒステリシスの絶対値を示している。

このように、従来の構成では、電源ノイズの増大により、閾値電流値Ｉｔｈの設定値であるＩｔｈｏｎ、Ｉｔｈｏｆｆによるヒステリシスコンパレータのヒステリシスが減少するという課題があった。

本発明の目的は、電源ノイズの増大によるヒステリシスコンパレータのヒステリシスの減少を防止することができる光パルス検出回路及び電子機器を提供することにある。

上記の課題を解決するために、本発明の一態様に係る光パルス検出回路は、パルス光をパルス電気信号に変換する第１受光素子と、遮光されて遮光電気信号を供給する第２受光素子と、前記第１受光素子が前記パルス光を受信しない非受信期間に前記パルス電気信号及び前記遮光電気信号の経路を遮断することにより自身のオフセットを抑制し、前記パルス光を受信する受信期間に、前記オフセットが抑制された状態を維持するとともに、前記パルス電気信号及び前記遮光電気信号の経路を再接続するヒステリシスコンパレータとを備え、電源のノイズを前記パルス電気信号の経路に注入する第１容量素子を前記第１受光素子と前記電源との間に設けたことを特徴とする。

本発明の一態様によれば、電源ノイズの増大によるヒステリシスコンパレータのヒステリシスの減少を防止することができるという効果を奏する。

実施形態１に係る光パルス検出回路の回路図である。 （ａ）〜（ｇ）は上記光パルス検出回路の検知時における動作を示すタイミングチャートである。 （ａ）〜（ｇ）は上記光パルス検出回路の非検知時における動作を示すタイミングチャートである。 上記光パルス検出回路の電源ノイズ振幅に対する検知距離特性を示すグラフである。 上記光パルス検出回路の電源ノイズ振幅に対する距離換算のヒステリシスを示すグラフである。 上記光パルス検出回路の電源ノイズ振幅に対する他の検知距離特性を示すグラフである。 上記光パルス検出回路の電源ノイズ振幅に対する距離換算の他のヒステリシスを示すグラフである。 実施形態２に係る光パルス検出回路の回路図である。 実施形態３に係る光パルス検出回路の回路図である。 実施形態４に係る光パルス検出回路の回路図である。 実施形態５に係る物体検出センサの回路図である。 上記物体検出センサに設けられた信号処理回路の回路図である。 上記物体検出センサの非検知状態から検知状態への移行タイミングを示すタイミングチャートである。 上記物体検出センサの検知状態から非検知状態への移行タイミングを示すタイミングチャートである。 （ａ）は実施形態６に係る光パルス検出回路のキャパシタ構造を示す図であり、（ｂ）は上記光パルス検出回路を説明するための回路図である。 （ａ）〜（ｉ）は実施形態７に係る光パルス検出回路の動作を説明するためのフローチャートである。 従来の光パルス検出回路の回路図である。 上記光パルス検出回路に設けられたヒステリシスコンパレータの回路図である。 （ａ）〜（ｇ）は上記光パルス検出回路の電源ノイズが無い場合の検知時における動作を示すタイミングチャートである。 （ａ）〜（ｇ）は上記光パルス検出回路の電源ノイズが無い場合の非検知時における動作を示すタイミングチャートである。 （ａ）〜（ｇ）は上記光パルス検出回路の電源ノイズが存在する場合の検知時における動作を示すタイミングチャートである。 （ａ）〜（ｇ）は上記光パルス検出回路の電源ノイズが存在する場合の非検知時における動作を示すタイミングチャートである。 検知距離及び非検知距離の計算式を示す図である。 上記光パルス検出回路の電源ノイズが存在する場合の検知距離の特性を示すグラフである。 上記光パルス検出回路の電源ノイズ振幅に対する距離換算のヒステリシスを示すグラフである。

以下、本発明の実施の形態について、詳細に説明する。

〔実施形態１〕
（光パルス検出回路１の構成）
図１は、実施形態１に係る光パルス検出回路１の回路図である。

光パルス検出回路１は発光素子駆動回路６を備えている。発光素子駆動回路６は、ある一定の周期の発光素子電流を表す信号Ｓ１１により発光素子５を駆動する。発光素子駆動回路６により駆動された発光素子５が照射パルス光Ｌ１を被検出物Ｄに向かって照射する。照射パルス光Ｌ１が被検出物Ｄにより反射された反射パルス光Ｌ２（パルス光、信号Ｓ１２）が、受光アンプ回路７に設けられた受光素子２ａ（第１受光素子）により受光されてパルス電流信号（パルス電気信号）に変換される。パルス電流信号は、受光アンプ回路７に設けられたトランスインピーダンスアンプ４ａ（第１トランスインピーダンスアンプ）によりパルス電圧信号Ｓ１３（パルス電気信号）に変換される。トランスインピーダンスアンプ４ａにより変換されたパルス電圧信号Ｓ１３は、ヒステリシスコンパレータ３に入力される。

本実施形態では、受光素子２ａと電源ラインＬ（電源）との間に容量素子Ｃ１（第１容量素子）が設けられる。電源ラインＬは、光パルス検出回路１の全体に係る電源ラインである。図１８で前述した基準電圧源４０１に使用される電源ラインも電源ラインＬと同じ電源ラインである。

ダミーアンプ回路８は遮光板９により遮光されたダミー受光素子２ｂ（第２受光素子）を備える。遮光板９により遮光されたダミー受光素子２ｂから遮光電流信号（遮光電気信号）がトランスインピーダンスアンプ４ｂ（第２トランスインピーダンスアンプ）に供給される。遮光電流信号は、ダミーアンプ回路８に設けられたトランスインピーダンスアンプ４ｂにより遮光電圧信号Ｓ１７（遮光電気信号）に変換される。トランスインピーダンスアンプ４ｂにより変換された遮光電圧信号Ｓ１７は、ヒステリシスコンパレータ３に入力される。

ヒステリシスコンパレータ３は、トランスインピーダンスアンプ４ａにより変換されたパルス電圧信号Ｓ１３と、トランスインピーダンスアンプ４ｂにより変換された遮光電圧信号Ｓ１７と、閾値電流値Ｉｔｈとに基づいて、コンパレータ出力信号Ｖｃｍｐを出力する。ヒステリシスコンパレータ３は、図１２を参照して前述した構成と同様の構成を有する。

ヒステリシスコンパレータ３は、受光素子２ａが反射パルス光Ｌ２を受信しない非受信期間に、パルス電圧信号Ｓ１３及び遮光電圧信号Ｓ１７の経路を遮断することにより自身のオフセットを抑制する。そして、ヒステリシスコンパレータ３は、受光素子２ａが反射パルス光Ｌ２を受信する受信期間に、前記オフセットが抑制された状態を維持するとともに、パルス電圧信号Ｓ１３及び遮光電圧信号Ｓ１７の経路を再接続する。

受光素子２ａと電源ラインＬとの間に設けられた容量素子Ｃ１は、電源ラインＬからのノイズをパルス電圧信号Ｓ１３の経路に注入する。

（光パルス検出回路１の動作）
図２（ａ）〜（ｇ）は光パルス検出回路１の検知時における動作を示すタイミングチャートである。

図２は、前述した図１５に対応し、検知判定時に、差動電流Ｉｄｉｆｆを表す信号Ｓ２１のピーク値から電源ノイズ成分Ｉｏｃと通常時電源ノイズ成分Ｉｐｄとを減算した信号光成分Ｉｏｎが最も小さくなる状態（検知距離が長くなる状態）を示している。

図１５との差異は、受光素子２ａと電源ラインＬとの間の容量素子Ｃ１を通って注入されたノイズが、差動電流Ｉｄｉｆｆを表す信号Ｓ１４に重畳される点にある。この結果、通常時電源ノイズ成分Ｉｐｄが増大し、オフセットキャンセル時電源ノイズ成分Ｉｏｃの通常時電源ノイズ成分Ｉｐｄに対する割合が低下する。

図３（ａ）〜（ｇ）は光パルス検出回路１の非検知時における動作を示すタイミングチャートである。

図３は、前述した図１６に対応し、非検知判定時に、差動電流Ｉｄｉｆｆを表す信号Ｓ１４のピーク値から電源ノイズ成分Ｉｏｃと通常時電源ノイズ成分Ｉｐｄとを減算した信号光成分Ｉｏｆｆが最も大きくなる状態（検知距離が短くなる状態）を示している。

図１６との差異は、図２と同様に、受光素子２ａと電源ラインＬとの間の容量素子Ｃ１を通って注入されたノイズが差動電流Ｉｄｉｆｆを表す信号Ｓ１４に重畳される点にある。この結果、通常時電源ノイズ成分Ｉｐｄが増大し、オフセットキャンセル時電源ノイズ成分Ｉｏｃの通常時電源ノイズ成分Ｉｐｄに対する割合が低下する。

図２及び図３に示すように、電源ラインＬから容量素子Ｃ１を介してノイズを注入し、ヒステリシスコンパレータ３の差動電流Ｉｄｉｆｆに重畳する通常時電源ノイズ成分Ｉｐｄを増大させることにより、検知判定時、非検知判定時共にオフセットキャンセル時電源ノイズ成分Ｉｏｃのヒステリシスに対する割合を低下させることができる。

図２３で示されるように、検知距離Ｌｏｎと非検知距離Ｌｏｆｆとに基づいて、ヒステリシスをＬｏｆｆ−Ｌｏｎと定義すると（式３）、オフセットキャンセル時電源ノイズ成分Ｉｏｃに比べ通常時電源ノイズ成分Ｉｐｄを大きくすることにより、電源ノイズに対するヒステリシスの低下が抑えられることが分かる。

図４は、光パルス検出回路１の電源ノイズ振幅に対する検知距離特性を示すグラフである。横軸は電源ノイズ振幅（ｍＶ）を表しており、縦軸は検知距離を表している。電源ノイズに対する通常期間以外のＧｍのＧｐｄを、電源ノイズに対するオフセットキャンセル期間のＧｍのＧｏｃの２倍にした場合の検知距離の特性が示されている。検知距離の特性は、図４に示されるように、検知距離Ｌｏｎに対応する曲線Ｇ４、非検知距離Ｌｏｆｆに対応する曲線Ｇ５により表される。

図５は、光パルス検出回路１の電源ノイズ振幅に対する距離換算のヒステリシスを示すグラフである。横軸は電源ノイズ振幅（ｍＶ）を表しており、縦軸は検知距離に換算したヒステリシスの絶対値を表している。曲線Ｇ６は、図４に示される曲線Ｇ５に対応する値から曲線Ｇ４に対応する値を減算した値に対応しており、Ｌｏｎに対応する検知距離とＬｏｆｆに対応する検知距離との差分によりヒステリシスコンパレータ３の距離に換算したヒステリシスの絶対値を示している。

ＧｐｄがＧｏｃの２倍になった効果により、電源ノイズ振幅の増加による曲線Ｇ６のヒステリシスの低下が、図１９に示す従来の曲線Ｇ３のヒステリシスの低下よりも遅延している態様が図５に示される。このように、本実施形態によれば、電源ノイズの増大によるヒステリシスコンパレータ３のヒステリシスの減少が防止される。

図６は、光パルス検出回路１の電源ノイズ振幅に対する他の検知距離特性を示すグラフである。横軸は電源ノイズ振幅（ｍＶ）を表しており、縦軸は検知距離を表している。電源電圧に対する通常期間以外のＧｍのＧｐｄを、電源電圧に対するオフセットキャンセル期間のＧｍのＧｏｃの３倍にした場合の検知距離の特性が示されている。検知距離の特性は、図６に示されるように、検知距離Ｌｏｎに対応する曲線Ｇ７、非検知距離Ｌｏｆｆに対応する曲線Ｇ８により表される。

図７は、光パルス検出回路１の電源ノイズ振幅に対する距離換算の他のヒステリシスを示すグラフである。横軸は電源ノイズ振幅（ｍＶ）を表しており、縦軸は検知距離に換算したヒステリシスの絶対値を表している。

ＧｐｄがＧｏｃの３倍になった効果により、電源ノイズ振幅の増加に従って、ヒステリシス動作可能な電源ノイズ振幅の限界の１２０ｍＶまでヒステリシスが低下しないことが示される。

〔実施形態２〕
本発明の他の実施形態について、図８に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

図８は、実施形態２に係る光パルス検出回路１ａの回路図である。実施形態１で前述した光パルス検出回路１と異なる点は、全差動オペアンプ１０を設けた点である。トランスインピーダンスアンプ４ａから供給されるパルス電圧信号Ｓ１３が全差動オペアンプ１０の非反転入力端子に入力される。トランスインピーダンスアンプ４ｂから供給される遮光電圧信号Ｓ１７が全差動オペアンプ１０の反転入力端子に入力される。全差動オペアンプ１０の２個の出力が容量素子４０２、容量素子４０３にそれぞれ接続される。

全差動オペアンプ１０をヒステリシスコンパレータ３の前段に挿入することにより、光パルス検出回路１ａのゲイン調整が容易になる。また、光パルス検出回路１ａのトータルのゲインを高くできるため、電源電圧に接続する容量素子、受光素子を縮小することができ、小型化、低コスト化が可能になる。

〔実施形態３〕
図９は、実施形態３に係る光パルス検出回路１ｂの回路図である。前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

図１に示される実施形態１の光パルス検出回路１及び図８に示される実施形態２の光パルス検出回路１ａにおいて、容量素子Ｃ１を受光素子２ａと電源ラインＬとの間に設ける代わりに、ダミー受光素子２ｂと電源ラインＬとの間に容量素子Ｃ１を設けてもよい。ヒステリシスコンパレータ３は、パルス電圧信号Ｓ１３と遮光電圧信号Ｓ１７とを差動入力するため、実施の形態１、２と同じ効果を得られるからである。

なお、受光素子２ａと電源ラインＬとの間と、ダミー受光素子２ｂと電源ラインＬとの間との双方に容量素子を設けてもよい。

〔実施形態４〕
図１０は、実施形態４に係る光パルス検出回路１ｃの回路図である。前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

実施形態１〜３において、ダミー受光素子２ｂをダミー容量素子Ｃｄで代用することができる。ダミー容量素子Ｃｄの容量値をダミー受光素子２ｂの容量値と同じ容量値に設定すれば、ダミー容量素子Ｃｄはダミー受光素子２ｂと同一のＡＣ特性を得られるため、好適である。光パルス検出回路１ｃを半導体チップ内に形成する場合、受光素子の容量値はＭＯＳのゲート酸化膜を用いた容量値よりも小さいため、ダミー受光素子２ｂをダミー容量素子Ｃｄで代用することにより光パルス検出回路１ｃを小型化、低コスト化することができる。

〔実施形態５〕
図１１は、実施形態５に係る物体検出センサ１１の回路図である。図１２は、物体検出センサ１１に設けられた信号処理回路１３の回路図である。図１３は、物体検出センサ１１の非検知状態から検知状態への移行タイミングを示すタイミングチャートである。図１４は、物体検出センサ１１の検知状態から非検知状態への移行タイミングを示すタイミングチャートである。前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

上記の実施形態１〜４の構成の光パルス検出回路と、発光パルス、オフセットキャンセルタイミングの制御回路と、検知、非検知判定を保持するロジック回路と、照射パルス光Ｌ１、反射パルス光Ｌ２（又は透過パルス光）を集光するための光学レンズ１２ａ・１２ｂとを一体化することにより、電源ノイズによるヒステリシス低下を軽減することを可能とする、反射光検出型、或いは、透過光検出型の物体検出センサ１１が実現できる。

物体検出センサ１１は、光パルス検出回路１を備えている。物体検出センサ１１には、照射パルス光Ｌ１を集光する光学レンズ１２ａと、反射パルス光Ｌ２を集光する光学レンズ１２ｂとが設けられている。

物体検出センサ１１は、クロック信号Ｓ３８を生成する発振回路１５と、クロック信号Ｓ３８に基づいて、オフセットキャンセル信号Ｓ３７を生成してヒステリシスコンパレータ３に供給し、発光素子駆動信号Ｓ３５を生成して発光素子駆動回路６に供給し、閾値切り替え信号Ｓ３２を生成して閾値電流切り替え回路１６に供給するタイミング生成回路１４と、ヒステリシスコンパレータ３からのコンパレータ出力信号Ｖｃｍｐ、タイミング生成回路１４からの同期ゲート信号Ｓ３６、及びリセット信号Ｓ３４に基づいて信号処理回路出力信号Ｓ３３を生成してタイミング生成回路１４に供給する信号処理回路１３と、タイミング生成回路１４からの検知状態出力信号Ｓ３１に基づいて出力信号Ｓ３９を出力する出力回路１７とを備える。

信号処理回路１３は、コンパレータ出力信号Ｖｃｍｐと同期ゲート信号Ｓ３６とが供給されるＡＮＤ回路１８と、リセット信号Ｓ３４とＡＮＤ回路１８の出力とに基づいて信号処理回路出力信号Ｓ３３を出力するＳＲラッチ回路１９とを有する。図１３、図１４に示すタイミングＡ１における信号処理回路出力信号Ｓ３３に基づいて、物体検出センサ１１の検知状態が判定される。

さらに、上記の物体検出センサを、複写機、携帯端末等の電子機器に搭載することにより、ヒステリシス低下によるチャタリングの誤動作が防止可能となるため、誤動作耐性の高いセンシング動作が実現可能となる。

〔実施形態６〕
図１５（ａ）は実施形態６に係る光パルス検出回路のキャパシタ構造を示す図であり、（ｂ）は上記光パルス検出回路を説明するための回路図である。

半導体チップ内に電源ラインＬに接続する容量素子Ｃ１を実装する場合、図１５に示されるようなダブルポリキャパシタＤＰＣの構造を有する寄生容量を用いて実装することができる。

ダブルポリキャパシタＤＰＣは、Ｐ型シリコン基板（Ｐｓｕｂ）に形成されたＮ型ウェル（ＮＷｅｌｌ）と、ポリシリコンＧＰ・ＦＧを備える。ポリシリコンＧＰとポリシリコンＦＧとの間に薄い絶縁膜が形成され（図示せず）、この絶縁膜の厚さに反比例する容量が存在する。ポリシリコンＧＰとN型ウェル（ＮＷｅｌｌ）との間に、ポリシリコンＧＰとポリシリコンＦＧとの間の絶縁膜よりも厚い絶縁膜が形成され（図示せず）、この絶縁膜の厚さに反比例する寄生容量が存在する。この構成により、ポリシリコンＦＧとポリシリコンＧＰとを電極とした容量としてダブルポリキャパシタＤＰＣを使用することができる。

この場合、電源ラインＬに接続する容量素子Ｃ１の面積を縮小することができ、光パルス検出回路の小型化、低コスト化につながる。実際の容量素子Ｃ１を用いる箇所では、トランスインピーダンスアンプに用いる容量素子などを容量素子Ｃ１として使用できる。

〔実施形態７〕
図１６（ａ）〜（ｉ）は実施形態７に係る光パルス検出回路の動作を説明するためのフローチャートである。

上記実施形態１〜６において、図１６に示されるタイミングチャートのようなノイズ判定を行うことで、図２に示されるような通常時電源ノイズ成分Ｉｐｄを大きくとっている場合にノイズピーク時の周期の検知判定を無効化することができる。このため、検知の信号成分が大きい周期で判定でき、ヒステリシスをより高く保つことができる。

まず、オフセットキャンセル信号Ｓ１６がオンであるオフセットキャンセル期間が終了した後、閾値電流値ＩｔｈがＩｔｈｏｎからＩｔｈｏｆｆに変更される。そして、ノイズ判定タイミング信号Ｓ１８がオンであるノイズ判定タイミング期間で差動電流Ｉｄｉｆｆを表す信号Ｓ２１と閾値電流値Ｉｔｈ＝Ｉｔｈｏｆｆとが比較される。

信号Ｓ２１がＩｔｈｏｆｆよりも大きくなり、コンパレータ出力信号Ｖｃｍｐが現れるときは、ノイズ判定保持信号Ｓ１９がオンになり、１周期が終了するまで保持される。その後、閾値電流値ＩｔｈがＩｔｈｏｆｆからＩｔｈｏｎに戻される。そして、差動電流Ｉｄｉｆｆを表す信号Ｓ２１と閾値電流値Ｉｔｈ＝Ｉｔｈｏｎとが比較される。信号Ｓ２１がＩｔｈｏｎに到達している場合、コンパレータ出力信号Ｖｃｍｐがオンになるが、ノイズ判定保持信号Ｓ１９がオンで保持されている場合、コンパレータ出力信号Ｖｃｍｐが無効とされる。

信号Ｓ２１がＩｔｈｏｆｆに到達しないときは、ノイズ判定保持信号Ｓ１９がオフのまま、１周期が終了するまで保持される。その後、閾値電流値ＩｔｈがＩｔｈｏｆｆからＩｔｈｏｎに戻される。そして、差動電流Ｉｄｉｆｆを表す信号Ｓ２１と閾値電流値Ｉｔｈ＝Ｉｔｈｏｎとが比較される。信号Ｓ２１がＩｔｈｏｎに到達している場合、コンパレータ出力信号Ｖｃｍｐがオンになり、ヒステリシスコンパレータ３から出力される。

実施形態１〜７に係るパルス光受信回路は、少ない部品で電源ノイズによるヒステリシスの低下を抑えることができ、安定性向上を小型、低コストで実施可能となる。

〔まとめ〕
本発明の態様１に係る光パルス検出回路１・１ａは、パルス光（反射パルス光Ｌ２）をパルス電気信号（パルス電流信号）に変換する第１受光素子（受光素子２ａ）と、遮光されて遮光電気信号（遮光電流信号）を供給する第２受光素子（ダミー受光素子２ｂ）と、前記第１受光素子（受光素子２ａ）が前記パルス光（反射パルス光Ｌ２）を受信しない非受信期間に前記パルス電気信号（パルス電圧信号Ｓ１３）及び前記遮光電気信号（遮光電圧信号Ｓ１７）の経路を遮断することにより自身のオフセットを抑制し、前記パルス光（反射パルス光Ｌ２）を受信する受信期間に、前記オフセットが抑制された状態を維持するとともに、前記パルス電気信号（パルス電圧信号Ｓ１３）及び前記遮光電気信号（遮光電圧信号Ｓ１７）の経路を再接続するヒステリシスコンパレータ３とを備え、前記パルス電気信号（パルス電圧信号Ｓ１３）の経路と前記遮光電気信号（遮光電圧信号Ｓ１７）の経路との少なくとも一方に電源（電源ラインＬ）のノイズを注入する容量素子Ｃ１を設けている。

上記の構成によれば、電源から容量素子を通って注入されたノイズがパルス電気信号と遮光電気信号との少なくとも一方に重畳される。このため、通常時電源ノイズ成分が増大し、オフセットキャンセル時電源ノイズ成分のヒステリシスに対する割合が低下する。従って、電源ノイズの増大によるヒステリシスコンパレータのヒステリシスの減少を防止することができる。

本発明の態様２に係る光パルス検出回路１ａは、上記態様１において、前記パルス電気信号（パルス電圧信号Ｓ１３）と前記遮光電気信号（遮光電圧信号Ｓ１７）との差分を増幅する全差動オペアンプ１０をさらに備え、前記全差動オペアンプ１０からの出力が前記ヒステリシスコンパレータ３に入力されてもよい。

上記の構成によれば、光パルス検出回路１ａのゲイン調整が容易になる。また、光パルス検出回路１ａのトータルのゲインを高くできるため、電源電圧に接続する容量素子、受光素子を縮小することができ、小型化、低コスト化が可能になる。

本発明の態様３に係る光パルス検出回路は、上記態様１において、前記容量素子Ｃ１が、前記電源（電源ラインＬ）のノイズを前記パルス電気信号（パルス電圧信号Ｓ１３）の経路に注入するために前記第１受光素子（受光素子２ａ）と前記電源（電源ラインＬ）との間に設けられる。

上記の構成によれば、電源から容量素子を通って注入されたノイズがパルス電気信号に重畳される。このため、通常時電源ノイズ成分が増大し、オフセットキャンセル時電源ノイズ成分のヒステリシスに対する割合が低下する。従って、電源ノイズの増大によるヒステリシスコンパレータのヒステリシスの減少を防止することができる。

本発明の態様４に係る光パルス検出回路は、上記態様１において、前記第２受光素子（ダミー受光素子２ｂ）がダミーの容量素子であってもよい。

上記の構成によれば、光パルス検出回路を小型化、低コスト化することができる。

本発明の態様５に係る光パルス検出回路１・１ａは、上記態様１において、前記第１受光素子（受光素子２ａ）が前記パルス光（反射パルス光Ｌ２）をパルス電流信号に変換し、前記第２受光素子（ダミー受光素子２ｂ）が遮光電流信号を供給し、前記パルス電流信号をパルス電圧信号Ｓ１３に変換する第１トランスインピーダンスアンプ（トランスインピーダンスアンプ４ａ）と、前記遮光電流信号を遮光電圧信号Ｓ１７に変換する第２トランスインピーダンスアンプ（トランスインピーダンスアンプ４ｂ）とをさらに備えてもよい。

上記の構成によれば、簡素な構成で、電源ノイズの増大によるヒステリシスコンパレータのヒステリシスの減少を防止することができる。

本発明の態様６に係る電子機器は、本発明の態様１〜５のいずれか一態様に係る光パルス検出回路を搭載する。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

本発明は、光パルスを検出する光パルス検出回路及び電子機器に利用することができ、特に、携帯電話機等のポータブル機器に搭載するための小型物体検出装置の主要な構成要素である光パルス検出回路及び電子機器に利用することができる。

１ 光パルス検出回路
２ａ 受光素子（第１受光素子）
２ｂ ダミー受光素子（第２受光素子）
３ ヒステリシスコンパレータ
４ａ トランスインピーダンスアンプ（第１トランスインピーダンスアンプ）
４ｂ トランスインピーダンスアンプ（第２トランスインピーダンスアンプ）
５ 発光素子
６ 発光素子駆動回路
７ 受光アンプ回路
８ ダミーアンプ回路
９ 遮光板
１０ 全差動オペアンプ
１１ 物体検出センサ
１２ａ、１２ｂ レンズ
１３ 信号処理回路
１４ タイミング生成回路
１５ 発振回路
１６ 閾値電流切り替え回路
１７ 出力回路
１８ ＡＮＤ回路
１９ ＳＲラッチ回路
Ｃ１ 容量素子（第１容量素子）
Ｌ 電源ライン
Ｌ１ 照射パルス光
Ｌ２ 反射パルス光（パルス光）
Ｓ１ パルス電流信号（パルス電気信号）
Ｓ２ パルス電圧信号（パルス電気信号）
Ｓ３ 遮光電流信号（遮光電気信号）
Ｓ４ 遮光電圧信号（遮光電気信号）
Ｄ 被検出物

Claims (5)

1. パルス光をパルス電気信号に変換する第１受光素子と、
   遮光されて遮光電気信号を供給する第２受光素子と、
   前記第１受光素子が前記パルス光を受信しない非受信期間に前記パルス電気信号及び前記遮光電気信号の経路を遮断することにより自身のオフセットを抑制し、前記パルス光を受信する受信期間に、前記オフセットが抑制された状態を維持するとともに、前記パルス電気信号及び前記遮光電気信号の経路を再接続するヒステリシスコンパレータとを備え、
   前記パルス電気信号の経路と前記遮光電気信号の経路との少なくとも一方に電源のノイズを注入する容量素子を設けたことを特徴とする光パルス検出回路。
2. 前記パルス電気信号と前記遮光電気信号との差分を増幅する全差動オペアンプをさらに備え、
   前記全差動オペアンプからの出力が前記ヒステリシスコンパレータに入力される請求項１に記載の光パルス検出回路。
3. 前記容量素子が、前記電源のノイズを前記パルス電気信号の経路に注入するために前記第１受光素子と前記電源との間に設けられる請求項１に記載の光パルス検出回路。
4. 前記第２受光素子がダミーの容量素子である請求項１に記載の光パルス検出回路。
5. 請求項１〜４のいずれか一項に記載の光パルス検出回路を搭載することを特徴とする電子機器。

Images