JP2013156085A - 光検出装置、物体検出センサ及び電子機器 - Google Patents

Abstract

【課題】「被検出物有り」と誤判定されることを完全に防止し、且つ、受光感度、及び、電源ラインノイズに対する耐量の低下を防止する。
【解決手段】信号処理回路８は、第１の発光パルスに同期する第１のゲート信号（Ｈ）と、コンパレータ回路７の出力（Ｇ）とにより、ノイズパルス検出を行い、第２の発光パルスに同期する第２のゲート信号（Ｉ）と、上記コンパレータ回路７の出力（Ｇ）とにより、同期光検出を行なう。
【選択図】図２

Description

本発明は、電子機器の内部で、被検出物の有無、被検出物の厚さ、近接／非近接状態、あるいは被検出物の移動方向を検出するために使用される、同期光パルス検出型の光検出装置及び物体検出センサに関する。

液晶ディスプレイ等の表示画面を備えた電子機器、例えば携帯電話やスマートフォン、タブレット型情報端末、あるいはデジタルカメラ等においては、機器への人体の近接具合を検出して種々の制御が行われている。これらの機器の表示画面はタッチパネルとしての情報入力機能も兼ねており、通話の開始や機器をポケット等に挿入するなど何らかの物体がタッチパネルに近接した際、その機能をオフすることで誤動作を防止することが必要となる場面がある。また、デジタルカメラでは、ユーザが液晶画面からファインダーに目線を移す際に自動的に液晶画面の明るさを落とすといった制御が行われる。

従って、上記のような機器には、自らパルス発光し被検出物から反射した当該パルス光を検出することで被検出物の近接具合を判定する、小型かつ安価な光学式の光検出装置（物体検出センサ）が用いられている。このような目的に使用する光検出装置は、一般的に近接センサと呼ばれる。

また、例えば複写機やプリンター等の事務用電子機器においても、各種可動機構部の回転や原点／終点の検出、あるいは特定箇所での用紙の有無を検知するために、上記近接センサと同様の原理で、光検出装置が自ら発光し、被検出物からの反射光、或いは透過光の有無を検出／判定した結果に基づいて、電子機器内部の各所の制御が行われている。このような目的に使用する光検出装置は、一般的にフォトインタラプタと呼ばれる。

ここで、本発明が対象とするのは、上記光検出装置のなかでも特に、自らパルス発光し被検出物から反射した当該パルス光を検出することで被検出物の有無を検出/判定する光検出装置、及び、発光素子と受光素子の間の透過光により被検出物の有無、或いは、被検出物厚さを検出/判定する光検出装置である。

パルス光を信号として利用することにより、信号光をＤＣ光である場合と比べ、太陽光や白熱灯からインバータ蛍光灯やＰＷＭ変調された白色ＬＥＤ光など、あらゆる環境下における外乱光ノイズに対し、耐性が高い設計を行なう自由度が得られることは当業者にとって自明である。また、発光素子をパルス駆動することにより、ＤＣ駆動する場合に比べて、消費電力量が削減できることは当業者にとって自明である。

さらに、上記の光検出装置が、複写機、パソコン等のように、家庭用の交流電源に接続される電子機器や、ノイズ発生源となるモーター等を内蔵する電子機器に搭載される場合、電源ラインに重畳する高周波ノイズによる光検出装置の誤動作耐性を高くすることが要求される。

＜一般的な光検出装置の構成＞
図１０は、一般的な光検出装置２０１の構成例を示す。本発明が対象とする光検出装置２０１は、図１０に示すように、被検出物２１の有無を検出するために、受光アンプ回路２２、ダミーアンプ回路２３、第１ハイパスフィルタ回路２４、第２ハイパスフィルタ回路２５、差動増幅回路２６、コンパレータ回路２７、信号処理回路２８、出力回路２９、タイミング生成回路３０、発振回路３１、発光素子駆動回路３２、発光素子３３を備えている。

一般的にはコスト削減のため、上記光検出装置２０１のうち発光素子３３以外の受光素子、及び、回路素子（受光アンプ回路２２等）は１つの半導体基板上に集積化されることが多い。

ここで、上記の差動増幅回路２６は、電源ラインに重畳する高周波ノイズ等による誤動作耐性ある。この差動増幅回路２６の正入力には、受光素子を入力とするIV変換回路からなる受光アンプ回路２２の出力が接続され、もう一方の負入力には、受光面をメタル層等で遮光したダミー受光素子を入力とする上記と同一構成のIV変換回路からなるダミーアンプ回路２３の出力が接続され、両者の差電圧（＝受光アンプ出力電圧−ダミーアンプ出力電圧）が増幅される。

このような差動構成とすることにより、電源ライン等から、受光アンプ回路２２とダミーアンプ回路２３の信号ラインに同相で重畳する高周波ノイズ等は同相除去されるため、電源ラインノイズの重畳等による光検出装置２０１の誤動作が抑制される。

さらに、このような差動構成としても、ダミー受光素子の受光面には反射光、または、透過光が入らないため、通常のパルス信号が低減することは無い。このような技術として、例えば特許文献１に開示された光結合装置がある。

また、受光アンプ回路２２とダミーアンプ回路２３のインピーダンスを合わせるため、上記の受光素子とダミー受光素子は同一の構造(遮光以外)、同一の面積とすることが一般的である。また、上記のダミー受光素子の代わりに容量素子を接続する場合もあり、この場合は、受光アンプ回路２２とダミーアンプ回路２３のインピーダンスを合わせるため、容量素子の容量値と受光素子の寄生容量値が同等程度になるように設定される。

また、上記のような差動構成にする場合、太陽光や白熱等などのＤＣ光の外乱光ノイズが入射すると、受光アンプ回路の出力バイアス電圧（ＤＣ電圧）とダミーアンプ回路の出力バイアス電圧（ＤＣ電圧）の差が顕著に現れるため（図１０に示す光検出装置２０１の場合、受光アンプ回路２２側だけにＤＣ電流が流れ、IV変換回路出力のＤＣ電圧が上昇する）、受光アンプ回路２２の出力、及び、ダミーアンプ回路２３の出力と、差動増幅回路２６の入力とは、ハイパスフィルタ（ＨＰＦ）等を介してＡＣ接続することが一般的である。

光検出装置２０１の動作としては、まず、光検出装置２０１内の発光素子駆動回路３２でＬＥＤ等の発光素子をパルス発光させ、被検出物２１からの反射光、或いは、透過光を、フォトダイオード等の受光素子で受光する。なお、図１０では、反射光の場合のみを示している。

受光素子から出力される電流パルス信号は、トランスインピーダンスアンプ等のIV変換回路（電流電圧変換回路）で電圧パルス信号に変換され、前記の電圧パルス信号は差動増幅回路２６で増幅され、コンパレータ回路２７において、上記の増幅された電圧パルス信号と所定の閾値が比較され、電圧パルス信号振幅値が閾値レベルを上回る場合、コンパレータ回路はパルス信号（デジタル信号）を出力する。

信号処理回路２８においては、上記のコンパレータ出力信号が発光パルスのタイミングと一致しているか否かが検出され（同期光検出）、検出結果に応じて被検出物の有無等が判定される。さらに、高い外乱光ノイズ耐性や高い電源ラインノイズ耐性が必要な場合は、発光パルス以外のタイミングでも、コンパレータ出力パルス信号が出力されているか否かが検出され（非同期光検出）、同期光検出結果と非同期光検出結果の組合せにより、被検出物２１の有無等が判定される場合もある。

信号処理回路２８での判定結果は、出力回路２９に送られ外部出力端子に検出／非検出の判定結果が出力されるか、或いは、光検出装置２０１内部搭載されたレジスタ回路やメモリ素子等に判定結果が保存される。後者の場合は、電子機器（ホストシステム）側から、光検出装置２０１内部に保存された判定結果を取り出したり、回路動作を制御したりするために、光検出装置２０１内にＩ２Ｃバス等の通信インターフェースを備えることが一般的である。

タイミング生成回路３０は、発振回路３１からの出力信号（クロック信号）が入力され、論理回路により、各タイミング信号が生成される。具体的には、測定周期（発光/検出/出力等の周期）、発光素子駆動のパルス信号、同期/非同期検出のための発光パルスに同期／非同期したゲート信号、および、各回路素子を初期化するためのリセット信号等が生成される。

＜光検出装置２０１の検出動作の説明（ノイズ無し）＞
図１１は、図１０に示す光検出装置２０１のノイズ無しの場合の動作波形を示す一例である（反射光検出タイプ）。

図１１は、測定期間３周期分の波形を示しており、図左から２周期分までは被検出物有りの場合、図右の１周期は被検出物無しの場合での波形を示している。

ここで、上記測定期間とは、被検出物２１の有無を測定するため定期的に発光素子３３より光を照射する期間である。具体的には、図１１に示すように、リセット信号（Ｊ）がHiレベルとなって、次に、Hiレベルになるまでの期間を測定期間としている。

発光素子３３は、１測定期間につき少なくとも１回パルス駆動され（Ａ）、被検出物２１有りの場合は、被検出物２１からの反射光（Ｂ）が受光素子で受光される。受光素子からの出力パルス電流信号がIV変換回路に入力される結果受光アンプ出力としては正の電圧パルス信号が出力される（Ｃ）。この時、ダミー受光素子の受光面は遮光されているため、ダミーアンプ回路２３のダミーアンプ出力には電圧パルス信号が発生しない（Ｄ）。

さらに、上記の受光アンプ出力（Ｃ）とダミーアンプ出力（Ｄ）は、それぞれ、第１ハイパスフィルタ回路２４、第２ハイパスフィルタ回路２５を介して差動増幅回路２６に入力され、受光アンプ出力（Ｃ）とダミーアンプ出力（Ｄ）の差電圧が増幅され、差動増幅回路出力（Ｅ）となる。

ここで、両出力ラインに電源ラインノイズ等の同相ノイズが重畳している場合は、差動増幅回路２６にて同相除去される（図示せず）。上記の差動増幅回路２６の出力は、コンパレータ回路２７で閾値電圧（Ｆ）と比較され、差動増幅回路出力（Ｅ）のパルス信号が閾値を上回る場合、コンパレータ回路２７のコンパレータ出力にパルス信号が出力される（Ｇ）。

さらに、信号処理回路２８において、上記コンパレータ出力（Ｇ）のパルス信号が、発光パルスのタイミングと一致しているか否かが判定され、一致している場合は、被検出物２１有りと判定され、判定結果が出力される。

図１２に信号処理回路２８の構成例を示す。

信号処理回路２８は、ＡＮＤ回路とＳＲラッチ回路で構成され、ＡＮＤ回路の入力には、コンパレータ出力（Ｇ）と発光パルスに同期した同期検出ゲート信号（Ｈ）が入力される。ＳＲラッチ回路のＳ入力端子（ＳＥＴ）には、前記のＡＮＤ回路出力が接続され、Ｒ入力端子（ＲＥＳＥＴ）にはリセット信号（Ｊ）が接続される。

上記ＳＲラッチ回路のラッチ出力（Ｉ）は、コンパレータ出力（Ｇ）のパルス信号が、発光パルスのタイミングと一致する場合、すなわち、図１１において、コンパレータ出力（Ｇ）と同期検出ゲート（Ｈ）がともにHiレベルとなる場合のみ、ラッチ出力（Ｉ）がHiレベルに反転し、リセットパルス信号（Ｊ）の入力により、ラッチ出力（Ｉ）はLoレベルに初期化される。

上記のラッチ出力（Ｉ）は任意のタイミング（例えば、図１２の下向き矢印）で判定が行われ、ラッチ出力（Ｉ）がHiレベルの場合は「被検出物有り」と判定され出力（Ｋ）がHiレベルに設定され、ラッチ出力（Ｉ）がLoレベルの場合は、「被検出物無し」と判定されて出力（Ｋ）がLoレベルに設定される。

特開２００２−３５３４９５号公報（２００２年１２月６日公開） 特開平９−９２８７４号公報（１９９７年４月４日公開）

上記のような光検出装置２０１では、受光アンプ回路２２およびダミーアンプ回路２３の差動増幅の方式を採用しているため、受光アンプ側、ダミーアンプ側に同相で重畳するノイズに対しては、耐性が高い回路構成となっている。

しかしながら、図１３に示すように、発光パルスと同じタイミングで、ダミーアンプ側のみに通常の信号パルスと符号の異なる負（下向き）のノイズパルスが発生する場合、受光アンプ出力（Ｃ）とダミーアンプ出力（Ｄ）の差電圧が増幅されることから、差動増幅回路出力（Ｅ）には、通常の反射光（或いは透過光）によるパルス信号と同様に、正（上向き）の方向にノイズパルスが出力されることになり、このノイズパルスが閾値を上回るとラッチ出力（Ｉ）がHiレベルに反転することになるため、被検出物２１無しの場合でも、「被検出物有り」と誤判定されることになる。

図１３では、ダミーアンプ出力側のみにノイズが発生している場合を図示しているが、勿論、受光アンプ側にも同様のノイズパルスが発生する場合には、差動増幅回路２６で同相除去されるため、誤判定となることは無いが、両出力にノイズが発生していたとしても、そのパルス振幅値（の絶対値）がダミーアンプ側＞受光アンプ側となり、且つ、その差動増幅回路出力が、閾値を上回る場合は、図１３と同様に誤判定が発生する。

ここで、上記のような負のノイズパルス発生要因の一つとして考えられるのは、発光素子駆動回路３２で発生する電気的ノイズによるものが考えられる。前述のとおり、一般的な光検出装置２０１としては、受光素子と、発光素子駆動回路３２、受光アンプ回路２２、ダミーアンプ回路２３、等の回路素子が、同一の半導体基板上に集積化されることが多く、上記の発光素子駆動回路３２で発生する電気的ノイズが、半導体基板から受光素子、或いは、回路素子を経由して、受光アンプ出力（Ｃ）、または、ダミーアンプ出力（Ｄ）に現れる場合がある。例えば、発光素子３３の駆動電圧パルスによる半導体基板へのリーク電流や、発光素子３３を駆動する駆動電流パルス自体が半導体基板に流れ込むことなどにより、瞬間的に半導体基板電位が上昇する場合があり（通常基板電位はGND電位=0V）、これにより、通常信号の場合とは符号が逆向き（負）のノイズパルスが発生する可能性がある。

通常、光検出装置２０１における発光素子３３の駆動電流パルスとしては数10mA〜数100mAの範囲であり、基板電圧を大きく変動させるほどの電流量ではなく、発光素子３３の駆動パルスのみでは、図１３のような誤判定に至るほどのノイズパルスが発生する可能性としては少ないが、上記の集積化された半導体チップでは、コスト低減のためチップサイズの縮小が行われる場合があり、その場合、受光素子や各回路素子（特に発光素子駆動回路）との距離も縮小されるため、上記のノイズパルス発生が深刻化する可能性がある。

また、同じくコスト低減のため、半導体プロセス（工程／素子構造）が簡略化される場合もあり、この場合、受光素子、および、各回路素子の間の分離構造が不十分になることにより、発光素子駆動回路３２で発生する電気的ノイズが受光素子やアンプ回路に影響しやすくなり、上記のノイズパルス発生が深刻化する可能性がある。

また、太陽光や蛍光灯などの外乱光が半導体基板に入射することにより、半導体基板内に励起されるキャリア数が増大することも、上記のノイズパルス発生を深刻化させる要因となる場合があり、結果として太陽光や蛍光灯等の外乱光に対する誤動作耐量が極端に低下する可能性もある。

また、ノイズパルスがダミーアンプ側のみ発生、或いは、ダミーアンプ側のノイズ振幅が強いなど、受光アンプ出力側ノイズとダミーアンプ出力側ノイズで差が現れる要因としては、発光素子駆動回路３２と受光アンプ回路２２（または受光素子）、ダミーアンプ回路２３（またはダミー受光素子）との半導体チップ上での配置（距離）の違いによるものが考えられ、発光素子駆動回路３２から近い距離に配置されたアンプ回路（または受光素子／ダミー受光素子）の方が、発光素子駆動回路３２の電気的ノイズの影響を受けやすくなるものと考えられ、上記ノイズパルスの差が発生する要因となる。

また、上述したような光検出装置２０１の場合、信号光（反射光または透過光）を光学レンズにより受光素子上に集光して使用することが多く、さらに受光素子と各回路素子は同一半導体基板上に形成されるため、太陽光や蛍光灯などの外乱光が、半導体チップ上のある特定の箇所、又は、特定の回路素子上に集光される可能性があり、このような場合も、上記のような受光アンプとダミーアンプでのノイズ振幅の差が発生する要因となりうる。

また、上記、負のノイズパルスは、発光素子駆動回路３２の電気的ノイズだけではなく、電源ラインからのスパイクノイズや電磁ノイズ等によっても発生する可能性があり、ダミーアンプ回路２３のみ電源ライン近くに配置されている等のチップレイアウト上の不整合等がある場合や、半導体の工程ばらつき等により、両アンプ回路の増幅率が異なるような場合にも、上記のようなノイズパルスの差が発生する要因となりうる。

上記のような誤判定を低減する方法として、特許文献２に提案されている回路構成が考えられる。特許文献２は、フォトカプラで問題となるdV/dtノイズの耐量を向上させることが目的であり、フォトダイオードが接続される第１のアンプ回路と、ダミーフォトダイオードが接続される第２のアンプ回路への、dV/dtノイズの影響の差により、出力が誤動作することを防止するため、第２のアンプ回路の出力に、さらに第３のアンプ回路を設けて、出力誤動作の耐量を向上している。図１３の光検出装置２０１のように、ダミーアンプ出力にのみ発生する負のノイズパルスの影響を低減するためには、第３のアンプの代わりに減衰器（負のゲインを持つアンプと同等）を用いればよく、これにより、上記のような負のノイズパルスの振幅が低減されることから、光検出装置の誤判定の耐量は向上することになる。

しかしながら、上記回路構成の場合は、あくまでも誤動作耐量の向上だけであり、上記のノイズ振幅が大きくなりすぎると、いつかは誤動作が発生することになるため、上記のような誤判定を完全に防止することはできない。

また、受光アンプ回路、及び、ダミーアンプ回路の回路構成が異なり、それぞれの増幅率や入出力インピーダンスが異なるため、電源ラインノイズ等の同相ノイズ除去効率が、同一回路構成の場合と比較して大幅に低下することになる。

本発明の目的は、上記のような受光アンプとダミーアンプとの差動増幅を行なう構成の光検出装置において、発光パルスと同じタイミングで負のノイズパルスがダミーアンプ側に顕著にあらわれる場合に、「被検出物有り」と誤判定されることを完全に防止し、尚且つ、受光感度、及び、電源ラインノイズに対する耐量が低下することのない光検出装置を提供することである。

本発明の光検出装置は、上記の目的を達成するために、
被検出物に光を照射する発光素子と、
上記発光素子をパルス駆動する発光素子駆動回路と、
被検出物からの反射光または透過光を受光し、受光量に応じた電流を発生する受光素子と、
上記受光素子に接続され、当該受光素子が発生した電流を電圧に変換する第１電流・電圧変換回路と、
受光面が遮光された受光素子からなるダミー受光素子と、
上記ダミー受光素子に接続され、当該ダミー受光素子が発生した電流を電圧に変換する第２電流・電圧変換回路と、
上記第１電流・電圧変換回路の出力と、上記第２電流・電圧変換回路の出力との差動電圧を増幅する差動増幅回路と、
上記差動増幅回路によって増幅された差電圧と、予め設定した閾値電圧とを比較し、比較結果に応じたパルス信号を出力するコンパレータ回路と、
上記コンパレータ回路から出力されるパルス信号が、上記発光素子の発光パルスと同期するか否かにより、被検出物の有無を判定する信号処理回路とを備え、
上記発光素子駆動回路は、被検出物の有無を測定するため定期的に上記発光素子より光を照射する期間である測定期間中に、上記発光素子に対して少なくとも２回のパルス駆動を行い、
上記第１電流・電圧変換回路の出力は、第１の発光パルスと同期して非導通状態とする第１のスイッチを介して上記差動増幅回路に接続されると共に、上記第２電流・電圧変換回路の出力は、常に導通状態で上記差動増幅回路に接続され、
上記信号処理回路は、
上記第１の発光パルスに同期する第１のゲート信号と、上記コンパレータ回路の出力とにより、ノイズパルス検出を行い、
上記第１の発光パルスとは異なる第２の発光パルスに同期する第２のゲート信号と、上記コンパレータ回路の出力とにより、同期光検出を行なうことを特徴とする。

上記構成によれば、信号処理回路は、上記第１の発光パルスに同期する第１のゲート信号と、上記コンパレータ回路の出力とにより、ノイズパルス検出を行い、上記第１の発光パルスとは異なる第２の発光パルスに同期する第２のゲート信号と、上記コンパレータ回路の出力とにより、同期光検出を行なうことで、差動増幅回路の出力から、同期光検出とノイズパルス検出とを別々に行なうことになるので、ノイズによる被検出物の有無の誤判定を無くすことができる。

つまり、発光パルスと同じタイミングで負のノイズパルスがダミーアンプ側に顕著にあらわれる場合に、「被検出物有り」と誤判定されることを完全に防止することができる。

このように、ノイズによる誤判定を無くすことで、受光素子における受光感度、及び、電源ラインノイズに対する耐量が低下するといった問題も解決することができる。

上記信号処理回路は、
上記第１のゲート信号と上記コンパレータ回路の出力との論理演算後の出力が接続される第１のラッチ回路と、
上記第２のゲート信号と上記コンパレータ回路の出力との論理演算後の出力が接続される第２のラッチ回路とからなり、
上記第１、第２のラッチ回路出力の論理演算結果により、ノイズパルス検出と同期光検出とを行なうことを特徴とする。

上記構成によれば、一つのコンパレータ回路の出力から、ノイズパルス検出結果、及び、同期光パルス検出結果を抽出することが可能となり、また、第１、第２のラッチ回路出力の論理演算結果により、ノイズパルス検出と同期光検出とを行なうことにより、被検出物の有無を一意的に判定することが可能となる。

上記ダミー受光素子を構成している受光素子は、上記第１電流・電圧変換回路に接続されている受光素子と同一構造、及び同一面積であることを特徴とする。

上記構成によれば、ダミー受光素子を構成している受光素子は、上記第１電流・電圧変換回路に接続されている受光素子と同一構造、及び同一面積であることで、第１電流・電圧変換回路に接続される受光素子、及び、第２電流・電圧変換回路に接続されているダミー受光素子がもつ寄生容量値がほぼ同等の値になるため、第１電流・電圧変換回路、第２電流・電圧変換回路、及び差動増幅回路における同相除去効率が向上し、この結果、電源ラインノイズ耐量が向上することになる。

上記効果を奏するには、上記ダミー受光素子は、容量値が上記第１電流・電圧変換回路に接続されている受光素子の寄生容量値と同じ容量素子からなることが好ましい。

上記第２の電流・電圧変換回路の出力は、被検出物の有無を測定するため定期的に上記発光素子より光を照射する期間である測定期間全てを通して常に導通状態となる第２のスイッチを介して差動増幅回路に接続され、
上記第２のスイッチは、上記第１のスイッチと同じ構造、及び同じ面積で構成されていることを特徴とする。

上記構成によれば、第２の電流・電圧変換回路の出力に接続されている第２のスイッチは、第１の電流・電圧変換回路の出力に接続されている第１のスイッチと、同一構造、及び同一面積であることで、第１のスイッチと第２のスイッチとがもつ寄生容量値がほぼ同等の値になるため、第１電流・電圧変換回路、第２電流・電圧変換回路、及び差動増幅回路における同相除去効率が向上し、この結果、電源ラインノイズ耐量が向上することになる。

上記第１の発光パルスと同期して、第１のスイッチを非導通状態に駆動するスイッチ駆動信号のパルス幅は、
上記第１のゲート信号のパルス幅よりも広く設定され、且つ、
上記第１のゲート信号の立上り／立下りと、上記スイッチ駆動信号のパルスの立上り／立下りとが重ならないように設定されていることを特徴とする。

上記の構成によれば、上記第１の発光パルスと同期して、第１のスイッチを非導通状態に駆動するスイッチ駆動信号のパルス幅が、上記第１のゲート信号のパルス幅よりも広く設定され、且つ、上記第１のゲート信号の立上り／立下りと、上記スイッチ駆動パルスの立上り／立下りとが重ならないように設定されていることで、スイッチ駆動時に発生する可能性があるコンパレータ回路の出力でのスパイクノイズやグリッジに起因する信号処理回路における誤動作することを防止することが可能となる。

少なくとも、受光素子、ダミー受光素子、第１電流・電圧変換回路、第２電流・電圧変換回路、差動増幅回路、及びコンパレータ回路を同一の半導体基板上に集積化することを特徴とする。

これにより、光検出装置の小型化を図ることができる。

本発明の光検出装置は、上記の目的を達成するために、
被検出物に光を照射する発光素子と、
上記発光素子をパルス駆動する発光素子駆動回路と、
被検出物からの反射光または透過光を受光し、受光量に応じた電流を発生する受光素子と、
上記受光素子に接続され、当該受光素子が発生した電流を電圧に変換する第１電流・電圧変換回路と、
受光面が遮光された受光素子からなるダミー受光素子と、
上記ダミー受光素子に接続され、当該ダミー受光素子が発生した電流を電圧に変換する第２電流・電圧変換回路と、
上記第１電流・電圧変換回路の出力と、上記第２電流・電圧変換回路の出力との差動電圧を増幅する第１差動増幅回路と、
上記第１差動増幅回路によって増幅された差電圧と、予め設定した閾値電圧とを比較し、比較結果に応じたパルス信号を出力する第１コンパレータ回路と、
上記第２電流・電圧変換回路の出力と、予め設定された基準電圧との差動電圧を増幅する第２差動増幅回路と、
上記第２差動増幅回路によって増幅された差電圧と、予め設定した閾値電圧とを比較し、比較結果に応じたパルス信号を出力する第２コンパレータ回路と、
上記第１コンパレータ回路から出力されるパルス信号が、上記発光素子の発光パルスと同期するか否かにより、被検出物の有無を判定する信号処理回路とを備え、
上記発光素子駆動回路は、被検出物の有無を測定するため定期的に上記発光素子より光を照射する期間である測定期間中に、上記発光素子に対して少なくとも１回のパルス駆動を行い、
上記信号処理回路は、
上記発光パルスに同期するゲート信号と、上記第１コンパレータ回路の出力とにより、ノイズパルス検出を行い、
上記ゲート信号、及び、上記第２コンパレータ回路の出力のパルス信号により、ノイズパルス検出を行なうことを特徴とする。

上記構成によれば、信号処理回路は、上記発光パルスに同期するゲート信号と、上記第１コンパレータ回路の出力とにより、ノイズパルス検出を行い、上記ゲート信号と、上記第２コンパレータ回路の出力とにより、同期光検出を行なうことで、同期光検出とノイズパルス検出とを別々に行なうことになるので、ノイズによる被検出物の有無の誤判定を無くすことができる。

つまり、発光パルスと同じタイミングで負のノイズパルスがダミーアンプ側に顕著にあらわれる場合に、「被検出物有り」と誤判定されることを完全に防止することができる。

このように、ノイズによる誤判定を無くすことで、受光素子における受光感度、及び、電源ラインノイズに対する耐量が低下するといった問題も解決することができる。

上記信号処理回路は、
上記ゲート信号と上記第１コンパレータ回路の出力との論理演算後の出力が接続される第１のラッチ回路と、
上記ゲート信号と上記第２コンパレータ回路の出力との論理演算後の出力が接続される第２のラッチ回路とからなり、
上記第１、第２のラッチ回路出力の論理演算結果により、ノイズパルス検出と同期光検出とを行なうことを特徴とする。

上記構成によれば、一つのゲート信号によって、ノイズパルス検出結果、及び、同期光パルス検出結果を抽出することが可能となり、また、第１、第２のラッチ回路出力の論理演算結果により、ノイズパルス検出と同期光検出とを行なうことにより、被検出物の有無を一意的に判定することが可能となる。

上記ダミー受光素子を構成している受光素子は、上記第１電流・電圧変換回路に接続されている受光素子と同一構造、及び同一面積であることを特徴とする。

上記構成によれば、ダミー受光素子を構成している受光素子は、上記第１電流・電圧変換回路に接続されている受光素子と同一構造、及び同一面積であることで、第１電流・電圧変換回路に接続される受光素子、及び、第２電流・電圧変換回路に接続されているダミー受光素子がもつ寄生容量値がほぼ同等の値になるため、第１電流・電圧変換回路、第２電流・電圧変換回路、及び差動増幅回路における同相除去効率が向上し、この結果、電源ラインノイズ耐量が向上することになる。

上記効果を奏するには、上記ダミー受光素子は、容量値が上記第１電流・電圧変換回路に接続されている受光素子の寄生容量値と同じ容量素子からなることが好ましい。

上記第１電流・電圧変換回路の出力、及び予め設定した基準電圧とが入力される第３差動増幅回路が設けられていることを特徴とする。

上記の構成によれば、第１電流・電圧変換回路側、及び、第２電流・電圧変換回路側の出力のインピーダンスを同等にすることが可能となる。これにより、同相除去効率が上昇し、結果として電源ラインノイズ耐量を向上させることが可能となる。

上記第２差動増幅回路に入力される基準電圧は、第２電流・電圧変換回路の出力のバイアス電圧と同電圧に設定されていることを特徴とする。

上記構成によれば、上記第２差動増幅回路に入力される基準電圧は、第２電流・電圧変換回路の出力のバイアス電圧と同電圧に設定されていることで、上記の基準電圧と第２電流・電圧変換回路の出力のバイアス電圧と間に生じる差に起因する問題、すなわち、差電圧の増幅による、パルス信号の差動増幅動作に支障をきたすという問題を生じさせることがない。

上記第２コンパレータ回路のパルス検出感度は、上記第１コンパレータ回路のパルス検出感度と同等、或いは、高く設定されることを特徴とする。

上記の構成によれば、第２コンパレータ回路のパルス検出感度は、第１コンパレータ回路のパルス検出感度と同等、或いは、高く設定されることで、第２コンパレータ回路の方が、第１コンパレータ回路より小さなノイズパルスにより反転出力されることになるため、より確実に誤判定を防止することが可能となる。

少なくとも、受光素子、ダミー受光素子、第１電流・電圧変換回路、第２電流・電圧変換回路、第１差動増幅回路、第２差動増幅回路、第１コンパレータ回路、及び第２コンパレータ回路を同一の半導体基板上に集積化することを特徴とする。

これにより、光検出装置の小型化を図ることができる。

本発明の反射光検出型の物体検出センサ、及び、透過光検出型の物体検出センサは、少なくとも、光検出装置、及び、光学レンズで構成され、上記光検出装置は、上記構成の光検出装置であることを特徴としている。

本発明の電子機器は、上記反射光検出型の物体検出センサ、及び、透過光検出型の物体検出センサを搭載することを特徴としている。

本発明は、被検出物に光を照射する発光素子と、上記発光素子をパルス駆動する発光素子駆動回路と、被検出物からの反射光または透過光を受光し、受光量に応じた電流を発生する受光素子と、上記受光素子に接続され、当該受光素子が発生した電流を電圧に変換する第１電流・電圧変換回路と、受光面が遮光された受光素子からなるダミー受光素子と、上記ダミー受光素子に接続され、当該ダミー受光素子が発生した電流を電圧に変換する第２電流・電圧変換回路と、上記第１電流・電圧変換回路の出力と、上記第２電流・電圧変換回路の出力との差動電圧を増幅する差動増幅回路と、上記差動増幅回路によって増幅された差電圧と、予め設定した閾値電圧とを比較し、比較結果に応じたパルス信号を出力するコンパレータ回路と、上記コンパレータ回路から出力されるパルス信号が、上記発光素子の発光パルスと同期するか否かにより、被検出物の有無を判定する信号処理回路とを備え、上記発光素子駆動回路は、被検出物の有無を測定するため定期的に上記発光素子より光を照射する期間である測定期間中に、上記発光素子に対して少なくとも２回のパルス駆動を行い、上記第１電流・電圧変換回路の出力は、第１の発光パルスと同期して非導通状態とする第１のスイッチを介して上記差動増幅回路に接続されると共に、上記第２電流・電圧変換回路の出力は、常に導通状態で上記差動増幅回路に接続され、上記信号処理回路は、上記第１の発光パルスに同期する第１のゲート信号と、上記コンパレータ回路の出力とにより、ノイズパルス検出を行い、上記第１の発光パルスとは異なる第２の発光パルスに同期する第２のゲート信号と、上記コンパレータ回路の出力とにより、同期光検出を行なうことで、ノイズによる被検出物の有無の誤判定を無くすことができ、且つ、ノイズによる誤判定に起因する、受光素子における受光感度、及び、電源ラインノイズに対する耐量が低下するといった問題も解決することができるという効果を奏する。

本発明の一実施の形態に係る光検出装置の概略構成を示すブロック図である。 （ａ）は、図１に示す光検出装置に備えられた信号処理回路の概略構成ブロック図、（ｂ）は、上記信号処理回路に備えられたＳＲラッチ回路における真理値表を示す図である。 図１に示す光検出装置のノイズ無しの場合の動作波形を示す一例である。 図１に示す光検出装置のノイズ有りの場合の動作波形を示す一例である。 本発明の他の実施の形態に係る光検出装置の概略構成を示すブロック図である。 （ａ）は、図５に示す光検出装置に備えられた信号処理回路の概略構成ブロック図、（ｂ）は、上記信号処理回路に備えられたＳＲラッチ回路における真理値表を示す図である。 図５に示す光検出装置のノイズ無しの場合の動作波形を示す一例である。 図５に示す光検出装置のノイズ有りの場合の動作波形を示す一例である。 図５に示す光検出装置の変形例の概略構成ブロック図である。 従来の光検出装置の概略構成を示すブロック図である。 図１０に示す光検出装置のノイズ無しの場合の動作波形を示す一例である。 図１０に示す光検出装置に備えられた信号処理回路の概略構成ブロック図および上記信号処理回路に備えられたＳＲラッチ回路における真理値表を示す図である。 図１０に示す光検出装置のノイズ有りの場合の動作波形を示す一例である。

〔実施の形態１〕
本発明の一実施の形態について説明すれば以下の通りである。

図１は、本実施の形態に係る光検出装置１０１の概略構成を示すブロック図である。

＜光検出装置１０１の概略説明＞
上記光検出装置１０１は、図１に示すように、被検出物１の有無検出するために、受光アンプ回路２、ダミーアンプ回路３、第１ハイパスフィルタ回路４、第２ハイパスフィルタ回路５、差動増幅回路６、コンパレータ回路７、信号処理回路８、出力回路９、タイミング生成回路１０、発振回路１１、発光素子駆動回路１２、発光素子１３を備えている。

上記光検出装置１０１は、発光素子１３をパルス駆動する発光素子駆動回路１２を内蔵し、被検出物１からの反射光や透過光を受光するための受光素子と第１のIV変換回路（第１電流・電圧変換回路）からなる受光アンプ回路２の出力（Ｃ）と、受光面がメタル配線等で遮光されたダミー受光素子と上記第１のIV変換回路と同一構成の第２のIV変換回路（第２電流・電圧変換回路）からなるダミーアンプ回路３の出力（Ｄ）とが、差動増幅回路６の入力に、それぞれ、同一構成の、第１スイッチ回路１４、第１ハイパスフィルタ回路４、及び、第２スイッチ回路１５、第２ハイパスフィルタ回路５を介して接続されている。

ここで、上記第１スイッチ回路１４は、第１の発光パルスのタイミングでのみ非導通状態とし（Ｊ）、第２スイッチ回路１５は全測定期間を通じて常に導通状態とする（Ｋ）。また、第１スイッチ回路１４を駆動するスイッチ駆動パルスをＳ１、第２スイッチ回路１５を駆動するスイッチ駆動パルスをＳ２とする。

ここで、上記測定期間とは、被検出物１の有無を測定するため定期的に上記発光素子１３より光を照射する期間である。具体的には、後述するリセット信号（Ｏ）（図４）がHiレベルとなって、次に、Hiレベルになるまでの期間を測定期間としている。

上記出力（Ｃ）（Ｄ）の差電圧は差動増幅回路６で増幅され、差動増幅回路６の出力（Ｅ）は、コンパレータ回路７において所定の閾値電圧（Ｆ）と比較／出力（Ｇ）される。コンパレータ回路７の出力（以下、コンパレータ出力と称する）（Ｇ）は信号処理回路８に接続される。

上記信号処理回路８においては、コンパレータ出力（Ｇ）、及び、タイミング生成回路１０で生成されたゲート信号（Ｈ）（Ｉ）を用いて信号処理が行われ、被検出物１の有無が判定される。

すなわち、上記構成の光検出装置１０１は、被検出物１に光を照射する発光素子１３と、上記発光素子１３をパルス駆動する発光素子駆動回路１２と、被検出物１からの反射光または透過光を受光し、受光量に応じた電流を発生する受光素子と、上記受光素子に接続され、当該受光素子が発生した電流を電圧に変換する第１のIV変換回路と、受光面が遮光された受光素子からなるダミー受光素子と、上記ダミー受光素子に接続され、当該ダミー受光素子が発生した電流を電圧に変換する第２のIV変換回路と、上記第１のIV変換回路の出力と、上記第２のIV変換回路の出力との差動電圧を増幅する差動増幅回路６と、上記差動増幅回路６によって増幅された差電圧と、予め設定した閾値電圧とを比較し、比較結果に応じたパルス信号を出力するコンパレータ回路７と、上記コンパレータ回路７から出力されるパルス信号が、上記発光素子１３の発光パルスと同期するか否かにより、被検出物１の有無を判定する信号処理回路８とを備えている。

そして、上記発光素子駆動回路１２は、上記測定期間中に、上記発光素子１３に対して少なくとも２回のパルス駆動を行い、上記第１のIV変換回路の出力は、第１の発光パルスと同期して非導通状態とする第１スイッチ回路１４を介して上記差動増幅回路６に接続されると共に、上記第２のIV変換回路の出力は、常に導通状態で上記差動増幅回路６に接続されている。

また、上記信号処理回路８は、上記第１の発光パルスに同期する第１のゲート信号（Ｈ）と、上記コンパレータ回路７の出力（Ｇ）とにより、ノイズパルス検出を行い、上記第１の発光パルスとは異なる第２の発光パルスに同期する第２のゲート信号（Ｉ）と、上記コンパレータ回路７の出力（Ｇ）とにより、同期光検出を行なうようになっている。

＜信号処理回路８の説明＞
図２（ａ）は、上記光検出装置１０１に備えられた信号処理回路８の概略構成ブロック図を示し、図２（ｂ）は、上記信号処理回路８に備えられたＳＲラッチ回路における真理値表を示す。

上記信号処理回路８は、コンパレータ出力（Ｇ）と第１の発光パルスと同期したノイズ検出ゲート信号（Ｉ）を入力とする第１のAND回路（１）、コンパレータ出力（Ｇ）と第２の発光パルスと同期した同期検出ゲート信号（Ｈ）を入力とする第２のAND回路（２）、Ｓ入力端子に第１のAND回路（１）の出力が接続される第１のＳＲラッチ回路（ノイズパルス検出）（１）、及び、Ｓ入力端子に第２のAND回路（２）の出力が接続される第２のＳＲラッチ回路（同期光検出）（２）からなり、第１のＳＲラッチ回路（１）及び第２のＳＲラッチ回路（２）のＲ入力端子には、リセット信号（Ｏ）が接続される。

上記第１のＳＲラッチ回路（１）のラッチ出力１（Ｍ）がLoレベル、且つ、第２のＳＲラッチ回路（２）のラッチ出力２（Ｌ）がHiレベルの場合のみHiレベルとなるように、両ラッチ出力をNOT回路及び第３のAND回路（３）で構成される論理回路にて論理演算してラッチ出力３（Ｎ）を出力する。従って、被検出物１の有無の判定は、ラッチ出力３（Ｎ）を用いて判定する。

また、上記のラッチ出力１〜３は、全てリセット信号（Ｏ）の入力により初期化される。

すなわち、上記構成の信号処理回路８は、上記第１のゲート信号である同期検出ゲート信号（Ｈ）と上記コンパレータ回路７の出力（Ｇ）との論理演算後の出力が接続される第１のラッチ回路（第２のＳＲラッチ回路（２））と、上記第２のゲート信号であるノイズ検出ゲート信号（Ｉ）と上記コンパレータ回路７の出力（Ｇ）との論理演算後の出力が接続される第２のラッチ回路（第１のＳＲラッチ回路（１））とからなり、上記第１、第２のラッチ回路出力の論理演算結果により、ノイズパルス検出と同期光検出とを行なうようになっている。

上記構成の信号処理回路８によれば、一つのコンパレータ回路７の出力（コンパレータ出力（Ｇ））から、ノイズパルス検出結果、及び、同期光パルス検出結果を抽出することが可能となり、また、ラッチ出力３（Ｎ）で被検出物１の有無の判定を行なうことにより、被検出物１の有無を一意的に判定することが可能となる。

＜光検出装置１０１の検出動作の説明（ノイズ無し）＞
図３は、図１に示す光検出装置１０１のノイズ無しの場合の動作波形を示す一例である（反射光検出タイプ）。

図３に示すように、発光パルスは所定の測定期間中に少なくとも２回以上パルス駆動され（Ａ）、被検出物有りで反射光（Ｂ）が有りの場合、受光アンプ出力には正（上向き）のパルス信号が出力され（Ｃ）、ダミーアンプ出力にはパルス信号は出力されない（Ｄ）。ここで、第１スイッチ回路１４は第１の発光パルスのタイミングでのみ非導通状態とし（Ｊ）、第２スイッチ回路１５は全測定期間を通じて常に導通状態とする（Ｋ）。

これにより、第１の発光パルスのタイミングにおける差動増幅回路６の入力としては、ダミーアンプ回路３の出力（Ｄ）しか入力していないことになるため、通常の反射光では、第１の発光パルスのタイミングにおいて、コンパレータ回路７は決してパルス信号を出力することはない。

また、第２の発光パルスのタイミングにおける差動増幅回路６の入力としては、従来例と同様に、受光アンプ出力（Ｃ）、及び、ダミーアンプ出力（Ｄ）とも入力されている状態となり、従来例と同様の同期光信号の検出が可能である。

したがって、被検出物有りで反射光有りの場合（ノイズ無し）では、第１の発光パルスのタイミングでラッチ出力１（ＮＧ）は反転せずLoレベルのまま（Ｍ）であり、第２の発光パルスのタイミングでは、ラッチ出力２（ＳＧ）はHiレベルに反転する（Ｌ）ことになり、論理処理後のラッチ出力３は、第２の発光パルスのタイミングで反転する（Ｎ）ことになり、「被検出物有り」と判定される。

＜光検出装置１０１の検出動作の説明（ノイズ有り）＞
図４は、図１に示す光検出装置１０１のノイズ有りの場合の動作波形を示す一例である（ノイズ有りの場合の検出処理）。

図４に示すように、「被検出物無し」の状況で、ダミーアンプ回路３側に負のノイズパルスが出力されている場合（Ｄ）、差動増幅回路６は第１の発光パルスのタイミングで正のノイズパルス信号を出力すること（Ｅ）になり、このノイズパルス信号が閾値電圧（Ｆ）を上回ると、コンパレータ回路７は第１1発光パルスのタイミングで正のパルス信号を出力することになる（Ｇ）。

また、同様に第２の発光パルスのタイミングでも、コンパレータ回路７の出力は正のパルス信号が出力されることから、ラッチ出力１（ＮＧ）、及び、ラッチ出力２（ＳＧ）は、それぞれ第１、第２の発光パルスのタイミングでHiレベルに反転する（Ｍ）（Ｌ）ことになり、論理処理後のラッチ出力２は、Loレベルのまま反転せず（Ｎ）「被検出物無し」と判定され、従来例のような誤判定は発生しない。

図３、及び、図４においては、第１の発光パルスが駆動された後、第２の発光パルスが駆動される場合を図示しているが、第１、及び、第２の発光パルスの駆動順序を逆としても問題は無い。また、第１、第２の発光パルスの駆動回数はともに複数回としてもよく、使用方法や目的に応じて、それぞれ駆動回数を変更しても問題はない（例えば、ノイズ検出効率を上げるため、第１発光パルスのみ２回駆動するなど）。

＜実施の形態１の効果＞
上記構成の光検出装置１０１における回路構成、及び、信号処理方法を導入することにより、コンパレータ回路７が出力するパルス信号が、反射光信号（または透過光信号）によるものか、或いは、発光パルスと同期してダミーアンプ回路３側に顕著に現れる負のノイズパルスによるものかを判別することが可能となり、ダミーアンプ出力側のみに負のノイズパルスが発生したとしても、「被検出物有り」と誤判定することを完全に防止することが可能となる。

さらに、上記の負のノイズパルス（駆動回路のノイズ起因）が、太陽光等の外乱光により深刻化している場合は、結果として、外乱光入射による誤動作の耐量を向上させることが可能となる。

また、上記構成の光検出装置１０１において、受光素子、及び、ダミー受光素子は、同一の構造(遮光は別)、及び、同一面積とすることが重要である。これにより、IV変換回路に接続される受光素子、及び、ダミー受光素子がもつ寄生容量値がほぼ同等の値になるため、アンプ回路、及び、差動増幅回路における同相除去効率が向上するため、電源ラインノイズ耐量が向上することになる。また、ダミー受光素子の代わりに、容量素子を用いてもよく、この場合も上記と同じ理由により、容量値が受光素子の寄生容量と同等になるように設定することが重要である。

また、ダミーアンプ回路３側の第２スイッチ回路１５は常に導通状態で使用するため、回路動作としては、当該第２スイッチ回路１５は不要であり省略することも可能であるが、上記の理由と同様、受光アンプ側とダミーアンプ側の回路構成（インピーダンス）を同等とすることにより、電源ラインノイズ耐量の向上が見込めるため、第２スイッチ回路１５を接続する構成の方が望ましい。

また、第１スイッチ回路１４を駆動するスイッチ駆動パルス（スイッチ駆動信号）Ｓ１のパルス幅は、図３に示すように、ノイズ検出ゲート信号よりも広く、ゲート信号とスイッチ駆動パルスの立上り/立下りエッジが重ならないよう設定することが望ましい。このように設定することにより、スイッチ駆動時に発生する可能性があるコンパレータ出力でのスパイクノイズやグリッジにより、ノイズ検出用のラッチ出力１が誤動作することを防止することが可能となる。

また、図１に示す光検出装置１０１の構成とすることにより、受光素子と回路素子を同じ半導体基板上に集積化することにより深刻化する可能性のある、負のノイズパルスによる誤判定を確実に防止することが可能となるため、半導体基板上への集積化、さらには、半導体チップサイズのさらなる縮小が可能となる。

少なくとも、受光素子、ダミー受光素子、第１電流・電圧変換回路、第２電流・電圧変換回路、差動増幅回路、及びコンパレータ回路を同一の半導体基板上に集積化する。

さらに、本実施の形態における光検出装置１０１の構成は、差動増幅回路６、及び、コンパレータ回路７がそれぞれ一つずつの構成で実現できるため、回路規模の縮小、及び、チップ面積の縮小が可能となり、光検出装置１０１のコスト低減が可能となる。

本実施の形態１では、２つのスイッチ回路（第１スイッチ回路１４、第２スイッチ回路１５）を設けることで、一つの差動増幅回路６の出力から、同期光検出に加えて、ノイズパルス検出を行なう構成としたが、以下の実施の形態２では、スイッチ回路を用いずに、同期光検出に加えて、ノイズパルス検出を行なうことを可能とする光検出装置について説明する。

〔実施の形態２〕
本発明の他の実施の形態について説明すれば以下の通りである。

図５は、本実施の形態に係る光検出装置１０２の概略構成を示すブロック図である。

＜光検出装置１０２の概略説明＞
上記光検出装置１０２は、図５に示すように、前記実施の形態１の光検出装置１０１とは異なり、２つのスイッチ回路（第１スイッチ回路１４、第２スイッチ回路１５）の代わりに、２つの差動増幅回路（第１差動増幅回路６ａ、第２差動増幅回路６ｂ）、２つのコンパレータ回路（第１コンパレータ回路７ａ、第２コンパレータ回路７ｂ）を備えている。なお、説明の便宜上、前記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

上記光検出装置１０２は、前記実施の形態１の光検出装置１０１と同様に、発光素子１３をパルス駆動する発光素子駆動回路１２を内蔵し、被検出物１からの反射光や透過光を受光するための受光素子と第１のIV変換回路からなる受光アンプ回路２の出力（Ｃ）と、受光面がメタル配線等で遮光されたダミー受光素子と上記第１のIV変換回路と同一構成の第２のIV変換回路からなるダミーアンプ回路３の出力（Ｄ）とが、第１差動増幅回路６ａの正/負入力に、それぞれ、同一構成の、第１ハイパスフィルタ回路４、及び、第２ハイパスフィルタ回路５を介して接続されている。

上記出力（Ｃ）（Ｄ）の差電圧は第１差動増幅回路６ａで増幅され、第１差動増幅回路６ａの出力（Ｅ１）は、第１コンパレータ回路７ａにおいて所定の閾値電圧（Ｆ１）と比較／出力（Ｇ１）される。第１コンパレータ回路７ａの出力（以下、コンパレータ出力と称する）（Ｇ１）は信号処理回路８に接続される。

さらに、ダミーアンプ回路３のダミーアンプ出力（Ｄ）は、第１ハイパスフィルタ回路４を介して第２差動増幅回路６ｂの負入力に入力され、第２差動増幅回路６ｂの正入力には所定の基準電圧が入力され、当該第２差動増幅回路６ｂではその差電圧が増幅され、第２差動増幅回路６ｂの出力（Ｅ２）は、第２コンパレータ回路７ｂにおいて第２の閾値電圧（Ｆ２）と比較/出力され、第２コンパレータ回路７ｂの出力（Ｇ２）は信号処理回路８に接続される。

この時、上記の基準電圧は、ダミーアンプ回路３のダミーアンプ出力（ハイパスフィルタ出力）のバイアス電圧（ＤＣ電圧）と同じ電圧に設定する必要がある。これは、上記の基準電圧とダミーアンプ出力（ハイパスフィルタ出力後）のバイアス電圧に差（オフセット）があると、その差電圧が増幅されるため、パルス信号の差動増幅動作に支障があるためである。

上記信号処理回路８においては、第１コンパレータ回路７ａ及び第２コンパレータ回路７ｂのコンパレータ出力（Ｇ１)（Ｇ２）、及び、タイミング生成回路１０で生成される発光パルスと同期したゲート信号（Ｈ）を用いて信号処理が行われ、被検出物１の有無が判定される。

すなわち、上記構成の光検出装置１０２は、被検出物１に光を照射する発光素子１３と、上記発光素子１３をパルス駆動する発光素子駆動回路１２と、被検出物１からの反射光または透過光を受光し、受光量に応じた電流を発生する受光素子と、上記受光素子に接続され、当該受光素子が発生した電流を電圧に変換する第１のIV変換回路と、受光面が遮光された受光素子からなるダミー受光素子と、上記ダミー受光素子に接続され、当該ダミー受光素子が発生した電流を電圧に変換する第２のIV変換回路と、上記第１のIV変換回路の出力と、上記第２のIV変換回路の出力との差動電圧を増幅する第１差動増幅回路６ａと、上記第１差動増幅回路６ａによって増幅された差電圧と、予め設定した閾値電圧とを比較し、比較結果に応じたパルス信号を出力する第１コンパレータ回路７ａと、上記第２のIV変換回路の出力と、予め設定された基準電圧との差動電圧を増幅する第２差動増幅回路６ｂと、上記第２差動増幅回路６ｂによって増幅された差電圧と、予め設定した閾値電圧とを比較し、比較結果に応じたパルス信号を出力する第２コンパレータ回路７ｂと、上記第１コンパレータ回路７ａから出力されるパルス信号が、上記発光素子１３の発光パルスと同期するか否かにより、被検出物１の有無を判定する信号処理回路８とを備えている。

上記発光素子駆動回路１２は、被検出物１の有無を測定するため定期的に上記発光素子１３より光を照射する期間である測定期間中に、上記発光素子１３に対して少なくとも１回のパルス駆動を行なう。

上記信号処理回路８は、上記発光パルスに同期するゲート信号（Ｈ）と、上記第１コンパレータ回路７ａの出力（Ｇ１）とにより、ノイズパルス検出を行い、上記ゲート信号（Ｈ）、及び、上記第２コンパレータ回路７ｂの出力（Ｇ２）のパルス信号により、ノイズパルス検出を行なうようになっている。

＜信号処理回路８の説明＞
図６（ａ）は、上記光検出装置１０２に備えられた信号処理回路８の概略構成ブロック図を示し、図６（ｂ）は、上記信号処理回路８に備えられたＳＲラッチ回路における真理値表を示す。

上記信号処理回路８は、第１コンパレータ回路７ａのコンパレータ出力（Ｇ１）と発光パルスと同期した同期検出ゲート信号（Ｈ）を入力とする第１のAND回路（１）、第２コンパレータ回路７ｂのコンパレータ出力（Ｇ２）と前記の同期検出ゲート信号（Ｈ）を入力とする第２のAND回路（２）、Ｓ入力端子に第１のAND回路（１）の出力が接続される第１のＳＲラッチ回路（同期光検出）（１）、及び、Ｓ入力端子に第２のAND回路（２）の出力が接続される第２のＳＲラッチ回路（ノイズパルス検出）（２）からなり、第１及び第２のＳＲラッチ回路のＲ入力端子には、リセット信号（Ｌ）が接続される。

さらに、第１のＳＲラッチ回路（１）の出力１（Ｉ）がHiレベル、且つ、第２のＳＲラッチ回路（２）の出力２（Ｊ）がLoレベルの場合のみHiレベルとなるように、両ラッチ出力をNOT回路及び第３のAND回路（３）で構成される論理回路にて論理演算してラッチ出力３（Ｋ）を出力し、被検出物１の有無の判定はラッチ出力３（Ｋ）を用いて判定する。

また、上記のラッチ出力１〜３は全て、リセット信号（Ｌ）の入力により初期化される。

すなわち、上記構成の信号処理回路８は、上記ゲート信号である同期検出ゲート信号（Ｈ）と上記第１コンパレータ回路７ａの出力（Ｇ１）との論理演算後の出力が接続される第１のラッチ回路（第１のＳＲラッチ回路（１））と、上記同期検出ゲート信号（Ｈ）と上記第２コンパレータ回路７ｂの出力（Ｇ２）との論理演算後の出力が接続される第２のラッチ回路（第２のＳＲラッチ回路（２））とからなり、上記第１、第２のＳＲラッチ回路（１）（２）出力（Ｉ）（Ｊ）の論理演算結果により、ノイズパルス検出と同期光検出とを行なうようになっている。

上記構成の信号処理回路８によれば、二つのコンパレータ回路（第１コンパレータ回路７ａ、第２コンパレータ回路７ｂ）のコンパレータ出力（Ｇ１、Ｇ２）から、ノイズパルス検出結果、及び、同期光パルス検出結果を抽出することが可能となり、また、ラッチ出力３で被検出物１の有無の判定を行なうことにより、被検出物１の有無を一意的に判定することが可能となる。

＜光検出装置１０２の検出動作の説明（ノイズ無し）＞
図７は、図５に示す光検出装置１０２の動作波形を示す一例である（反射光検出タイプ）。

図７に示すように、発光パルスは所定の測定期間中に少なくとも１回以上パルス駆動され（Ａ）、被検出物有りで反射光（Ｂ）が有りの場合、受光アンプ出力には正（上向き）のパルス信号が出力され（Ｃ）、ダミーアンプ出力にはパルス信号は出力されない（Ｄ）。この場合、受光アンプ出力（Ｃ）、及び、ダミーアンプ出力（Ｄ）を入力とする第１差動増幅回路６ａの出力（差動アンプ出力１）としては、正（上向き）のパルス信号が出力され（Ｅ１）、閾値（Ｆ１）を上回る場合は、第１コンパレータ回路７ａのコンパレータ出力１（Ｇ１）には正のパルス信号が出力される。

一方、基準電圧とダミーアンプ出力（Ｄ）を入力とする第２差動増幅回路６ｂの出力（差動アンプ出力２）にはパルス信号が出力されず（Ｅ２）、第２コンパレータ回路７ｂのコンパレータ出力２（Ｇ２）にもパルス信号は出力されない。

上記第１コンパレータ回路７ａのコンパレータ出力１（Ｇ１）のパルス信号と同期検出ゲート信号（Ｈ）のタイミングが一致するため、ラッチ出力１（Ｉ）はHiレベルに反転し、第２コンパレータ回路７ｂのコンパレータ出力２（Ｇ２）にはパルス信号が無いため、ラッチ出力２（Ｊ）は反転せずLoレベルのままであるため、論理演算後（論理処理後）のラッチ出力３（Ｋ）はHiレベルに反転し、「被検出物有り」と判定される。

＜光検出装置１０２の検出動作の説明（ノイズ有り）＞
図８は、図５に示す光検出装置１０２の動作波形を示す一例である（ノイズ有りの場合の検出処理）。

図８に示すように、「被検出物無し」の状況で、ダミーアンプ回路３側に負のノイズパルスが出力されている場合（Ｄ）、第１差動増幅回路６ａの出力（差動アンプ出力１）、及び、第２差動増幅回路６ｂの出力（差動アンプ出力２）には、ともに正（上向き）のノイズパルスが出力され（Ｅ１、Ｅ２）、それぞれ、第１の閾値（Ｆ１）、第２の閾値（Ｆ２）を上回る場合、第１、第２のコンパレータ回路は発光パルスのタイミングで正のパルス信号を出力することになり（Ｇ１，Ｇ２）、ラッチ出力１（Ｉ）、及び、ラッチ出力２（Ｊ）はともにHiレベルに反転するため、論理処理後のラッチ出力３（Ｋ）は、Loレベルのままとなり、「被検出物無し」と判定され、従来例のような誤判定が発生しない。

また、前記実施の形態１と同様に、上記構成の光検出装置１０２において、受光素子、及び、ダミー受光素子は、同一構造（遮光は別）、及び、同一面積とすることが重要である。これにより、IV変換回路に接続される受光素子、及び、ダミー受光素子がもつ寄生容量値がほぼ同等の値になるため、アンプ回路、及び、差動増幅回路における同相除去効率が向上するため、電源ラインノイズ耐量が向上することになる。また、ダミー受光素子の代わりに、容量素子を用いてもよく、この場合も上記と同じ理由により、容量値が受光素子の寄生容量と同等になるように設定することが重要である。

ここで、本発明の効果を奏するには、図５に示す光検出装置１０２の回路構成に加えて、図９に示すように、第３差動増幅回路６ｃを設け、受光アンプ出力を第１ハイパスフィルタ回路４を介して、第３差動増幅回路６ｃの正入力に接続し、負入力側には前記の基準電圧を接続した光検出装置１０３であってもよい。

上記光検出装置１０３の構成によれば、受光アンプ回路２側、及び、ダミーアンプ回路３側の出力のインピーダンスを同等にすることが可能となる。これにより、同相除去効率が上昇し、結果として電源ラインノイズ耐量を向上させることが可能となる。なお、上記第３差動増幅回路６ｃの出力については信号処理には使用しないため、どこにも接続する必要はない。

また、図５に示す光検出装置１０２、及び図９に示す光検出装置１０３の回路構成の場合、第１、第２の閾値電圧（Ｆ１、Ｆ２）は同じ電圧値に設定しても回路動作に支障はないが、例えば、第１の閾値電圧（Ｆ１）よりも第２の閾値電圧（Ｆ２）を低く設定することにより（Ｆ１＞Ｆ２）、負のノイズパルスに対するコンパレータ回路の検出感度は、第１コンパレータ回路７ａよりも第２コンパレータ回路７ｂの方が高く設定できるため（つまり、第2のコンパレータ回路の方が、より小さなノイズパルスにより反転出力されることになるため）、より確実に誤判定を防止することが可能となる。

ここで重要なのは、第２コンパレータ回路７ｂのパルス検出感度を、第１コンパレータ回路７ａのパルス検出感度よりも大きく設定することである。これを実現するための一手段として、閾値電圧を、Ｆ１＞Ｆ２の関係となるように設定しいている。

また、本実施の形態に係る光検出装置１０２の構成を採用することにより、受光素子と回路素子を同じ半導体基板上に集積化することにより深刻化する可能性のある、負のノイズパルスによる誤判定を確実に防止することが可能となるため、半導体基板上への集積化、さらには、半導体チップサイズのさらなる縮小が可能となる。

さらに、本実施の形態に係る光検出装置１０２の構成とすることにより、測定期間中に発光パルスを１回駆動するだけで実現できるため、光検出装置の消費電力を低減することが可能となる。

また、前記実施の形態１または本実施の形態２の構成の光検出装置１０１、１０２と、発光パルス／信号光パルス（反射光または透過光パルス）を集光するための光学レンズを一体化することにより、ダミーアンプ回路出力に発生する負のノイズパルスによる誤動作を防止可能とする、反射光検出型、或いは、透過光検出型の物体検出センサが実現できる。

さらに、前記の物体検出センサを、複写機や携帯端末等の電子機器に搭載することにより、上記の誤動作が防止可能となるため、誤動作耐性の高いセンシング動作が実現可能となる。

なお、各実施の形態において説明した光検出装置１０１、１０２、１０３では、何れも、電子機器の内部で、被検出物の有無を検出する場合を想定して説明したが、この原理を利用することで、被検出物の厚さ、近接／非近接状態、あるいは被検出物の移動方向を検出するも可能である。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、被検出物からの反射光あるいは透過光を検出することで、被検出物との近接具合を判定する近接センサを用いる電子機器、例えば液晶ディスプレイ等の表示画面を備えた携帯電話やスマートフォン、タブレット型情報端末、あるいはデジタルカメラ等において好適である。

１ 被検出物
２ 受光アンプ回路
３ ダミーアンプ回路
４ 第１ハイパスフィルタ回路
５ 第２ハイパスフィルタ回路
６ 差動増幅回路
６ａ 第１差動増幅回路
６ｂ 第２差動増幅回路
６ｃ 第３差動増幅回路
７ コンパレータ回路
７ａ 第１コンパレータ回路
７ｂ 第２コンパレータ回路
８ 信号処理回路
９ 出力回路
１０ タイミング生成回路
１１ 発振回路
１２ 発光素子駆動回路
１３ 発光素子
１４ 第１スイッチ回路
１５ 第２スイッチ回路
１０１ 光検出装置
１０２ 光検出装置
１０３ 光検出装置

Claims (17)

1. 被検出物に光を照射する発光素子と、
   上記発光素子をパルス駆動する発光素子駆動回路と、
   被検出物からの反射光または透過光を受光し、受光量に応じた電流を発生する受光素子と、
   上記受光素子に接続され、当該受光素子が発生した電流を電圧に変換する第１電流・電圧変換回路と、
   受光面が遮光された受光素子からなるダミー受光素子と、
   上記ダミー受光素子に接続され、当該ダミー受光素子が発生した電流を電圧に変換する第２電流・電圧変換回路と、
   上記第１電流・電圧変換回路の出力と、上記第２電流・電圧変換回路の出力との差動電圧を増幅する差動増幅回路と、
   上記差動増幅回路によって増幅された差電圧と、予め設定した閾値電圧とを比較し、比較結果に応じたパルス信号を出力するコンパレータ回路と、
   上記コンパレータ回路から出力されるパルス信号が、上記発光素子の発光パルスと同期するか否かにより、被検出物の有無を判定する信号処理回路とを備え、
   上記発光素子駆動回路は、被検出物の有無を測定するため定期的に上記発光素子より光を照射する期間である測定期間中に、上記発光素子に対して少なくとも２回のパルス駆動を行い、
   上記第１電流・電圧変換回路の出力は、第１の発光パルスと同期して非導通状態とする第１のスイッチを介して上記差動増幅回路に接続されると共に、上記第２電流・電圧変換回路の出力は、常に導通状態で上記差動増幅回路に接続され、
   上記信号処理回路は、
   上記第１の発光パルスに同期する第１のゲート信号と、上記コンパレータ回路の出力とにより、ノイズパルス検出を行い、
   上記第１の発光パルスとは異なる第２の発光パルスに同期する第２のゲート信号と、上記コンパレータ回路の出力とにより、同期光検出を行なうことを特徴とする光検出装置。
2. 上記信号処理回路は、
   上記第１のゲート信号と上記コンパレータ回路の出力との論理演算後の出力が接続される第１のラッチ回路と、
   上記第２のゲート信号と上記コンパレータ回路の出力との論理演算後の出力が接続される第２のラッチ回路とからなり、
   上記第１、第２のラッチ回路出力の論理演算結果により、ノイズパルス検出と同期光検出とを行なうことを特徴とする請求項１に記載の光検出装置。
3. 上記ダミー受光素子を構成している受光素子は、上記第１電流・電圧変換回路に接続されている受光素子と同一構造、及び同一面積であることを特徴とする請求項１または２に記載の光検出装置。
4. 上記ダミー受光素子は、容量値が上記第１電流・電圧変換回路に接続されている受光素子の寄生容量値と同じ容量素子からなることを特徴とする請求項１または２に記載の光検出装置。
5. 上記第２電流・電圧変換回路の出力は、被検出物の有無を測定するため定期的に上記発光素子より光を照射する期間である測定期間全てを通して常に導通状態となる第２のスイッチを介して差動増幅回路に接続され、
   上記第２のスイッチは、上記第１のスイッチと同じ構造、及び同じ面積で構成されていることを特徴とする請求項１〜４の何れか１項に記載の光検出装置。
6. 上記第１の発光パルスと同期して、第１のスイッチを非導通状態に駆動するスイッチ駆動信号のパルス幅は、
   上記第１のゲート信号のパルス幅よりも広く設定され、且つ、
   上記第１のゲート信号の立上り／立下りと、上記スイッチ駆動信号のパルスの立上り／立下りとが重ならないように設定されていることを特徴とする請求項１〜５の何れか１項に記載の光検出装置。
7. 少なくとも、受光素子、ダミー受光素子、第１電流・電圧変換回路、第２電流・電圧変換回路、差動増幅回路、及びコンパレータ回路を同一の半導体基板上に集積化することを特徴とする請求項１〜６の何れか１項に記載の光検出装置。
8. 被検出物に光を照射する発光素子と、
   上記発光素子をパルス駆動する発光素子駆動回路と、
   被検出物からの反射光または透過光を受光し、受光量に応じた電流を発生する受光素子と、
   上記受光素子に接続され、当該受光素子が発生した電流を電圧に変換する第１電流・電圧変換回路と、
   受光面が遮光された受光素子からなるダミー受光素子と、
   上記ダミー受光素子に接続され、当該ダミー受光素子が発生した電流を電圧に変換する第２電流・電圧変換回路と、
   上記第１電流・電圧変換回路の出力と、上記第２電流・電圧変換回路の出力との差動電圧を増幅する第１差動増幅回路と、
   上記第１差動増幅回路によって増幅された差電圧と、予め設定した閾値電圧とを比較し、比較結果に応じたパルス信号を出力する第１コンパレータ回路と、
   上記第２電流・電圧変換回路の出力と、予め設定された基準電圧との差動電圧を増幅する第２差動増幅回路と、
   上記第２差動増幅回路によって増幅された差電圧と、予め設定した閾値電圧とを比較し、比較結果に応じたパルス信号を出力する第２コンパレータ回路と、
   上記第１コンパレータ回路から出力されるパルス信号が、上記発光素子の発光パルスと同期するか否かにより、被検出物の有無を判定する信号処理回路とを備え、
   上記発光素子駆動回路は、被検出物の有無を測定するため定期的に上記発光素子より光を照射する期間である測定期間中に、上記発光素子に対して少なくとも１回のパルス駆動を行い、
   上記信号処理回路は、
   上記発光パルスに同期するゲート信号と、上記第１コンパレータ回路の出力とにより、ノイズパルス検出を行い、
   上記ゲート信号、及び、上記第２コンパレータ回路の出力のパルス信号により、ノイズパルス検出を行なうことを特徴とする光検出装置。
9. 上記信号処理回路は、
   上記ゲート信号と上記第１コンパレータ回路の出力との論理演算後の出力が接続される第１のラッチ回路と、
   上記ゲート信号と上記第２コンパレータ回路の出力との論理演算後の出力が接続される第２のラッチ回路とからなり、
   上記第１、第２のラッチ回路出力の論理演算結果により、ノイズパルス検出と同期光検出とを行なうことを特徴とする請求項８に記載の光検出装置。
10. 上記ダミー受光素子を構成している受光素子は、上記第１電流・電圧変換回路に接続されている受光素子と同一構造、及び同一面積であることを特徴とする請求項８または９に記載の光検出装置。
11. 上記ダミー受光素子は、容量値が上記第１電流・電圧変換回路に接続されている受光素子の寄生容量値と同じ容量素子からなることを特徴とする請求項８または９に記載の光検出装置。
12. 上記第１電流・電圧変換回路の出力、及び予め設定した基準電圧とが入力される第３差動増幅回路が設けられていることを特徴とする請求項８〜１１の何れか１項に記載の光検出装置。
13. 上記第２差動増幅回路に入力される基準電圧は、第２電流・電圧変換回路の出力のバイアス電圧と同電圧に設定されていることを特徴とする請求項８〜１２の何れか１項に記載の光検出装置。
14. 上記第２コンパレータ回路のパルス検出感度は、上記第１コンパレータ回路のパルス検出感度と同等、或いは、高く設定されることを特徴とする請求項８〜１３の何れか１項に記載の光検出装置。
15. 少なくとも、受光素子、ダミー受光素子、第１電流・電圧変換回路、第２電流・電圧変換回路、第１差動増幅回路、第２差動増幅回路、第１コンパレータ回路、及び第２コンパレータ回路を同一の半導体基板上に集積化することを特徴とする請求項８〜１４の何れか１項に記載の光検出装置。
16. 少なくとも、光検出装置、及び、光学レンズで構成され、上記光検出装置は、請求項１〜１５の何れか１項に記載の光検出装置であることを特徴とする物体検出センサ。
17. 請求項１６に記載の物体検出センサを搭載したことを特徴とする電子機器。

Images