JP4271364B2 - 受光増幅回路 - Google Patents
受光増幅回路 Download PDFInfo
- Publication number
- JP4271364B2 JP4271364B2 JP2000391660A JP2000391660A JP4271364B2 JP 4271364 B2 JP4271364 B2 JP 4271364B2 JP 2000391660 A JP2000391660 A JP 2000391660A JP 2000391660 A JP2000391660 A JP 2000391660A JP 4271364 B2 JP4271364 B2 JP 4271364B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- differential amplifier
- phase output
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置等に用いられ、正相／逆相の差動出力端子を備えた受光増幅回路に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータ機器として主に使用される大容量のＤＶＤ−ＲＯＭドライブ、及び書換可能なＣＤ−Ｒ／ＲＷドライブ市場においては、読出時間／書込時間を短くするように応答特性の向上が要望されている。応答特性の向上のためには、ピックアップにおける受光増幅回路の高速化が必要である。このため、回路ゲインを半分に下げて正相／逆相の差動出力構成とする手法が一般的に採用されている。
【０００３】
増幅器の帯域はゲイン抵抗と位相補償容量でほぼ決定されるため、ゲイン抵抗を１／２にすれば、帯域は２倍に広がる。なお、ゲイン低下に伴う信号振幅の低下に対して正相／逆相の差動出力構成とすることで、その正相と逆相の差を取れば、片側振幅の２倍の振幅が得られるため、信号振幅としては初期ゲイン時の信号振幅に等しくなる。
【０００４】
また、ＣＤ−Ｒ／ＲＷドライブにおいては、書き込み／書き換えを行っているため、ドライブの高速化にはレーザパワー出力を大きくする必要がある。しかしながら、レーザパワーが大きくなるとピックアップにおける受光増幅回路への入射光量も大きくなるため、増幅器回路が飽和しないようにダイナミックレンジを拡大する必要がある。
【０００５】
ここでは、高速化に対応した正相／逆相を持つ差動出力構成で、ダイナミックレンジを拡大した受光増幅回路について説明する。
【０００６】
従来の正相／逆相差動出力構成を備えた受光増幅回路のブロック図を図５に示す。図５に示すように、フォトダイオードＰＤで光信号を電流信号ＩSCに変換し、この電流信号ＩSCを増幅器Ａ21によって電流／電圧変換増幅し、差動増幅器Ａ22の非反転入力端子に入力され、基準電圧と比較増幅されて正相（＋）出力となる。上記差動増幅器Ａ22の出力は、同時に差動増幅器Ａ23の反転入力端子に入力され、入力信号を反転出力して逆相（−）出力となる。
【０００７】
図６に従来の受光増幅回路における各部波形を示す。図６において、光入力信号は(a) の波形であり、フォトダイオードＰＤにて電流信号ＩSCに変換された信号は(b) の波形である。この電流信号ＩSCを増幅器Ａ21において電流／電圧変換された信号は(c) の波形であり、差動増幅器Ａ22において基準電圧と比較増幅された正相（＋）出力は(d) の波形となり、この(d) の波形は差動増幅器Ａ23において反転されて逆相（−）出力である(e) の波形となる。なお、後段の信号処理においては正相（＋）出力と逆相（−）出力との差が演算され、(f) の波形となる。
【０００８】
次に、正相（＋）／逆相（−）出力端子のダイナミックレンジ特性の説明として図７に入射光量に対する各正相（＋）／逆相（−）出力の電圧変化を示す。正相（＋）出力電圧は入射光量の増加に伴って受光増幅回路のゲインで設定される傾きで上昇していくが、やがて飽和して一定出力電圧となる。逆相（−）出力電圧は低下していき、やがて飽和して一定出力電圧となる。この飽和するまでの線形な増幅領域がダイナミックレンジとなる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来技術で説明した図５に示す受光増幅回路では、正相（＋）出力を差動増幅器Ａ23を介して逆相（−）出力を生成しているため、正相（＋）出力と逆相（−）出力の間において位相差が生じてしまう。この位相差は、低周波信号（〜数ＭＨｚ）においては問題ないが、信号が高速（数十ＭＨｚ〜）になってくると、大きくなるため正相（＋）出力と逆相（−）出力の差を演算して信号波形を取り出すときに、この位相差により波形歪を生じる（図４参照）。波形歪は信号パルスジッタの拡大となるため、光ピックアップ素子の高速化が困難であった。
【００１０】
また、従来技術においては、正相（＋）出力および逆相（−）出力を生成する差動増幅器の基準電圧が共通であるため、その基準電圧は正相（＋）出力と逆相（−）出力がそれぞれ最大の信号振幅を取れるように通常、電源電圧に対して中間電圧となるように設定される。つまり、電源電圧（５Ｖ）に対して、基準電圧は通常２．５（Ｖ）に設定されるため、正相（＋）出力および逆相（−）出力それぞれのダイナミックレンジは約２．５（Ｖ）となる。
【００１１】
しかし、前述したように、ＣＤ−Ｒ／ＲＷなど書き込み用ピックアップ素子においては、書き込み時に強い光を照射しており、高速化に伴って光出力は大きくなってくるため、光ピックアップ素子（フォトダイオードＰＤ）に入射される光も多くなる。入射可能光量は、増幅器のダイナミックレンジ特性（従来では、約２．５（Ｖ））により制限されているため、光ピックアップ素子の高速化が困難であった。
【００１２】
【課題を解決するための手段】
本発明に係る受光増幅回路は、上記課題を解決するために、入射光量に応じて変化する電気信号に基づいて正相出力および逆相出力を生成する受光増幅回路において、次の措置を講じたことを特徴としている。
【００１３】
すなわち、上記受光増幅回路は、上記入射光量に応じて変化する電流を出力する光検出器と、上記光検出器からの上記電流を電圧に変換したものを上記電気信号として出力する第１帰還増幅器と、上記電気信号が非反転入力端子に入力されると共に上記正相出力を生成する正相出力用差動増幅器と、上記電気信号が反転入力端子に入力されると共に上記逆相出力を生成する逆相出力用差動増幅器と、上記第１帰還増幅器と同じ回路構成を有し、その出力をリファレンスとして上記正相出力用差動増幅器の反転入力端子および上記逆相出力用差動増幅器の非反転入力端子に出力する第２帰還増幅器と、外部基準電源を入力し、調整可能な第１及び第２基準電圧を生成し、上記第１基準電圧を上記外部基準電源の電圧値よりも低く調整して上記正相出力用差動増幅器の非反転入力端子に供給すると共に、上記第２基準電圧を上記外部基準電源の電圧値よりも高く調整して上記逆相出力用差動増幅器の非反転入力端子に供給するバイアス回路とを備え、上記正相出力用差動増幅器と上記逆相出力用差動増幅器とは、同じ回路構成を有している。
【００１４】
受光増幅回路においては、入射光量に応じて変化する電気信号に基づいて正相出力および逆相出力とが生成される。正相出力を反転増幅器を介して逆相出力を生成する構成の場合、反転増幅器を介する分だけ正相出力と逆相出力の間において位相差が生じてしまう。高周波の電気信号（数十ＭＨｚ〜）の場合に顕著となる。
【００１５】
そこで、上記の発明によれば、入射光量に応じて変化する電気信号が、正相出力用差動増幅器の非反転入力端子と、逆相出力用差動増幅器の反転入力端子とに同時に印加されることになる。これにより、正相出力用差動増幅器による正相出力と、逆相出力用差動増幅器による逆相出力とが略同時に生成される。その結果、たとえ高周波の電気信号（数十ＭＨｚ〜）であっても、正相出力と逆相出力との間で位相差が生じることを確実に抑制できる。
【００１６】
また、位相差が生じることが抑制されるので、正相出力と逆相出力に対して差動増幅した場合、波形歪が生じることはない。このように、波形歪が生じないので、信号パルスジッタの拡大を確実に防止できる。これにより、本受光増幅回路を備えた光ピックアップ素子は、高速応答が可能となる。
【００１７】
上記入射光量に応じて変化する電流を出力する光検出器と、上記光検出器からの上記電流を電圧に変換したものを上記電気信号として出力する第１接地型帰還増幅器と、この第１接地型帰還増幅器と同じ回路構成を有しその出力をリファレンスとして上記正相出力用差動増幅器の反転入力端子および上記逆相出力用差動増幅器の非反転入力端子に出力する第２接地型帰還増幅器とを備えることが好ましい。
【００１８】
この場合、第１接地型帰還増幅器には光検出器が接続されている一方、第２接地型帰還増幅器には上記光検出器は接続されていない。第１及び第２接地型帰還増幅器は、同じ回路構成を有しているため、入射光量が無い状態では、第１及び第２接地型帰還増幅器の出力電圧は互いに等しくなる。後段の正相出力用差動増幅器および逆相出力用差動増幅器からみたとき、各入力である反転入力端子・非反転入力端子に同じものが接続されることとなるため、正相出力用差動増幅器および逆相出力用差動増幅器の動作のバランスが著しく改善される。また、入力部に電磁ノイズなどが混入した場合には、そのノイズ成分を正相出力用差動増幅器および逆相出力用差動増幅器にて除去できる。
【００１９】
また、上記の発明によれば、同一構成の第１及び第２接地型帰還増幅器によって生成された信号及びリファレンスが、正相出力用差動増幅器の非反転入力端子および反転入力端子にそれぞれ入力されるので、入力側で生じたノイズは正相出力用差動増幅器において相殺される。同様に、上記信号及びリファレンスが、逆相出力用差動増幅器の反転入力端子および非反転入力端子にそれぞれ入力されるので、入力側で生じたノイズは逆相出力用差動増幅器において相殺されることになる。これにより、ノイズ耐量を確実に大きくできる。
【００２０】
上記第１及び第２接地型帰還増幅器は、上記光検出器への入射光量が所定量以上になると、出力を飽和電圧未満にクランプするクランプ回路を有していることが好ましい。
【００２１】
この場合、第１接地型帰還増幅器においては、入射光量に応じて所定の増幅率で増幅される。そのため、入射光量が所定量以上になると、第１接地型帰還増幅器は飽和してしまう。これを防止するために、クランプ回路が設けられている。このクランプ回路は、入射光量が所定量以上になると、第１接地型帰還増幅器の出力電圧を飽和電圧未満にクランプする。これにより、第１接地型帰還増幅器は、大入射光量の場合でも、飽和することを防止できる。このように、大光量入力時に第１接地型帰還増幅器の飽和が防止されるので、第１接地型帰還増幅器に接続されるフォトダイオードのバイアス電圧の低下が防止される。これにより、大光量入力時にも高速のパルス応答特性を得ることが可能となる。
【００２２】
上記正相出力用差動増幅器と上記逆相出力用差動増幅器とは、同じ回路構成を有していることが好ましい。この場合、正相出力と逆相出力とは、略同じ振幅で略同じ位相を有するので、正相出力と逆相出力との間の位相差をより確実に抑制することが可能となり、非常に高精度の受光増幅回路を実現できる。
【００２３】
外部基準電源を入力し、調整可能な第１及び第２基準電圧を生成し、上記正相出力用差動増幅器および上記逆相出力用差動増幅器にそれぞれ供給するバイアス回路を更に設けることが好ましい。
【００２４】
この場合、バイアス回路は、外部基準電源を用いているので、第１及び第２基準電圧のインピーダンスを低く設定できる。これにより、第１及び第２基準電圧を介した正相出力と逆相出力との間の結合による特性変動を抑制することが可能となる。
【００２５】
また、上記バイアス回路は、第１及び第２基準電圧を任意の電圧値に調整できる。例えば、正相出力用差動増幅器に供給される第１基準電圧を上記外部基準電源の電圧値よりも低く設定すると共に、逆相出力用差動増幅器に供給される第２基準電圧を上記外部基準電源の電圧値よりも高く設定することによって、正相出力用差動増幅器および逆相出力用差動増幅器のダイナミックレンジをそれぞれ拡大（入射可能な光量範囲を拡大）することが可能となる。つまり、より大光量の入射光量に対しても、正相及び逆相出力用差動増幅器がそれぞれ飽和することなく、差動増幅させることが可能となる。
【００２６】
上記バイアス回路は、それぞれバイアスされた第１及び第２トランジスタを有し、上記外部基準電源が第１及び第２トランジスタのベースに接続され、該第１及び第２トランジスタから上記第１及び第２基準電圧がそれぞれ生成されることが好ましい。この場合、簡単な構成でダイナミックレンジの拡大が可能なバイアス回路を実現できる。例えば、第１トランジスタをＮＰＮトランジスタとし、第２トランジスタをＰＮＰトランジスタとし、両トランジスタのエミッタからそれぞれ上記第１及び第２基準電圧を得ることができる。この場合、第１基準電圧は外部基準電源の電圧値よりもＮＰＮトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ低いものとなる一方、第２基準電圧は外部基準電源の電圧値よりもＰＮＰトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ高いものとなる。
【００２７】
上記正相出力と上記逆相出力とに対して差動増幅を行う差動増幅器を更に備えていることが好ましい。この場合、所望の信号処理用出力信号を生成することが可能となる。
【００２８】
【発明の実施の形態】
本発明の実施の一形態について図１〜図４に基づいて説明すれば、以下のとおりである。
【００２９】
図１は、本発明に係る受光増幅回路の等価回路を示すブロック図である。図１において、前述の従来例とは、フォトダイオードＰＤが接続された接地型帰還増幅器１（図５で示す従来例においては、増幅器Ａ21に対応する。）に加えてフォトダイオードのない接地型帰還増幅器２が付加されている点、これら２つの接地型帰還増幅器１及び２の出力である信号（入射光量に応じて変化する電気信号）及びリファレンスとがそれぞれ正相（＋）出力用差動増幅器１、及び逆相（−）出力用差動増幅器２に入力されている点、及び外部基準電源を入力とするバイアス回路５を備えて正相（＋）及び逆相（−）出力のそれぞれ基準電圧を生成している点である。また、破線内に示すように、上記接地型帰還増幅器１・２のゲイン抵抗Ｒ1 と並列にダイオードＤ１〜Ｄ３と抵抗Ｒ2 で構成されたクランプ回路６・７が接続されていること、及び正相（＋）出力と逆相（−）出力との差を演算（差動増幅）し、所望の信号出力を得る出力回路８が付加されている点で異なっている。
【００３０】
接地型帰還増幅器１においては、フォトダイオードＰＤにて入射光量が電流変換された電流ＩSCに応じてゲイン抵抗Ｒ1 で電圧変換増幅された信号波形が出力される。一方、接地型帰還増幅器２においては、フォトダイオードを備えていないため、上記接地型帰還増幅器２のバイアス電圧がリファレンスとして出力される。
【００３１】
２つの上記接地型帰還増幅器１・２は、同一回路構成を有しているため、光信号の無い（初期直流）状態下で、出力電圧は互いに等しくなる。つまり、後段の正相（＋）及び逆相（−）出力用差動増幅器３及び４からみたとき、その入力である反転入力端子・非反転入力端子に同じものが接続されることとなるため、正相（＋）及び逆相（−）出力用差動増幅器３及び４の動作のバランスが改善される。また、入力部に電磁ノイズなどが混入した場合には、そのノイズ成分を正相（＋）及び逆相（−）出力用差動増幅器３及び４にて除去できる。
【００３２】
また、接地型帰還増幅器１及び２のゲイン抵抗Ｒ1 と並列に、抵抗Ｒ2 とダイオード（図１は、Ｄ１〜Ｄ３で示す３個のダイオードを直列に接続した例を示す）とからなるクランプ回路６及び７が接続されていることが好ましい。この場合、大光量入射時（電流ＩSC×ゲイン抵抗Ｒ1 の値がＶBE×（ダイオードの直列接続段数）に等しくなるとき）に、電流ＩSCがクランプ回路６及び７の方にもそれぞれ分流されてクランプ回路が起動する。
【００３３】
なお、上記ＶBEは、ダイオードＤ１〜Ｄ３が、それぞれ、コレクタとベースとが接続されたトランジスタで構成された場合のベース−エミッタ間電圧と同じである。本実施の形態では、ダイオードＤ１〜Ｄ３を直列に接続しているので、約２．１Ｖ（＝０．７Ｖ×３）の電圧で接地型帰還増幅器１の出力電圧がそれぞれクランプされることになる。説明の便宜上、Ｄ１〜Ｄ３の３個のダイオードが直列に接続された場合を例示したが、本発明はこれに限定されるものではない。
【００３４】
上記クランプ動作により接地型帰還増幅器１の飽和は防止され、回路飽和に伴うフォトダイオードＰＤのバイアス電圧低下を防止することができる（フォトダイオードＰＤのバイアスが低下すると接合容量成分が大きくなり、応答特性の劣化につながる。）。それゆえ、大光量入力時にも、高速の応答特性を維持することが可能となる。
【００３５】
以上のように、本発明に係る受光増幅回路は、上記正相（＋）及び逆相（−）出力用差動増幅器３及び４は、上記フォトダイオードＰＤへの入射光量が所定量以上になると、出力を飽和電圧未満にクランプするクランプ回路が設けられていることが好ましい。この場合、上記クランプ回路によりフォトダイオードのバイアス電圧低下が防止できる。
【００３６】
図１において正相（＋）出力用差動増幅器３と逆相（−）出力用差動増幅器４が並列状に配置されている。すなわち、前段の接地型帰還増幅器１及び２から信号及びリファレンスがそれぞれ同時に正相（＋）出力用差動増幅器３と逆相（−）出力用差動増幅器４とに入力されている。これにより、正相（＋）出力と逆相（−）出力との間において位相差の発生を高帯域（数十ＭＨｚ〜）で抑制することができる。
【００３７】
以上のように、本発明の受光増幅回路によれば、入射光量に応じて変化する電気信号が、正相（＋）出力用差動増幅器３の非反転入力端子と、逆相（−）出力用差動増幅器４の反転入力端子とに同時に印加されることになる。これにより、正相（＋）出力用差動増幅器３による正相出力と、逆相（−）出力用差動増幅器４による逆相出力とが同時に生成される。その結果、たとえ高周波の電気信号（数十ＭＨｚ〜）であっても、正相出力と逆相出力との間で位相差が生じることを確実に抑制できる。
【００３８】
また、位相差が生じることが抑制されるので、正相出力と逆相出力に対して差動増幅された結果には波形歪が生じることはない。このように波形歪が生じないので、信号パルスジッタの拡大を確実の防止できる。これにより、本受光増幅回路を備えた光ピックアップ素子は、高速応答が可能となる。
【００３９】
更に、正相（＋）出力用差動増幅器３と逆相（−）出力用差動増幅器４が同一の回路構成（本実施の形態では、非反転増幅器であり、内部回路も同一）として、前段の接地型帰還増幅器１及び２の出力である信号及びリファレンスの入力信号を入れ替えているだけであるため、正相（＋）出力と逆相（−）出力の波形特性差の発生を抑制することが可能となる。この場合、正相（＋）出力と逆相（−）出力とは、略同じ振幅で略同じ位相を有するので、正相（＋）出力と逆相（−）出力との間の位相差をより確実に抑制することが可能となる。
【００４０】
正相（＋）及び逆相（−）出力用差動増幅器３及び４の基準電圧（非反転入力端子に入力される。）をそれぞれ外部基準電源を用いたバイアス回路５によって生成しているため、上記基準電圧を任意に設定できる。したがって、正相（＋）出力用差動増幅器３の基準電圧を低く設定し、これとは別個に、逆相（−）出力用差動増幅器４の基準電圧を高く設定することが可能となる。
【００４１】
このように、正相（＋）及び逆相（−）出力用差動増幅器３及び４の基準電圧をそれぞれ別個に調整することによって、図２に示すように、正相（＋）及び逆相（−）出力用差動増幅器３及び４のダイナミックレンジを拡大（入射可能な光量範囲を拡大）することが可能となる。
【００４２】
以上のように、本発明の受光増幅回路によれば、外部基準電源を入力し、調整可能な２種類の基準電圧を生成し、上記正相（＋）出力用差動増幅器３および上記逆相（−）出力用差動増幅器４にそれぞれ供給するバイアス回路５を設けることが好ましい。
【００４３】
この場合、バイアス回路５は、外部基準電源を用いているので、上記２種類の基準電圧のインピーダンスを低く設定できる。これにより、これらの基準電圧を介した正相（＋）出力と逆相（−）出力との間の結合による特性変動を抑制することが可能となる。
【００４４】
また、上記バイアス回路５は、上記各基準電圧を任意の電圧値に調整できる。例えば、正相（＋）出力用差動増幅器３に供給される基準電圧を上記外部基準電源の電圧値よりも低く設定すると共に、逆相（−）出力用差動増幅器４に供給される基準電圧を上記外部基準電源の電圧値よりも高く設定することによって、正相（＋）出力用差動増幅器３および逆相（−）出力用差動増幅器４のダイナミックレンジを拡大（入射可能な光量範囲を拡大）することが可能となる。つまり、より大光量の入射光量に対しても、正相（＋）及び逆相（−）出力用差動増幅器３及び４がそれぞれ飽和することなく、差動増幅することが可能となる。
【００４５】
ここで、図３を参照しながら、上記バイアス回路５の構成例について説明する。このバイアス回路５においては、図３に示すように、外部基準電源が、ＰＮＰトランジスタＱ1 及びＮＰＮトランジスタＱ2 のベースにそれぞれ印加されており、ＰＮＰトランジスタＱ1 のエミッタ電圧を逆相（−）出力用差動増幅器４の基準電圧として出力すると共に、ＮＰＮトランジスタＱ2 のエミッタ電圧を正相（＋）出力用差動増幅器３の基準電圧として出力している。
【００４６】
上記バイアス回路５においては、逆相（−）出力用差動増幅器４の基準電圧は〔外部基準電源の電圧値＋ＶBE（０．７Ｖ）〕に設定されると共に、正相（＋）出力用差動増幅器３の基準電圧は〔外部基準電源の電圧値−ＶBE（０．７Ｖ）〕に設定される。上記バイアス回路５は、図３に示すように、少ない素子で簡単に実現できる。なお、図３において、ＰＮＰトランジスタＱ1 及びＮＰＮトランジスタＱ2 以外のトランジスタと定電流源は、ＰＮＰトランジスタＱ1 及びＮＰＮトランジスタＱ2 をバイアスをするためのものである。
【００４７】
以上のように、上記外部基準電源がＰＮＰトランジスタＱ1 及びＮＰＮトランジスタＱ2 のベースに接続され、該ＰＮＰトランジスタＱ1 及びＮＰＮトランジスタＱ2 から上記２種類の基準電圧がそれぞれ生成されることが好ましい。この場合、簡単な構成でダイナミックレンジの拡大が可能なバイアス回路５を実現できる。例えば、図３に示すように、正相（＋）出力用差動増幅器３に供給される基準電圧を外部基準電源の電圧値よりもＮＰＮトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ低いものとする一方、逆相（−）出力用差動増幅器４に供給される基準電圧を外部基準電源の電圧値よりもＰＮＰトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ高いものとなる。
【００４８】
ここで、図４を参照しながら、上記出力回路８について説明する。上記出力回路８は、図１に示すように、コンデンサ、抵抗、及び差動増幅器８ａからなり、正相（＋）出力と逆相（−）出力との差を演算（差動増幅）するように構成されている。この演算により、所望の信号波形に復調できる。図４に入力信号と演算後の出力信号の波形を示す。図４より、入力信号の差を演算することによって、信号振幅は２倍になると共に、周期（位相）のずれも生じないことがわかる（従来の場合、波形に歪みが生じると共に、周期（位相）のずれも生じる。）。
【００４９】
本発明の第１受光増幅回路は、以上のように、光信号を電気信号に変換するフォトダイオードと、該フォトダイオード出力を差動増幅し正相／逆相の差動出力を備えた受光増幅回路において、正相出力用差動増幅器と逆相出力用差動増幅器とを並列に設けたことを特徴としている。
【００５０】
上記第１受光増幅回路によれば、正相／逆相信号を２つの正相／逆相出力用差動増幅器において同時に生成されるため、信号間の位相差を抑制できる。
【００５１】
本発明の第２受光増幅回路は、上記第１受光増幅回路において、フォトダイオードが入力に接続された接地型帰還増幅器回路と、入力に帰還のみ接続された上記接地型帰還増幅器回路と同じ構成の接地型帰還増幅器回路とから構成され、各々の接地型帰還増幅器回路の出力を差動増幅することを特徴としている。
【００５２】
上記第２受光増幅回路によれば、正相／逆相出力用差動増幅器への入力信号を同一構成された２つの接地型帰還増幅器回路によって信号とリファレンスが生成されるため、フォトダイオード（入力端）に生じるノイズを差動増幅器にて相殺でき、ノイズ耐量を大きくできる。
【００５３】
本発明の第３受光増幅回路は、上記第１又は第２受光増幅回路において、差動増幅器に接続される各接地型帰還増幅器回路の帰還（ゲイン）抵抗と並列に抵抗及びダイオードから構成されるクランプ回路を備えたことを特徴としている。
【００５４】
上記第３受光増幅回路によれば、大光量入力時に増幅器出力電圧をダイオードにてクランプするため、増幅器の飽和を防止してフォトダイオードバイアス電圧の低下を防ぐため、大光量入力時にも高速のパルス応答特性を得ることが可能となる。
【００５５】
本発明の第４受光増幅回路は、上記第１受光増幅回路において、正相出力用差動増幅器と逆相出力用差動増幅器とを同一回路構成として、各差動増幅器入力に接続される信号のみを入れ替えて正相／逆相出力を構成することを特徴としている。
【００５６】
上記第４受光増幅回路によれば、差動増幅器に入力される信号とリファレンスの入力を入れ替えるのみで正相出力用差動増幅器と逆相出力用差動増幅器を同一回路構成とできるため、正相／逆相出力信号間の位相差を抑制することが可能となる。
【００５７】
本発明の第５受光増幅回路は、上記第１受光増幅回路において、正相及び逆相用差動増幅器の基準電圧は外部基準電源を入力とするバイアス回路を介して各差動増幅器に接続されることを特徴としている。
【００５８】
上記第５受光増幅回路によれば、外部基準電源をバイアス回路に入力して正相／逆相出力用差動増幅器の基準電圧を任意の値に設定することができる。また、外部基準電源を用いているため、基準電圧のインピーダンスを低く設定できるので、基準電圧を介した正相信号と逆相信号の間の結合による特性変動を抑制することが可能となる。
【００５９】
本発明の第６受光増幅回路は、上記第１受光増幅回路において、正相出力用差動増幅器の基準電圧は外部基準電源電圧より低電圧に、また逆相出力用差動増幅器の基準電圧は外部基準電源電圧より高電圧にすることを特徴としている。
【００６０】
上記第６受光増幅回路によれば、正相出力用差動増幅器の基準電圧を外部電源電圧より高く、逆相出力用差動増幅器の基準電圧を低く設定することにより、ダイナミックレンジを拡大することが可能となる。つまり、より大光量まで増幅器出力の飽和を防止することができる。
【００６１】
本発明の第７受光増幅回路は、上記第６受光増幅回路において、外部基準電源は、ＰＮＰ／ＮＰＮトランジスタの各ベースに接続され、それぞれのコレクタは電源に接続され、また各エミッタは定電流源に接続され、且つバイアス回路出力基準電圧となるよう構成されたバイアス回路を備えたことを特徴としている。
【００６２】
上記第７受光増幅回路によれば、上記第５受光増幅回路の差動増幅器の基準電圧を生成するバイアス回路の一回路例であり、正相出力用差動増幅器の基準電圧を外部基準電源電圧より１ＶBE（０．７Ｖ）低く設定し、逆相出力用差動増幅器の基準電圧を外部基準電源電圧より１ＶBE（０．７Ｖ）高く設定することが可能となる。
【００６３】
本発明の第８受光増幅回路は、上記第１〜第７受光増幅回路の何れかにおいて、正相出力と逆相出力の差を演算出力する回路を備えたことを特徴としている。
【００６４】
上記第８受光増幅回路によれば、上記第１〜第７受光増幅回路において、正相出力と逆相出力の差を演算する回路を備えることで、所望の信号処理用出力信号を生成することが可能となる。
【００６５】
以上のように、本発明の受光増幅回路によれば、正相出力用差動増幅器と逆相出力用差動増幅器を同一回路構成として並列に配置して同時に信号増幅を行うため、正相／逆相出力間の位相差を抑制し、高速信号まで対応可能な±差動出力構成の受光増幅回路を実現できる。
【００６６】
また、出力用差動増幅器の基準電圧を任意に設定できるようバイアス回路を備えることで、正相出力用差動増幅器の基準電圧を低く、逆相出力用差動増幅器の基準電圧を高く設定することが可能となり、これにより、入射光量範囲の広い（ダイナミックレンジの広い）±差動出力構成の受光増幅回路を実現できる。なお、前段増幅器にクランプ回路を付加することによって、フォトダイオードのバイアス電圧の低下を防止できるため、高速で入射光量範囲の広い±差動出力構成の受光増幅回路を実現できる。
【００６７】
また、本発明の±差動出力に信号差を演算する回路を付加することによって、所望の信号波形を出力する受光増幅回路を提供できる。
【００６８】
【発明の効果】
本発明に係る受光増幅回路は、以上のように、入射光量に応じて変化する電流を出力する光検出器と、上記光検出器からの上記電流を電圧に変換したものを上記電気信号として出力する第１帰還増幅器と、入射光量に応じて変化する電気信号が非反転入力端子に入力されると共に上記正相出力を生成する正相出力用差動増幅器と、上記電気信号が反転入力端子に入力されると共に上記逆相出力を生成する逆相出力用差動増幅器と、上記第１帰還増幅器と同じ回路構成を有し、その出力をリファレンスとして上記正相出力用差動増幅器の反転入力端子および上記逆相出力用差動増幅器の非反転入力端子に出力する第２帰還増幅器と、外部基準電源を入力し、調整可能な第１及び第２基準電圧を生成し、上記第１基準電圧を上記外部基準電源の電圧値よりも低く調整して上記正相出力用差動増幅器の非反転入力端子に供給すると共に、上記第２基準電圧を上記外部基準電源の電圧値よりも高く調整して上記逆相出力用差動増幅器の非反転入力端子に供給するバイアス回路とを備え、上記正相出力用差動増幅器と上記逆相出力用差動増幅器とは、同じ回路構成を有していることを特徴としている。
【００６９】
上記の発明によれば、入射光量に応じて変化する電気信号が、正相出力用差動増幅器の非反転入力端子と、逆相出力用差動増幅器の反転入力端子とに同時に印加されることになる。これにより、正相出力用差動増幅器による正相出力と、逆相出力用差動増幅器による逆相出力とが略同時に生成される。その結果、たとえ高周波の電気信号（数十ＭＨｚ〜）であっても、正相出力と逆相出力との間で位相差が生じることを確実に抑制できる。
【００７０】
また、位相差が生じることが抑制されるので、正相出力と逆相出力に対して差動増幅した場合、波形歪が生じることはない。このように、波形歪が生じないので、信号パルスジッタの拡大を確実に防止できる。これにより、本受光増幅回路を備えた光ピックアップ素子は、高速応答が可能となるという効果を併せて奏する。
【００７１】
上記入射光量に応じて変化する電流を出力する光検出器と、上記光検出器からの上記電流を電圧に変換したものを上記電気信号として出力する第１接地型帰還増幅器と、この第１接地型帰還増幅器と同じ回路構成を有しその出力をリファレンスとして上記正相出力用差動増幅器の反転入力端子および上記逆相出力用差動増幅器の非反転入力端子に出力する第２接地型帰還増幅器とを備えることが好ましい。
【００７２】
この場合、第１接地型帰還増幅器には光検出器が接続されている一方、第２接地型帰還増幅器には上記光検出器は接続されていない。第１及び第２接地型帰還増幅器は、同じ回路構成を有しているため、入射光量が無い状態では、第１及び第２接地型帰還増幅器の出力電圧は互いに等しくなる。後段の正相出力用差動増幅器および逆相出力用差動増幅器からみたとき、各入力である反転入力端子・非反転入力端子に同じものが接続されることとなるため、正相出力用差動増幅器および逆相出力用差動増幅器の動作のバランスが著しく改善される。また、入力部に電磁ノイズなどが混入した場合には、そのノイズ成分を正相出力用差動増幅器および逆相出力用差動増幅器にて除去できる。
【００７３】
また、上記の発明によれば、同一構成の第１及び第２接地型帰還増幅器によって生成された信号及びリファレンスが、正相出力用差動増幅器の非反転入力端子および反転入力端子にそれぞれ入力されるので、入力側で生じたノイズは正相出力用差動増幅器において相殺される。同様に、上記信号及びリファレンスが、逆相出力用差動増幅器の反転入力端子および非反転入力端子にそれぞれ入力されるので、入力側で生じたノイズは逆相出力用差動増幅器において相殺されることになる。これにより、ノイズ耐量を確実に大きくできるという効果を併せて奏する。
【００７４】
上記第１及び第２接地型帰還増幅器は、上記光検出器への入射光量が所定量以上になると、出力を飽和電圧未満にクランプするクランプ回路を有していることが好ましい。
【００７５】
この場合、第１接地型帰還増幅器においては、入射光量に応じて所定の増幅率で増幅される。そのため、入射光量が所定量以上になると、第１接地型帰還増幅器は飽和してしまう。これを防止するために、クランプ回路が設けられている。このクランプ回路は、入射光量が所定量以上になると、第１接地型帰還増幅器の出力電圧を飽和電圧未満にクランプする。これにより、第１接地型帰還増幅器は、大入射光量の場合でも、飽和することを防止できる。このように、大光量入力時に第１接地型帰還増幅器の飽和が防止されるので、第１接地型帰還増幅器に接続されるフォトダイオードのバイアス電圧の低下が防止される。これにより、大光量入力時にも高速のパルス応答特性を得ることが可能となるという効果を併せて奏する。
【００７６】
上記正相出力用差動増幅器と上記逆相出力用差動増幅器とは、同じ回路構成を有していることが好ましい。この場合、正相出力と逆相出力とは、略同じ振幅で略同じ位相を有するので、正相出力と逆相出力との間の位相差をより確実に抑制することが可能となり、非常に高精度の受光増幅回路を実現できるという効果を併せて奏する。
【００７７】
外部基準電源を入力し、調整可能な第１及び第２基準電圧を生成し、上記正相出力用差動増幅器および上記逆相出力用差動増幅器にそれぞれ供給するバイアス回路を更に設けることが好ましい。
【００７８】
この場合、バイアス回路は、外部基準電源を用いているので、第１及び第２基準電圧のインピーダンスを低く設定できる。これにより、第１及び第２基準電圧を介した正相出力と逆相出力との間の結合による特性変動を抑制することが可能となる。
【００７９】
また、上記バイアス回路は、第１及び第２基準電圧を任意の電圧値に調整できる。例えば、正相出力用差動増幅器に供給される第１基準電圧を上記外部基準電源の電圧値よりも低く設定すると共に、逆相出力用差動増幅器に供給される第２基準電圧を上記外部基準電源の電圧値よりも高く設定することによって、正相出力用差動増幅器および逆相出力用差動増幅器のダイナミックレンジをそれぞれ拡大（入射可能な光量範囲を拡大）することが可能となる。つまり、より大光量の入射光量に対しても、正相及び逆相出力用差動増幅器がそれぞれ飽和することなく、差動増幅させることが可能となるという効果を併せて奏する。
【００８０】
上記バイアス回路は、それぞれバイアスされた第１及び第２トランジスタを有し、上記外部基準電源が第１及び第２トランジスタのベースに接続され、該第１及び第２トランジスタから上記第１及び第２基準電圧がそれぞれ生成されることが好ましい。この場合、簡単な構成でダイナミックレンジの拡大が可能なバイアス回路を実現できるという効果を併せて奏する。例えば、第１トランジスタをＮＰＮトランジスタとし、第２トランジスタをＰＮＰトランジスタとし、両トランジスタのエミッタからそれぞれ上記第１及び第２基準電圧を得ることができる。この場合、第１基準電圧は外部基準電源の電圧値よりもＮＰＮトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ低いものとなる一方、第２基準電圧は外部基準電源の電圧値よりもＰＮＰトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ高いものとなる。
【００８１】
上記正相出力と上記逆相出力とに対して差動増幅を行う差動増幅器を更に備えていることが好ましい。この場合、所望の信号処理用出力信号を生成することが可能となるという効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明の受光増幅回路の構成例を示す回路図である。
【図２】本発明の受光増幅回路における入射光量に対する各正相（＋）出力および逆相（−）出力の電圧変化を示す説明図である。
【図３】本発明のバイアス回路の構成例を示す回路図である。
【図４】本発明の出力回路の出力波形を示す波形図である。
【図５】従来の正相／逆相差動出力構成を備えた受光増幅回路の回路図である。
【図６】（ａ）〜（ｆ）は、図５の受光増幅回路の要部の波形を示す波形図である。
【図７】従来の受光増幅回路における入射光量に対する各正相（＋）出力および逆相（−）出力の電圧変化を示す説明図である。
【符号の説明】
１ 接地型帰還増幅器
２ 接地型帰還増幅器
３ 正相（＋）出力用差動増幅器
４ 逆相（−）出力用差動増幅器
５ バイアス回路
６ クランプ回路
７ クランプ回路
８ 出力回路
【発明の属する技術分野】
本発明は、半導体装置等に用いられ、正相／逆相の差動出力端子を備えた受光増幅回路に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータ機器として主に使用される大容量のＤＶＤ−ＲＯＭドライブ、及び書換可能なＣＤ−Ｒ／ＲＷドライブ市場においては、読出時間／書込時間を短くするように応答特性の向上が要望されている。応答特性の向上のためには、ピックアップにおける受光増幅回路の高速化が必要である。このため、回路ゲインを半分に下げて正相／逆相の差動出力構成とする手法が一般的に採用されている。
【０００３】
増幅器の帯域はゲイン抵抗と位相補償容量でほぼ決定されるため、ゲイン抵抗を１／２にすれば、帯域は２倍に広がる。なお、ゲイン低下に伴う信号振幅の低下に対して正相／逆相の差動出力構成とすることで、その正相と逆相の差を取れば、片側振幅の２倍の振幅が得られるため、信号振幅としては初期ゲイン時の信号振幅に等しくなる。
【０００４】
また、ＣＤ−Ｒ／ＲＷドライブにおいては、書き込み／書き換えを行っているため、ドライブの高速化にはレーザパワー出力を大きくする必要がある。しかしながら、レーザパワーが大きくなるとピックアップにおける受光増幅回路への入射光量も大きくなるため、増幅器回路が飽和しないようにダイナミックレンジを拡大する必要がある。
【０００５】
ここでは、高速化に対応した正相／逆相を持つ差動出力構成で、ダイナミックレンジを拡大した受光増幅回路について説明する。
【０００６】
従来の正相／逆相差動出力構成を備えた受光増幅回路のブロック図を図５に示す。図５に示すように、フォトダイオードＰＤで光信号を電流信号ＩSCに変換し、この電流信号ＩSCを増幅器Ａ21によって電流／電圧変換増幅し、差動増幅器Ａ22の非反転入力端子に入力され、基準電圧と比較増幅されて正相（＋）出力となる。上記差動増幅器Ａ22の出力は、同時に差動増幅器Ａ23の反転入力端子に入力され、入力信号を反転出力して逆相（−）出力となる。
【０００７】
図６に従来の受光増幅回路における各部波形を示す。図６において、光入力信号は(a) の波形であり、フォトダイオードＰＤにて電流信号ＩSCに変換された信号は(b) の波形である。この電流信号ＩSCを増幅器Ａ21において電流／電圧変換された信号は(c) の波形であり、差動増幅器Ａ22において基準電圧と比較増幅された正相（＋）出力は(d) の波形となり、この(d) の波形は差動増幅器Ａ23において反転されて逆相（−）出力である(e) の波形となる。なお、後段の信号処理においては正相（＋）出力と逆相（−）出力との差が演算され、(f) の波形となる。
【０００８】
次に、正相（＋）／逆相（−）出力端子のダイナミックレンジ特性の説明として図７に入射光量に対する各正相（＋）／逆相（−）出力の電圧変化を示す。正相（＋）出力電圧は入射光量の増加に伴って受光増幅回路のゲインで設定される傾きで上昇していくが、やがて飽和して一定出力電圧となる。逆相（−）出力電圧は低下していき、やがて飽和して一定出力電圧となる。この飽和するまでの線形な増幅領域がダイナミックレンジとなる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来技術で説明した図５に示す受光増幅回路では、正相（＋）出力を差動増幅器Ａ23を介して逆相（−）出力を生成しているため、正相（＋）出力と逆相（−）出力の間において位相差が生じてしまう。この位相差は、低周波信号（〜数ＭＨｚ）においては問題ないが、信号が高速（数十ＭＨｚ〜）になってくると、大きくなるため正相（＋）出力と逆相（−）出力の差を演算して信号波形を取り出すときに、この位相差により波形歪を生じる（図４参照）。波形歪は信号パルスジッタの拡大となるため、光ピックアップ素子の高速化が困難であった。
【００１０】
また、従来技術においては、正相（＋）出力および逆相（−）出力を生成する差動増幅器の基準電圧が共通であるため、その基準電圧は正相（＋）出力と逆相（−）出力がそれぞれ最大の信号振幅を取れるように通常、電源電圧に対して中間電圧となるように設定される。つまり、電源電圧（５Ｖ）に対して、基準電圧は通常２．５（Ｖ）に設定されるため、正相（＋）出力および逆相（−）出力それぞれのダイナミックレンジは約２．５（Ｖ）となる。
【００１１】
しかし、前述したように、ＣＤ−Ｒ／ＲＷなど書き込み用ピックアップ素子においては、書き込み時に強い光を照射しており、高速化に伴って光出力は大きくなってくるため、光ピックアップ素子（フォトダイオードＰＤ）に入射される光も多くなる。入射可能光量は、増幅器のダイナミックレンジ特性（従来では、約２．５（Ｖ））により制限されているため、光ピックアップ素子の高速化が困難であった。
【００１２】
【課題を解決するための手段】
本発明に係る受光増幅回路は、上記課題を解決するために、入射光量に応じて変化する電気信号に基づいて正相出力および逆相出力を生成する受光増幅回路において、次の措置を講じたことを特徴としている。
【００１３】
すなわち、上記受光増幅回路は、上記入射光量に応じて変化する電流を出力する光検出器と、上記光検出器からの上記電流を電圧に変換したものを上記電気信号として出力する第１帰還増幅器と、上記電気信号が非反転入力端子に入力されると共に上記正相出力を生成する正相出力用差動増幅器と、上記電気信号が反転入力端子に入力されると共に上記逆相出力を生成する逆相出力用差動増幅器と、上記第１帰還増幅器と同じ回路構成を有し、その出力をリファレンスとして上記正相出力用差動増幅器の反転入力端子および上記逆相出力用差動増幅器の非反転入力端子に出力する第２帰還増幅器と、外部基準電源を入力し、調整可能な第１及び第２基準電圧を生成し、上記第１基準電圧を上記外部基準電源の電圧値よりも低く調整して上記正相出力用差動増幅器の非反転入力端子に供給すると共に、上記第２基準電圧を上記外部基準電源の電圧値よりも高く調整して上記逆相出力用差動増幅器の非反転入力端子に供給するバイアス回路とを備え、上記正相出力用差動増幅器と上記逆相出力用差動増幅器とは、同じ回路構成を有している。
【００１４】
受光増幅回路においては、入射光量に応じて変化する電気信号に基づいて正相出力および逆相出力とが生成される。正相出力を反転増幅器を介して逆相出力を生成する構成の場合、反転増幅器を介する分だけ正相出力と逆相出力の間において位相差が生じてしまう。高周波の電気信号（数十ＭＨｚ〜）の場合に顕著となる。
【００１５】
そこで、上記の発明によれば、入射光量に応じて変化する電気信号が、正相出力用差動増幅器の非反転入力端子と、逆相出力用差動増幅器の反転入力端子とに同時に印加されることになる。これにより、正相出力用差動増幅器による正相出力と、逆相出力用差動増幅器による逆相出力とが略同時に生成される。その結果、たとえ高周波の電気信号（数十ＭＨｚ〜）であっても、正相出力と逆相出力との間で位相差が生じることを確実に抑制できる。
【００１６】
また、位相差が生じることが抑制されるので、正相出力と逆相出力に対して差動増幅した場合、波形歪が生じることはない。このように、波形歪が生じないので、信号パルスジッタの拡大を確実に防止できる。これにより、本受光増幅回路を備えた光ピックアップ素子は、高速応答が可能となる。
【００１７】
上記入射光量に応じて変化する電流を出力する光検出器と、上記光検出器からの上記電流を電圧に変換したものを上記電気信号として出力する第１接地型帰還増幅器と、この第１接地型帰還増幅器と同じ回路構成を有しその出力をリファレンスとして上記正相出力用差動増幅器の反転入力端子および上記逆相出力用差動増幅器の非反転入力端子に出力する第２接地型帰還増幅器とを備えることが好ましい。
【００１８】
この場合、第１接地型帰還増幅器には光検出器が接続されている一方、第２接地型帰還増幅器には上記光検出器は接続されていない。第１及び第２接地型帰還増幅器は、同じ回路構成を有しているため、入射光量が無い状態では、第１及び第２接地型帰還増幅器の出力電圧は互いに等しくなる。後段の正相出力用差動増幅器および逆相出力用差動増幅器からみたとき、各入力である反転入力端子・非反転入力端子に同じものが接続されることとなるため、正相出力用差動増幅器および逆相出力用差動増幅器の動作のバランスが著しく改善される。また、入力部に電磁ノイズなどが混入した場合には、そのノイズ成分を正相出力用差動増幅器および逆相出力用差動増幅器にて除去できる。
【００１９】
また、上記の発明によれば、同一構成の第１及び第２接地型帰還増幅器によって生成された信号及びリファレンスが、正相出力用差動増幅器の非反転入力端子および反転入力端子にそれぞれ入力されるので、入力側で生じたノイズは正相出力用差動増幅器において相殺される。同様に、上記信号及びリファレンスが、逆相出力用差動増幅器の反転入力端子および非反転入力端子にそれぞれ入力されるので、入力側で生じたノイズは逆相出力用差動増幅器において相殺されることになる。これにより、ノイズ耐量を確実に大きくできる。
【００２０】
上記第１及び第２接地型帰還増幅器は、上記光検出器への入射光量が所定量以上になると、出力を飽和電圧未満にクランプするクランプ回路を有していることが好ましい。
【００２１】
この場合、第１接地型帰還増幅器においては、入射光量に応じて所定の増幅率で増幅される。そのため、入射光量が所定量以上になると、第１接地型帰還増幅器は飽和してしまう。これを防止するために、クランプ回路が設けられている。このクランプ回路は、入射光量が所定量以上になると、第１接地型帰還増幅器の出力電圧を飽和電圧未満にクランプする。これにより、第１接地型帰還増幅器は、大入射光量の場合でも、飽和することを防止できる。このように、大光量入力時に第１接地型帰還増幅器の飽和が防止されるので、第１接地型帰還増幅器に接続されるフォトダイオードのバイアス電圧の低下が防止される。これにより、大光量入力時にも高速のパルス応答特性を得ることが可能となる。
【００２２】
上記正相出力用差動増幅器と上記逆相出力用差動増幅器とは、同じ回路構成を有していることが好ましい。この場合、正相出力と逆相出力とは、略同じ振幅で略同じ位相を有するので、正相出力と逆相出力との間の位相差をより確実に抑制することが可能となり、非常に高精度の受光増幅回路を実現できる。
【００２３】
外部基準電源を入力し、調整可能な第１及び第２基準電圧を生成し、上記正相出力用差動増幅器および上記逆相出力用差動増幅器にそれぞれ供給するバイアス回路を更に設けることが好ましい。
【００２４】
この場合、バイアス回路は、外部基準電源を用いているので、第１及び第２基準電圧のインピーダンスを低く設定できる。これにより、第１及び第２基準電圧を介した正相出力と逆相出力との間の結合による特性変動を抑制することが可能となる。
【００２５】
また、上記バイアス回路は、第１及び第２基準電圧を任意の電圧値に調整できる。例えば、正相出力用差動増幅器に供給される第１基準電圧を上記外部基準電源の電圧値よりも低く設定すると共に、逆相出力用差動増幅器に供給される第２基準電圧を上記外部基準電源の電圧値よりも高く設定することによって、正相出力用差動増幅器および逆相出力用差動増幅器のダイナミックレンジをそれぞれ拡大（入射可能な光量範囲を拡大）することが可能となる。つまり、より大光量の入射光量に対しても、正相及び逆相出力用差動増幅器がそれぞれ飽和することなく、差動増幅させることが可能となる。
【００２６】
上記バイアス回路は、それぞれバイアスされた第１及び第２トランジスタを有し、上記外部基準電源が第１及び第２トランジスタのベースに接続され、該第１及び第２トランジスタから上記第１及び第２基準電圧がそれぞれ生成されることが好ましい。この場合、簡単な構成でダイナミックレンジの拡大が可能なバイアス回路を実現できる。例えば、第１トランジスタをＮＰＮトランジスタとし、第２トランジスタをＰＮＰトランジスタとし、両トランジスタのエミッタからそれぞれ上記第１及び第２基準電圧を得ることができる。この場合、第１基準電圧は外部基準電源の電圧値よりもＮＰＮトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ低いものとなる一方、第２基準電圧は外部基準電源の電圧値よりもＰＮＰトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ高いものとなる。
【００２７】
上記正相出力と上記逆相出力とに対して差動増幅を行う差動増幅器を更に備えていることが好ましい。この場合、所望の信号処理用出力信号を生成することが可能となる。
【００２８】
【発明の実施の形態】
本発明の実施の一形態について図１〜図４に基づいて説明すれば、以下のとおりである。
【００２９】
図１は、本発明に係る受光増幅回路の等価回路を示すブロック図である。図１において、前述の従来例とは、フォトダイオードＰＤが接続された接地型帰還増幅器１（図５で示す従来例においては、増幅器Ａ21に対応する。）に加えてフォトダイオードのない接地型帰還増幅器２が付加されている点、これら２つの接地型帰還増幅器１及び２の出力である信号（入射光量に応じて変化する電気信号）及びリファレンスとがそれぞれ正相（＋）出力用差動増幅器１、及び逆相（−）出力用差動増幅器２に入力されている点、及び外部基準電源を入力とするバイアス回路５を備えて正相（＋）及び逆相（−）出力のそれぞれ基準電圧を生成している点である。また、破線内に示すように、上記接地型帰還増幅器１・２のゲイン抵抗Ｒ1 と並列にダイオードＤ１〜Ｄ３と抵抗Ｒ2 で構成されたクランプ回路６・７が接続されていること、及び正相（＋）出力と逆相（−）出力との差を演算（差動増幅）し、所望の信号出力を得る出力回路８が付加されている点で異なっている。
【００３０】
接地型帰還増幅器１においては、フォトダイオードＰＤにて入射光量が電流変換された電流ＩSCに応じてゲイン抵抗Ｒ1 で電圧変換増幅された信号波形が出力される。一方、接地型帰還増幅器２においては、フォトダイオードを備えていないため、上記接地型帰還増幅器２のバイアス電圧がリファレンスとして出力される。
【００３１】
２つの上記接地型帰還増幅器１・２は、同一回路構成を有しているため、光信号の無い（初期直流）状態下で、出力電圧は互いに等しくなる。つまり、後段の正相（＋）及び逆相（−）出力用差動増幅器３及び４からみたとき、その入力である反転入力端子・非反転入力端子に同じものが接続されることとなるため、正相（＋）及び逆相（−）出力用差動増幅器３及び４の動作のバランスが改善される。また、入力部に電磁ノイズなどが混入した場合には、そのノイズ成分を正相（＋）及び逆相（−）出力用差動増幅器３及び４にて除去できる。
【００３２】
また、接地型帰還増幅器１及び２のゲイン抵抗Ｒ1 と並列に、抵抗Ｒ2 とダイオード（図１は、Ｄ１〜Ｄ３で示す３個のダイオードを直列に接続した例を示す）とからなるクランプ回路６及び７が接続されていることが好ましい。この場合、大光量入射時（電流ＩSC×ゲイン抵抗Ｒ1 の値がＶBE×（ダイオードの直列接続段数）に等しくなるとき）に、電流ＩSCがクランプ回路６及び７の方にもそれぞれ分流されてクランプ回路が起動する。
【００３３】
なお、上記ＶBEは、ダイオードＤ１〜Ｄ３が、それぞれ、コレクタとベースとが接続されたトランジスタで構成された場合のベース−エミッタ間電圧と同じである。本実施の形態では、ダイオードＤ１〜Ｄ３を直列に接続しているので、約２．１Ｖ（＝０．７Ｖ×３）の電圧で接地型帰還増幅器１の出力電圧がそれぞれクランプされることになる。説明の便宜上、Ｄ１〜Ｄ３の３個のダイオードが直列に接続された場合を例示したが、本発明はこれに限定されるものではない。
【００３４】
上記クランプ動作により接地型帰還増幅器１の飽和は防止され、回路飽和に伴うフォトダイオードＰＤのバイアス電圧低下を防止することができる（フォトダイオードＰＤのバイアスが低下すると接合容量成分が大きくなり、応答特性の劣化につながる。）。それゆえ、大光量入力時にも、高速の応答特性を維持することが可能となる。
【００３５】
以上のように、本発明に係る受光増幅回路は、上記正相（＋）及び逆相（−）出力用差動増幅器３及び４は、上記フォトダイオードＰＤへの入射光量が所定量以上になると、出力を飽和電圧未満にクランプするクランプ回路が設けられていることが好ましい。この場合、上記クランプ回路によりフォトダイオードのバイアス電圧低下が防止できる。
【００３６】
図１において正相（＋）出力用差動増幅器３と逆相（−）出力用差動増幅器４が並列状に配置されている。すなわち、前段の接地型帰還増幅器１及び２から信号及びリファレンスがそれぞれ同時に正相（＋）出力用差動増幅器３と逆相（−）出力用差動増幅器４とに入力されている。これにより、正相（＋）出力と逆相（−）出力との間において位相差の発生を高帯域（数十ＭＨｚ〜）で抑制することができる。
【００３７】
以上のように、本発明の受光増幅回路によれば、入射光量に応じて変化する電気信号が、正相（＋）出力用差動増幅器３の非反転入力端子と、逆相（−）出力用差動増幅器４の反転入力端子とに同時に印加されることになる。これにより、正相（＋）出力用差動増幅器３による正相出力と、逆相（−）出力用差動増幅器４による逆相出力とが同時に生成される。その結果、たとえ高周波の電気信号（数十ＭＨｚ〜）であっても、正相出力と逆相出力との間で位相差が生じることを確実に抑制できる。
【００３８】
また、位相差が生じることが抑制されるので、正相出力と逆相出力に対して差動増幅された結果には波形歪が生じることはない。このように波形歪が生じないので、信号パルスジッタの拡大を確実の防止できる。これにより、本受光増幅回路を備えた光ピックアップ素子は、高速応答が可能となる。
【００３９】
更に、正相（＋）出力用差動増幅器３と逆相（−）出力用差動増幅器４が同一の回路構成（本実施の形態では、非反転増幅器であり、内部回路も同一）として、前段の接地型帰還増幅器１及び２の出力である信号及びリファレンスの入力信号を入れ替えているだけであるため、正相（＋）出力と逆相（−）出力の波形特性差の発生を抑制することが可能となる。この場合、正相（＋）出力と逆相（−）出力とは、略同じ振幅で略同じ位相を有するので、正相（＋）出力と逆相（−）出力との間の位相差をより確実に抑制することが可能となる。
【００４０】
正相（＋）及び逆相（−）出力用差動増幅器３及び４の基準電圧（非反転入力端子に入力される。）をそれぞれ外部基準電源を用いたバイアス回路５によって生成しているため、上記基準電圧を任意に設定できる。したがって、正相（＋）出力用差動増幅器３の基準電圧を低く設定し、これとは別個に、逆相（−）出力用差動増幅器４の基準電圧を高く設定することが可能となる。
【００４１】
このように、正相（＋）及び逆相（−）出力用差動増幅器３及び４の基準電圧をそれぞれ別個に調整することによって、図２に示すように、正相（＋）及び逆相（−）出力用差動増幅器３及び４のダイナミックレンジを拡大（入射可能な光量範囲を拡大）することが可能となる。
【００４２】
以上のように、本発明の受光増幅回路によれば、外部基準電源を入力し、調整可能な２種類の基準電圧を生成し、上記正相（＋）出力用差動増幅器３および上記逆相（−）出力用差動増幅器４にそれぞれ供給するバイアス回路５を設けることが好ましい。
【００４３】
この場合、バイアス回路５は、外部基準電源を用いているので、上記２種類の基準電圧のインピーダンスを低く設定できる。これにより、これらの基準電圧を介した正相（＋）出力と逆相（−）出力との間の結合による特性変動を抑制することが可能となる。
【００４４】
また、上記バイアス回路５は、上記各基準電圧を任意の電圧値に調整できる。例えば、正相（＋）出力用差動増幅器３に供給される基準電圧を上記外部基準電源の電圧値よりも低く設定すると共に、逆相（−）出力用差動増幅器４に供給される基準電圧を上記外部基準電源の電圧値よりも高く設定することによって、正相（＋）出力用差動増幅器３および逆相（−）出力用差動増幅器４のダイナミックレンジを拡大（入射可能な光量範囲を拡大）することが可能となる。つまり、より大光量の入射光量に対しても、正相（＋）及び逆相（−）出力用差動増幅器３及び４がそれぞれ飽和することなく、差動増幅することが可能となる。
【００４５】
ここで、図３を参照しながら、上記バイアス回路５の構成例について説明する。このバイアス回路５においては、図３に示すように、外部基準電源が、ＰＮＰトランジスタＱ1 及びＮＰＮトランジスタＱ2 のベースにそれぞれ印加されており、ＰＮＰトランジスタＱ1 のエミッタ電圧を逆相（−）出力用差動増幅器４の基準電圧として出力すると共に、ＮＰＮトランジスタＱ2 のエミッタ電圧を正相（＋）出力用差動増幅器３の基準電圧として出力している。
【００４６】
上記バイアス回路５においては、逆相（−）出力用差動増幅器４の基準電圧は〔外部基準電源の電圧値＋ＶBE（０．７Ｖ）〕に設定されると共に、正相（＋）出力用差動増幅器３の基準電圧は〔外部基準電源の電圧値−ＶBE（０．７Ｖ）〕に設定される。上記バイアス回路５は、図３に示すように、少ない素子で簡単に実現できる。なお、図３において、ＰＮＰトランジスタＱ1 及びＮＰＮトランジスタＱ2 以外のトランジスタと定電流源は、ＰＮＰトランジスタＱ1 及びＮＰＮトランジスタＱ2 をバイアスをするためのものである。
【００４７】
以上のように、上記外部基準電源がＰＮＰトランジスタＱ1 及びＮＰＮトランジスタＱ2 のベースに接続され、該ＰＮＰトランジスタＱ1 及びＮＰＮトランジスタＱ2 から上記２種類の基準電圧がそれぞれ生成されることが好ましい。この場合、簡単な構成でダイナミックレンジの拡大が可能なバイアス回路５を実現できる。例えば、図３に示すように、正相（＋）出力用差動増幅器３に供給される基準電圧を外部基準電源の電圧値よりもＮＰＮトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ低いものとする一方、逆相（−）出力用差動増幅器４に供給される基準電圧を外部基準電源の電圧値よりもＰＮＰトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ高いものとなる。
【００４８】
ここで、図４を参照しながら、上記出力回路８について説明する。上記出力回路８は、図１に示すように、コンデンサ、抵抗、及び差動増幅器８ａからなり、正相（＋）出力と逆相（−）出力との差を演算（差動増幅）するように構成されている。この演算により、所望の信号波形に復調できる。図４に入力信号と演算後の出力信号の波形を示す。図４より、入力信号の差を演算することによって、信号振幅は２倍になると共に、周期（位相）のずれも生じないことがわかる（従来の場合、波形に歪みが生じると共に、周期（位相）のずれも生じる。）。
【００４９】
本発明の第１受光増幅回路は、以上のように、光信号を電気信号に変換するフォトダイオードと、該フォトダイオード出力を差動増幅し正相／逆相の差動出力を備えた受光増幅回路において、正相出力用差動増幅器と逆相出力用差動増幅器とを並列に設けたことを特徴としている。
【００５０】
上記第１受光増幅回路によれば、正相／逆相信号を２つの正相／逆相出力用差動増幅器において同時に生成されるため、信号間の位相差を抑制できる。
【００５１】
本発明の第２受光増幅回路は、上記第１受光増幅回路において、フォトダイオードが入力に接続された接地型帰還増幅器回路と、入力に帰還のみ接続された上記接地型帰還増幅器回路と同じ構成の接地型帰還増幅器回路とから構成され、各々の接地型帰還増幅器回路の出力を差動増幅することを特徴としている。
【００５２】
上記第２受光増幅回路によれば、正相／逆相出力用差動増幅器への入力信号を同一構成された２つの接地型帰還増幅器回路によって信号とリファレンスが生成されるため、フォトダイオード（入力端）に生じるノイズを差動増幅器にて相殺でき、ノイズ耐量を大きくできる。
【００５３】
本発明の第３受光増幅回路は、上記第１又は第２受光増幅回路において、差動増幅器に接続される各接地型帰還増幅器回路の帰還（ゲイン）抵抗と並列に抵抗及びダイオードから構成されるクランプ回路を備えたことを特徴としている。
【００５４】
上記第３受光増幅回路によれば、大光量入力時に増幅器出力電圧をダイオードにてクランプするため、増幅器の飽和を防止してフォトダイオードバイアス電圧の低下を防ぐため、大光量入力時にも高速のパルス応答特性を得ることが可能となる。
【００５５】
本発明の第４受光増幅回路は、上記第１受光増幅回路において、正相出力用差動増幅器と逆相出力用差動増幅器とを同一回路構成として、各差動増幅器入力に接続される信号のみを入れ替えて正相／逆相出力を構成することを特徴としている。
【００５６】
上記第４受光増幅回路によれば、差動増幅器に入力される信号とリファレンスの入力を入れ替えるのみで正相出力用差動増幅器と逆相出力用差動増幅器を同一回路構成とできるため、正相／逆相出力信号間の位相差を抑制することが可能となる。
【００５７】
本発明の第５受光増幅回路は、上記第１受光増幅回路において、正相及び逆相用差動増幅器の基準電圧は外部基準電源を入力とするバイアス回路を介して各差動増幅器に接続されることを特徴としている。
【００５８】
上記第５受光増幅回路によれば、外部基準電源をバイアス回路に入力して正相／逆相出力用差動増幅器の基準電圧を任意の値に設定することができる。また、外部基準電源を用いているため、基準電圧のインピーダンスを低く設定できるので、基準電圧を介した正相信号と逆相信号の間の結合による特性変動を抑制することが可能となる。
【００５９】
本発明の第６受光増幅回路は、上記第１受光増幅回路において、正相出力用差動増幅器の基準電圧は外部基準電源電圧より低電圧に、また逆相出力用差動増幅器の基準電圧は外部基準電源電圧より高電圧にすることを特徴としている。
【００６０】
上記第６受光増幅回路によれば、正相出力用差動増幅器の基準電圧を外部電源電圧より高く、逆相出力用差動増幅器の基準電圧を低く設定することにより、ダイナミックレンジを拡大することが可能となる。つまり、より大光量まで増幅器出力の飽和を防止することができる。
【００６１】
本発明の第７受光増幅回路は、上記第６受光増幅回路において、外部基準電源は、ＰＮＰ／ＮＰＮトランジスタの各ベースに接続され、それぞれのコレクタは電源に接続され、また各エミッタは定電流源に接続され、且つバイアス回路出力基準電圧となるよう構成されたバイアス回路を備えたことを特徴としている。
【００６２】
上記第７受光増幅回路によれば、上記第５受光増幅回路の差動増幅器の基準電圧を生成するバイアス回路の一回路例であり、正相出力用差動増幅器の基準電圧を外部基準電源電圧より１ＶBE（０．７Ｖ）低く設定し、逆相出力用差動増幅器の基準電圧を外部基準電源電圧より１ＶBE（０．７Ｖ）高く設定することが可能となる。
【００６３】
本発明の第８受光増幅回路は、上記第１〜第７受光増幅回路の何れかにおいて、正相出力と逆相出力の差を演算出力する回路を備えたことを特徴としている。
【００６４】
上記第８受光増幅回路によれば、上記第１〜第７受光増幅回路において、正相出力と逆相出力の差を演算する回路を備えることで、所望の信号処理用出力信号を生成することが可能となる。
【００６５】
以上のように、本発明の受光増幅回路によれば、正相出力用差動増幅器と逆相出力用差動増幅器を同一回路構成として並列に配置して同時に信号増幅を行うため、正相／逆相出力間の位相差を抑制し、高速信号まで対応可能な±差動出力構成の受光増幅回路を実現できる。
【００６６】
また、出力用差動増幅器の基準電圧を任意に設定できるようバイアス回路を備えることで、正相出力用差動増幅器の基準電圧を低く、逆相出力用差動増幅器の基準電圧を高く設定することが可能となり、これにより、入射光量範囲の広い（ダイナミックレンジの広い）±差動出力構成の受光増幅回路を実現できる。なお、前段増幅器にクランプ回路を付加することによって、フォトダイオードのバイアス電圧の低下を防止できるため、高速で入射光量範囲の広い±差動出力構成の受光増幅回路を実現できる。
【００６７】
また、本発明の±差動出力に信号差を演算する回路を付加することによって、所望の信号波形を出力する受光増幅回路を提供できる。
【００６８】
【発明の効果】
本発明に係る受光増幅回路は、以上のように、入射光量に応じて変化する電流を出力する光検出器と、上記光検出器からの上記電流を電圧に変換したものを上記電気信号として出力する第１帰還増幅器と、入射光量に応じて変化する電気信号が非反転入力端子に入力されると共に上記正相出力を生成する正相出力用差動増幅器と、上記電気信号が反転入力端子に入力されると共に上記逆相出力を生成する逆相出力用差動増幅器と、上記第１帰還増幅器と同じ回路構成を有し、その出力をリファレンスとして上記正相出力用差動増幅器の反転入力端子および上記逆相出力用差動増幅器の非反転入力端子に出力する第２帰還増幅器と、外部基準電源を入力し、調整可能な第１及び第２基準電圧を生成し、上記第１基準電圧を上記外部基準電源の電圧値よりも低く調整して上記正相出力用差動増幅器の非反転入力端子に供給すると共に、上記第２基準電圧を上記外部基準電源の電圧値よりも高く調整して上記逆相出力用差動増幅器の非反転入力端子に供給するバイアス回路とを備え、上記正相出力用差動増幅器と上記逆相出力用差動増幅器とは、同じ回路構成を有していることを特徴としている。
【００６９】
上記の発明によれば、入射光量に応じて変化する電気信号が、正相出力用差動増幅器の非反転入力端子と、逆相出力用差動増幅器の反転入力端子とに同時に印加されることになる。これにより、正相出力用差動増幅器による正相出力と、逆相出力用差動増幅器による逆相出力とが略同時に生成される。その結果、たとえ高周波の電気信号（数十ＭＨｚ〜）であっても、正相出力と逆相出力との間で位相差が生じることを確実に抑制できる。
【００７０】
また、位相差が生じることが抑制されるので、正相出力と逆相出力に対して差動増幅した場合、波形歪が生じることはない。このように、波形歪が生じないので、信号パルスジッタの拡大を確実に防止できる。これにより、本受光増幅回路を備えた光ピックアップ素子は、高速応答が可能となるという効果を併せて奏する。
【００７１】
上記入射光量に応じて変化する電流を出力する光検出器と、上記光検出器からの上記電流を電圧に変換したものを上記電気信号として出力する第１接地型帰還増幅器と、この第１接地型帰還増幅器と同じ回路構成を有しその出力をリファレンスとして上記正相出力用差動増幅器の反転入力端子および上記逆相出力用差動増幅器の非反転入力端子に出力する第２接地型帰還増幅器とを備えることが好ましい。
【００７２】
この場合、第１接地型帰還増幅器には光検出器が接続されている一方、第２接地型帰還増幅器には上記光検出器は接続されていない。第１及び第２接地型帰還増幅器は、同じ回路構成を有しているため、入射光量が無い状態では、第１及び第２接地型帰還増幅器の出力電圧は互いに等しくなる。後段の正相出力用差動増幅器および逆相出力用差動増幅器からみたとき、各入力である反転入力端子・非反転入力端子に同じものが接続されることとなるため、正相出力用差動増幅器および逆相出力用差動増幅器の動作のバランスが著しく改善される。また、入力部に電磁ノイズなどが混入した場合には、そのノイズ成分を正相出力用差動増幅器および逆相出力用差動増幅器にて除去できる。
【００７３】
また、上記の発明によれば、同一構成の第１及び第２接地型帰還増幅器によって生成された信号及びリファレンスが、正相出力用差動増幅器の非反転入力端子および反転入力端子にそれぞれ入力されるので、入力側で生じたノイズは正相出力用差動増幅器において相殺される。同様に、上記信号及びリファレンスが、逆相出力用差動増幅器の反転入力端子および非反転入力端子にそれぞれ入力されるので、入力側で生じたノイズは逆相出力用差動増幅器において相殺されることになる。これにより、ノイズ耐量を確実に大きくできるという効果を併せて奏する。
【００７４】
上記第１及び第２接地型帰還増幅器は、上記光検出器への入射光量が所定量以上になると、出力を飽和電圧未満にクランプするクランプ回路を有していることが好ましい。
【００７５】
この場合、第１接地型帰還増幅器においては、入射光量に応じて所定の増幅率で増幅される。そのため、入射光量が所定量以上になると、第１接地型帰還増幅器は飽和してしまう。これを防止するために、クランプ回路が設けられている。このクランプ回路は、入射光量が所定量以上になると、第１接地型帰還増幅器の出力電圧を飽和電圧未満にクランプする。これにより、第１接地型帰還増幅器は、大入射光量の場合でも、飽和することを防止できる。このように、大光量入力時に第１接地型帰還増幅器の飽和が防止されるので、第１接地型帰還増幅器に接続されるフォトダイオードのバイアス電圧の低下が防止される。これにより、大光量入力時にも高速のパルス応答特性を得ることが可能となるという効果を併せて奏する。
【００７６】
上記正相出力用差動増幅器と上記逆相出力用差動増幅器とは、同じ回路構成を有していることが好ましい。この場合、正相出力と逆相出力とは、略同じ振幅で略同じ位相を有するので、正相出力と逆相出力との間の位相差をより確実に抑制することが可能となり、非常に高精度の受光増幅回路を実現できるという効果を併せて奏する。
【００７７】
外部基準電源を入力し、調整可能な第１及び第２基準電圧を生成し、上記正相出力用差動増幅器および上記逆相出力用差動増幅器にそれぞれ供給するバイアス回路を更に設けることが好ましい。
【００７８】
この場合、バイアス回路は、外部基準電源を用いているので、第１及び第２基準電圧のインピーダンスを低く設定できる。これにより、第１及び第２基準電圧を介した正相出力と逆相出力との間の結合による特性変動を抑制することが可能となる。
【００７９】
また、上記バイアス回路は、第１及び第２基準電圧を任意の電圧値に調整できる。例えば、正相出力用差動増幅器に供給される第１基準電圧を上記外部基準電源の電圧値よりも低く設定すると共に、逆相出力用差動増幅器に供給される第２基準電圧を上記外部基準電源の電圧値よりも高く設定することによって、正相出力用差動増幅器および逆相出力用差動増幅器のダイナミックレンジをそれぞれ拡大（入射可能な光量範囲を拡大）することが可能となる。つまり、より大光量の入射光量に対しても、正相及び逆相出力用差動増幅器がそれぞれ飽和することなく、差動増幅させることが可能となるという効果を併せて奏する。
【００８０】
上記バイアス回路は、それぞれバイアスされた第１及び第２トランジスタを有し、上記外部基準電源が第１及び第２トランジスタのベースに接続され、該第１及び第２トランジスタから上記第１及び第２基準電圧がそれぞれ生成されることが好ましい。この場合、簡単な構成でダイナミックレンジの拡大が可能なバイアス回路を実現できるという効果を併せて奏する。例えば、第１トランジスタをＮＰＮトランジスタとし、第２トランジスタをＰＮＰトランジスタとし、両トランジスタのエミッタからそれぞれ上記第１及び第２基準電圧を得ることができる。この場合、第１基準電圧は外部基準電源の電圧値よりもＮＰＮトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ低いものとなる一方、第２基準電圧は外部基準電源の電圧値よりもＰＮＰトランジスタのベース−エミッタ間電圧ＶBE（約０．７Ｖ）だけ高いものとなる。
【００８１】
上記正相出力と上記逆相出力とに対して差動増幅を行う差動増幅器を更に備えていることが好ましい。この場合、所望の信号処理用出力信号を生成することが可能となるという効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明の受光増幅回路の構成例を示す回路図である。
【図２】本発明の受光増幅回路における入射光量に対する各正相（＋）出力および逆相（−）出力の電圧変化を示す説明図である。
【図３】本発明のバイアス回路の構成例を示す回路図である。
【図４】本発明の出力回路の出力波形を示す波形図である。
【図５】従来の正相／逆相差動出力構成を備えた受光増幅回路の回路図である。
【図６】（ａ）〜（ｆ）は、図５の受光増幅回路の要部の波形を示す波形図である。
【図７】従来の受光増幅回路における入射光量に対する各正相（＋）出力および逆相（−）出力の電圧変化を示す説明図である。
【符号の説明】
１ 接地型帰還増幅器
２ 接地型帰還増幅器
３ 正相（＋）出力用差動増幅器
４ 逆相（−）出力用差動増幅器
５ バイアス回路
６ クランプ回路
７ クランプ回路
８ 出力回路
Claims (4)
- 入射光量に応じて変化する電気信号に基づいて正相出力および逆相出力を生成して出力する受光増幅回路において、
上記入射光量に応じて変化する電流を出力する光検出器と、
上記光検出器からの上記電流を電圧に変換したものを上記電気信号として出力する第１接地型帰還増幅器と、
上記電気信号が非反転入力端子に入力されると共に上記正相出力を生成する正相出力用差動増幅器と、
上記電気信号が反転入力端子に入力されると共に上記逆相出力を生成する逆相出力用差動増幅器と、
上記光検出器には接続されず、上記第１接地型帰還増幅器と同じ回路構成を有し、その出力をリファレンスとして上記正相出力用差動増幅器の反転入力端子および上記逆相出力用差動増幅器の非反転入力端子に出力する第２接地型帰還増幅器と、
外部基準電源を入力し、調整可能な第１及び第２基準電圧を生成し、上記第１基準電圧を上記外部基準電源の電圧値よりも低く調整して上記正相出力用差動増幅器の非反転入力端子に供給すると共に、上記第２基準電圧を上記外部基準電源の電圧値よりも高く調整して上記逆相出力用差動増幅器の非反転入力端子に供給するバイアス回路とを備え、
上記正相出力用差動増幅器と上記逆相出力用差動増幅器とは、同じ回路構成を有し、
上記第１接地型帰還増幅器の出力と、上記バイアス回路から出力される上記第１基準電圧とは、それぞれ抵抗分割された後に上記正相出力用差動増幅器の非反転入力端子に供給される一方、上記第２接地型帰還増幅器の出力と、該正相出力用差動増幅器の出力とは、それぞれ抵抗分割された後に上記正相出力用差動増幅器の反転入力端子に供給され、
上記第２接地型帰還増幅器の出力と、上記バイアス回路から出力される上記第２基準電圧とは、それぞれ抵抗分割された後に上記正相出力用差動増幅器の非反転入力端子に供給される一方、上記第１接地型帰還増幅器の出力と、該逆相出力用差動増幅器の出力とは、それぞれ抵抗分割された後に上記逆相出力用差動増幅器の反転入力端子に供給されることを特徴とする受光増幅回路。 - 上記第１接地型帰還増幅器は、上記光検出器への入射光量が所定量以上になると、出力を飽和電圧未満にクランプするクランプ回路を有することを特徴とする請求項１に記載の受光増幅回路。
- 上記バイアス回路は、それぞれバイアスされた第１及び第２トランジスタを有し、上記外部基準電源が第１及び第２トランジスタのベースに接続され、該第１及び第２トランジスタの各エミッタ電圧を上記第１及び第２基準電圧とすることを特徴とする請求項１または２に記載の受光増幅回路。
- 上記正相出力と上記逆相出力とに対して差動増幅を行う差動増幅器を更に備えたことを特徴とする請求項１〜３のいずれか１項に記載の受光増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000391660A JP4271364B2 (ja) | 2000-12-22 | 2000-12-22 | 受光増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000391660A JP4271364B2 (ja) | 2000-12-22 | 2000-12-22 | 受光増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002198748A JP2002198748A (ja) | 2002-07-12 |
| JP4271364B2 true JP4271364B2 (ja) | 2009-06-03 |
Family
ID=18857766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000391660A Expired - Fee Related JP4271364B2 (ja) | 2000-12-22 | 2000-12-22 | 受光増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4271364B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102457264A (zh) * | 2010-10-27 | 2012-05-16 | 精工爱普生株式会社 | 信号电平转换电路、物理量检测装置以及电子设备 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4083551B2 (ja) * | 2002-11-27 | 2008-04-30 | 三菱電機株式会社 | 前置増幅器 |
| US7603043B2 (en) | 2005-07-12 | 2009-10-13 | Kabushiki Kaisha Toshiba | Light receiving element circuit and optical disk drive |
-
2000
- 2000-12-22 JP JP2000391660A patent/JP4271364B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102457264A (zh) * | 2010-10-27 | 2012-05-16 | 精工爱普生株式会社 | 信号电平转换电路、物理量检测装置以及电子设备 |
| CN102457264B (zh) * | 2010-10-27 | 2016-06-15 | 精工爱普生株式会社 | 信号电平转换电路、物理量检测装置以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002198748A (ja) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4032720B2 (ja) | 自動利得制御回路 | |
| JP7115065B2 (ja) | トランスインピーダンスアンプ | |
| JP3967065B2 (ja) | 増幅回路 | |
| US6292058B1 (en) | Signal amplifying circuit connected to a transfer circuit having a known non-linear transfer characteristic | |
| US8731412B2 (en) | Common base circuit with output compensation, current-to-voltage circuit configured with common base amplifier, and optical receiver implemented with the same | |
| JP5459424B2 (ja) | 光受信回路用信号増幅器 | |
| JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
| US8310307B2 (en) | Amplifying circuit | |
| JP4271364B2 (ja) | 受光増幅回路 | |
| JP4576408B2 (ja) | リミッタアンプ回路 | |
| JP4295109B2 (ja) | 電力増幅器モジュール | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JP6706105B2 (ja) | トランスインピーダンスアンプおよび光信号受信装置 | |
| JP3431282B2 (ja) | 受光信号増幅回路及び受光信号処理装置 | |
| JP5541821B1 (ja) | 振幅検出回路 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JP2003258580A (ja) | 光受信回路 | |
| JP3844544B2 (ja) | 光受信回路 | |
| JP3922906B2 (ja) | 広帯域差動増幅回路 | |
| JP2765257B2 (ja) | 増幅回路 | |
| JP2531922B2 (ja) | 単極性符号・双極性符号変換回路 | |
| JP3565258B2 (ja) | リップルフィルタ回路とこれを用いた増幅器 | |
| TWI693788B (zh) | 用於對放大器的線性度進行補償的前置補償器 | |
| JPH04367107A (ja) | 光検出回路 | |
| JP4011352B2 (ja) | アイソレーション増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060704 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060810 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |