JP3565258B2 - リップルフィルタ回路とこれを用いた増幅器 - Google Patents
リップルフィルタ回路とこれを用いた増幅器 Download PDFInfo
- Publication number
- JP3565258B2 JP3565258B2 JP36284399A JP36284399A JP3565258B2 JP 3565258 B2 JP3565258 B2 JP 3565258B2 JP 36284399 A JP36284399 A JP 36284399A JP 36284399 A JP36284399 A JP 36284399A JP 3565258 B2 JP3565258 B2 JP 3565258B2
- Authority
- JP
- Japan
- Prior art keywords
- ripple
- amplifier
- transistor
- filter circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ローパスフィルタの機能を有するリップルフィルタ回路とこれを用いた増幅器であって、リップルフィルタ回路の出力端子と電源端子との電位差が少なく、電源のリップル抑圧比が優れ、電源電圧の利用率の良い増幅器に関するものである。
【０００２】
【従来の技術】
一般的に、増幅器と呼ばれるオペレーショナルアンプ（以下、オペアンプと記す）の回路は、図６に示されるように構成されている。図６において、１は電源端子、２は接地端子、１６，１７はオペアンプの入力端子で、オペアンプの入力回路の構成は、差動回路で構成される。入力端子１６，１７から入力された信号は、差動回路を構成するＰＮＰトランジスタ１８，１９およびカレントミラー回路を構成するＮＰＮトランジスタ２０，２１で増幅され、さらにダーリントン接続で構成される増幅回路のＮＰＮトランジスタ２３，２４で増幅されて、出力段を構成するＰＮＰトランジスタ２８およびＮＰＮトランジスタ２９によるＢ級プッシュプル回路を経て出力端子３４に出力される。また、ダイオード２６，２７はＰＮＰトランジスタ２８およびＮＰＮトランジスタ２９のバイアス回路を構成する。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような構成のオペアンプにおける電源からのリップル分の抑圧比は、十分ではなかった。そして、電源にリップル分が重畳した場合には、図６に示す抵抗４１を介してダイオード３９，４０にリップル分が達して、ＮＰＮトランジスタ３７のベースに入力される。さらに、定電流設定トランジスタのＰＮＰトランジスタ２２，２５，３６にリップル分は入力されることになり、リップル分はＰＮＰトランジスタ２５のコレクタからＮＰＮトランジスタ２９のベースへ入力され、出力端子３４にリップル分が出力されることになる。このリップル分による影響は、その用途において、例えば、スイッチングレギュレータ出力を電源に使用したオペアンプ等では、影響が大きく不都合を受けるという問題があった。
【０００４】
本発明は、前記従来技術の問題を解決することに指向するものであり、スイッチングレギュレータの出力を電源に使用して電源端子にリップル分が重畳された場合においても、オペアンプの出力端子に現れるリップル分を除去し、電源使用率をよくするリップルフィルタ回路とこれを用いた増幅器を提供することを目的とする。
【０００５】
【課題を解決するための手段】
この目的を達成するために、本発明に係るリップルフィルタ回路は、一端が第１の抵抗を介して電源端子に接続されると共に他端が接地端子に接続されるコンデンサと、コレクタを前記電源端子に接続し、ベースを前記コンデンサの一端に接続した第１のトランジスタと、前記第１のトランジスタのエミッタに一端を接続し、他端を第１の定電流源に接続した第２の抵抗と、コレクタを前記接地端子に接続し、ベースを前記第２の抵抗の他端に接続し、エミッタを第２の定電流源に接続した第２のトランジスタとを備えたリップルフィルタ回路であって、第２のトランジスタのエミッタをローパスフィルタの出力端子として使用し、電源端子と出力端子との電位差を小さくしたことを特徴とする。
【０００６】
また、本発明に係るリップルフィルタ回路を用いた増幅器は、入力端子から入力される信号を差動手段や増幅手段を介して出力する増幅器であって、増幅器の出力段を駆動するトランジスタのベースに接続する、リップルフィルタ回路の出力端子から定電流を得る手段を備え、さらに、増幅器の出力段を駆動する第１のトランジスタのベースを、電源端子とコレクタを接続した第２のトランジスタのエミッタに接続し、第２のトランジスタのベースに接続する、リップルフィルタ回路の出力端子からカレントミラー回路を介し定電流を得る手段を備えて、増幅器の出力振幅のリップル分が除去され電源利用率を高くしたことを特徴とする。
【０００７】
また、前記リップルフィルタ回路を用いた増幅器は、増幅器の複数個を並列接続するように構成したものである。
【０００８】
前記の構成によれば、リップルフィルタ回路は電源端子にリップル分が含まれていた場合に、抵抗とコンデンサによりローパスフィルタの機能を有することから、高周波分は接地端子へ流れ、第１のトランジスタのエミッタのリップル分は除去され、同様に第２のトランジスタのエミッタからもリップル分が除去され、さらに出力電圧と電源電圧との電位差を小さくした出力電圧を得ることができる。
【０００９】
また、リップルフィルタ回路を用いた増幅器は、前記のリップルフィルタ回路の出力を増幅器の定電流源に用いることにより、高周波リップル分が除去されていることから、増幅器の入力信号が増幅された場合にも高周波リップル分はなく、増幅分にも高周波リップル分が含まれることがなく、リップル抑圧比の良い増幅器を得ることができる。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１１】
（実施の形態１）
図１は本発明の実施の形態１におけるリップルフィルタ回路の一例を示す回路図である。図１において、１は電源と接続する電源端子であり、電源にリップル分が重畳している場合、抵抗４とコンデンサ５によりＣＲフィルタが構成され高周波成分が除去される。
【００１２】
また、抵抗４とコンデンサ５の接続点とＮＰＮトランジスタ６のベースを接続し、ＮＰＮトランジスタ６のエミッタから抵抗７を介して定電流源８に接続する。さらに、抵抗７と定電流源８の接続点にＰＮＰトランジスタ１４のベースを接続し、ＰＮＰトランジスタ１４のコレクタを接地して、エミッタを端子３と接続する。
【００１３】
ここで、端子３の出力電圧Ｖ３は、電源端子１の電源電圧をＶｃｃ、ＮＰＮトランジスタ６のベース−エミッタ間電圧をＶｂｅ６、ＰＮＰトランジスタ１４のベース−エミッタ間電圧をＶｂｅ１４、抵抗７の抵抗値をＲ７，定電流源８の電流値をＩ８、抵抗４の抵抗値をＲ４、ＮＰＮトランジスタ６のベース電流をＩｂ６とすれば、
【００１４】
【数１】
Ｖ３＝Ｖｃｃ−Ｒ４・Ｉｂ６−Ｒ７・Ｉ８−Ｖｂｅ６＋Ｖｂｅ１４
いま Ｖｂｅ６＝Ｖｂｅ１４とすれば、出力電圧Ｖ３は
【００１５】
【数２】
Ｖ３＝Ｖｃｃ−Ｒ４・Ｉｂ６−Ｒ７・Ｉ８
と表され、抵抗７と定電流源８の電流値Ｉ８により端子３から出力される電圧値を自由に設定することができるが、ＰＮＰトランジスタ１３が飽和しない値に設定する。
【００１６】
例えば、Ｖｃｃ＝１０Ｖ，Ｒ４＝５０ｋΩ，Ｉｂ６＝０．０５μＡ，Ｒ７＝１５ｋΩ，Ｉ８＝１０μＡとすれば、前記の（数１）から
【００１７】
【数３】
と計算できる。出力電圧Ｖ３＝９．８９７５Ｖと電源電圧Ｖｃｃ＝１０Ｖとの差は、０．１０２５Ｖであり、ＰＮＰトランジスタ１３が飽和しない限界値に設定する。
【００１８】
さらに、端子３と接地端子２との間にコンデンサ１５を接続することにより、リップル抑圧比をさらに改善することができる。また、図１のリップルフィルタ回路は、抵抗４とコンデンサ５のＣＲフィルタによるローパスフィルタの特性を有していることから高周波ほど高いリップル抑圧比を得ることができる。
【００１９】
以上のことから、特に高周波のリップル分の除去に効果を発揮すると共に、リップル抑圧比を高めたにも関わらず、電源電圧からの出力信号の最大出力電圧との差が少なく、出力のダイナミックレンジが狭くなることなく、電源利用率を高くできる。
【００２０】
（実施の形態２）
図２は本発明の実施の形態２における前記リップルフィルタ回路を用いたオペアンプの一例を示す回路図である。ここで、前記の従来例で説明した図６に示す構成部材と同等の機能のものには同一の符号を付して示し、以下の各図においても同様とする。いま、図２に示すオペアンプ（増幅器）において、１６，１７は入力端子である。入力は、差動回路を構成するＰＮＰトランジスタ１８，１９を介して、ＮＰＮトランジスタ２０，２１の能動負荷からダーリントン接続の回路を構成するＮＰＮトランジスタ２３，２４へ接続される。さらに、ダイオード２６，２７は出力段のＰＮＰトランジスタ２８，ＮＰＮトランジスタ２９のバイアス回路を構成する。
【００２１】
本実施の形態２は、図１に示すリップルフィルタ回路を用いた図２のオペアンプから構成したもので、図１，図２に示す電源端子１と接地端子２は共通であり、さらに、リップルフィルタ回路の出力を得る端子３をオペアンプの端子３と共通接続する。
【００２２】
前記のように構成される回路において、オペアンプの入力端子１６，１７に入力信号が加わると、差動回路を構成すトランジスタ１８，１９および能動負荷のＮＰＮトランジスタ２０，２１で増幅され、さらにダーリントン接続されたＮＰＮトランジスタ２３，２４で増幅されて、出力段の回路を構成するＰＮＰトランジスタ２８，ＮＰＮトランジスタ２９により出力信号に変換され、出力端子３４から出力される。
【００２３】
そして、ダイオード３９，４０とＮＰＮトランジスタ３７および抵抗３８により、バイアス電流Ｉｂが設定される。このバイアス電流Ｉｂは、ダイオード３９，４０の順方向電圧をＶｂｅ３９，Ｖｂｅ４０、ＮＰＮトランジスタ３７のベース−エミッタ間電圧をＶｂｅ３７、抵抗３８の抵抗値をＲ３８とすると
【００２４】
【数４】
Ｉｂ＝（Ｖｂｅ３９＋Ｖｂｅ４０−Ｖｂｅ３７）／Ｒ３８
と表される。
ここでＶｂｅ３９＝Ｖｂｅ４０＝Ｖｂｅ３７＝Ｖｂｅとすれば
【００２５】
【数５】
Ｉｂ＝（Ｖｂｅ＋Ｖｂｅ−Ｖｂｅ）／Ｒ３８＝Ｖｂｅ／Ｒ３８となり、バイアス電流Ｉｂは簡単に計算することができる。
【００２６】
一般にオペアンプのバイアス電流はμＡのオーダーであり、図１のリップルフィルタ回路からの出力インピーダンスの影響は受けない。さらに、端子３はリップルフィルタ回路の出力でありリップル分は微小である。また、オペアンプの電源電流の大部分は出力端子３４への電流であり、図２の場合には、ＮＰＮトランジスタ２９のコレクタ電流とほぼ等しく、従って電流が大きい部分を電源端子１に接続する。
【００２７】
この回路構成によって、電源端子１にのみ電流が流れ、リップルフィルタ回路に出力される端子３からの電流は微小で、電流によるリップルフィルタ回路の性能に影響はない。また、前述したように、電源端子１とリップルフィルタ回路からの出力電圧との電位差が少ないので、オペアンプの出力端子３４からの出力振幅の減少も少なく、ダイナミックレンジが狭くなることもなく、電源利用率を高くすることができる。
【００２８】
また、図２に示すオペアンプの回路図において、リップルフィルタ回路からの出力が接続される端子３には、リップル分が微小なため差動回路を構成するＰＮＰトランジスタ１８，１９への定電流設定のＰＮＰトランジスタ２２からの定電流にはリップル分は含まれず、また出力段のＮＰＮトランジスタ２９のベースへの定電流設定のＰＮＰトランジスタ２５にもリップル分が含まれず、従って出力端子３４にリップル分が現れることはない。
【００２９】
また、増幅器の出力トランジスタのコレクタは、通常の電源端子に接続されるが、電源端子１と接続されるＮＰＮトランジスタ２９のコレクタとエミッタ間のインピーダンスは高く、電源端子１にリップル分が含まれていてもＮＰＮトランジスタ２９のエミッタにはリップル分が現れることはなく、前記と同様にＮＰＮトランジスタ２９のベースは、定電流設定部を介して端子３に接続されるため、出力端子３４にリップル分が現れることはない。
【００３０】
以上の説明から明らかなように、図１のリップルフィルタ回路を用いたオペアンプ（増幅器）により、リップル抑圧比の優れた特性を有する増幅器を実現できる。
【００３１】
（実施の形態３）
図３は本発明の実施の形態３における前記リップルフィルタ回路を用いたオペアンプの一例を示す回路図である。図３に示すように、入力端子１６，１７は差動回路のＮＰＮトランジスタ４５，４６の入力端子であり、差動回路のＮＰＮトランジスタ４５，４６のコレクタには、それぞれカレントミラー回路を構成するＰＮＰトランジスタ４７，４８およびＰＮＰトランジスタ４９，５０が接続され、ＰＮＰトランジスタ４７，４８およびＰＮＰトランジスタ４９，５０のエミッタは、それぞれ抵抗を介してリップルフィルタ回路からの出力を得る端子３に接続されている。
【００３２】
さらに、それぞれのカレントミラー回路の出力となるＰＮＰトランジスタ５０のコレクタおよびＰＮＰトランジスタ７９のコレクタを、ＮＰＮトランジスタ５１，５２により構成されるカレントミラー回路に接続する。このカレントミラー回路の出力であるＮＰＮトランジスタ７８のコレクタとＰＮＰトランジスタ７９のコレクタを２個の直列接続した抵抗６９，７０を介して接続する。
【００３３】
ＰＮＰトランジスタ７９のコレクタとコレクタを電源端子１に接続したＮＰＮトランジスタ５５のベースに接続して、そのＮＰＮトランジスタ５５のエミッタを接地端子２への定電流設定トランジスタへ接続する。また、ＮＰＮトランジスタ７８のコレクタを接地端子２にコレクタを接続したＰＮＰトランジスタ５３のベースに接続して、ＰＮＰトランジスタ５３のエミッタを電源端子１からの定電流設定トランジスタへ接続する。
【００３４】
さらに、ＰＮＰトランジスタ５３のエミッタからコレクタを電源端子１に接続したＮＰＮトランジスタ２９のベースに接続する。このＮＰＮトランジスタ２９のエミッタを出力端子３４とすると共に、コレクタを接地端子２へ接続したＰＮＰトランジスタ２８のエミッタに接続する。また、ＰＮＰトランジスタ２８のベースは、ＮＰＮトランジスタ５５のエミッタに接続する回路構成である。
【００３５】
図３に示す本実施の形態３において、前記実施の形態２と同様に電源端子１にリップル分が含まれていても、リップルフィルタ回路からの出力である端子３には、リップル分は現れることはない。したがって、出力端子３４とエミッタが接続されるＰＮＰトランジスタ２８のベースとエミッタが接続されるＮＰＮトランジスタ５５のベースにリップル分が含まれず、ＰＮＰトランジスタ２８のエミッタにもリップル分は含まれない。また、ＰＮＰトランジスタ５３のベースもリップル分は含まれず、ＰＮＰトランジスタ５３のエミッタにもリップル分は含まれない。
【００３６】
ＰＮＰトランジスタ５４のエミッタは抵抗を介して電源端子１に接続されるが、エミッタとコレクタ間およびベースとコレクタ間のインピーダンスが高いため、ＰＮＰトランジスタ５４のコレクタにリップル分はほとんど現れず、従ってＮＰＮトランジスタ２９のエミッタ、つまり出力端子３４にリップル分は現れない。
【００３７】
前記の説明から明らかなように、図３に示す本実施の形態３においてもリップル抑圧比の優れた特性の増幅器が実現することができる。また、図３に示すコンデンサ６８は位相補正用の数十ｐＦであって、図３の回路をワンチップの集積回路に設計することは容易であり、図１に示すリップルフィルタ回路を用いたワンチップの集積回路にすることも可能である。
【００３８】
図４は、前記の実施の形態２，３で説明したリップルフィルタ回路を用いたオペアンプにおいて、従来例とリップル抑圧比を比較した特性グラフを示す図である。図４に示すグラフＡは、図６に示す従来のオペアンプにおけるリップル抑圧比の特性グラフである。グラフＢは実施の形態２におけるリップルフィルタ回路を用いたオペアンプのリップル抑圧比の特性グラフ、グラフＣは実施の形態３におけるオペアンプのリップル抑圧比の特性グラフである。
【００３９】
図４のグラフＡに示すように、従来例のオペアンプのリップル抑圧比は、リップル周波数が高くなると特性が急に悪くなるが、本実施の形態２，３のグラフＢ，Ｃでは、リップル周波数が高くなってもそれほど悪化せずに、優れたリップル抑圧比の特性を示している。
【００４０】
（実施の形態４）
図５は本発明の実施の形態４におけるオペアンプを複数個設けたリップルフィルタ回路を用いたオペアンプ群の構成を示すブロック図である。図５に示すように、電圧源１００を抵抗１０１，１０２，１０３，１０４で分割し、各オペアンプの出力３４，３４′，３４″を設定することにより、抵抗で分割した電圧をリップル分がなく低インピーダンスで出力することができる。
【００４１】
また、図５に示す回路をワンチップの半導体集積回路に設計することも容易であり、集積回路の外付けが不要な、リップル分のない複数の基準電圧をワンチップで得ることができる。さらに、オペアンプの出力端子３４の設定電圧が電源電圧よりわずかに低い電圧値に設定した場合においても、ダイナミックレンジが狭くなることはなく、優れたリップル抑圧比を得ることができる。
【００４２】
例えば、前記構成の集積回路を液晶表示装置に用いられる階調用の電圧に使用すれば、液晶表示装置の電源にスイッチングレギュレータを用いた場合にも、電源からのリップル分がなく、高性能な階調用電圧が得られ、液晶表示装置を高性能化することができる。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、リップルフィルタ回路において、電源端子とリップルフィルタ回路の出力との電位差を少なくでき、リップル抑圧比を改善することができる。
【００４４】
また、リップルフィルタ回路を用いたオペアンプにより、電源端子にリップル分が重畳された場合にも、オペアンプの出力端子にはリップル分のない出力信号が得られる。特に電源としてスイッチングレギュレータを使用した場合にも、スイッチング周波数等の高周波の影響を受けず、オペアンプの出力振幅の低下も少なく、ダイナミックレンジが狭くなることがなく、電源利用率の高い優れたオペアンプの特性を発揮することができる。
【００４５】
また、リップルフィルタ回路を用いたオペアンプにおいて、複数個のオペアンプと抵抗で分割した電圧から、オペアンプのバッファ接続によりインピーダンス変換して、リップル分のない複数の基準電圧を低インピーダンスで出力することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるリップルフィルタ回路の一例を示す回路図
【図２】本発明の実施の形態２におけるリップルフィルタ回路を用いたオペアンプの一例を示す回路図
【図３】本発明の実施の形態３におけるリップルフィルタ回路を用いたオペアンプの一例を示す回路図
【図４】リップル抑圧比を比較した特性グラフを示す図
【図５】本発明の実施の形態４におけるオペアンプを複数個設けたリップルフィルタ回路を用いたオペアンプの構成を示すブロック図
【図６】従来のオペアンプの一例を示す回路図
【符号の説明】
１ 電源端子
２ 接地端子
３ 端子
４，７，１０，１１，３０，３１，３２，３８，４１，６９，７０，１０１，１０２，１０３，１０４ 抵抗
５，１５，６８ コンデンサ
６，２０，２１，２３，２４，２９，３７，４５，４６，５１，５２，５５，７８ ＮＰＮトランジスタ
８，９ 定電流源
１２，１３，１４，１８，１９，２２，２５，２８，３６，４７，４８，４９，５０，５３，５４，７９ ＰＮＰトランジスタ
１６，１７ 入力端子
２６，２７，３９，４０ ダイオード
３４，３４′，３４″ 出力端子
１００ 電圧源
【発明の属する技術分野】
本発明は、ローパスフィルタの機能を有するリップルフィルタ回路とこれを用いた増幅器であって、リップルフィルタ回路の出力端子と電源端子との電位差が少なく、電源のリップル抑圧比が優れ、電源電圧の利用率の良い増幅器に関するものである。
【０００２】
【従来の技術】
一般的に、増幅器と呼ばれるオペレーショナルアンプ（以下、オペアンプと記す）の回路は、図６に示されるように構成されている。図６において、１は電源端子、２は接地端子、１６，１７はオペアンプの入力端子で、オペアンプの入力回路の構成は、差動回路で構成される。入力端子１６，１７から入力された信号は、差動回路を構成するＰＮＰトランジスタ１８，１９およびカレントミラー回路を構成するＮＰＮトランジスタ２０，２１で増幅され、さらにダーリントン接続で構成される増幅回路のＮＰＮトランジスタ２３，２４で増幅されて、出力段を構成するＰＮＰトランジスタ２８およびＮＰＮトランジスタ２９によるＢ級プッシュプル回路を経て出力端子３４に出力される。また、ダイオード２６，２７はＰＮＰトランジスタ２８およびＮＰＮトランジスタ２９のバイアス回路を構成する。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような構成のオペアンプにおける電源からのリップル分の抑圧比は、十分ではなかった。そして、電源にリップル分が重畳した場合には、図６に示す抵抗４１を介してダイオード３９，４０にリップル分が達して、ＮＰＮトランジスタ３７のベースに入力される。さらに、定電流設定トランジスタのＰＮＰトランジスタ２２，２５，３６にリップル分は入力されることになり、リップル分はＰＮＰトランジスタ２５のコレクタからＮＰＮトランジスタ２９のベースへ入力され、出力端子３４にリップル分が出力されることになる。このリップル分による影響は、その用途において、例えば、スイッチングレギュレータ出力を電源に使用したオペアンプ等では、影響が大きく不都合を受けるという問題があった。
【０００４】
本発明は、前記従来技術の問題を解決することに指向するものであり、スイッチングレギュレータの出力を電源に使用して電源端子にリップル分が重畳された場合においても、オペアンプの出力端子に現れるリップル分を除去し、電源使用率をよくするリップルフィルタ回路とこれを用いた増幅器を提供することを目的とする。
【０００５】
【課題を解決するための手段】
この目的を達成するために、本発明に係るリップルフィルタ回路は、一端が第１の抵抗を介して電源端子に接続されると共に他端が接地端子に接続されるコンデンサと、コレクタを前記電源端子に接続し、ベースを前記コンデンサの一端に接続した第１のトランジスタと、前記第１のトランジスタのエミッタに一端を接続し、他端を第１の定電流源に接続した第２の抵抗と、コレクタを前記接地端子に接続し、ベースを前記第２の抵抗の他端に接続し、エミッタを第２の定電流源に接続した第２のトランジスタとを備えたリップルフィルタ回路であって、第２のトランジスタのエミッタをローパスフィルタの出力端子として使用し、電源端子と出力端子との電位差を小さくしたことを特徴とする。
【０００６】
また、本発明に係るリップルフィルタ回路を用いた増幅器は、入力端子から入力される信号を差動手段や増幅手段を介して出力する増幅器であって、増幅器の出力段を駆動するトランジスタのベースに接続する、リップルフィルタ回路の出力端子から定電流を得る手段を備え、さらに、増幅器の出力段を駆動する第１のトランジスタのベースを、電源端子とコレクタを接続した第２のトランジスタのエミッタに接続し、第２のトランジスタのベースに接続する、リップルフィルタ回路の出力端子からカレントミラー回路を介し定電流を得る手段を備えて、増幅器の出力振幅のリップル分が除去され電源利用率を高くしたことを特徴とする。
【０００７】
また、前記リップルフィルタ回路を用いた増幅器は、増幅器の複数個を並列接続するように構成したものである。
【０００８】
前記の構成によれば、リップルフィルタ回路は電源端子にリップル分が含まれていた場合に、抵抗とコンデンサによりローパスフィルタの機能を有することから、高周波分は接地端子へ流れ、第１のトランジスタのエミッタのリップル分は除去され、同様に第２のトランジスタのエミッタからもリップル分が除去され、さらに出力電圧と電源電圧との電位差を小さくした出力電圧を得ることができる。
【０００９】
また、リップルフィルタ回路を用いた増幅器は、前記のリップルフィルタ回路の出力を増幅器の定電流源に用いることにより、高周波リップル分が除去されていることから、増幅器の入力信号が増幅された場合にも高周波リップル分はなく、増幅分にも高周波リップル分が含まれることがなく、リップル抑圧比の良い増幅器を得ることができる。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１１】
（実施の形態１）
図１は本発明の実施の形態１におけるリップルフィルタ回路の一例を示す回路図である。図１において、１は電源と接続する電源端子であり、電源にリップル分が重畳している場合、抵抗４とコンデンサ５によりＣＲフィルタが構成され高周波成分が除去される。
【００１２】
また、抵抗４とコンデンサ５の接続点とＮＰＮトランジスタ６のベースを接続し、ＮＰＮトランジスタ６のエミッタから抵抗７を介して定電流源８に接続する。さらに、抵抗７と定電流源８の接続点にＰＮＰトランジスタ１４のベースを接続し、ＰＮＰトランジスタ１４のコレクタを接地して、エミッタを端子３と接続する。
【００１３】
ここで、端子３の出力電圧Ｖ３は、電源端子１の電源電圧をＶｃｃ、ＮＰＮトランジスタ６のベース−エミッタ間電圧をＶｂｅ６、ＰＮＰトランジスタ１４のベース−エミッタ間電圧をＶｂｅ１４、抵抗７の抵抗値をＲ７，定電流源８の電流値をＩ８、抵抗４の抵抗値をＲ４、ＮＰＮトランジスタ６のベース電流をＩｂ６とすれば、
【００１４】
【数１】
Ｖ３＝Ｖｃｃ−Ｒ４・Ｉｂ６−Ｒ７・Ｉ８−Ｖｂｅ６＋Ｖｂｅ１４
いま Ｖｂｅ６＝Ｖｂｅ１４とすれば、出力電圧Ｖ３は
【００１５】
【数２】
Ｖ３＝Ｖｃｃ−Ｒ４・Ｉｂ６−Ｒ７・Ｉ８
と表され、抵抗７と定電流源８の電流値Ｉ８により端子３から出力される電圧値を自由に設定することができるが、ＰＮＰトランジスタ１３が飽和しない値に設定する。
【００１６】
例えば、Ｖｃｃ＝１０Ｖ，Ｒ４＝５０ｋΩ，Ｉｂ６＝０．０５μＡ，Ｒ７＝１５ｋΩ，Ｉ８＝１０μＡとすれば、前記の（数１）から
【００１７】
【数３】
【００１８】
さらに、端子３と接地端子２との間にコンデンサ１５を接続することにより、リップル抑圧比をさらに改善することができる。また、図１のリップルフィルタ回路は、抵抗４とコンデンサ５のＣＲフィルタによるローパスフィルタの特性を有していることから高周波ほど高いリップル抑圧比を得ることができる。
【００１９】
以上のことから、特に高周波のリップル分の除去に効果を発揮すると共に、リップル抑圧比を高めたにも関わらず、電源電圧からの出力信号の最大出力電圧との差が少なく、出力のダイナミックレンジが狭くなることなく、電源利用率を高くできる。
【００２０】
（実施の形態２）
図２は本発明の実施の形態２における前記リップルフィルタ回路を用いたオペアンプの一例を示す回路図である。ここで、前記の従来例で説明した図６に示す構成部材と同等の機能のものには同一の符号を付して示し、以下の各図においても同様とする。いま、図２に示すオペアンプ（増幅器）において、１６，１７は入力端子である。入力は、差動回路を構成するＰＮＰトランジスタ１８，１９を介して、ＮＰＮトランジスタ２０，２１の能動負荷からダーリントン接続の回路を構成するＮＰＮトランジスタ２３，２４へ接続される。さらに、ダイオード２６，２７は出力段のＰＮＰトランジスタ２８，ＮＰＮトランジスタ２９のバイアス回路を構成する。
【００２１】
本実施の形態２は、図１に示すリップルフィルタ回路を用いた図２のオペアンプから構成したもので、図１，図２に示す電源端子１と接地端子２は共通であり、さらに、リップルフィルタ回路の出力を得る端子３をオペアンプの端子３と共通接続する。
【００２２】
前記のように構成される回路において、オペアンプの入力端子１６，１７に入力信号が加わると、差動回路を構成すトランジスタ１８，１９および能動負荷のＮＰＮトランジスタ２０，２１で増幅され、さらにダーリントン接続されたＮＰＮトランジスタ２３，２４で増幅されて、出力段の回路を構成するＰＮＰトランジスタ２８，ＮＰＮトランジスタ２９により出力信号に変換され、出力端子３４から出力される。
【００２３】
そして、ダイオード３９，４０とＮＰＮトランジスタ３７および抵抗３８により、バイアス電流Ｉｂが設定される。このバイアス電流Ｉｂは、ダイオード３９，４０の順方向電圧をＶｂｅ３９，Ｖｂｅ４０、ＮＰＮトランジスタ３７のベース−エミッタ間電圧をＶｂｅ３７、抵抗３８の抵抗値をＲ３８とすると
【００２４】
【数４】
Ｉｂ＝（Ｖｂｅ３９＋Ｖｂｅ４０−Ｖｂｅ３７）／Ｒ３８
と表される。
ここでＶｂｅ３９＝Ｖｂｅ４０＝Ｖｂｅ３７＝Ｖｂｅとすれば
【００２５】
【数５】
Ｉｂ＝（Ｖｂｅ＋Ｖｂｅ−Ｖｂｅ）／Ｒ３８＝Ｖｂｅ／Ｒ３８となり、バイアス電流Ｉｂは簡単に計算することができる。
【００２６】
一般にオペアンプのバイアス電流はμＡのオーダーであり、図１のリップルフィルタ回路からの出力インピーダンスの影響は受けない。さらに、端子３はリップルフィルタ回路の出力でありリップル分は微小である。また、オペアンプの電源電流の大部分は出力端子３４への電流であり、図２の場合には、ＮＰＮトランジスタ２９のコレクタ電流とほぼ等しく、従って電流が大きい部分を電源端子１に接続する。
【００２７】
この回路構成によって、電源端子１にのみ電流が流れ、リップルフィルタ回路に出力される端子３からの電流は微小で、電流によるリップルフィルタ回路の性能に影響はない。また、前述したように、電源端子１とリップルフィルタ回路からの出力電圧との電位差が少ないので、オペアンプの出力端子３４からの出力振幅の減少も少なく、ダイナミックレンジが狭くなることもなく、電源利用率を高くすることができる。
【００２８】
また、図２に示すオペアンプの回路図において、リップルフィルタ回路からの出力が接続される端子３には、リップル分が微小なため差動回路を構成するＰＮＰトランジスタ１８，１９への定電流設定のＰＮＰトランジスタ２２からの定電流にはリップル分は含まれず、また出力段のＮＰＮトランジスタ２９のベースへの定電流設定のＰＮＰトランジスタ２５にもリップル分が含まれず、従って出力端子３４にリップル分が現れることはない。
【００２９】
また、増幅器の出力トランジスタのコレクタは、通常の電源端子に接続されるが、電源端子１と接続されるＮＰＮトランジスタ２９のコレクタとエミッタ間のインピーダンスは高く、電源端子１にリップル分が含まれていてもＮＰＮトランジスタ２９のエミッタにはリップル分が現れることはなく、前記と同様にＮＰＮトランジスタ２９のベースは、定電流設定部を介して端子３に接続されるため、出力端子３４にリップル分が現れることはない。
【００３０】
以上の説明から明らかなように、図１のリップルフィルタ回路を用いたオペアンプ（増幅器）により、リップル抑圧比の優れた特性を有する増幅器を実現できる。
【００３１】
（実施の形態３）
図３は本発明の実施の形態３における前記リップルフィルタ回路を用いたオペアンプの一例を示す回路図である。図３に示すように、入力端子１６，１７は差動回路のＮＰＮトランジスタ４５，４６の入力端子であり、差動回路のＮＰＮトランジスタ４５，４６のコレクタには、それぞれカレントミラー回路を構成するＰＮＰトランジスタ４７，４８およびＰＮＰトランジスタ４９，５０が接続され、ＰＮＰトランジスタ４７，４８およびＰＮＰトランジスタ４９，５０のエミッタは、それぞれ抵抗を介してリップルフィルタ回路からの出力を得る端子３に接続されている。
【００３２】
さらに、それぞれのカレントミラー回路の出力となるＰＮＰトランジスタ５０のコレクタおよびＰＮＰトランジスタ７９のコレクタを、ＮＰＮトランジスタ５１，５２により構成されるカレントミラー回路に接続する。このカレントミラー回路の出力であるＮＰＮトランジスタ７８のコレクタとＰＮＰトランジスタ７９のコレクタを２個の直列接続した抵抗６９，７０を介して接続する。
【００３３】
ＰＮＰトランジスタ７９のコレクタとコレクタを電源端子１に接続したＮＰＮトランジスタ５５のベースに接続して、そのＮＰＮトランジスタ５５のエミッタを接地端子２への定電流設定トランジスタへ接続する。また、ＮＰＮトランジスタ７８のコレクタを接地端子２にコレクタを接続したＰＮＰトランジスタ５３のベースに接続して、ＰＮＰトランジスタ５３のエミッタを電源端子１からの定電流設定トランジスタへ接続する。
【００３４】
さらに、ＰＮＰトランジスタ５３のエミッタからコレクタを電源端子１に接続したＮＰＮトランジスタ２９のベースに接続する。このＮＰＮトランジスタ２９のエミッタを出力端子３４とすると共に、コレクタを接地端子２へ接続したＰＮＰトランジスタ２８のエミッタに接続する。また、ＰＮＰトランジスタ２８のベースは、ＮＰＮトランジスタ５５のエミッタに接続する回路構成である。
【００３５】
図３に示す本実施の形態３において、前記実施の形態２と同様に電源端子１にリップル分が含まれていても、リップルフィルタ回路からの出力である端子３には、リップル分は現れることはない。したがって、出力端子３４とエミッタが接続されるＰＮＰトランジスタ２８のベースとエミッタが接続されるＮＰＮトランジスタ５５のベースにリップル分が含まれず、ＰＮＰトランジスタ２８のエミッタにもリップル分は含まれない。また、ＰＮＰトランジスタ５３のベースもリップル分は含まれず、ＰＮＰトランジスタ５３のエミッタにもリップル分は含まれない。
【００３６】
ＰＮＰトランジスタ５４のエミッタは抵抗を介して電源端子１に接続されるが、エミッタとコレクタ間およびベースとコレクタ間のインピーダンスが高いため、ＰＮＰトランジスタ５４のコレクタにリップル分はほとんど現れず、従ってＮＰＮトランジスタ２９のエミッタ、つまり出力端子３４にリップル分は現れない。
【００３７】
前記の説明から明らかなように、図３に示す本実施の形態３においてもリップル抑圧比の優れた特性の増幅器が実現することができる。また、図３に示すコンデンサ６８は位相補正用の数十ｐＦであって、図３の回路をワンチップの集積回路に設計することは容易であり、図１に示すリップルフィルタ回路を用いたワンチップの集積回路にすることも可能である。
【００３８】
図４は、前記の実施の形態２，３で説明したリップルフィルタ回路を用いたオペアンプにおいて、従来例とリップル抑圧比を比較した特性グラフを示す図である。図４に示すグラフＡは、図６に示す従来のオペアンプにおけるリップル抑圧比の特性グラフである。グラフＢは実施の形態２におけるリップルフィルタ回路を用いたオペアンプのリップル抑圧比の特性グラフ、グラフＣは実施の形態３におけるオペアンプのリップル抑圧比の特性グラフである。
【００３９】
図４のグラフＡに示すように、従来例のオペアンプのリップル抑圧比は、リップル周波数が高くなると特性が急に悪くなるが、本実施の形態２，３のグラフＢ，Ｃでは、リップル周波数が高くなってもそれほど悪化せずに、優れたリップル抑圧比の特性を示している。
【００４０】
（実施の形態４）
図５は本発明の実施の形態４におけるオペアンプを複数個設けたリップルフィルタ回路を用いたオペアンプ群の構成を示すブロック図である。図５に示すように、電圧源１００を抵抗１０１，１０２，１０３，１０４で分割し、各オペアンプの出力３４，３４′，３４″を設定することにより、抵抗で分割した電圧をリップル分がなく低インピーダンスで出力することができる。
【００４１】
また、図５に示す回路をワンチップの半導体集積回路に設計することも容易であり、集積回路の外付けが不要な、リップル分のない複数の基準電圧をワンチップで得ることができる。さらに、オペアンプの出力端子３４の設定電圧が電源電圧よりわずかに低い電圧値に設定した場合においても、ダイナミックレンジが狭くなることはなく、優れたリップル抑圧比を得ることができる。
【００４２】
例えば、前記構成の集積回路を液晶表示装置に用いられる階調用の電圧に使用すれば、液晶表示装置の電源にスイッチングレギュレータを用いた場合にも、電源からのリップル分がなく、高性能な階調用電圧が得られ、液晶表示装置を高性能化することができる。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、リップルフィルタ回路において、電源端子とリップルフィルタ回路の出力との電位差を少なくでき、リップル抑圧比を改善することができる。
【００４４】
また、リップルフィルタ回路を用いたオペアンプにより、電源端子にリップル分が重畳された場合にも、オペアンプの出力端子にはリップル分のない出力信号が得られる。特に電源としてスイッチングレギュレータを使用した場合にも、スイッチング周波数等の高周波の影響を受けず、オペアンプの出力振幅の低下も少なく、ダイナミックレンジが狭くなることがなく、電源利用率の高い優れたオペアンプの特性を発揮することができる。
【００４５】
また、リップルフィルタ回路を用いたオペアンプにおいて、複数個のオペアンプと抵抗で分割した電圧から、オペアンプのバッファ接続によりインピーダンス変換して、リップル分のない複数の基準電圧を低インピーダンスで出力することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるリップルフィルタ回路の一例を示す回路図
【図２】本発明の実施の形態２におけるリップルフィルタ回路を用いたオペアンプの一例を示す回路図
【図３】本発明の実施の形態３におけるリップルフィルタ回路を用いたオペアンプの一例を示す回路図
【図４】リップル抑圧比を比較した特性グラフを示す図
【図５】本発明の実施の形態４におけるオペアンプを複数個設けたリップルフィルタ回路を用いたオペアンプの構成を示すブロック図
【図６】従来のオペアンプの一例を示す回路図
【符号の説明】
１ 電源端子
２ 接地端子
３ 端子
４，７，１０，１１，３０，３１，３２，３８，４１，６９，７０，１０１，１０２，１０３，１０４ 抵抗
５，１５，６８ コンデンサ
６，２０，２１，２３，２４，２９，３７，４５，４６，５１，５２，５５，７８ ＮＰＮトランジスタ
８，９ 定電流源
１２，１３，１４，１８，１９，２２，２５，２８，３６，４７，４８，４９，５０，５３，５４，７９ ＰＮＰトランジスタ
１６，１７ 入力端子
２６，２７，３９，４０ ダイオード
３４，３４′，３４″ 出力端子
１００ 電圧源
Claims (4)
- 一端が第１の抵抗を介して電源端子に接続されると共に他端が接地端子に接続されるコンデンサと、コレクタを前記電源端子に接続し、ベースを前記コンデンサの一端に接続した第１のトランジスタと、前記第１のトランジスタのエミッタに一端を接続し、他端を第１の定電流源に接続した第２の抵抗と、コレクタを前記接地端子に接続し、ベースを前記第２の抵抗の他端に接続し、エミッタを第２の定電流源に接続した第２のトランジスタとを備えたリップルフィルタ回路であって、
前記第２のトランジスタのエミッタをローパスフィルタの出力端子として使用し、前記電源端子と前記出力端子との電位差を小さくしたことを特徴とするリップルフィルタ回路。 - 入力端子から入力される信号を差動手段や増幅手段を介して出力する増幅器であって、
増幅器の出力段を駆動するトランジスタのベースに接続する、前記請求項１記載のリップルフィルタ回路の出力端子から定電流を得る手段を備えて、前記増幅器の出力振幅のリップル分が除去され電源利用率を高くしたことを特徴とするリップルフィルタ回路を用いた増幅器。 - 入力端子から入力される信号を差動手段や増幅手段を介して出力する増幅器であって、
増幅器の出力段を駆動する第１のトランジスタのベースを、電源端子とコレクタを接続した第２のトランジスタのエミッタに接続し、前記第２のトランジスタのベースに接続する、前記請求項１記載のリップルフィルタ回路の出力端子からカレントミラー回路を介し定電流を得る手段を備えて、前記増幅器の出力振幅のリップル分が除去され電源利用率を高くしたことを特徴とするリップルフィルタ回路を用いた増幅器。 - 前記リップルフィルタ回路を用いた増幅器は、増幅器の複数個を並列接続したことを特徴とする請求項２または３記載のリップルフィルタ回路を用いた増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36284399A JP3565258B2 (ja) | 1999-12-21 | 1999-12-21 | リップルフィルタ回路とこれを用いた増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36284399A JP3565258B2 (ja) | 1999-12-21 | 1999-12-21 | リップルフィルタ回路とこれを用いた増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001177375A JP2001177375A (ja) | 2001-06-29 |
| JP3565258B2 true JP3565258B2 (ja) | 2004-09-15 |
Family
ID=18477874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36284399A Expired - Fee Related JP3565258B2 (ja) | 1999-12-21 | 1999-12-21 | リップルフィルタ回路とこれを用いた増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3565258B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103178699B (zh) * | 2013-02-28 | 2016-03-30 | 广东宽普科技股份有限公司 | 降低跳频滤波器耗损的方法及采用该方法的跳频滤波器 |
| US9806707B2 (en) * | 2014-02-07 | 2017-10-31 | Qualcomm Incorporated | Power distribution network (PDN) conditioner |
-
1999
- 1999-12-21 JP JP36284399A patent/JP3565258B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001177375A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| JPH0447488B2 (ja) | ||
| JP3565258B2 (ja) | リップルフィルタ回路とこれを用いた増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US5327097A (en) | Gain control circuit | |
| JP2000022451A (ja) | 信号処理回路装置 | |
| JP3061205B2 (ja) | アクテイブフイルタ回路 | |
| US5115204A (en) | Differential amplifier | |
| US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JP3922906B2 (ja) | 広帯域差動増幅回路 | |
| JP2624584B2 (ja) | ノイズ減衰回路に使われるアクティブ高域加重値回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP3414454B2 (ja) | アンプのバイアス回路 | |
| JP2607970B2 (ja) | オフセットキャンセル回路 | |
| JP3309878B2 (ja) | アンプ | |
| JP2607678B2 (ja) | 差動増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3131074B2 (ja) | 帰還増幅回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2626196B2 (ja) | 差動増幅回路 | |
| JPH07274039A (ja) | 画像信号補正器及び信号変換器 | |
| JP3439409B2 (ja) | カレントミラー回路 | |
| JP3150002B2 (ja) | 出力回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JP2797322B2 (ja) | 増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040601 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |