JP2013211382A - プリント基板及びその製造方法 - Google Patents

プリント基板及びその製造方法 Download PDF

Info

Publication number
JP2013211382A
JP2013211382A JP2012079974A JP2012079974A JP2013211382A JP 2013211382 A JP2013211382 A JP 2013211382A JP 2012079974 A JP2012079974 A JP 2012079974A JP 2012079974 A JP2012079974 A JP 2012079974A JP 2013211382 A JP2013211382 A JP 2013211382A
Authority
JP
Japan
Prior art keywords
solder resist
printed circuit
circuit board
mounting substrate
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012079974A
Other languages
English (en)
Inventor
Narikazu Takei
成和 竹居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012079974A priority Critical patent/JP2013211382A/ja
Priority to US13/726,106 priority patent/US20130256016A1/en
Priority to CN201210592954.7A priority patent/CN103369823B/zh
Publication of JP2013211382A publication Critical patent/JP2013211382A/ja
Priority to US14/728,819 priority patent/US20150271928A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26155—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】部品の取り外す際のソルダーレジストの剥離を抑制することができるプリント基板及びその製造方法を提供する。
【解決手段】プリント基板には、表面にソルダーレジスト１２を有する実装基板１０と、実装基板１０に搭載された部品３０と、実装基板１０に部品３０を固定するアンダーフィル材２０と、ソルダーレジスト１２とアンダーフィル材２０との間に点在する複数の樹脂材２１と、が設けられている。樹脂材２１のソルダーレジスト１２に対する接着強度が低下し始める温度は、アンダーフィル材２０のソルダーレジスト１２に対する接着強度が低下し始める温度よりも低い。
【選択図】図１

Description

本発明は、プリント基板及びその製造方法に関する。
近年、マザーボード（システムボード）などの大型の実装基板に、多数のピンを有するボールグリッドアレイ（ＢＧＡ：ball grid array）の半導体チップ及びパッケージ等の部品が搭載されることが増えてきた。一般的に、これらの部品は、搭載後にアンダーフィル材を用いて実装基板に固定される。部品に含まれる大規模集積回路（ＬＳＩ：large scale integration）に故障等が生じることがあるが、その場合には当該部品の交換を行えばよい。
しかしながら、部品の交換の際に、部品及びアンダーフィル材が取り外されるだけなく、実装基板の表面に形成されているソルダーレジストが剥ぎ取られてしまうことがある。また、ソルダーレジストの剥離に伴って、実装基板の表面のバンプまでもが外れてしまうことがある。このような場合、実装基板を使用することが困難となってしまう。
特開平８−３２１９９号公報 特開２００４−１８６２８７号公報 特開２００１−７４８８号公報
本発明の目的は、部品の取り外す際のソルダーレジストの剥離を抑制することができるプリント基板及びその製造方法を提供することにある。
プリント基板の一態様には、表面にソルダーレジストを有する実装基板と、前記実装基板に搭載された部品と、前記実装基板に前記部品を固定するアンダーフィル材と、前記ソルダーレジストと前記アンダーフィル材との間に点在する複数の樹脂材と、が設けられている。
プリント基板の製造方法の一態様では、実装基板の表面に形成されたソルダーレジスト上に複数の樹脂材を点在させ、前記実装基板上に部品を搭載し、前記実装基板と前記部品との間の隙間及び前記樹脂材と前記部品との隙間に、前記実装基板に前記部品を固定するアンダーフィル材を設ける。
上記のプリント基板等によれば、ソルダーレジスト上に適切な複数の樹脂材が設けられるため、部品の取り外す際のアンダーフィル材の剥離を容易にし、ソルダーレジストの剥離を抑制することができる。
第１の実施形態に係るプリント基板の構成を示す図である。 部品３０を取り外した状態を示す図である。 参考例を示す図である。 第１の実施形態に係るプリント基板の製造方法を工程順に示す断面図である。 図４Ａに引き続き、プリント基板の製造方法を工程順に示す断面図である。 図４Ｂに引き続き、プリント基板の製造方法を工程順に示す断面図である。 図４Ｃに引き続き、プリント基板の製造方法を工程順に示す断面図である。 パッド１１のレイアウトの例を示す図である。 第２の実施形態に係るプリント基板の構成を示す図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係るプリント基板の構成を示す図である。図１（ａ）は平面図であり、図１（ｂ）は断面図である。
第１の実施形態では、図１に示すように、実装基板１０に部品３０が搭載されている。部品３０は、アンダーフィル材２０により実装基板１０に固定されている。実装基板１０の表面には複数のパッド（電極）１１が配置されており、その周囲にソルダーレジスト１２が形成されている。つまり、実装基板１０の表面の大部分はソルダーレジスト１２により覆われており、ソルダーレジスト１２により覆われていない部分にパッド１１が配置されている。部品３０は、例えばＢＧＡの半導体チップであり、部品３０の実装基板１０と対向する面に、パッド１１と対向するようにして複数のパッド（電極）３１が配置されている。そして、パッド１１とパッド３１とが接続材２３により接続されている。接続材２３は、例えばはんだ材である。更に、ソルダーレジスト１２上に複数の樹脂材２１が点在している。アンダーフィル材２０は、実装基板１０と部品３０との間の隙間を埋めるようにして形成されている。従って、アンダーフィル材２０は、樹脂材２１を覆うようにして実装基板１０上に位置しており、複数の樹脂材２１は、ソルダーレジスト１２とアンダーフィル材２０との間に点在している。また、ソルダーレジスト１２の樹脂材２１により覆われていない領域はアンダーフィル材２０と接している。
ここで、昇温した場合に、樹脂材２１の材料としては、そのソルダーレジスト１２に対する接着強度が低下し始める温度が、アンダーフィル材２０のソルダーレジスト１２に対する接着強度が低下し始める温度よりも低いものが用いられる。
このようにして表面実装型のプリント基板が構成されている。そして、故障等の理由により部品３０を交換する場合には、プリント基板を昇温する。プリント基板の昇温に伴ってアンダーフィル材２０及び樹脂材２１の温度が上昇する。樹脂材２１のソルダーレジスト１２に対する接着強度が低下し始める温度が、アンダーフィル材２０のソルダーレジスト１２に対する接着強度が低下し始める温度よりも低いため、アンダーフィル材２０よりも先に樹脂材２１がソルダーレジスト１２から剥がれやすくなる。そして、更に昇温が継続されると、アンダーフィル材２０のソルダーレジスト１２に対する接着強度が低下し始める。このとき、既に樹脂材２１がソルダーレジスト１２から剥がれやすくなっているため、この部分からアンダーフィル材２０のソルダーレジスト１２からの剥離が広がる。従って、図２に示すように、ソルダーレジスト１２が実装基板１０から剥がれることなく、アンダーフィル材２０が実装基板１０から剥離される。また、ソルダーレジスト１２が実装基板１０から剥がれないため、パッド１１が実装基板１０から外れにくい。図２（ａ）は断面図であり、図２（ｂ）には部品３０を取り外した後の実装基板１０の上面を示してある。図２（ｂ）に示すように、実装基板１０のソルダーレジスト１２の下方には、パッド１１同士を繋ぐ配線１６等の種々の配線が形成されているが、ソルダーレジスト１２の剥離が生じないため、これら配線のソルダーレジスト１２による保護を維持することができる。
一方、図３（ａ）に示す参考例のように、樹脂材２１が設けられていない場合に、部品３０を交換するためにプリント基板を昇温したとしても、アンダーフィル材２０のソルダーレジスト１２に対する接着強度が十分に低下していなければ、図３（ｂ）及び（ｃ）に示すように、ソルダーレジスト１２の剥離が生じることがある。また、ソルダーレジスト１２の剥離に伴ってパッド１１の離脱が生じることもある。ソルダーレジスト１２の剥離が生じた場合、その下に配線１６等の配線が存在すれば、それが露出することになる。配線の露出は、新しい部品を実装した後での短絡の原因となりかねない。
なお、第１の実施形態では、アンダーフィル材２０のソルダーレジスト１２に対する接着強度がこの参考例と同程度に低下していれば、既に樹脂材２１がソルダーレジスト１２から剥がれやすくなっているため、このような問題は生じにくい。このように、第１の実施形態によれば、部品３０を取り外す際のソルダーレジスト１２の剥離を著しく抑制することができる。
また、樹脂材２１がソルダーレジスト１２とアンダーフィル材２０との間の全体に広がって形成されている場合には、アンダーフィル材２０による部品３０の固定が不十分になる虞がある。これに対し、第１の実施形態では、ソルダーレジスト１２の樹脂材２１により覆われていない領域にアンダーフィル材２０が接しているため、部品３０は、アンダーフィル材２０により実装基板１０に十分に固定される。
次に、第１の実施形態に係るプリント基板の製造方法について説明する。図４Ａ乃至図４Ｄは、第１の実施形態に係るプリント基板の製造方法を工程順に示す断面図である。
先ず、図４Ａ（ａ）に示すように、配線及びパッド１１が形成された実装基板１０の表面にソルダーレジスト１２を形成する。このとき、ソルダーレジスト１２の上面はパッド１１の上面よりも高く位置させる。その差は、例えば２０μｍ程度である。次いで、図４Ａ（ｂ）に示すように、パッド１１に整合する開口部１４を有するマスク１３をソルダーレジスト１２上に設ける。マスク１３としては、例えばメタルマスクを用いる。マスク１３の厚さは、パッド１１上に形成しようとするはんだペーストの量に応じて決定する。その後、図４Ａ（ｃ）に示すように、マスク１３を用いた印刷法によりパッド１１上にはんだペースト１５を設ける。そして、マスク１３を取り外す。
また、図４Ｂ（ｄ）に示すように、所定の深さの収納部４５を備えた容器４１に液状の樹脂材２１を準備する。また、複数のピン４３がピン支持部４４に支持された治具４２を準備する。複数のピン４３は、例えば、ソルダーレジスト１２上に配置しようとする複数の樹脂材２１のパターンと同一のパターンで配列している。また、治具４２は、例えばステンレス製である。次いで、図４Ｂ（ｅ）に示すように、各ピン４３を樹脂材２１内に浸漬させ、各ピン４３の先端を収納部４５の底面に当接させる。その後、図４Ｂ（ｆ）に示すように、治具４２を引き上げる。各ピン４３の先端には、樹脂材２１がほぼ一定の量で付着する。
次いで、図４Ｃ（ｇ）に示すように、各ピン４３の先端に樹脂材２１が付着した治具４２を実装基板１０の上方に移動させる。そして、図４Ｃ（ｈ）に示すように、治具４２を降下させて樹脂材２１をソルダーレジスト１２に接触させる。このとき、ピン４３の先端をソルダーレジスト１２に接触させてもよい。その後、図４Ｃ（ｉ）に示すように、治具４２を引き上げる。この結果、各ピン４３の先端に付着していた樹脂材２１がソルダーレジスト１２上に残存する。つまり、ソルダーレジスト１２上に樹脂材２１が転写される。各ピン４３の先端に付着していた樹脂材２１の量がほぼ一定であるため、ソルダーレジスト１２上の各箇所に残る樹脂材２１の量もほぼ一定となる。なお、例えば、樹脂材２１をはんだペースト１５から離間して配置し、樹脂材２１の頂部の位置は、はんだペースト１５の頂部の位置よりも実装基板１０側にする。樹脂材２１がはんだペースト１５から離間せずに、はんだペースト１５と接している場合、その後に良好な接続材２３が得られなくなることがある。また、アンダーフィル材２０とソルダーレジスト１２との接触面積が十分とならなくなることもある。また、樹脂材２１の頂部の位置がはんだペースト１５の頂部の位置よりも実装基板１０から離間している場合、つまり、樹脂材２１が高すぎる場合、その後に樹脂材２１が流動してはんだペースト１５に付着する可能性が高くなる。この場合も、その後に良好な接続材２３が得られなくなることがあり、アンダーフィル材２０とソルダーレジスト１２との接触面積が十分とならなくなることもある。
続いて、図４Ｄ（ｊ）に示すように、パッド３１上にはんだボール３２が設けられた部品３０を、はんだボール３２がはんだペースト１５に接するように、実装基板１０上に載置する。次いで、加熱によりはんだペースト１５及びはんだボール３２を溶融させ、その後の冷却により溶融したはんだペースト１５及びはんだボール３２を凝固させる。この結果、図４Ｄ（ｋ）に示すように、はんだペースト１５及びはんだボール３２から接続材２３が形成され、部品３０が実装基板１０に搭載される。この加熱の温度及び時間は、はんだペースト１５及びはんだボール３２の材料の融点等を考慮して決定すればよい。例えば、１５０℃以上の温度に３分間〜４分間程度保持する。また、この加熱の結果、樹脂材２１がその材料に応じて半硬化状態又は全硬化状態となる。続いて、図４Ｄ（ｌ）に示すように、部品３０と実装基板１０との間の隙間にアンダーフィル材２０を流入させ、これを加熱により硬化させる。この加熱の温度及び時間は、アンダーフィル材２０の材料の硬化温度、並びに接続材２３の材料の融点等を考慮して決定すればよい。例えば、１２５℃〜１５０℃の温度に１５分間〜２０分間程度保持する。アンダーフィル材２０の流入は、例えばアンダーフィル材２０の材料の塗布により行う。
このようにして、第１の実施形態に係るプリント基板を製造することができる。
なお、容器４１の収納部４５の深さは特に限定されないが、ソルダーレジスト１２上に付着させる樹脂材２１の量に応じて決定することが好ましい。樹脂材２１の粘度にもよるが、例えば、ソルダーレジスト１２上に付着させる樹脂材２１の高さの２倍程度とする。
また、アンダーフィル材２０の材料及び樹脂材２１の材料は特に限定されない。例えば、アンダーフィル材２０の材料がエポキシ系樹脂の場合、樹脂材２１の材料としては、当該アンダーフィル材２０よりも軟化点（軟化温度）が低いエポキシ系樹脂又はアクリル系樹脂を用いることが好ましい。
また、複数のピン４３の長さ及び太さが、樹脂材２１を付着させようとするアンダーフィル材２０上の位置とその周囲のはんだペースト１５との距離等に応じて相違していてもよい。例えば、はんだペースト１５が疎な領域に設けられる樹脂材２１は比較的大きくてもよく、その大きさに応じてピン４３が太くなっていてもよい。逆に、はんだペースト１５が密な領域に設けられる樹脂材２１は比較的小さいことが好ましく、その大きさに応じてピン４３が細くなっていてもよい。
更に、パッド１１のレイアウトは特に限定されることはなく、図５（ａ）に示すように、比較的規則的に配置されていてもよく、図５（ｂ）に示すように、比較的変則的に配置されていてもよい。そして、樹脂材２１の形成に際しては、これらのパッド１１のレイアウトに応じてピン４３がレイアウトされた治具４２を用いれば、容易に樹脂材２１を所望の位置に配置することが可能である。なお、樹脂材２１の形成は、上述のような治具を用いた転写に限らず、スクリーン印刷、インクジェット方式の印刷により行うことも可能であるが、治具を用いた転写が精度、コスト等の点で好ましい。
（第２の実施形態）
次に、第２の実施形態について説明する。図６は、第２の実施形態に係るプリント基板の構成を示す図である。
第１の実施形態は、部品３０と実装基板１０との間の隙間の全体にアンダーフィル材２０が設けられているのに対し、第２の実施形態では、アンダーフィル材２０が、平面形状が矩形の部品３０の４隅近傍のみに設けられている。他の構成は第１の実施形態と同様である。例えば、第１の実施形態は全浸透塗布方式とよばれ、第２の実施形態はコーナーボンド方式とよばれることがある。
このように、第２の実施形態では、アンダーフィル材２０が設けられている位置が相違していることを除き、第１の実施形態と同様の構成を有している。そして、第２の実施形態においても、第１の実施形態と同様に、部品３０が取り外される際のソルダーレジスト１２の剥離を抑制することができる。
なお、第１の実施形態、第２の実施形態のいずれにおいても、樹脂材２１がソルダーレジスト１２と接する面の総面積は、ソルダーレジスト１２がアンダーフィル材２０により覆われている面の面積の２０％乃至８０％であることが好ましい。この面積率が２０％未満であると、樹脂材２１を設けたことにより得られる剥離性の向上の効果が不足する場合があり、８０％超であると、ソルダーレジスト１２とアンダーフィル材２０との接触面積が小さく、十分な接着強度を確保することが困難なことがある。また、この面積率は、５０％以上であることがより好ましく、７０％以下であることもより好ましい。
１０：実装基板
１２：ソルダーレジスト
２０：アンダーフィル材
２１：樹脂材
２３：接続材
３０：部品

Claims (11)

  1. 表面にソルダーレジストを有する実装基板と、
    前記実装基板に搭載された部品と、
    前記実装基板に前記部品を固定するアンダーフィル材と、
    前記ソルダーレジストと前記アンダーフィル材との間に点在する複数の樹脂材と、
    を有することを特徴とするプリント基板。
  2. 前記樹脂材の軟化点は前記アンダーフィル材の軟化点よりも低いことを特徴とする請求項１に記載のプリント基板。
  3. 前記樹脂材の軟化点は前記部品の動作温度よりも高いことを特徴とする請求項１又は２に記載のプリント基板。
  4. 前記複数の樹脂材が前記ソルダーレジストと接する面の総面積は、前記ソルダーレジストが前記アンダーフィル材により覆われている面の面積の２０％乃至８０％であることを特徴とする請求項１乃至３のいずれか１項に記載のプリント基板。
  5. 実装基板の表面に形成されたソルダーレジスト上に複数の樹脂材を点在させる工程と、
    前記実装基板上に部品を搭載する工程と、
    前記実装基板と前記部品との間の隙間及び前記樹脂材と前記部品との隙間に、前記実装基板に前記部品を固定するアンダーフィル材を設ける工程と、
    を有することを特徴とするプリント基板の製造方法。
  6. 前記樹脂材の軟化点は前記アンダーフィル材の軟化点よりも低いことを特徴とする請求項５に記載のプリント基板の製造方法。
  7. 前記樹脂材の軟化点は前記部品の動作温度よりも高いことを特徴とする請求項５又は６に記載のプリント基板の製造方法。
  8. 前記複数の樹脂材が前記ソルダーレジストと接する面の総面積を、前記ソルダーレジストが前記アンダーフィル材により覆われる面の面積の２０％乃至８０％とすることを特徴とする請求項５乃至７のいずれか１項に記載のプリント基板の製造方法。
  9. 前記複数の樹脂材を点在させる工程は、
    治具に設けられた複数のピンの先端に樹脂材を付着させる工程と、
    前記樹脂材を前記ソルダーレジストに接触させる工程と、
    前記治具を引き上げて前記ソルダーレジスト上に前記樹脂材を残存させる工程と、
    を有することを特徴とする請求項５乃至８のいずれか１項に記載のプリント基板の製造方法。
  10. 前記複数の樹脂材を点在させる工程において、前記複数の樹脂材の頂部の位置を、前記実装基板の電極上のはんだペーストの頂部の位置よりも前記実装基板側にすることを特徴とする請求項５乃至９のいずれか１項に記載のプリント基板の製造方法。
  11. 前記複数の樹脂材を点在させる工程において、前記複数の樹脂材を、前記実装基板の電極上のはんだペーストから離間して配置することを特徴とする請求項５乃至１０のいずれか１項に記載のプリント基板の製造方法。
JP2012079974A 2012-03-30 2012-03-30 プリント基板及びその製造方法 Pending JP2013211382A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012079974A JP2013211382A (ja) 2012-03-30 2012-03-30 プリント基板及びその製造方法
US13/726,106 US20130256016A1 (en) 2012-03-30 2012-12-22 Printed circuit board and manufacturing method thereof
CN201210592954.7A CN103369823B (zh) 2012-03-30 2012-12-31 印刷电路板及其制造方法
US14/728,819 US20150271928A1 (en) 2012-03-30 2015-06-02 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012079974A JP2013211382A (ja) 2012-03-30 2012-03-30 プリント基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013211382A true JP2013211382A (ja) 2013-10-10

Family

ID=49233361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012079974A Pending JP2013211382A (ja) 2012-03-30 2012-03-30 プリント基板及びその製造方法

Country Status (3)

Country Link
US (2) US20130256016A1 (ja)
JP (1) JP2013211382A (ja)
CN (1) CN103369823B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180943B (zh) * 2010-11-04 2016-04-13 阿尔卑斯电气株式会社 电子部件模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08257484A (ja) * 1995-03-27 1996-10-08 Taiyo Yuden Co Ltd ピン転写方法
JPH10144733A (ja) * 1996-11-15 1998-05-29 Nec Corp 半導体装置及びその製造方法
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体
JP2010186770A (ja) * 2009-02-10 2010-08-26 Denso Corp センサ装置
JP2011071436A (ja) * 2009-09-28 2011-04-07 Fuji Electric Systems Co Ltd 半導体装置の製造方法および半導体装置
JP2011211002A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd プリント配線板ユニット、電子機器およびプリント配線板ユニットの作製方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
US6316528B1 (en) * 1997-01-17 2001-11-13 Loctite (R&D) Limited Thermosetting resin compositions
US7993984B2 (en) * 2007-07-13 2011-08-09 Panasonic Corporation Electronic device and manufacturing method
KR101089956B1 (ko) * 2009-10-28 2011-12-05 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
US8980694B2 (en) * 2011-09-21 2015-03-17 Powertech Technology, Inc. Fabricating method of MPS-C2 package utilized form a flip-chip carrier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08257484A (ja) * 1995-03-27 1996-10-08 Taiyo Yuden Co Ltd ピン転写方法
JPH10144733A (ja) * 1996-11-15 1998-05-29 Nec Corp 半導体装置及びその製造方法
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体
JP2010186770A (ja) * 2009-02-10 2010-08-26 Denso Corp センサ装置
JP2011071436A (ja) * 2009-09-28 2011-04-07 Fuji Electric Systems Co Ltd 半導体装置の製造方法および半導体装置
JP2011211002A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd プリント配線板ユニット、電子機器およびプリント配線板ユニットの作製方法

Also Published As

Publication number Publication date
CN103369823A (zh) 2013-10-23
CN103369823B (zh) 2016-03-02
US20150271928A1 (en) 2015-09-24
US20130256016A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
KR101679479B1 (ko) 패키지 온 패키지 구조체에서의 휨 제어
US10008480B2 (en) Package-on-package structure with through molding via
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US7694869B2 (en) Universal mold for injection molding of solder
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US9048332B2 (en) Semiconductor device manufacturing method and semiconductor mounting substrate
US11742310B2 (en) Method of manufacturing semiconductor device
JPWO2014024338A1 (ja) 部品実装基板の製造方法及び製造システム
JP2012079876A (ja) 電子装置の製造方法及び電子装置
JP6444269B2 (ja) 電子部品装置及びその製造方法
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
JP2010161419A (ja) 半導体装置の製造方法
JP2009004447A (ja) プリント回路板、電子機器、および半導体パッケージ
JP2016096224A (ja) 電子部品装置及びその製造方法
KR101088824B1 (ko) 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법
JP2009182202A (ja) 半導体装置の製造方法
JP2013211382A (ja) プリント基板及びその製造方法
JP2017130521A (ja) スティフナ付き半導体パッケージ基板、および半導体パッケージと、それらの製造方法
JP5400116B2 (ja) フリップチップキャリア、及びこれを用いた半導体実装方法
TWI843675B (zh) 電子封裝件及其電子結構
TWI839093B (zh) 電子結構之製法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2013062274A (ja) 電子部品の実装構造およびその実装方法
KR20110035176A (ko) 파인 피치 구조를 갖는 인쇄회로기판 및 이의 제조 방법
JP2003297977A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160705