JP2016096224A - 電子部品装置及びその製造方法 - Google Patents

電子部品装置及びその製造方法 Download PDF

Info

Publication number
JP2016096224A
JP2016096224A JP2014230941A JP2014230941A JP2016096224A JP 2016096224 A JP2016096224 A JP 2016096224A JP 2014230941 A JP2014230941 A JP 2014230941A JP 2014230941 A JP2014230941 A JP 2014230941A JP 2016096224 A JP2016096224 A JP 2016096224A
Authority
JP
Japan
Prior art keywords
wiring
component
layer
insulating layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014230941A
Other languages
English (en)
Inventor
東夫 反町
Haruo Tanmachi
東夫 反町
鉄也 小山
Tetsuya Koyama
鉄也 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014230941A priority Critical patent/JP2016096224A/ja
Priority to US14/938,091 priority patent/US20160143139A1/en
Publication of JP2016096224A publication Critical patent/JP2016096224A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】２つの電子部品を配線部品を介して信頼性よく接続できる構造の電子部品装置を提供する。
【解決手段】配線部品搭載領域Ａが画定された第１絶縁層３１と、配線部品搭載領域Ａを除いて第１絶縁層３１の上に形成された配線層Ｐと、第１絶縁層３１の上に形成され、配線部品搭載領域Ａの上に開口部３２ａを備え、かつ、配線層Ｐの上に接続ホールＨを備えた第２絶縁層３２と、第２絶縁層３２の開口部３２ａ内の配線部品搭載領域Ａに搭載され、一方の接続部Ｃと他方の接続部Ｃとを備えた配線部品４０とを有する配線基板１と、配線部品４０の一方の接続部Ｃに接続されると共に、配線基板１の一方の接続ホールＨ内の配線層Ｐに接続された第１電子部品６０と、配線部品４０の他方の接続部Ｃに接続されると共に、配線基板１の他方の接続ホールＨ内の配線層Ｐに接続された第２電子部品７０とを含む。
【選択図】図１１

Description

本発明は、電子部品装置及びその製造方法に関する。
従来、電子機器に使用される電子部品装置は、配線基板の上に電子部品が搭載されている。配線基板上に２つの電子部品を横方向に並べて搭載する電子部品装置では、２つの電子部品が微細配線を介して接続される。
２つの電子部品を接続する方法としては、微細配線を内蔵する配線部品を配線基板に配置する方法、又は配線基板に微細配線を作り込む方法などがある。
特開２００１−２９８２３５号公報 特開２００６−２６１３１１号公報 特開２０１４−９９５９１号公報
後述する予備的事項の欄で説明するように、２つの半導体チップを配線部品を介して接続する配線基板では、配線基板とその上に配置された配線部品とに半導体チップの接続端子を接続する必要がある。
このため、配線基板に接続される半導体チップの接続端子は配線部品の厚み以上の高い高さが必要になる。よって、特に半導体チップの接続端子が狭ピッチ化されると、接続端子の形成が困難になると共に、配線基板との接続の信頼性が得られなくなる。
２つの電子部品を配線部品を介して信頼性よく接続できる構造の電子部品装置及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、配線部品搭載領域が画定された第１絶縁層と、前記配線部品搭載領域を除いて前記第１絶縁層の上に形成された配線層と、前記第１絶縁層の上に形成され、前記配線部品搭載領域の上に開口部を備え、かつ、前記配線層の上に接続ホールを備えた第２絶縁層と、前記第２絶縁層の開口部内の前記配線部品搭載領域に搭載され、一方の接続部と他方の接続部とを備えた配線部品とを含む配線基板と、前記配線部品の一方の接続部に接続されると共に、前記配線基板の一方の接続ホール内の前記配線層に接続された第１電子部品と、前記配線部品の他方の接続部に接続されると共に、前記配線基板の他方の接続ホール内の前記配線層に接続された第２電子部品とを有する電子部品装置が提供される。
また、その開示の他の観点によれば、配線部品搭載領域が画定された第１絶縁層の上に、前記配線部品搭載領域を除いて配線層を形成する工程と、前記第１絶縁層の上に、前記配線部品搭載領域の上に開口部を備え、かつ、前記配線層の上に接続ホールを備えた第２絶縁層を形成する工程と、前記第２絶縁層の開口部内の前記配線部品搭載領域に、一方の接続部と他方の接続部とを備えた配線部品を搭載する工程とを含む方法により配線基板を得る工程と、前記配線部品の一方の接続部及び前記配線基板の一方の接続ホール内の前記配線層に第１電子部品を接続する工程と、前記配線部品の他方の接続部及び前記配線基板の他方の接続ホール内の前記配線層に第２電子部品を接続する工程とを有する電子部品装置の製造方法が提供される。
以下の開示によれば、電子部品装置の配線基板では、第１絶縁層の配線部品搭載領域には、配線層が形成されておらず、第１絶縁層の配線部品搭載領域の上に第２絶縁層の開口部が配置されている。
そして、第２絶縁層の開口部内に露出する第１絶縁層の配線部品搭載領域に配線部品が搭載される。これにより、配線部品の上面の高さ位置は、配線層及び第２絶縁層の厚み分だけ低い位置に配置される。
従って、配線層の上面の高さ位置と、配線部品の上面の高さ位置との間の高さの差を小さくすることができるため、配線層に接続される電子部品の接続端子の高さを低くすることができる。
よって、電子部品内の高さの異なる接続端子を、配線基板の配線層及び配線部品に信頼性よく接続することができる。
図１は予備的事項に係る電子部品装置を説明するための断面図である。 図２（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その１）である。 図３（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その２）である。 図４（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その３）である。 図５は実施形態の配線基板を示す断面図である。 図６は実施形態の配線基板に搭載される配線部品の一例を示す断面図である。 図７（ａ）及び（ｂ）は配線基板に配線部品を搭載する様子を示す断面図である。 図８は図５の配線基板を平面からみた縮小平面図である。 図９は図５の配線基板に電子部品を搭載して電子部品装置を製造する方法を示す断面図（その１）である。 図１０は図５の配線基板に電子部品を搭載して電子部品装置を製造する方法を示す断面図（その２）である。 図１１は実施形態の電子部品装置を示す断面図である。
以下、実施形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。図１は予備的事項に係る電子部品装置を示す部分断面図である。
図１に示すように、電子部品装置の配線基板１００では、絶縁層２００の上にパッドＰを含む配線層３００が形成されている。また、絶縁層２００の上に、パッドＰ上に開口部４００ａが設けられたソルダレジスト層４００が形成されている。
さらに、ソルダレジスト層４００の上に配線部品５００が接着剤（不図示）によって固定されている。配線部品５００には微細な配線層５２０が内蔵されており、上面に配線層５２０の接続部Ｃが形成されている。
そして、第１半導体チップ６００の第１接続端子Ｔ１がはんだ３２０によって配線部品５００の一方の接続部Ｃに接続されている。また、第１半導体チップ６００の第２接続端子２が配線基板１００の一方のパッドＰにはんだ３２０によって接続されている。
また同様に、第２半導体チップ６２０の第１接続端子Ｔ１がはんだ３３０によって配線部品５００の他方の接続部Ｃに接続されている。また、第２半導体チップ６２０の第２接続端子Ｔ２が配線基板１００の他方のパッドＰにはんだ３３０によって接続されている。
このようにして、第１半導体チップ６００と第２半導体チップ６２０とが配線部品５００の微細な配線層５２０を介して相互接続されている。
ここで、配線部品５００はソルダレジスト層４００の上に配置されるため、配線部品５００の厚みの全体が段差となる。
このため、第１半導体チップ６００の第２接続端子Ｔ２を配線基板１００のパッドＰに接続するには、第２接続端子Ｔ２の高さを配線部品５００の段差以上の高さに設定する必要がある。
一方、第１半導体チップ６００の第１接続端子Ｔ１を配線部品５００の接続部Ｃに接続するには、配線部品５００の段差を考慮する必要はない。このため、第１半導体チップ６００の第１接続端子Ｔ１の高さはかなり低く設定される。
このように、第１半導体チップ６００の第２接続端子Ｔ２の高さは、配線部品５００の厚みの影響により、第１接続端子Ｔ１の高さよりもかなり高く設定される。
例えば、配線部品５００の厚み：５０μｍ、配線部品５００の下の接着剤（不図示）の厚み：１０μｍ、配線基板１００のパッドＰの厚み：１５μｍ、ソルダレジスト層４００のパッドＰ上からの厚み：２０μｍに設定される。
この場合は、配線基板１００のパッドＰの上面から配線部品５００の接続部Ｃの上面のまでの高さは、８０μｍと高くなる。
第１半導体チップ６００の第２接続端子Ｔ２は、上記した高さに対応するように高さを高く設定する必要がある。配線部品５００及びソルダレジスト層４００の厚みが厚くなると、それらの高さ位置の差はさらに大きくなる。
近年では、半導体チップの高性能化により、接続端子のピッチが狭小化されている。特に半導体チップの接続端子が狭ピッチ化されると、高さが７５μｍ以上の高い接続端子を形成することは困難になる。
また、半導体チップ内で接続端子の高さの差が大きくなると、半導体チップと、配線線基板及び配線部品との接続の信頼性が得られなくなる。
以上のことから、半導体チップの接続端子の高さを低くして接続の信頼性を確保できる構造の配線基板が求められる。
以下に説明する実施形態では、前述した課題を解消することができる。
（実施形態）
図２〜図１０は実施形態の配線基板及び電子部品装置を説明するための図である。以下、配線基板及び電子部品装置の製造方法を説明しながら、配線基板及び電子部品装置の構造について説明する。
第１実施形態の配線基板の製造方法では、まず、図２（ａ）に示すような構造のコア基板１０を用意する。コア基板１０は、ガラスエポキシ樹脂などから形成される絶縁基板１２を備えている。絶縁基板１２には厚み方向に貫通するスルーホールＴＨが形成されており、スルーホールＴＨ内に貫通導体ＴＣが充填されている。
また、コア基板１０の両面側には第１配線層２１がそれぞれ形成されている。両面側の第１配線層２１は貫通電極ＴＣを介して相互接続されている。
あるいは、スルーホールＴＨの側壁にスルーホールめっき層が形成され、スルーホールＴＨの残りの孔に樹脂体が充填されていてもよい。
コア基板１０のスルーホールＴＨはドリルなどによって形成される。また、コア基板１０の第１配線層２１及び貫通電極ＴＣは、めっき法及びフォトリソグラフィなどを使用して形成される。
次いで、図２（ｂ）に示すように、コア基板１０の両面側に未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより絶縁層３１をそれぞれ形成する。絶縁層３１はエポキシ樹脂又はポリイミド樹脂などから形成される。第１絶縁層の一例が絶縁層３１である。
絶縁層３１の上面には、後に配線部品を搭載するための配線部品搭載領域Ａが画定されている。
続いて、図３（ａ）に示すように、配線部品搭載領域Ａを除いてコア基板１０の両面側の絶縁層３１をレーザで加工することにより、第１配線層２１に到達するビアホールＶＨをそれぞれ形成する。
さらに、図３（ｂ）に示すように、コア基板１０の両面側の絶縁層３１の上に、ビアホールＶＨ内のビア導体を介して第１配線層２１に接続される第２配線層２２をそれぞれ形成する。第２配線層２２は、絶縁層３１の配線部品搭載領域Ａを除く領域に形成される。
図３（ｂ）では、第２配線層２２のパッドＰの部分が示されている。
第２配線層２２は、島状のパッドであってもよいし、あるいは引き出し配線の一端にパッドが繋がって配置されていてもよい。
第２配線層２２は、セミアディティブ法によって形成される。詳しく説明すると、まず、絶縁層３１の上及びビアホールＶＨの内面に無電解めっき又はスパッタ法により銅などからなるシード層（不図示）を形成する。
次いで、第２配線層２２が配置される領域に開口部が設けられためっきレジスト層（不図示）を形成する。さらに、シード層をめっき給電経路に利用する電解めっきにより、めっきレジスト層の開口部に銅などからなる金属めっき層（不図示）を形成する。
さらに、めっきレジスト層を除去した後に、金属めっき層をマスクにしてシード層をウェットエッチングにより除去する。
以上により、シード層及び金属めっき層により第２配線層２２が形成される。
次いで、図４（ａ）に示すように、コア基板１０の上面側のパッドＰ及び絶縁層３１の上に感光性のソルダレジスト材３２ａを形成する。ソルダレジスト材３２ａの形成は、液状のソルダレジスト材を塗布してもよいし、あるいはフィルム状のソルダレジスト材をラミネートしてもよい。
次いで、図４（ｂ）に示すように、ソルダレジスト材３２ａに対して、フォトリソグラフィに基づいて露光及び現像を行うことにより、ソルレジスト層３２を形成する。ソルダレジスト層３２は、配線部品搭載領域Ａの上に一括した開口部３２ａを備え、パッドＰの上に接続ホールＨを備えて形成される。
第２絶縁層の一例がソルダレジスト層３２である。第２絶縁層は最上の保護用の絶縁層として形成され、ソルダレジスト層３２以外にも各種の絶縁材料を使用することができる。
また、コア基板１０の下面側の絶縁層３１の上に、第２配線層２２の接続部上に開口部３３ａが設けられたソルダレジスト層３３を形成する。
このようにして、絶縁層３１の配線部品搭載領域Ａには、第２配線層２２（パッドＰ）及びソルダレジスト層３２が形成されないようにし、配線部品搭載領域Ａの全体にわたって絶縁層３１が露出する空きスペースとする。
以上により、最上のソルダレジスト層３２の開口部３２ａ内の配線部品搭載領域Ａに絶縁層３１が露出した構造のベース配線基板１ａを得る。図４（ｂ）のベース配線基板１ａの例では、絶縁基板１２の両面側に２層の多層配線層（第１、第２配線層２１，２２）を形成したが、多層配線層の積層数は任意に設定することができる。
次いで、図５に示すように、絶縁層３１の配線部品搭載領域Ａに、接着剤１４を介して配線部品４０を搭載して固定する。
配線部品４０は内部に微細な内部配線層４２を備えており、上面に内部配線層４２の接続部Ｃが露出して形成されている。また、配線部品４０は内部にグランド層Ｇが形成されている。特に図示されていないが、配線部品４０の上面にグランド層Ｇの接続部が同様に露出して形成されている。
例えば、配線部品４０の内部配線層４２のライン（幅）：スペース（間隔）は２μｍ：２μｍである。これに対して、ベース配線基板１ａの第２配線層２２のライン（幅）：スペース（間隔）は１０μｍ：１０μｍである。
このように、配線部品４０の内部配線層４２は、狭ピッチの接続端子を備えた半導体チップ同士を接続するため、ベース配線基板１ａの第２配線層２２よりもピッチが狭く設定される。
図６には、配線部品４０の好適な具体例が示されている。図６に示すように、配線部品４０として、シリコンを基板として使用するシリコン配線部品４０ａがある。シリコン配線部品４０ａでは、シリコン基板４５の上に、第１絶縁層４６、グランド層Ｇ、第２絶縁層４６ａ、内部配線層４８、及び第３絶縁層４６ｂが順に積層されている。
第３絶縁層４６ｂには内部配線層４８に到達する第１ビアホールＶＨ１が形成されている。また、第３絶縁層４６ｂ及び第２絶縁層４６ａにはグランド層Ｇに到達する第２ビアホールＶＨ２が形成されている。
そして、第１ビアホールＶＨ１内のビア導体を介して内部配線層４８に接続される接続パッドＰ１が第３絶縁層４６ｂの上に形成されている。また、第２ビアホールＶＨ２内のビア導体を介してグランド層Ｇに接続される接続パッドＰ２が第３絶縁層４６ｂの上に形成されている。
さらに、第３絶縁層４６ｂの上に、接続パッドＰ１，Ｐ２の上に開口部４９ａがそれぞれ配置された保護絶縁層４９が形成されている。
シリコン配線部品４０ａの一端側の接続パッドＰ１，Ｐ２に第１半導体チップの接続端子が接続される。また、シリコン配線部品４０ａの他端側の接続パッドＰ１，Ｐ２に第２半導体チップの接続端子が接続される。
このようにして、第１半導体チップと第２半導体チップとがシリコン配線部品４０ａを介して相互接続される。
シリコン配線部品４０ａの他に、セラミックスやポリイミドフィルムなどを基板として使用する各種の配線部品を使用することができる。
次に、前述した図５の配線部品４０の搭載方法について、図７（ａ）及び（ｂ）の部分拡大図を参照してさらに説明する。図７（ａ）に示すように、まず、絶縁層３１の配線部品搭載領域Ａに接着剤１４を塗布する。接着剤１４としては、エポキシ樹脂系の接着剤が使用される。接着剤１４の塗布時の厚みは、例えば２０μｍ〜３０μｍ程度である。
そして、同じく図７（ａ）に示すように、搭載ツール５０に配線部品４０の上面側を固定する。配線部品４０を搭載する際には、配線基板１のパッドＰの上面の位置を基準として、パッドＰの上面から所要の高さ位置に配線部品４０の上面が配置されるようにする。
図７（ａ）に図７（ｂ）を加えて参照すると、レーザ高さ測定装置によって配線基板１のパッドＰの上面の高さを測定し、パッドＰに対する配線部品４０の接続部Ｃの高さ位置を調整する。
配線部品４０の高さ位置の調整は、搭載ツール５０に固定された配線部品４０を接着剤１４に当接させ、下側に押し込んだり、上側に持ち上げたりして行なわれる。
半導体チップの接続端子は、段差の異なる配線基板１のパッドＰと配線部品４０の接続部Ｃとに同時に接続される。配線基板１のパッドＰ、配線部品４０、接着剤１４、及びソルダレジスト層３２などの各厚みは、製造公差によって基板内又は基板間でばらつきが生じている。
このため、配線基板１のパッドＰの高さ位置に対して配線部品４０の接続部Ｃの高さ位置が極力ばらつかないように配線部品４０の高さ位置が調整される。これにより、後に半導体チップの接続端子を配線基板１のパッドＰ及び配線部品４０の接続部Ｃに接続する際に、接続がオープンになることなく信頼性よく接続することができる。
さらに、配線部品４０の高さ位置を調整した後に、配線部品４０から搭載ツール５０を取り外す。その後に、加熱処理することにより、接着剤１４を硬化させる。
以上により、図５に示すように、実施形態の配線基板１が得られる。配線基板１は、ベース配線基板１ａの配線部品搭載領域Ａに配線部品４０が搭載されて構築される。
図５に示すように、実施形態の配線基板１では、前述した図２（ａ）で説明したコア基板１０の両面側に、第１配線層２１の上にビアボールＶＨを備えた絶縁層３１がそれぞれ形成されている。
両面側の絶縁層３１の上には、ビアホールＶＨ内のビア導体を介して第１配線層２１に接続される第２配線層２２がそれぞれ形成されている。コア基板１０の上面側の第２配線層２２は、絶縁層３１の配線部品搭載領域Ａを除く領域に形成されている。コア基板１０の上面側の第２配線層２２では、パッドＰの部分が図示されている。
また、コア基板１０の下面側の絶縁層３１の上に、第２配線層２２の接続部上に開口部３３ａが設けられたソルダレジスト層３３が形成されている。
図８は図５の配線基板１を平面からみた縮小平面図である。図８のＩ−Ｉに沿った断面が図５の断面図に相当する。
図５に図８の縮小平面図を加えて参照すると、コア基板１０の上面側の絶縁層３１の上にソルダレジスト層３２が形成されている。ソルダレジスト層３２は、最上の保護用の絶縁層の一例である。ソルダレジスト層３２は、絶縁層３１の配線部品搭載領域Ａに一括した開口部３２ａを備え、パッドＰの上に接続ホールＨを備えて形成されている。
図８の縮小平面図に示すように、配線部品搭載領域Ａを介して対向する領域に複数の接続ホールＨが２列に並んでそれぞれ配置されている。各接続ホールＨの下にパッドＰがそれぞれ配置されている。
このように、絶縁層３１の配線部品搭載領域Ａには、第２配線層２２（パッドＰ）及びソルダレジスト層３２が形成されておらず、ソルダレジスト層３２の開口部３２内の全体に絶縁層３１が露出している。
そして、ソルダレジスト層３２の開口部３２内の絶縁層３１の上に接着剤１４によって配線部品４０が固定されて搭載されている。
これにより、配線部品４０の上面の高さ位置は、パッドＰ及びソルダレジスト層３２の厚み分だけ予備的事項の構造よりも低い位置に配置される。
従って、配線基板１のパッドＰの上面の高さ位置と、配線部品４０の上面の高さ位置との間の高さの差を小さくすることができる。その結果、配線基板１のパッドＰに接続される半導体チップの接続端子の高さを予備的事項の構造よりも低くすることができる。
しかも、配線基板１のパッドＰの高さ位置を基準にして配線部品４０の高さ位置が調整されるため、配線基板１のパッドＰの上面から配線部品４０の上面までの高さを一定に制御することができる。
よって、半導体チップ内の高さの異なる接続端子を、配線基板１のパッドＰ及び配線部品４０に信頼性よく接続することができる。
配線部品４０の厚みはパッドＰの厚みよりも厚いため、ソルダレジスト層３２の開口部３２ａ内に搭載されるとしても、配線部品４０の上面の高さ位置はパッドＰの上面の高さ位置よりも高い位置に配置される。
図８の縮小平面図に示すように、配線部品４０は四角形状を有し、内部配線層４２は一端側から他端側に延在して形成され、複数の内部配線層４２が縦方向に並んで配置されている。そして、各内部配線層４２の両端部に接続される接続部Ｃがそれぞれ露出して形成されている。
次に、図５及び図８の実施形態の配線基板１を使用して電子部品装置を製造する方法について説明する。図９に示すように、まず、第１半導体チップ６０及び第２半導体チップ７０を用意する。第１、第２半導体チップ６０，７０は、第１接続端子Ｔ１及び第２接続端子Ｔ２をそれぞれ備えている。第１、第２半導体チップ６０，７０の各第１接続端子Ｔ１は配線部品４０の接続部Ｃに接続されるため、高さが低く設定されている。
一方、第１、第２半導体チップ６０，７０の各第２接続端子Ｔ２は配線基板１のパッドＰに接続されるため、高さが高く設定されている。
第１、第２半導体チップ６０，７０の各第１接続端子Ｔ１及び第２接続端子Ｔ２は、銅柱６０ａとその先端に設けられたはんだ６０ｂとからそれぞれ形成される。銅柱６０ａ及びはんだ６０ｂは、例えば、めっき法によって形成される。
第１、第２半導体チップ６０，７０の各第１接続端子Ｔ１及び第２接続端子Ｔ２の各直径は５μｍ〜７０μｍ、例えば２０μｍである。また、配線部品４０に接続される第１接続端子Ｔ１の配置ピッチは３０μｍ〜７０μｍ、例えば５０μｍ程度である。図９では、第１、第２半導体チップ６０，７０の各第１接続端子Ｔ１は１つしか描かれていないが、実際には複数で形成されている。
また、配線基板１のパッドＰに接続される第２接続端子Ｔ２の配置ピッチは３０μｍ〜１２０μｍ、例えば８０μｍである。
また、第１、第２接続端子Ｔ１，Ｔ２の先端のはんだ６０ｂの厚みは、２μｍ〜３０μｍ、例えば２５μｍである。
次いで、図１０に示すように、チップマウンタ（不図示）に第１半導体チップ６０を固定する。そして、第１半導体チップ６０を配線基板１及び配線部品４０の一端部の上に配置する。
このとき、図１０に図８の縮小平面図を加えて参照すると、第１半導体チップ６０の第１接続端子Ｔ１のはんだ６０ｂが配線部品４０の一方の接続部Ｃ上に配置され、第２接続端子Ｔ２のはんだ６０ｂが配線基板１の一方のパッドＰ上に配置される。
さらに同様に、チップマウンタ（不図示）に第２半導体チップ７０を固定する。そして、配線部品４０を介して第１半導体チップ６０と対向するように、第２半導体チップ７０を配線基板１及び配線部品４０の他端部の上に配置する。
このとき、図１０に図８の縮小平面図を加えて参照すると、第２半導体チップ７０の第１接続端子Ｔ１のはんだ６０ｂが配線部品４０の他方の接続部Ｃ上に配置され、第２接続端子Ｔ２のはんだ６０ｂが配線基板１の他方のパッドＰ上に配置される。
その後に、リフロー加熱することにより、第１半導体チップ６０の第１接続端子Ｔ１をはんだ６０ｂを介して配線部品４０の一方の接続部Ｃに接続する。また同時に、第１半導体チップ６０の第２接続端子Ｔ２をはんだ６０ｂを介して配線基板１の一方のパッドＰに接続する。
さらに同時に、第２半導体チップ７０の第１接続端子Ｔ１がはんだ６０ｂを介して配線部品４０の他方の接続部Ｃに接続される。また同時に、第２半導体チップ７０の第２接続端子Ｔ２がはんだ６０ｂを介して配線基板１の他方のパッドＰに接続される。
第１、第２半導体チップ６０，７０の第１、第２接続端子Ｔ１，Ｔ２の各はんだ６０ｂとして、錫（Ｓｎ）−銀（Ａｇ）系のはんだを使用する場合は、２４５℃程度の温度でリフロー加熱が行われる。
その後に、図１１に示すように、第１半導体チップ６０と、配線基板１及び配線部品４０との隙間にアンダーフィル樹脂６２を充填する。また同様に、第２半導体チップ７０と、配線基板１及び配線部品４０との隙間にアンダーフィル樹脂７２を充填する。
さらに、コア基板１０の下面側の第２配線層２２の接続部にはんだボールを搭載するなどして外部接続端子ＥＴを形成する。
以上により、実施形態の電子部品装置２が得られる。コア基板１０が多面取り用の大型基板である場合は、各製品領域が得られるように配線基板１が切断される。
図１１に示すように、実施形態の電子部品装置２では、前述した図５の配線基板１に搭載された配線部品４０の一方の接続部Ｃに、第１半導体チップ６０の高さが低い方の第１接続端子Ｔ１がはんだ６０ｂを介して接続されている。
また、前述した図５の配線基板１の一方のパッドＰに、第１半導体チップ６０の高さが高い方の第２接続端子Ｔ２がはんだ６０ｂを介して接続されている。
前述したように、配線部品４０は、ソルダレジスト層３２の開口部３２ａ内の絶縁層３１の上に搭載される。このため、ソルダレジスト層３２の上に配線部品４０を搭載する場合に比べて、第２配線層２２（パッドＰ）及びソルダレジスト層３２の厚み分だけ、配線部品４０の接続部Ｃの上面の高さ位置を低くすることができる。
これより、配線基板１のパッドＰの高さ位置と、配線部品４０の接続部Ｃの高さ位置との間の高さの差を小さくすることができる。
従って、第１半導体チップ６０の高さが高い方の第２接続端子Ｔ２の高さを低くすることができる。
前述した予備的事項と同様に、配線部品４０の厚み：５０μｍ、接着剤１４の厚み：１０μｍ、配線基板１のパッドＰの厚み：１５μｍ、ソルダレジスト層３２のパッドＰ上での厚み：２０μｍとする場合について検討してみる。
本実施形態では、上記した厚みの場合、配線基板１のパッドＰの上面から配線部品４０の接続部Ｃの上面までの高さは、４５μｍ程度と低くなる。
このように、第１半導体チップ６０の高さが高い方の第２接続端子Ｔ２の高さを低くすることができる。このため、半導体チップの接続端子が狭ピッチ化されるとしても、接続端子を容易に形成できるようになる。
また、前述したように、配線部品４０は、配線基板１のパッドＰの上面の高さ位置を基準として、設計スペック内の所定の高さ位置に調整されて搭載される。このため、第１半導体チップ６０の第２接続端子Ｔ２を配線基板１のパッドＰに歩留りよく接続することができ、接続の信頼性を確保することができる。
第１半導体チップ６０の第２接続端子Ｔ２の高さが多少ばらつくとしても、第２接続端子Ｔ２の先端のはんだ６０によってそのばらつきを吸収することができる。
また、配線部品４０を介して第１半導体チップ６０と対向するように第２半導体チップ７０が同様に搭載されている。配線基板１に搭載された配線部品４０の他方の接続部Ｃに、第２半導体チップ７０の高さが低い方の第１接続端子Ｔ１がはんだ６０ｂを介して接続されている。
また、配線基板１の他方のパッドＰに、第２半導体チップ７０の高さが高い方の第２接続端子Ｔ２がはんだ６０ｂを介して接続されている。
第２半導体チップ７０においても、前述した第１半導体チップ６０と同様に、第２接続端子Ｔ２を配線基板１のパッドＰに信頼性よく接続することができる。
このようして、第１半導体チップ６０と第２半導体チップ７０とが配線部品４０の微細な内部配線層４２を介して相互接続されている。
本実施形態の電子部品装置２では、微細な内部配線層４２が内蔵された配線部品４０を第１半導体チップ６０と第２半導体チップ７０との間の領域のみに配置することで、両者を相互接続することができる。
このため、コア基板１０上の全体にわたって微細配線を形成する場合よりも製造コストを削減することができる。また、配線基板１の上に配線部品４０を搭載するため、配線基板に形成したキャビティに配線部品を埋め込む方式よりも製造コストを削減することができる。
さらには、前述したように、配線基板１のパッドＰと配線部品４０との間の段差を低くできるため、第１、第２半導チップ６０，７０と配線基板１及び配線部品４０との接続の信頼性を確保できる。
前述した形態では、電子部品として半導体チップを例示したが、キャパシタ素子、抵抗素子及びインダクタ素子などから選択される各種の電子部品を搭載することができる。
（付記１）
配線部品搭載領域が画定された第１絶縁層と、
前記配線部品搭載領域を除いて前記第１絶縁層の上に形成された配線層と、
前記第１絶縁層の上に形成され、前記第１絶縁層の配線部品搭載領域の上に開口部を備え、前記配線層の上に接続ホールを備えた第２絶縁層と、
前記第２絶縁層の開口部内の前記第１絶縁層の上に接着剤を介して搭載された配線部品と、
前記配線部品の上面側に配置された一方の接続部と他方の接続部と、
前記配線部品の内部に形成され、前記一方の接続部と他方の接続部とに接続された内部配線層と
を有することを特徴とする配線基板。
（付記２）
前記第２絶縁層は、ソルダレジスト層であることを特徴とする付記１に記載の配線基板。
（付記３）
前記配線部品の上面の高さ位置は、前記配線層の上面の高さ位置よりも高いことを特徴とする付記１又は２に記載の配線基板。
（付記４）
前記配線部品は、シリコン配線部品であることを特徴とする付記１乃至３のいずれかに記載の配線基板。
（付記５）
配線部品搭載領域が画定された第１絶縁層の上に、前記配線部品搭載領域を除いて配線層を形成する工程と、
前記第１絶縁層の上に、前記配線部品搭載領域の上に開口部を備えた第２絶縁層を形成する工程と、
前記第２絶縁層の開口部内の前記配線部品搭載領域に配線部品を搭載する工程と
を有することを特徴とする配線基板の製造方法。
（付記６）
前記配線部品を搭載する工程において、
前記配線部品は接着剤を介して前記第１絶縁層の上に搭載され、
前記配線層の上面の高さ位置を基準にして、前記配線部品の上面の高さ位置を所定の高さ位置に調整することを特徴とする付記６に記載の配線基板の製造方法。
（付記７）
前記第２絶縁層は、ソルダレジスト層であることを特徴とする付記６又は７に記載の配線基板の製造方法。
１…配線基板、１ａ…ベース配線基板、２…電子部品装置、１０…コア基板、１２…絶縁基板、１４…接着剤、２１…第１配線層、２２…第２配線層，３１…絶縁層、４６…第１絶縁層，４６ａ…第２絶縁層、４６ｂ…第３絶縁層、３２ａ，３３ａ，４９ａ…開口部、３２，３３…ソルダレジスト層、４０…配線部品、４０ａ…シリコン配線部品、４２，４８…内部配線層、４９…保護絶縁層、５０…搭載ツール、６０…第１半導体チップ、６０ａ…銅柱、６０ｂ…はんだ、６２，７２…アンダーフィル樹脂、７０…第２半導体チップ、Ａ…配線部品搭載領域、ＥＴ…外部接続端子、Ｇ…グランド層、Ｈ…接続ホール、ＴＣ…貫通導体、ＴＨ…スルーホール、ＶＨ，ＶＨ１，ＶＨ２…ビアホール。

Claims (9)

  1. 配線部品搭載領域が画定された第１絶縁層と、
    前記配線部品搭載領域を除いて前記第１絶縁層の上に形成された配線層と、
    前記第１絶縁層の上に形成され、前記配線部品搭載領域の上に開口部を備え、かつ、前記配線層の上に接続ホールを備えた第２絶縁層と、
    前記第２絶縁層の開口部内の前記配線部品搭載領域に搭載され、一方の接続部と他方の接続部とを備えた配線部品と
    を含む配線基板と、
    前記配線部品の一方の接続部に接続されると共に、前記配線基板の一方の接続ホール内の前記配線層に接続された第１電子部品と、
    前記配線部品の他方の接続部に接続されると共に、前記配線基板の他方の接続ホール内の前記配線層に接続された第２電子部品と
    を有することを特徴とする電子部品装置。
  2. 前記配線部品は接着剤を介して前記第１絶縁層の上に搭載され、
    前記配線部品は内部に内部配線層を有し、前記配線部品の上面側に配置された前記一方の接続部と前記他方の接続部とが前記内部配線層に接続されていることを特徴とする請求項１に記載の電子部品装置。
  3. 前記第１電子部品及び前記第２電子部品は、銅柱を含む第１接続端子と、銅柱を含む第２接続端子とをそれぞれ備え、前記第１接続端子の高さは前記第２接続端子の高さよりも低く設定されており、かつ、
    前記第１電子部品及び前記第２電子部品の各第１接続端子が前記配線部品の接続部にそれぞれ接続され、前記第１電子部品及び前記第２電子部品の各第２接続端子が前記配線基板の配線層にそれぞれ接続されることを特徴とする請求項１又は２に記載の電子部品装置。
  4. 前記第２絶縁層は、ソルダレジスト層であることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品装置。
  5. 前記配線部品の上面の高さ位置は、前記配線層の上面の高さ位置よりも高いことを特徴とする請求項付記１乃至４のいずれか一項に記載の電子部品装置。
  6. 前記配線部品は、シリコン配線部品であることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品装置。
  7. 配線部品搭載領域が画定された第１絶縁層の上に、前記配線部品搭載領域を除いて配線層を形成する工程と、
    前記第１絶縁層の上に、前記配線部品搭載領域の上に開口部を備え、かつ、前記配線層の上に接続ホールを備えた第２絶縁層を形成する工程と、
    前記第２絶縁層の開口部内の前記配線部品搭載領域に、一方の接続部と他方の接続部とを備えた配線部品を搭載する工程と
    を含む方法により配線基板を得る工程と、
    前記配線部品の一方の接続部及び前記配線基板の一方の接続ホール内の前記配線層に第１電子部品を接続する工程と、
    前記配線部品の他方の接続部及び前記配線基板の他方の接続ホール内の前記配線層に第２電子部品を接続する工程と
    を有することを特徴とする電子部品装置の製造方法。
  8. 前記配線部品を搭載する工程において、
    前記配線部品は接着剤を介して前記第１絶縁層の上に搭載され、
    前記配線層の上面の高さ位置を基準にして、前記配線部品の上面の高さ位置を所定の高さ位置に調整することを特徴とする請求項７に記載の電子部品装置の製造方法。
  9. 前記第２絶縁層は、ソルダレジスト層であることを特徴とする請求項７又は８に記載の電子部品装置の製造方法。
JP2014230941A 2014-11-13 2014-11-13 電子部品装置及びその製造方法 Pending JP2016096224A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014230941A JP2016096224A (ja) 2014-11-13 2014-11-13 電子部品装置及びその製造方法
US14/938,091 US20160143139A1 (en) 2014-11-13 2015-11-11 Electronic component device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014230941A JP2016096224A (ja) 2014-11-13 2014-11-13 電子部品装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016096224A true JP2016096224A (ja) 2016-05-26

Family

ID=55963030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014230941A Pending JP2016096224A (ja) 2014-11-13 2014-11-13 電子部品装置及びその製造方法

Country Status (2)

Country Link
US (1) US20160143139A1 (ja)
JP (1) JP2016096224A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018514944A (ja) * 2015-03-23 2018-06-07 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ ダイ間相互接続用ブリッジモジュールを有する半導体アセンブリ
EP4138524A1 (en) * 2021-06-30 2023-02-22 Honor Device Co., Ltd. Terminal device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件
CN112687619A (zh) * 2020-12-25 2021-04-20 上海易卜半导体有限公司 形成半导体封装件的方法及半导体封装件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
JP2015050315A (ja) * 2013-08-31 2015-03-16 イビデン株式会社 結合型のプリント配線板及びその製造方法
JP2016066745A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線基板およびこれを備えた半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018514944A (ja) * 2015-03-23 2018-06-07 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ ダイ間相互接続用ブリッジモジュールを有する半導体アセンブリ
EP4138524A1 (en) * 2021-06-30 2023-02-22 Honor Device Co., Ltd. Terminal device
EP4138524A4 (en) * 2021-06-30 2023-10-11 Honor Device Co., Ltd. TERMINAL DEVICE

Also Published As

Publication number Publication date
US20160143139A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
TWI645519B (zh) 元件內埋式封裝載板及其製作方法
TWI415542B (zh) A printed wiring board, and a printed wiring board
US10049972B2 (en) Wiring board, electronic component device, method for manufacturing wiring board, and method for manufacturing electronic component device
US8780572B2 (en) Printed circuit board having electronic component
TWI454199B (zh) 印刷電路板之製造方法
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP6124513B2 (ja) 半導体装置及びその製造方法
KR20150130519A (ko) 배선기판
US20170317017A1 (en) Printed wiring board and method for manufacturing the same
JP6678090B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP6444269B2 (ja) 電子部品装置及びその製造方法
JP6660850B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2016096224A (ja) 電子部品装置及びその製造方法
JP2017050310A (ja) 電子部品装置及びその製造方法
US9281269B2 (en) Integrated circuit package and method of manufacture
US10129980B2 (en) Circuit board and electronic component device
US10586764B2 (en) Semiconductor package with programmable signal routing
JP6423313B2 (ja) 電子部品内蔵基板及びその製造方法と電子装置
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
JP4870501B2 (ja) 電子部品内蔵基板の製造方法
JP2016127134A (ja) 配線基板
JP2016051747A (ja) 配線基板
US11289412B2 (en) Package substrate with partially recessed capacitor
KR20100104932A (ko) 인쇄회로기판의 제조방법
JP2016021482A (ja) 配線基板、配線基板を用いた半導体装置およびこれらの製造方法