JP2011211002A - プリント配線板ユニット、電子機器およびプリント配線板ユニットの作製方法 - Google Patents

プリント配線板ユニット、電子機器およびプリント配線板ユニットの作製方法 Download PDF

Info

Publication number
JP2011211002A
JP2011211002A JP2010078070A JP2010078070A JP2011211002A JP 2011211002 A JP2011211002 A JP 2011211002A JP 2010078070 A JP2010078070 A JP 2010078070A JP 2010078070 A JP2010078070 A JP 2010078070A JP 2011211002 A JP2011211002 A JP 2011211002A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
region
resin layer
reinforcing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010078070A
Other languages
English (en)
Other versions
JP5418367B2 (ja
Inventor
Naoki Nakamura
直樹 中村
Nobuo Taketomi
信雄 武富
Kiyoyuki Hatanaka
清之 畑中
Shigeo Iriguchi
慈男 入口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010078070A priority Critical patent/JP5418367B2/ja
Priority to US13/071,693 priority patent/US20110240355A1/en
Priority to EP11159743A priority patent/EP2373137A1/en
Priority to CN2011100784195A priority patent/CN102209435A/zh
Priority to KR1020110028868A priority patent/KR101199614B1/ko
Publication of JP2011211002A publication Critical patent/JP2011211002A/ja
Application granted granted Critical
Publication of JP5418367B2 publication Critical patent/JP5418367B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】リペア性を確保しつつ電子部品をプリント配線板に実装するとき、プリント配線板への接合の補強を十分に行なう作製方法を提供する。
【解決手段】プリント配線板ユニットは、プリント配線板と、前記プリント配線板の所定位置にはんだ接合により電気的に接続され、かつ、接着層により前記プリント配線板と接合された電子部品と、を有する。前記プリント配線板と前記電子部品との間の接着層の一部の領域が、第１補強用樹脂層３０を前記プリント配線の側に、前記第１補強用樹脂層３０に比べて接着強度が高い第２補強用樹脂層３２を前記電子部品の側に備える多層積層領域３４である。
【選択図】図２

Description

本発明は、電子部品をプリント配線板に実装したプリント配線板ユニット、このプリント配線板ユニットを搭載した電子機器、および電子部品をプリント配線板に実装したプリント配線板ユニットの作製方法に関する。
近年の携帯電話機器やノート型パーソナルコンピュータ等の携帯電子機器は、電子部品とプリント配線板との隙間にアンダーフィルと呼ばれる補強用樹脂を用いて電子部品の接合を補強するものが多い。この補強は、携帯電子機器の落下等により受ける大きな衝撃から電子部品の接合部の破壊を防止するためである。上記補強用樹脂には、例えば接着強度の高いエポキシ樹脂等の熱硬化性樹脂が用いられる。
一方、電子部品あるいは電子部品の接合に不具合がある場合、電子部品のリペア（取替え）を可能とするために、アンダーフィルに用いる補強用樹脂として、熱硬化性接着剤と熱可塑性接着剤をブレンドした樹脂が用いられる場合もある。しかし、補強用樹脂として電子部品をプリント配線基板に確実に接合し、しかも、電子部品を容易にリペアすることのできる補強用樹脂は開発されていない。
このような状況において、基板と、基板上に実装されるフリップチップと、フリップチップが基板に電気的に連結される部分である基板上のチップ連結部分に形成された第１アンダーフィルと、チップ連結部分以外の基板上に形成された第２アンダーフィルと、を備え、第１アンダーフィルは、第２アンダーフィルより高い強度の材質で形成されるフリップチップパッケージが知られている（特許文献１）
特開２００８−２７７８２３号公報
上記接合方法を用いたフリップチップの基板への実装は、この接合方法に用いるフリップチップの接合部分が、チップ連結部分と、チップ連結部分以外の部分とに領域が分けられるために可能となっている。しかし、ＢＧＡ（Ball Grid Array）方式等の半導体パッケージは、はんだバンプが接合面に一様に設けられるため、上記樹脂を用いた接合方法を用いることはできない場合がある。
そこで、本発明は、上記問題点を解決するため、リペア性を確保しつつ電子部品をプリント配線板に実装するとき、プリント配線板への接合の補強を十分に行なうことができるプリント配線板ユニット、電子機器およびプリント配線板ユニットの作製方法を提供することを目的とする。
本発明の一態様は、電子部品をプリント配線板に実装したプリント配線板ユニットであって、
プリント配線板と、
前記プリント配線板の所定位置にはんだ接合により電気的に接続され、かつ、接着層により前記プリント配線板と接合された電子部品と、を有する。
前記プリント配線板と前記電子部品との間の前記接着層の一部の領域が、第１補強用樹脂層を前記プリント配線板の側に、前記第１補強用樹脂層に比べて接着強度が高い第２補強用樹脂層を前記電子部品の側に、備える多層積層領域である。
本発明の別の一態様は、電子部品をプリント配線板に実装したプリント配線板ユニットであって、
プリント配線板と、
前記プリント配線板の所定位置にはんだにより電気的に接続され、かつ、接着剤により前記プリント配線板と接合された電子部品と、を有し、
前記プリント配線板と前記電子部品との間の接着剤で形成される接着層の一部の複数の領域が、第１補強用樹脂層を前記プリント配線板の側に、前記第１補強用樹脂層に比べて接着強度が高い第２補強用樹脂層を前記電子部品の側に、備える多層積層領域であり、
前記電子部品は、半導体チップを搭載した半導体パッケージであり、
前記半導体チップの実装領域に対応する前記接着層上の領域を対応領域というとき、前記対応領域の縁部を避けるように、前記対応領域の内側に前記多層積層領域の１つが設けられ、
さらに、前記対応領域の縁部を避けるように、前記対応領域の外側に、前記多層積層領域の少なくとも１つが設けられる。
本発明の更に別の一態様は、電子部品をプリント配線板に実装したプリント配線板ユニットの作製方法であって、
プリント配線板に熱可塑性樹脂を含む、硬化したあるいは半硬化した第１補強用樹脂層を形成するステップと、
前記第１補強用樹脂層が形成された前記プリント配線板の搭載パッドにソルダーペーストを設けるステップと、
ソルダーペーストが形成された前記プリント配線板の搭載パッドと実装する電子部品のはんだバンプとを接合するステップと、
前記電子部品と前記プリント配線板との隙間および前記第１補強用樹脂層と前記電子部品との間の隙間に、前記熱可塑性樹脂に比べて接着強度が高い第２接着剤を充填して硬化した第２補強用樹脂層を形成することにより、電子部品のプリント配線板への接合を補強するステップと、を有する。
上述の態様のプリント配線板ユニット、電子機器およびプリント配線板ユニットの作製方法では、リペア性を確保しつつ電子部品をプリント配線板に実装するとき、電子部品のプリント配線板への接合の補強を十分に行なうことができる。
本実施形態のプリント配線板ユニットが搭載される携帯電子機器の一例を示す図である。 （ａ），（ｂ）は、第１実施形態である半導体パッケージのプリント配線板への実装を説明する図である。 第１実施形態の半導体パッケージをプリント配線板から取り外す様子を示す図である。 第２実施形態の半導体パッケージのプリント配線板への実装を説明する図である。 第３実施形態の半導体パッケージのプリント配線板への実装を説明する図である。 第４実施形態の半導体パッケージのプリント配線板への実装を説明する図である。 本発明のプリント配線板ユニットの作製方法の一例のフローを示すフローチャートである。 （ａ），（ｂ）は、従来の半導体パッケージのプリント配線板への実装を説明する図である。
以下、本発明のプリント配線板ユニット、電子機器およびプリント配線板ユニットの作製方法について説明する。
（プリント配線板ユニット）
図１は、第１実施形態のプリント配線板ユニット１０を搭載した携帯電子機器２０の内部構成を簡略化して示す図である。図１に示す携帯電子機器２０では、キーボードやマウスパッド等の入力操作系が取り外されている。携帯電子機器２０は、ＣＰＵ等を含むプリント配線板ユニット１０の他に、バッテリユニットや無線送受信ユニット等のユニット２２，２４，ディスプレイ２６を有する。プリント配線板ユニット１０は、半導体パッケージ等の電子部品が搭載されたボードである。
プリント配線板ユニット１０は、プリント配線板１２の表面に複数の電子部品、すなわち半導体パッケージ１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅが実装される。半導体パッケージ１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅのうち、半導体パッケージ１４ａは、プリント配線板１２に面する側に、一定の間隔ではんだボールからなるはんだバンプを複数備える。各はんだバンプは、半導体パッケージ１４ａの接続端子として、プリント配線板１２の搭載パッドとはんだ接合され電気的には接続される。半導体パッケージ１４ａは、例えば、ＢＧＡ（ボールグリッドアレイ）方式のパッケージである。半導体パッケージ１４ａは、ＬＧＡ（ランドグリッドアレイ）方式やＣＳＰ（チップサイズパッケージ）方式等のパッケージであってもよい。したがって、半導体パッケージ１４ａのはんだバンプは半導体パッケージ１４ａの本体およびプリント配線板１２の間に位置する。半導体パッケージ１４ｂ〜１４ｅも図示されないバンプとプリント配線板１２に設けられた搭載パッド等と接続される。
このような半導体パッケージ１４ａでは、以下に説明するように、はんだ接合補強用樹脂がプリント配線板１２との間に設けられている。このようなはんだ接合補強用樹脂を設けるのは、半導体パッケージ１４ａが大きなストレスや衝撃を受けても、半導体パッケージ１４ａのはんだ接合が十分に維持される程度にはんだ接合を補強するためである。
（半導体パッケージの第１実施形態）
図２（ａ），（ｂ）は、第１実施形態である矩形形状の実装面を備える半導体パッケージ１４ａのプリント配線板１２への実装を説明する図である。図２（ａ）は、プリント配線板１２に実装された半導体パッケージ１４ａの本体の実装位置（点線で囲まれた位置）と、接着層の配置を示す。
図２（ａ）に示すように、半導体パッケージ１４ａのプリント配線板１２側（以降、背面側という）には、はんだバンプ１６が一定間隔で複数設けられている。
図２（ｂ）は、図２（ａ）に示すプリント配線板１２へ実装された半導体パッケージ１４ａのＸ−Ｘ’矢視断面図である。
半導体パッケージ１４ａは、プリント配線板１２の所定位置にはんだ接合により電気的に接続され、かつ、第１補強用樹脂層３０および第２補強用樹脂層３２によりプリント配線板１２と接着されている。プリント配線板１２と半導体パッケージ１４ａとの間の接着層の一部の領域が、第１補強用樹脂層３０をプリント配線板１２の側に、第１補強用樹脂層３０に比べて接着強度が高い第２補強用樹脂層３２を半導体パッケージ１４ａの側に、備える多層積層領域３４となっている。以降、プリント配線板１２と半導体パッケージ１４ａとの間の接着層のうち、プリント配線板１２の側にある層を下層といい、半導体パッケージ１４ａの側にある層を上層という。多層積層領域３４は、半導体パッケージ１４ａの実装位置を示す領域（点線で囲まれた領域）内のうち、この領域の縁部を避けるように、この縁部の内側に設けられている。なお、接着強度とは、例えばＪＩＳ Ｋ６８３３により規定される剥離強度をいう。
多層積層領域３４の周辺の領域では、第２補強用樹脂層３２が多層積層領域３４における第１補強用樹脂層３０の周りを取り囲むように、第２補強用樹脂層３２が形成されている。
なお、第１補強用樹脂層３０は熱可塑性樹脂を含む接着層であり、第２補強用樹脂層３２は熱硬化性樹脂を含む接着層であることが好ましい。ここで、熱可塑性樹脂を含む接着層とは、熱可塑性樹脂からなる樹脂の他、熱可塑性樹脂に熱硬化性樹脂がブレンドされた樹脂も含まれる。少なくとも熱可塑性を有していれば、どのようにブレンドされた樹脂であってもよい。熱硬化性樹脂を含む接着層とは、熱硬化性樹脂からなる樹脂の他、熱硬化性樹脂に熱可塑性樹脂がブレンドされた樹脂も含まれる。少なくとも熱硬化が可能なものであれば、どのようにブレンドをした樹脂であってもよい。熱可塑性樹脂として、例えば、アクリル系樹脂、ポリエステル系樹脂、塩化ビニール系樹脂が用いられる。熱硬化性樹脂として、例えばエポキシ樹脂、フェノール樹脂が用いられる。
このように、半導体パッケージ１４ａの実装位置を示す領域の内側に第１補強用樹脂層３０を下層とし、第２補強用樹脂層３２を上層とする多層積層領域３４が設けられることにより、半導体パッケージ１４ａの背面が全面において接着強度が高い第２補強用樹脂層３２を通してプリント配線板１２と接合される。このため、プリント配線板ユニット１０では、半導体パッケージ１４ａとプリント配線板１２との接合の補強が十分に実現される。
さらに、半導体パッケージ１４ａの多層積層領域３４の周辺の領域では、第２補強用樹脂層３２が多層積層領域３４における第１補強用樹脂層３０の周りを取り囲むように形成されているので、補強がより確実に実現される。
これに対して、従来の接合方法を半導体パッケージとプリント配線板との接合に適用した場合、半導体パッケージとプリント配線板との接合の補強が十分でない。
図８（ａ），（ｂ）は、従来の接合方法を半導体パッケージ１００とプリント配線板１０２との接合に適用した場合の例が示されている。
従来の接合方法において、第１アンダーフィルには、例えば熱硬化性樹脂が用いられ、第２アンダーフィルには、例えば熱可塑性樹脂が用いられる。このとき、プリント配線板１０２では、未硬化状態の熱可塑性樹脂とソルダーペーストを領域に応じて塗り分けることになる。図８（ａ），（ｂ）に示すように、半導体パッケージ１００のプリント配線板１０２側に設けられた複数のはんだバンプ１０４の一部は、熱可塑性樹脂の接着層１０６の領域に設けられる。接着層１０６の周りを囲むように熱硬化性樹脂の接着層１０８が設けられる。この場合、接着層１０８が第１アンダーフィルであり、接着層１０６が第２アンダーフィルである。
しかし、半導体パッケージ１００とプリント配線板１０２との接合前、熱可塑性樹脂およびソルダーペーストはいずれもペースト状であるため、領域に応じて熱可塑性樹脂とソルダーペーストを塗り分けることは難しい。一方、熱可塑性樹脂を硬化させた後、ソルダーペーストを所定の領域に印刷することはできるが、一度硬化した熱可塑性樹脂を再加熱した場合接着強度が低下するため、電子部品と熱可塑性樹脂との接着による接合の補強が十分に期待できない。
さらに、半導体パッケージ１００の背面の多くの部分は、接着強度が接着層１０８に比べて低い接着層１０６を通してプリント配線板１０２と接合されている。このため、従来の接合方法では、半導体パッケージ１００とプリント配線板１０２との接合の補強が十分でない。
以上のように、従来の方法を適用した場合、半導体パッケージとプリント配線板との接合の補強が十分でないのに対し。第１実施形態は、接着層に多層積層領域３４を設けることにより、半導体パッケージとプリント配線板との接合の補強が十分に行える。
また、第１実勢形態における第１補強用樹脂層３０は熱可塑性樹脂を含む接着層であり、第２補強用樹脂層３２は熱硬化性樹脂を含む接着層であるので、第１補強用樹脂層３０は、リペア時、加熱により接着強度が低下する。このため、略第２補強用樹脂層３２のみが接着機能を有することになる。第２補強用樹脂層３２の接着面積は、第１補強用樹脂層３０および第２補強用樹脂層３２を合わせた接着面積に比べて小さいので接着層全体の接着強度は低くなる。このため、図３に示すように、第２補強用樹脂層３２を物理的に破断させながら半導体パッケージ１４ａを引き剥がすことにより半導体パッケージ１４ａをプリント配線板１２から容易に取り外すことができる。
また、後述するように、熱可塑性樹脂を含む第１補強用樹脂層３０は、半導体パッケージ１４ａを取り付けるとき、プリント配線板１２に硬化したあるいは半硬化した状態で形成することができるので、接合パッドにはんだペーストを塗布することも容易に行うことができる。
（半導体パッケージの第２実施形態）
図４（ａ），（ｂ）は、第２実施形態の半導体パッケージ１４ａの実装を説明する図である。第２実施形態の半導体パッケージ１４ａは矩形形状の実装面を備える。この半導体パッケージ１４ａについても、第１実施形態と同様に、半導体パッケージ１４ａの背面側には、はんだバンプ１６が一定間隔で複数設けられている。
図４（ｂ）は、図４（ａ）に示すプリント配線板１２へ実装された半導体パッケージ１４ａのＸ−Ｘ’矢視断面図である。
半導体パッケージ１４ａは、プリント配線板１２の所定位置にはんだ接合により電気的に接続され、かつ、第１補強用樹脂層３０および第２補強用樹脂層３２によりプリント配線板と接合されている。プリント配線板１２と半導体パッケージ１４ａとの間の接着層の一部の領域が、第１補強用樹脂層３０を下層とし、第１補強用樹脂層３０に比べて接着強度が高い第２補強用樹脂層３２を上層として備える多層積層領域３４となっている。勿論、第１補強用樹脂層３０は熱可塑性樹脂を含む接着層であり、第２補強用樹脂層３２は熱硬化性樹脂を含む接着層であることが好ましい。
第２実施形態の半導体パッケージ１４ａでは、第１の実施形態に比べて多層積層領域３４の面積が広く、多層積層領域３４は、点線で示す半導体パッケージ１４ａの実装位置を示す領域の４辺の近傍まで延びている。一方、実装領域の４つの角部には、接着強度の高い第２補強用樹脂層３２が形成されている。このように、４つの角部に多層積層領域３４を設けず、接着強度の高い第２補強用樹脂層３２を設けるのは、実装領域の角部が大きな衝撃やストレスを受けやすいからである。
（半導体パッケージの第３実施形態）
図５（ａ），（ｂ）は、第３実施形態の半導体パッケージ１４ａの実装を説明する図である。第３実施形態の半導体パッケージ１４ａは矩形形状の実装面を備える。この半導体パッケージ１４ａについても、第１実施形態と同様に、半導体パッケージ１４ａの背面側には、はんだバンプ１６が一定間隔で複数設けられている。
図５（ｂ）は、図５（ａ）に示すプリント配線板１２へ実装された半導体パッケージ１４ａのＸ−Ｘ’矢視断面図である。
第３実施形態の半導体パッケージ１４ａは、プリント配線板１２の所定位置にはんだ接合により電気的に接続され、かつ、第１補強用樹脂層３０および第２補強用樹脂層３２によりプリント配線板１２と接合されている。プリント配線板１２と半導体パッケージ１４ａとの間の接着層の一部の領域が、第１補強用樹脂層３０を下層とし、第１補強用樹脂層３０に比べて接着強度が高い第２補強用樹脂層３２を上層とする多層積層領域３４となっている。勿論、第１補強用樹脂層３０は熱可塑性樹脂を含む接着層であり、第２補強用樹脂層３２は熱硬化性樹脂を含む接着層であることが好ましい。
半導体パッケージ１４ａは、半導体チップを搭載している。図５（ａ）中の点線Ａで囲まれる領域は、半導体チップの実装領域に対応する接着層上の対応領域である。図５（ａ）中の点線Ｂで囲まれた領域は、半導体パッケージ１４ａの実装位置を示す接着層上の領域である。
図５（ａ）に示すように、多層積層領域３４は、半導体チップの実装領域に対応する接着層上の対応領域（点線Ａで囲まれる領域）の縁部を避けるように、この対応領域の外側に多層積層領域３４が４つ設けられている。すなわち、多層積層領域３４は、上記対応領域の縁部の外側であって、半導体パッケージ１４ａの実装位置を示す領域（点線Ｂで囲まれた領域）の縁部とで挟まれた領域に設けられている。また、４つの多層積層領域３４は、半導体パッケージ１４ａの実装位置を示す領域の対角線を避けるように、２つの対角線に挟まれて設けられている。
このように、多層積層領域３４が、点線Ｂで囲まれる領域の縁部と、点線Ａで囲まれる領域の縁部で挟まれた領域内に設けられるのは、この領域の受けるストレスおよび衝撃力が比較的小さいためである。この領域に、接着強度が低い第１補強用樹脂層３０を用いても、半導体パッケージ１４ａとプリント配線板１２との接合の補強に影響を与えないからである。
半導体チップの上記対応領域（点線Ａで囲まれる領域）の縁部は、半導体チップの発熱による熱ストレスが発生しやすい。また、半導体パッケージ１４ａの実装位置を示す領域（点線Ｂで囲まれた領域）の縁部は、物理的な外力に起因するストレスや衝撃を受けやすい。したがって、これらの縁部は、接着強度が高い第２補強用樹脂層３２により確実に補強される。
また、４つの多層積層領域３４が、半導体パッケージ１４ａの実装位置を示す領域の対角線を避けるように設けられるのは、対角線近傍の領域においてもストレスや衝撃を受け易く、確実な補強をするためである。
（半導体パッケージの第４実施形態）
図６（ａ），（ｂ）は、第４実施形態の半導体パッケージ１４ａの実装を説明する図である。第４実施形態の半導体パッケージ１４ａは矩形形状の実装面を備える。この半導体パッケージ１４ａについても、第１実施形態と同様に、半導体パッケージ１４ａの背面側には、はんだバンプ１６が一定間隔で複数設けられている。
図６（ｂ）は、図６（ａ）に示すプリント配線板１２へ実装された半導体パッケージ１４ａのＸ−Ｘ’矢視断面図である。
第４実施形態の半導体パッケージ１４ａは、第３の実施形態に対して多層積層領域３４が半導体チップの実装領域に対応する接着層上における対応領域（点線Ａで囲まれる領域）の縁部を避けるように、上記対応領域の内側に設けられている点が異なる。
４つの多層積層領域３４は上記対応領域の縁部の外側であって、この縁部を避けるように、この縁部と、半導体パッケージ１４ａの実装位置を示す接着層上の領域（点線Ｂで囲まれた領域）の縁部との間に挟まれるように設けられている点は、実施形態３と同じであるので、その説明は省略する。
このように、多層積層領域３４が、上記対応領域（点線Ａで囲まれる領域）の縁部を避けるように、上記対応領域の内側に設けられるのは、この内側の領域の受けるストレスや衝撃が比較的小さいからである。したがって、上記対応領域の内側の領域に接着強度が低い第１補強用樹脂層３０が用いられても、半導体パッケージ１４ａとプリント配線板１２との接合の補強に影響を与えない。
（半導体パッケージの実装方法）
次に、半導体パッケージ１４ａをプリント配線板１２に実装するプリント配線板ユニット１０の作製方法を説明する。
図７は、プリント配線板ユニット１０の作製方法に関して、半導体パッケージ１４ａのプリント配線板１２への実装を中心としたフローを説明するフローチャートである。
まず、プリント配線板１２が公知の方法により作製される（ステップＳ１０）。
例えば、プリント配線板の作製の最終工程として基板の表面処理が施されてプリント配線板１２が作製される。
この後、半導体パッケージ１４ａの実装しようとする位置に対応して、多層積層領域３４を定め、定めた多層積層領域３４の位置に、熱可塑性樹脂を塗布、印刷等することにより熱可塑性樹脂層が形成される（ステップＳ２０）。熱可塑性樹脂としては、例えばアクリル系樹脂、ポリエステル系樹脂、塩化ビニール系樹脂等が用いられる。
次に、形成された熱可塑性樹脂層は硬化又は半硬化（Ｂステージ化）される（ステップＳ３０）。これにより、熱可塑性樹脂を含む第１補強用樹脂層３０が形成される。硬化方法は、用いる熱可塑性樹脂により異なるが、例えば、熱可塑性樹脂が感光性樹脂、より具体的には紫外線硬化樹脂の場合紫外線を照射することにより熱可塑性樹脂は硬化あるいは半硬化される。この場合、プリント配線板１２の搭載パッドが半導体パッケージ１４ａのはんだバンプ１６と接続されるように、搭載パッドには第１補強用樹脂層３０は設けられない。このため、搭載パッドの部分の熱可塑性樹脂には、紫外線が照射されないように露光マスクを用いて部分的に露光される。この後、未硬化状態の部分は除去される。
形成される熱可塑性樹脂の厚さは、後述する半導体パッケージ１４ａとプリント配線板１２との間にできるはんだバンプの高さに比べて薄い。
第１補強用樹脂層３０の形成は、紫外線硬化樹脂の印刷の代わりに、搭載パッドの部分を避けるように形成された印刷パターンに合わせて液状樹脂を印刷した後、硬化あるいは半硬化することにより形成することもできる。あるいは、搭載パッドの部分に対応するように孔のあいた熱可塑性樹脂シートを熱圧着により貼り付けることにより、熱可塑性樹脂層を形成することもできる。これにより、熱可塑性樹脂を含む第１補強用樹脂層３０が形成される。
この後、第１補強用樹脂層３０が形成されたプリント配線板１２の搭載パッドにソルダーペーストが印刷される（ステップＳ４０）。ソルダーペーストの形成は、クリームはんだ印刷機およびメタルマスクを用いて行われる。
さらに、はんだリペア装置を用いて、半導体パッケージ１４はプリント配線板１２に載置された（ステップＳ５０）後、ソルダーペーストが形成されたプリント配線板１２の搭載パッドと半導体パッケージ１４ａのはんだバンプ１６とがはんだの溶融によって接合される。（ステップＳ６０）。
この後、半導体パッケージ１４ａが接合されたプリント配線板１２は、導通試験、および半導体パッケージ１４ａが正常に機能するかを確認するファンクション試験が施される（ステップＳ７０）。
試験の確認後、半導体パッケージ１４ａとプリント配線板１２との間の隙間に熱硬化性樹脂が充填されて硬化される（ステップＳ８０）。試験の結果、不合格の場合、半導体パッケージ１４ａは取り外され、別の半導体パッケージ１４ａに取り替えられる。この場合、熱硬化性樹脂は充填されていないので、不合格となった半導体パッケージ１４ａは、熱可塑性樹脂を含む第１補強用樹脂層３０を加熱し、はんだバンプ１６を溶融することにより、容易に取り外すことができる。
なお、熱硬化性樹脂として、例えばエポキシ樹脂、フェノール樹脂が用いられる。熱硬化性樹脂の硬化は、加熱により行われる。熱硬化性樹脂は、加熱されることにより、重合反応を起こし高分子の網目構造を形成する。
また、第１補強用樹脂層３０の厚さは、半導体パッケージ１４ａとプリント配線板１２との間の隙間よりも薄いため、熱硬化性樹脂を充填する前の第１補強用樹脂層３２の上には、半導体パッケージ１４ａの面との間に隙間がある。勿論、第１補強用樹脂層３２の形成されていない領域にも半導体パッケージ１４ａとプリント配線板１２との間に隙間がある。熱硬化性樹脂は、これらの隙間に充填され、図２（ａ），（ｂ）、図４（ａ），（ｂ）、図５（ａ），（ｂ）、図６（ａ），（ｂ）に示すような第２補強用樹脂層３２が形成される。これにより、第１補強用樹脂層３０の上層として、第２補強用樹脂層３２が形成された領域が形成され、この領域が多層積層領域３４となる。
この他、半導体パッケージ１４ｂ〜１４ｅが実装されて、プリント配線板ユニット１０が作製される。
作製されたプリント配線板ユニット１０は、携帯電子機器２０に組み込まれ（ステップＳ９０）、携帯電子機器２０のファンクション試験が行われる（ステップＳ１００）。
以上のように、多層積層領域３４を形成する際、熱可塑性樹脂を含む第１補強用樹脂層３０をプリント配線板１２上で硬化させた後、ソルダーペーストを塗布する。このため、ソルダーペーストと未硬化状態の第１補強用樹脂層３０とが混ざらないようにすることができ、効率よくはんだ接合を行うことができる。
また、はんだ接合の際の再加熱により第１補強用樹脂層３０の接着強度が低下しても、半導体パッケージ１４ａの接着面は、はんだ接合後に充填されて硬化される熱硬化性樹脂を含む第２補強用樹脂層３２により接着されるので、第２補強用樹脂層３２を通して、半導体パッケージ１４ａとプリント配線板１２との接合の補強は十分に行われる。
第１補強用樹脂層３０は、熱可塑性樹脂を含んでいるので、加熱することにより、第１補強用樹脂層３０とプリント配線板１２との接着強度は低くなる。したがって、図３に示すように、半導体パッケージ１４ａの取り外しが容易にできる。
以上のように、本実施形態は、リペア性を確保しつつ半導体パッケージをプリント配線板に実装するとき、半導体パッケージのプリント配線板への接合の補強を十分に行なうことができる。
上記実施形態は、以下に示す内容を開示する。
（付記１）
電子部品をプリント配線板に実装したプリント配線板ユニットであって、
プリント配線板と、
前記プリント配線板の所定位置にはんだにより電気的に接続され、かつ、接着層により前記プリント配線板と接合された電子部品と、を有し、
前記プリント配線板と前記電子部品との間の前記接着層の一部の領域が、第１補強用樹脂層を前記プリント配線板の側に、前記第１補強用樹脂層に比べて接着強度が高い第２補強用樹脂層を前記電子部品の側に備える多層積層領域である、ことを特徴とするプリント配線板ユニット。
（付記２）
前記多層積層領域の周辺の領域では、前記第２補強用樹脂層が前記多層積層領域における前記第１補強用樹脂層の周りを取り囲むように、前記第２補強用樹脂層が形成されている、付記１に記載のプリント配線板ユニット。
（付記３）
前記第１補強用樹脂層は熱可塑性樹脂を含む層であり、前記第２補強用樹脂層は熱硬化性樹脂を含む層である、付記１または２に記載のプリント配線板ユニット。
（付記４）
前記電子部品は、半導体チップを搭載した半導体パッケージであり、
前記半導体チップの実装領域に対応する前記接着層上の領域を対応領域というとき、前記対応領域の縁部を避けるように、前記対応領域の外側に前記多層積層領域が設けられる、付記１〜３のいずれか１項に記載のプリント配線板ユニット。
（付記５）
電子部品をプリント配線板に実装したプリント配線板ユニットであって、
プリント配線板と、
前記プリント配線板の所定位置にはんだにより電気的に接続され、かつ、接着剤により前記プリント配線板と接合された電子部品と、を有し、
前記プリント配線板と前記電子部品との間の接着剤で形成される接着層の一部の複数の領域が、第１補強用樹脂層を前記プリント配線板の側に、前記第１補強用樹脂層に比べて接着強度が高い第２補強用樹脂層を前記電子部品の側に、備える多層積層領域であり、
前記電子部品は、半導体チップを搭載した半導体パッケージであり、
前記半導体チップの実装領域に対応する前記接着層上の領域を対応領域というとき、前記対応領域の縁部を避けるように、前記対応領域の内側に前記多層積層領域の１つが設けられ、
さらに、前記対応領域の縁部を避けるように、前記対応領域の外側に、前記多層積層領域の少なくとも１つが設けられる、ことを特徴とするプリント配線板ユニット。
（付記６）
前記電子部品の実装領域に対応する前記接着層上の領域は矩形形状であり、前記矩形形状の２つの対角線を避けるように、前記対角線に挟まれた前記多層積層領域が設けられている、請求項４または５に記載のプリント配線板ユニット。
（付記７）
付記１〜６のいずれか１項に記載のプリント配線板ユニットを搭載したことを特徴とする電子機器。
（付記８）
電子部品をプリント配線板に実装したプリント配線板ユニットの作製方法であって、
プリント配線板に熱可塑接着剤を含む、硬化したあるいは半硬化した第１補強用樹脂層を形成するステップと、
前記第１補強用樹脂層が形成された前記プリント配線板の搭載パッドにソルダーペーストを設けるステップと、
ソルダーペーストが形成された前記プリント配線板の搭載パッドと実装する電子部品のはんだバンプとを接合するステップと、
前記電子部品と前記プリント配線板との隙間および前記第１補強用樹脂層と前記電子部品との間の隙間に、前記熱可塑性接着剤に比べて接着強度が高い第２接着剤を充填して硬化した第２補強用樹脂層を形成することにより、電子部品のプリント配線板への接合を補強するステップと、を有することを特徴とするプリント配線板ユニットの作製方法。
（付記９）
前記第２補強用樹脂層が前記第１補強用樹脂層の周りを取り囲むように、前記第２補強用樹脂層が形成される、付記８に記載のプリント配線板ユニットの作製方法。
（付記１０）
前記第２補強用樹脂層は熱硬化性接着剤を含む、付記８または９に記載のプリント配線板ユニットの作製方法。
（付記１１）
前記電子部品は、半導体チップを搭載した半導体パッケージであり、
前記半導体チップの実装予定領域に対応する前記接着層上の領域を対応領域というとき、前記対応領域の縁部を避けるように、前記対応領域の外側に前記第１補強用樹脂層が形成される、付記８〜１０のいずれか１項に記載のプリント配線板ユニット。
（付記１２）
さらに、前記第１補強用樹脂層は、前記対応領域の縁部を避けるように、前記対応領域の内側に形成される、付記１１に記載のプリント配線板ユニットの作製方法。
（付記１３）
前記電子部品の実装予定領域は矩形形状であり、
さらに、前記第１補強用樹脂層は、前記矩形形状の２つの対角線を避けるように、前記対角線に挟まれた領域に形成される、付記８〜１２のいずれか１項に記載のプリント配線板ユニットの作製方法。
以上、本発明のプリント配線板ユニット、電子機器およびプリント配線板ユニットの作製方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
１０ プリント配線板ユニット
１２ プリント配線板
１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ 半導体パッケージ
１６ はんだバンプ
２２，２４ ユニット
２６ ディスプレイ
３０ 第１補強用樹脂層
３２ 第２補強用樹脂層
３４ 多層積層領域

Claims (8)

  1. 電子部品をプリント配線板に実装したプリント配線板ユニットであって、
    プリント配線板と、
    前記プリント配線板の所定位置にはんだにより電気的に接続され、かつ、接着層により前記プリント配線板と接合された電子部品と、を有し、
    前記プリント配線板と前記電子部品との間の前記接着層の一部の領域が、第１補強用樹脂層を前記プリント配線板の側に、前記第１補強用樹脂層に比べて接着強度が高い第２補強用樹脂層を前記電子部品の側に、備える多層積層領域である、ことを特徴とするプリント配線板ユニット。
  2. 前記多層積層領域の周辺の領域では、前記第２補強用樹脂層が前記多層積層領域における前記第１補強用樹脂層の周りを取り囲むように、前記第２補強用樹脂層が形成されている、請求項１に記載のプリント配線板ユニット。
  3. 前記第１補強用樹脂層は熱可塑性樹脂を含む層であり、前記第２補強用樹脂層は熱硬化性樹脂を含む層である、請求項１または２に記載のプリント配線板ユニット。
  4. 前記電子部品は、半導体チップを搭載した半導体パッケージであり、
    前記半導体チップの実装領域に対応する前記接着層上の領域を対応領域というとき、前記対応領域の縁部を避けるように、前記対応領域の外側に前記多層積層領域が設けられる、請求項１〜３のいずれか１項に記載のプリント配線板ユニット。
  5. 電子部品をプリント配線板に実装したプリント配線板ユニットであって、
    プリント配線板と、
    前記プリント配線板の所定位置にはんだにより電気的に接続され、かつ、接着剤により前記プリント配線板と接合された電子部品と、を有し、
    前記プリント配線板と前記電子部品との間の接着剤で形成される接着層の一部の複数の領域が、第１補強用樹脂層を前記プリント配線板の側に、前記第１補強用樹脂層に比べて接着強度が高い第２補強用樹脂層を前記電子部品の側に、備える多層積層領域であり、
    前記電子部品は、半導体チップを搭載した半導体パッケージであり、
    前記半導体チップの実装領域に対応する前記接着層上の領域を対応領域というとき、前記対応領域の縁部を避けるように、前記対応領域の内側に前記多層積層領域の１つが設けられ、
    さらに、前記対応領域の縁部を避けるように、前記対応領域の外側に、前記多層積層領域の少なくとも１つが設けられる、ことを特徴とするプリント配線板ユニット。
  6. 前記電子部品の実装領域に対応する前記接着層上の領域は矩形形状であり、前記矩形形状の２つの対角線を避けるように、前記対角線に挟まれた前記多層積層領域が設けられている、請求項４または５に記載のプリント配線板ユニット。
  7. 請求項１〜６のいずれか１項に記載のプリント配線板ユニットを搭載したことを特徴とする電子機器。
  8. 電子部品をプリント配線板に実装したプリント配線板ユニットの作製方法であって、
    プリント配線板に熱可塑性樹脂を含む、硬化したあるいは半硬化した第１補強用樹脂層を形成するステップと、
    前記第１補強用樹脂層が形成された前記プリント配線板の搭載パッドにソルダーペーストを設けるステップと、
    ソルダーペーストが形成された前記プリント配線板の搭載パッドと実装する電子部品のはんだバンプとを接合するステップと、
    前記電子部品と前記プリント配線板との隙間および前記第１補強用樹脂層と前記電子部品との間の隙間に、前記熱可塑性樹脂に比べて接着強度が高い第２接着剤を充填して硬化した第２補強用樹脂層を形成することにより、電子部品のプリント配線板への接合を補強するステップと、を有することを特徴とするプリント配線板ユニットの作製方法。
JP2010078070A 2010-03-30 2010-03-30 プリント配線板ユニットおよび電子機器 Expired - Fee Related JP5418367B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010078070A JP5418367B2 (ja) 2010-03-30 2010-03-30 プリント配線板ユニットおよび電子機器
US13/071,693 US20110240355A1 (en) 2010-03-30 2011-03-25 Printed circuit board unit, electronic device and method of fabricating printed circuit board
EP11159743A EP2373137A1 (en) 2010-03-30 2011-03-25 Printed circuit board unit, electronic device and method of fabricating printed circuit board
CN2011100784195A CN102209435A (zh) 2010-03-30 2011-03-30 印刷电路板单元、电子装置和制造印刷电路板的方法
KR1020110028868A KR101199614B1 (ko) 2010-03-30 2011-03-30 프린트 배선판 유닛, 전자기기, 및 프린트 배선판 유닛의 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010078070A JP5418367B2 (ja) 2010-03-30 2010-03-30 プリント配線板ユニットおよび電子機器

Publications (2)

Publication Number Publication Date
JP2011211002A true JP2011211002A (ja) 2011-10-20
JP5418367B2 JP5418367B2 (ja) 2014-02-19

Family

ID=44261714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010078070A Expired - Fee Related JP5418367B2 (ja) 2010-03-30 2010-03-30 プリント配線板ユニットおよび電子機器

Country Status (5)

Country Link
US (1) US20110240355A1 (ja)
EP (1) EP2373137A1 (ja)
JP (1) JP5418367B2 (ja)
KR (1) KR101199614B1 (ja)
CN (1) CN102209435A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211382A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd プリント基板及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425160B1 (en) * 2013-03-14 2016-08-23 Maxim Integrated Products, Inc. Wafer-level package device with solder bump reinforcement
US11439025B2 (en) * 2016-06-08 2022-09-06 Fuji Corporation Method for forming circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体
JP2006073860A (ja) * 2004-09-03 2006-03-16 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
JP2006100457A (ja) * 2004-09-29 2006-04-13 Hitachi Ltd 電子装置及びその製造方法
JP2009071031A (ja) * 2007-09-13 2009-04-02 Panasonic Corp 電子装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571024B2 (ja) * 1994-09-28 1997-01-16 日本電気株式会社 マルチチップモジュール
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
EP1025587A4 (en) * 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
JP3881751B2 (ja) * 1997-08-20 2007-02-14 沖電気工業株式会社 半導体チップの実装構造および実装方法
US6040631A (en) * 1999-01-27 2000-03-21 International Business Machines Corporation Method of improved cavity BGA circuit package
JP2001007488A (ja) * 1999-06-17 2001-01-12 Mitsubishi Electric Corp 半導体装置の実装構造及びその実装方法
JP2002334906A (ja) * 2001-05-09 2002-11-22 Matsushita Electric Ind Co Ltd フリップチップの実装方法
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
JP3891133B2 (ja) 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
TWI240399B (en) * 2004-04-06 2005-09-21 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
JP4058642B2 (ja) * 2004-08-23 2008-03-12 セイコーエプソン株式会社 半導体装置
US7148560B2 (en) * 2005-01-25 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. IC chip package structure and underfill process
KR100871710B1 (ko) 2007-04-25 2008-12-08 삼성전자주식회사 플립 칩 패키지 및 그 패키지 제조방법
JP2009105276A (ja) * 2007-10-24 2009-05-14 Omron Corp 半導体チップの実装方法及び半導体搭載用配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体
JP2006073860A (ja) * 2004-09-03 2006-03-16 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
JP2006100457A (ja) * 2004-09-29 2006-04-13 Hitachi Ltd 電子装置及びその製造方法
JP2009071031A (ja) * 2007-09-13 2009-04-02 Panasonic Corp 電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211382A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd プリント基板及びその製造方法

Also Published As

Publication number Publication date
US20110240355A1 (en) 2011-10-06
JP5418367B2 (ja) 2014-02-19
KR101199614B1 (ko) 2012-11-09
EP2373137A1 (en) 2011-10-05
KR20110110017A (ko) 2011-10-06
CN102209435A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
JP5150518B2 (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
JP4592751B2 (ja) プリント配線基板の製造方法
JP5018826B2 (ja) 電子デバイスおよびその製造方法
JP4305502B2 (ja) 半導体装置の製造方法
US20080303145A1 (en) Printed Circuit Board, Printed Circuit Board Manufacturing Method and Electronic Device
JP2008226945A (ja) 半導体装置およびその製造方法
TW200938013A (en) Multilayer printed wiring board and mounting body using the same
JP2013197245A (ja) プリント配線板
JP4203031B2 (ja) 積層型電子部品の製造方法
JP5418367B2 (ja) プリント配線板ユニットおよび電子機器
JP5589302B2 (ja) 部品内蔵基板及びその製造方法
JP2009016399A (ja) プリント回路板、電子部品の実装方法および電子機器
JP2016082156A (ja) 電子モジュール、電子モジュールの製造方法
JP2011211072A (ja) プリント配線板およびプリント配線板の作製方法
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP2003318322A (ja) インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2009038362A (ja) 立体プリント配線板とその製造方法
JP2005175020A (ja) 配線基板、電子回路素子およびその製造方法、並びに表示装置
TW201419950A (zh) 印刷電路板與使用其之半導體封裝件以及印刷電路板與使用其之半導體封裝件的製造方法
JP2010219346A (ja) プリント回路板及びプリント回路板を備えた電子機器
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2011066122A (ja) 回路基板
JP2006019606A (ja) 電子部品の製造方法および電子部品ならびにｉｃカード
US20140174811A1 (en) Printed circuit board and manufacturing method thereof
JP2010034590A (ja) 半導体装置およびその実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131104

LAPS Cancellation because of no payment of annual fees