KR20110110017A - 프린트 배선판 유닛, 전자기기, 및 프린트 배선판 유닛의 제작 방법 - Google Patents

프린트 배선판 유닛, 전자기기, 및 프린트 배선판 유닛의 제작 방법 Download PDF

Info

Publication number
KR20110110017A
KR20110110017A KR1020110028868A KR20110028868A KR20110110017A KR 20110110017 A KR20110110017 A KR 20110110017A KR 1020110028868 A KR1020110028868 A KR 1020110028868A KR 20110028868 A KR20110028868 A KR 20110028868A KR 20110110017 A KR20110110017 A KR 20110110017A
Authority
KR
South Korea
Prior art keywords
printed wiring
wiring board
resin layer
electronic component
region
Prior art date
Application number
KR1020110028868A
Other languages
English (en)
Other versions
KR101199614B1 (ko
Inventor
나오키 나카무라
노부오 다케토미
기요유키 하타나카
시게오 이리구치
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20110110017A publication Critical patent/KR20110110017A/ko
Application granted granted Critical
Publication of KR101199614B1 publication Critical patent/KR101199614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 리페어성을 확보하면서 전자부품을 프린트 배선판에 실장할 때, 프린트 배선판에의 접합 보강을 충분히 실현하는 것을 목적으로 한다.
프린트 배선판 유닛은 프린트 배선판과, 상기 프린트 배선판의 정해진 위치에 땜납 접합에 의해 전기적으로 접속되고, 접착층에 의해 상기 프린트 배선판과 접합된 전자부품을 갖는다. 상기 프린트 배선판과 상기 전자부품 사이의 접착층의 일부 영역은, 제1 보강용 수지층을 상기 프린트 배선 측에, 상기 제1 보강용 수지층에 비해 접착 강도가 높은 제2 보강용 수지층을 상기 전자부품 측에 구비하는 다층 적층 영역이다.

Description

프린트 배선판 유닛, 전자기기, 및 프린트 배선판 유닛의 제작 방법{PRINTED CIRCUIT BOARD UNIT, ELECTRONIC DEVICE, AND METHOD OF FABRICATING PRINTED CIRCUIT BOARD UNIT}
본 발명은 전자부품을 프린트 배선판에 실장한 프린트 배선판 유닛, 이 프린트 배선판 유닛을 탑재한 전자기기, 및 전자부품을 프린트 배선판에 실장한 프린트 배선판 유닛의 제작 방법에 관한 것이다.
최근 휴대 전화기기나 노트형 퍼스널 컴퓨터 등의 휴대 전자기기는, 전자부품과 프린트 배선판과의 간극에 언더필로 불리는 보강용 수지를 이용하여 전자부품의 접합을 보강하는 것이 많다. 이 보강은 휴대 전자기기의 낙하 등에 의해 받는 큰 충격으로부터 전자부품의 접합부의 파괴를 방지하기 위해서이다. 상기 보강용 수지로는, 예컨대 접착 강도가 높은 에폭시 수지 등의 열경화성 수지가 이용된다.
한편, 전자부품 또는 전자부품의 접합에 문제점이 있는 경우, 전자부품의 리페어(교체)를 가능하게 하기 위해, 언더필에 이용되는 보강용 수지로서, 열경화성 접착제와 열가소성 접착제를 블렌드한 수지가 이용되는 경우도 있다. 그러나, 보강용 수지로서 전자부품을 프린트 배선 기판에 확실하게 접합하고, 또한 전자부품을 용이하게 리페어할 수 있는 보강용 수지는 개발되어 있지 않다.
이러한 상황에 있어서, 기판과, 기판 상에 실장되는 플립칩과, 플립칩이 기판에 전기적으로 연결되는 부분인 기판 상의 칩 연결 부분에 형성된 제1 언더필과, 칩 연결 부분 이외의 기판 상에 형성된 제2 언더필을 구비하고, 제1 언더필은 제2 언더필보다 높은 강도의 재질로 형성되는 플립칩 패키지가 알려져 있다(특허문헌 1)
일본 특허 공개 제2008-277823호 공보
상기 접합 방법을 이용한 플립칩의 기판에의 실장은, 이 접합 방법에 이용되는 플립칩의 접합 부분이 칩 연결 부분과, 칩 연결 부분 이외의 부분으로 영역이 나눠지기 때문에 가능하게 되어 있다. 그러나 BGA(Ball Grid Array) 방식 등의 반도체 패키지는 땜납 범프가 접합면에 균일하게 설치되기 때문에, 상기 수지를 이용한 접합 방법을 이용할 수 없는 경우가 있다.
그래서, 본 발명은 상기 문제점을 해결하기 위해, 리페어성을 확보하면서 전자 부품을 프린트 배선판에 실장할 때, 프린트 배선판에의 접합 보강을 충분히 실현할 수 있는 프린트 배선판 유닛, 전자기기 및 프린트 배선판 유닛의 제작 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 양태는, 전자부품을 프린트 배선판에 실장한 프린트 배선판 유닛으로서,
프린트 배선판과,
상기 프린트 배선판의 정해진 위치에 땜납 접합에 의해 전기적으로 접속되고, 접착층에 의해 상기 프린트 배선판과 접합된 전자부품을 포함한다.
상기 프린트 배선판과 상기 전자부품 사이의 상기 접착층의 일부 영역은, 제1 보강용 수지층을 상기 프린트 배선판 측에, 상기 제1 보강용 수지층에 비해 접착 강도가 높은 제2 보강용 수지층을 상기 전자부품 측에 구비하는 다층 적층 영역이다.
본 발명의 다른 일 양태는, 전자부품을 프린트 배선판에 실장한 프린트 배선판 유닛으로서,
프린트 배선판과,
상기 프린트 배선판의 정해진 위치에 땜납에 의해 전기적으로 접속되고, 접착제에 의해 상기 프린트 배선판과 접합된 전자부품을 포함하며,
상기 프린트 배선판과 상기 전자 부품 사이의 접착제로 형성되는 접착층 일부의 복수 영역은, 제1 보강용 수지층을 상기 프린트 배선판 측에, 상기 제1 보강용 수지층에 비해 접착 강도가 높은 제2 보강용 수지층을 상기 전자부품 측에 구비하는 다층 적층 영역이고,
상기 전자부품은 반도체칩을 탑재한 반도체 패키지이며,
상기 반도체칩의 실장 영역에 대응하는 상기 접착층 상의 영역을 대응 영역이라고 할 때, 상기 대응 영역의 가장자리부를 피하도록, 상기 대응 영역의 내측에 상기 다층 적층 영역 중 하나가 형성되고,
또한, 상기 대응 영역의 가장자리부를 피하도록, 상기 대응 영역의 외측에, 상기 다층 적층 영역 중 하나 이상이 형성된다.
본 발명의 또 다른 일 양태는, 전자부품을 프린트 배선판에 실장한 프린트 배선판 유닛의 제작 방법으로서,
프린트 배선판에 열가소성 수지를 포함하는 경화 또는 반경화된 제1 보강용 수지층을 형성하는 단계와,
상기 제1 보강용 수지층이 형성된 상기 프린트 배선판의 탑재 패드에 솔더 페이스트를 형성하는 단계와,
솔더 페이스트가 형성된 상기 프린트 배선판의 탑재 패드와 실장하는 전자부품의 땜납 범프를 접합하는 단계와,
상기 전자부품과 상기 프린트 배선판과의 간극 및 상기 제1 보강용 수지층과 상기 전자부품 사이의 간극에, 상기 열가소성 수지에 비해 접착 강도가 높은 제2 접착제를 충전하여 경화시킨 제2 보강용 수지층을 형성함으로써, 전자부품의 프린트 배선판에의 접합을 보강하는 단계를 포함한다.
전술한 양태의 프린트 배선판 유닛, 전자기기 및 프린트 배선판 유닛의 제작 방법에서는, 리페어성을 확보하면서 전자부품을 프린트 배선판에 실장할 때, 전자부품의 프린트 배선판에의 접합 보강을 충분히 실현할 수 있다.
도 1은 본 실시형태의 프린트 배선판 유닛이 탑재되는 휴대 전자기기의 일례를 도시하는 도면이다.
도 2의 (a), (b)는 제1 실시형태인 반도체 패키지의 프린트 배선판에의 실장을 설명하는 도면이다.
도 3은 제1 실시형태의 반도체 패키지를 프린트 배선판으로부터 떼어내는 양태를 도시하는 도면이다.
도 4는 제2 실시형태의 반도체 패키지의 프린트 배선판에의 실장을 설명하는 도면이다.
도 5는 제3 실시형태의 반도체 패키지의 프린트 배선판에의 실장을 설명하는 도면이다.
도 6은 제4 실시형태의 반도체 패키지의 프린트 배선판에의 실장을 설명하는 도면이다.
도 7은 본 발명의 프린트 배선판 유닛의 제작 방법 일례의 흐름을 도시하는 흐름도.
도 8의 (a), (b)는 종래의 반도체 패키지의 프린트 배선판에의 실장을 설명하는 도면이다.
이하, 본 발명의 프린트 배선판 유닛, 전자기기 및 프린트 배선판 유닛의 제작 방법에 대해서 설명한다.
(프린트 배선판 유닛)
도 1은 제1 실시형태의 프린트 배선판 유닛(10)을 탑재한 휴대 전자기기(20)의 내부 구성을 간략화하여 도시하는 도면이다. 도 1에 도시하는 휴대 전자기기(20)에서는, 키보드나 마우스패드 등의 입력 조작계가 분리되어 있다. 휴대 전자기기(20)는 CPU 등을 포함하는 프린트 배선판 유닛(10) 외에, 배터리 유닛이나 무선 송수신 유닛 등의 유닛(22, 24), 디스플레이(26)를 갖는다. 프린트 배선판 유닛(10)은 반도체 패키지 등의 전자부품이 탑재된 보드이다.
프린트 배선판 유닛(10)은 프린트 배선판(12) 표면에 복수의 전자부품, 즉 반도체 패키지(14a, 14b, 14c, 14d, 14e)가 실장된다. 반도체 패키지(14a, 14b, 14c, 14d, 14e) 중, 반도체 패키지(14a)는 프린트 배선판(12)에 면하는 측에, 일정한 간격으로 땜납볼을 포함하는 땜납 범프를 복수개 구비한다. 각 땜납 범프는 반도체 패키지(14a)의 접속 단자로서, 프린트 배선판(12)의 탑재 패드와 땜납 접합되어 전기적으로 접속된다. 반도체 패키지(14a)는, 예컨대 BGA(볼 그리드 어레이) 방식의 패키지이다. 반도체 패키지(14a)는 LGA(랜드 그리드 어레이) 방식이나 CSP(칩 사이즈 패키지) 방식 등의 패키지여도 좋다. 따라서, 반도체 패키지(14a)의 땜납 범프는 반도체 패키지(14a)의 본체 및 프린트 배선판(12) 사이에 위치한다. 반도체 패키지(14b∼14e)도 도시되지 않는 범프와 프린트 배선판(12)에 설치된 탑재 패드 등과 접속된다.
이러한 반도체 패키지(14a)에서는, 이하에 설명하는 바와 같이, 땜납 접합 보강용 수지가 프린트 배선판(12)과의 사이에 마련되어 있다. 이러한 땜납 접합 보강용 수지를 마련하는 것은 반도체 패키지(14a)가 큰 스트레스나 충격을 받아도, 반도체 패키지(14a)의 땜납 접합이 충분히 유지되는 정도로 땜납 접합을 보강하기 위해서이다.
(반도체 패키지의 제1 실시형태)
도 2의 (a), (b)는 제1 실시형태인 직사각형의 실장면을 구비하는 반도체 패키지(14a)의 프린트 배선판(12)에의 실장을 설명하는 도면이다. 도 2의 (a)는 프린트 배선판(12)에 실장된 반도체 패키지(14a) 본체의 실장 위치(점선으로 둘러싸인 위치)와, 접착층의 배치를 도시한다.
도 2의 (a)에 도시하는 바와 같이, 반도체 패키지(14a)의 프린트 배선판(12)측(이후, 배면측이라는)에는, 땜납 범프(16)가 일정 간격으로 복수개 설치된다.
도 2의 (b)는 도 2의 (a)에 도시하는 프린트 배선판(12)에 실장된 반도체 패키지(14a)의 화살표 X-X'의 단면도이다.
반도체 패키지(14a)는 프린트 배선판(12)의 정해진 위치에 땜납 접합에 의해 전기적으로 접속되고, 제1 보강용 수지층(30) 및 제2 보강용 수지층(32)에 의해 프린트 배선판(12)과 접착되어 있다. 프린트 배선판(12)과 반도체 패키지(14a) 사이의 접착층의 일부 영역은, 제1 보강용 수지층(30)을 프린트 배선판(12) 측에, 제1 보강용 수지층(30)에 비해 접착 강도가 높은 제2 보강용 수지층(32)을 반도체 패키지(14a) 측에 구비하는 다층 적층 영역(34)으로 되어 있다. 이후, 프린트 배선판(12)과 반도체 패키지(14a) 사이의 접착층 중, 프린트 배선판(12) 측에 있는 층을 하층이라고 하고, 반도체 패키지(14a) 측에 있는 층을 상층이라고 한다. 다층 적층 영역(34)은 반도체 패키지(14a)의 실장 위치를 나타내는 영역(점선으로 둘러싸인 영역) 중, 이 영역의 가장자리부를 피하도록, 이 가장자리부의 내측에 형성된다. 또한, 접착 강도란, 예컨대 JIS K6833에 의해 규정되는 박리 강도를 말한다.
다층 적층 영역(34)의 주변 영역에서는, 제2 보강용 수지층(32)이 다층 적층 영역(34)에서의 제1 보강용 수지층(30)의 주위를 둘러싸도록, 제2 보강용 수지층(32)이 형성된다.
또한, 제1 보강용 수지층(30)은 열가소성 수지를 포함하는 접착층이고, 제2 보강용 수지층(32)은 열경화성 수지를 포함하는 접착층인 것이 바람직하다. 여기서, 열가소성 수지를 포함하는 접착층이란, 열가소성 수지로 이루어지는 수지 외, 열가소성 수지에 열경화성 수지가 블렌드된 수지도 포함된다. 적어도 열가소성을 갖고 있으면, 어떻게 블렌드된 수지라도 좋다. 열경화성 수지를 포함하는 접착층이란, 열경화성 수지로 이루어지는 수지 외, 열경화성 수지에 열가소성 수지가 블렌드된 수지도 포함된다. 적어도 열경화가 가능한 것이면, 어떻게 블렌드된 수지라도 좋다. 열가소성 수지로서, 예컨대 아크릴계수지, 폴리에스테르계수지, 염화비닐계수지가 이용된다. 열경화성 수지로서, 예컨대 에폭시 수지, 페놀 수지가 이용된다.
이와 같이, 반도체 패키지(14a)의 실장 위치를 나타내는 영역의 내측에 제1 보강용 수지층(30)을 하층으로 하고, 제2 보강용 수지층(32)을 상층으로 하는 다층 적층 영역(34)이 형성됨으로써, 반도체 패키지(14a)의 배면이 전체면에서 접착 강도가 높은 제2 보강용 수지층(32)을 통해 프린트 배선판(12)과 접합된다. 이에 프린트 배선판 유닛(10)에서는, 반도체 패키지(14a)와 프린트 배선판(12)과의 접합 보강이 충분히 실현된다.
또한, 반도체 패키지(14a)의 다층 적층 영역(34)의 주변 영역에서는, 제2 보강용 수지층(32)이 다층 적층 영역(34)에서의 제1 보강용 수지층(30)의 주위를 둘러싸도록 형성되기 때문에, 보강이 보다 확실하게 실현된다.
이것에 대하여, 종래의 접합 방법을 반도체 패키지와 프린트 배선판과의 접합에 적용한 경우, 반도체 패키지와 프린트 배선판과의 접합 보강이 충분하지 않다.
도 8의 (a), (b)는 종래의 접합 방법을 반도체 패키지(100)와 프린트 배선판(102)과의 접합에 적용한 경우의 예를 도시하고 있다.
종래의 접합 방법에서, 제1 언더필로는, 예컨대 열경화성 수지가 이용되고, 제2 언더필에는, 예컨대 열가소성 수지가 이용된다. 이 때, 프린트 배선판(102)에서는, 미경화 상태의 열가소성 수지와 솔더 페이스트를 영역에 따라 나눠 도포하게 된다. 도 8의 (a), (b)에 도시하는 바와 같이, 반도체 패키지(100)의 프린트 배선판(102)측에 설치된 복수의 땜납 범프(104)의 일부는 열가소성 수지의 접착층(106)의 영역에 설치된다. 접착층(106)의 주위를 둘러싸도록 열경화성 수지의 접착층(108)이 형성된다. 이 경우, 접착층(108)이 제1 언더필이고, 접착층(106)이 제2 언더필이다.
그러나, 반도체 패키지(100)와 프린트 배선판(102)과의 접합 전, 열가소성 수지 및 솔더 페이스트는 모두 페이스트상(狀)이기 때문에, 영역에 따라 열가소성 수지와 솔더 페이스트를 나눠 도포하는 것은 어렵다. 한편, 열가소성 수지를 경화시킨 후, 솔더 페이스트를 정해진 영역에 인쇄할 수 있지만, 한번 경화된 열가소성 수지를 재가열한 경우 접착 강도가 저하되기 때문에, 전자부품과 열가소성 수지와의 접착에 의한 접합 보강을 충분히 기대할 수 없다.
또한, 반도체 패키지(100)의 배면의 많은 부분은 접착 강도가 접착층(108)에 비해 낮은 접착층(106)을 통해 프린트 배선판(102)과 접합되어 있다. 이 때문에, 종래의 접합 방법에서는, 반도체 패키지(100)와 프린트 배선판(102)과의 접합 보강이 충분하지 않다.
이상과 같이, 종래의 방법을 적용한 경우, 반도체 패키지와 프린트 배선판과의 접합 보강이 충분하지 않은 것에 대하여, 제1 실시형태는 접착층에 다층 적층 영역(34)을 형성하는 것에 의해, 반도체 패키지와 프린트 배선판과의 접합 보강을 충분히 실현할 수 있다.
또한, 제1 실시형태에서의 제1 보강용 수지층(30)은 열가소성 수지를 포함하는 접착층이고, 제2 보강용 수지층(32)은 열경화성 수지를 포함하는 접착층이기 때문에, 제1 보강용 수지층(30)은 리페어 시, 가열에 의해 접착 강도가 저하된다. 이 때문에 대략 제2 보강용 수지층(32)만이 접착 기능을 갖게 된다. 제2 보강용 수지층(32)의 접착 면적은 제1 보강용 수지층(30) 및 제2 보강용 수지층(32)을 합한 접착 면적에 비해 작기 때문에, 접착층 전체의 접착 강도는 낮아진다. 이 때문에 도 3에 도시하는 바와 같이, 제2 보강용 수지층(32)을 물리적으로 파단시키면서 반도체 패키지(14a)를 벗기는 것에 의해 반도체 패키지(14a)를 프린트 배선판(12)으로부터 용이하게 떼어낼 수 있다.
또한, 후술하는 바와 같이, 열가소성 수지를 포함하는 제1 보강용 수지층(30)은 반도체 패키지(14a)를 부착할 때, 프린트 배선판(12)에 경화 또는 반경화 상태로 형성할 수 있기 때문에, 접합 패드에 땜납 페이스트를 용이하게 도포할 수 있다.
(반도체 패키지의 제2 실시형태)
도 4의 (a), (b)는 제2 실시형태의 반도체 패키지(14a)의 실장을 설명하는 도면이다. 제2 실시형태의 반도체 패키지(14a)는 직사각형의 실장면을 구비한다. 이 반도체 패키지(14a)에 대해서도, 제1 실시형태와 마찬가지로, 반도체 패키지(14a)의 배면측에는, 땜납 범프(16)가 일정 간격으로 복수개 설치된다.
도 4의 (b)는 도 4의 (a)에 도시하는 프린트 배선판(12)에 실장된 반도체 패키지(14a)의 화살표 X-X'의 단면도이다.
반도체 패키지(14a)는 프린트 배선판(12)의 정해진 위치에 땜납 접합에 의해 전기적으로 접속되고, 제1 보강용 수지층(30) 및 제2 보강용 수지층(32)에 의해 프린트 배선판과 접합되어 있다. 프린트 배선판(12)과 반도체 패키지(14a) 사이의 접착층의 일부 영역은, 제1 보강용 수지층(30)을 하층으로 하고, 제1 보강용 수지층(30)에 비해 접착 강도가 높은 제2 보강용 수지층(32)을 상층으로서 구비하는 다층 적층 영역(34)으로 되어 있다. 물론, 제1 보강용 수지층(30)은 열가소성 수지를 포함하는 접착층이고, 제2 보강용 수지층(32)은 열경화성 수지를 포함하는 접착층인 것이 바람직하다.
제2 실시형태의 반도체 패키지(14a)에서는, 제1 실시형태에 비해 다층 적층 영역(34)의 면적이 넓고, 다층 적층 영역(34)은 점선으로 표시하는 반도체 패키지(14a)의 실장 위치를 나타내는 영역의 4변 근방까지 연장되어 있다. 한편, 실장 영역의 4개의 코너부에는 접착 강도가 높은 제2 보강용 수지층(32)이 형성된다. 이와 같이, 4개의 코너부에 다층 적층 영역(34)을 형성하지 않고, 접착 강도가 높은 제2 보강용 수지층(32)을 형성하는 것은 실장 영역의 코너부가 큰 충격이나 스트레스를 받기 쉽기 때문이다.
(반도체 패키지의 제3 실시형태)
도 5의 (a), (b)는 제3 실시형태의 반도체 패키지(14a)의 실장을 설명하는 도면이다. 제3 실시형태의 반도체 패키지(14a)는 직사각형의 실장면을 구비한다. 이 반도체 패키지(14a)에 대해서도, 제1 실시형태와 마찬가지로, 반도체 패키지(14a)의 배면측에는, 땜납 범프(16)가 일정 간격으로 복수개 설치된다.
도 5의 (b)는 도 5의 (a)에 도시하는 프린트 배선판(12)에 실장된 반도체 패키지(14a)의 화살표 X-X'의 단면도이다.
제3 실시형태의 반도체 패키지(14a)는 프린트 배선판(12)의 정해진 위치에 땜납 접합에 의해 전기적으로 접속되고, 제1 보강용 수지층(30) 및 제2 보강용 수지층(32)에 의해 프린트 배선판(12)과 접합되어 있다. 프린트 배선판(12)과 반도체 패키지(14a) 사이의 접착층의 일부 영역은, 제1 보강용 수지층(30)을 하층으로 하고, 제1 보강용 수지층(30)에 비해 접착 강도가 높은 제2 보강용 수지층(32)을 상층으로 하는 다층 적층 영역(34)으로 되어 있다. 물론, 제1 보강용 수지층(30)은 열가소성 수지를 포함하는 접착층이고, 제2 보강용 수지층(32)은 열경화성 수지를 포함하는 접착층인 것이 바람직하다.
반도체 패키지(14a)는 반도체칩을 탑재하고 있다. 도 5의 (a)에서 점선 A로 둘러싸인 영역은 반도체칩의 실장 영역에 대응하는 접착층 상의 대응 영역이다. 도 5의 (a)에서 점선 B로 둘러싸인 영역은 반도체 패키지(14a)의 실장 위치를 나타내는 접착층 상의 영역이다.
도 5의 (a)에 도시하는 바와 같이, 다층 적층 영역(34)은 반도체칩의 실장 영역에 대응하는 접착층 상의 대응 영역(점선 A로 둘러싸이는 영역)의 가장자리부를 피하도록, 이 대응 영역의 외측에 다층 적층 영역(34)이 4개 형성된다. 즉, 다층 적층 영역(34)은 상기 대응 영역의 가장자리부의 외측으로서, 대응 영역의 가장자리부와, 반도체 패키지(14a)의 실장 위치를 나타내는 영역(점선 B로 둘러싸인 영역)의 가장자리부 사이에 있는 영역에 형성된다. 또한, 4개의 다층 적층 영역(34)은 반도체 패키지(14a)의 실장 위치를 나타내는 영역의 대각선을 피하도록, 2개의 대각선 사이에 있게 형성된다.
이와 같이, 다층 적층 영역(34)을 점선 B로 둘러싸이는 영역의 가장자리부와, 점선 A로 둘러싸이는 영역의 가장자리부 사이에 있는 영역 내에 형성하는 것은, 이 영역이 받는 스트레스 및 충격력이 비교적 작기 때문이다. 이 영역에, 접착 강도가 낮은 제1 보강용 수지층(30)을 이용하여도, 반도체 패키지(14a)와 프린트 배선판(12)과의 접합 보강에 영향을 주지 않기 때문이다.
반도체칩의 상기 대응 영역(점선 A로 둘러싸이는 영역)의 가장자리부는 반도체칩의 발열에 의한 열스트레스가 발생하기 쉽다. 또한, 반도체 패키지(14a)의 실장 위치를 나타내는 영역(점선 B로 둘러싸인 영역)의 가장자리부는 물리적인 외력에 기인하는 스트레스나 충격을 받기 쉽다. 따라서, 이들 가장자리부는 접착 강도가 높은 제2 보강용 수지층(32)에 의해 확실하게 보강된다.
또한, 4개의 다층 적층 영역(34)을, 반도체 패키지(14a)의 실장 위치를 나타내는 영역의 대각선을 피하도록 형성하는 것은, 대각선 근방의 영역에서도 스트레스나 충격을 받기 쉬어, 확실한 보강을 하기 위해서이다.
(반도체 패키지의 제4 실시형태)
도 6의 (a), (b)는 제4 실시형태의 반도체 패키지(14a)의 실장을 설명하는 도면이다. 제4 실시형태의 반도체 패키지(14a)는 직사각형의 실장면을 구비한다. 이 반도체 패키지(14a)에 대해서도, 제1 실시형태와 마찬가지로, 반도체 패키지(14a)의 배면측에는, 땜납 범프(16)가 일정 간격으로 복수개 설치된다.
도 6의 (b)는 도 6의 (a)에 도시하는 프린트 배선판(12)에 실장된 반도체 패키지(14a)의 화살표 X-X'의 단면도이다.
제4 실시형태의 반도체 패키지(14a)는 제3 실시형태에 대하여 다층 적층 영역(34)이, 반도체칩의 실장 영역에 대응하는 접착층 상에서의 대응 영역(점선 A로 둘러싸이는 영역)의 가장자리부를 피하도록, 상기 대응 영역의 내측에 형성되는 점이 상이하다.
4개의 다층 적층 영역(34)은 상기 대응 영역의 가장자리부의 외측으로서, 이 가장자리부를 피하도록, 이 가장자리부와, 반도체 패키지(14a)의 실장 위치를 나타내는 접착층 상의 영역(점선 B로 둘러싸인 영역)의 가장자리부 사이에 있도록 형성되는 점은 실시형태 3과 동일하기 때문에, 그 설명은 생략한다.
이와 같이, 다층 적층 영역(34)이 상기 대응 영역(점선 A로 둘러싸이는 영역)의 가장자리를 피하도록, 상기 대응 영역의 내측에 형성되는 것은, 이 내측 영역이 받는 스트레스나 충격이 비교적 작기 때문이다. 따라서, 상기 대응 영역의 내측 영역에 접착 강도가 낮은 제1 보강용 수지층(30)이 이용되어도, 반도체 패키지(14a)와 프린트 배선판(12)과의 접합 보강에 영향을 주지 않는다.
(반도체 패키지의 실장 방법)
다음에, 반도체 패키지(14a)를 프린트 배선판(12)에 실장하는 프린트 배선판 유닛(10)의 제작 방법을 설명한다.
도 7은 프린트 배선판 유닛(10)의 제작 방법에 관해서, 반도체 패키지(14a)의 프린트 배선판(12)에의 실장을 중심으로 하는 흐름을 설명하는 흐름도이다.
우선, 프린트 배선판(12)이 공지의 방법으로 제작된다(단계 S10).
예컨대, 프린트 배선판 제작의 최종 공정으로서 기판의 표면 처리가 실시되어 프린트 배선판(12)이 제작된다.
이 후, 실장하고자 하는 반도체 패키지(14a)의 위치에 대응하여, 다층 적층 영역(34)을 정하고, 정한 다층 적층 영역(34)의 위치에, 열가소성 수지를 도포, 인쇄 등을 함으로써 열가소성 수지층이 형성된다(단계 S20). 열가소성 수지로서는, 예컨대 아크릴계수지, 폴리에스테르계수지, 염화비닐계수지 등이 이용된다.
다음에, 형성된 열가소성 수지층은 경화 또는 반경화(B 스테이지화)된다(S30). 이것에 의해, 열가소성 수지를 포함하는 제1 보강용 수지층(30)이 형성된다. 경화 방법은 이용하는 열가소성 수지에 따라 상이하지만, 예컨대 열가소성 수지가 감광성 수지, 더 구체적으로는 자외선 경화 수지인 경우 자외선을 조사함으로써 열가소성 수지가 경화 또는 반경화된다. 이 경우, 프린트 배선판(12)의 탑재 패드가 반도체 패키지(14a)의 땜납 범프(16)와 접속되도록, 탑재 패드에는 제1 보강용 수지층(30)은 형성되지 않는다. 이 때문에, 탑재 패드 부분의 열가소성 수지에는, 자외선이 조사되지 않도록 노광 마스크를 이용하여 부분적으로 노광된다. 이 후, 미경화 상태의 부분은 제거된다.
형성되는 열가소성 수지의 두께는 후술하는 반도체 패키지(14a)와 프린트 배선판(12) 사이에 생기는 땜납 범프의 높이에 비해 얇다.
제1 보강용 수지층(30)은 자외선 경화 수지의 인쇄 대신에, 탑재 패드 부분을 피하도록 형성된 인쇄 패턴에 맞춰 액상 수지를 인쇄한 후, 경화 또는 반경화시킴으로써 형성될 수도 있다. 또는, 탑재 패드 부분에 대응하도록 구멍이 있는 열가소성 수지 시트를 열압착에 의해 접착함으로써, 열가소성 수지층을 형성할 수도 있다. 이것에 의해, 열가소성 수지를 포함하는 제1 보강용 수지층(30)이 형성된다.
이 후, 제1 보강용 수지층(30)이 형성된 프린트 배선판(12)의 탑재 패드에 솔더 페이스트가 인쇄된다(단계 S40). 솔더 페이스트는 크림 땜납 인쇄기 및 금속 마스크를 이용하여 형성된다.
또한, 땜납 리페어 장치를 이용하여, 반도체 패키지(14a)는 프린트 배선판(12)에 적재된(단계 S50) 후, 솔더 페이스트가 형성된 프린트 배선판(12)의 탑재 패드와 반도체 패키지(14a)의 땜납 범프(16)가 땜납의 용융에 의해 접합된다(단계 S60).
이 후, 반도체 패키지(14a)가 접합된 프린트 배선판(12)에 대해, 도통 시험, 및 반도체 패키지(14a)가 정상적으로 기능하는지를 확인하는 기능 시험이 실시된다(단계 S70).
시험 확인 후, 반도체 패키지(14a)와 프린트 배선판(12) 사이의 간극에 열경화성 수지가 충전되어 경화된다(단계 S80). 시험 결과, 불합격의 경우, 반도체 패키지(14a)는 떼어지고, 별도의 반도체 패키지(14a)로 교체된다. 이 경우, 열경화성 수지는 충전되어 있지 않기 때문에, 불합격이 된 반도체 패키지(14)는, 열가소성 수지를 포함하는 제1 보강용 수지층(30)을 가열해서, 땜납 범프(16)를 용융시킴으로써, 용이하게 떼어질 수 있다.
또한, 열경화성 수지로서, 예컨대 에폭시 수지, 페놀 수지가 이용된다. 열경화성 수지의 경화는 가열에 의해 이루어진다. 열경화성 수지는 가열되는 것에 의해, 중합 반응을 일으켜 고분자의 메시 구조를 형성한다.
또한, 제1 보강용 수지층(30)의 두께는, 반도체 패키지(14a)와 프린트 배선판(12) 사이의 간극보다 얇기 때문에, 열경화성 수지를 충전하기 전의 제1 보강용 수지층(30) 위에는, 반도체 패키지(14a)의 면과의 사이에 간극이 있다. 물론, 제1 보강용 수지층(30)이 형성되지 않은 영역에도 반도체 패키지(14a)와 프린트 배선판(12) 사이에 간극이 있다. 열경화성 수지는 이들 간극에 충전되고, 도 2의 (a), (b), 도 4의 (a), (b), 도 5의 (a), (b), 도 6의 (a), (b)에 도시하는 바와 같은 제2 보강용 수지층(32)이 형성된다. 이것에 의해, 제1 보강용 수지층(30)의 상층으로서, 제2 보강용 수지층(32)이 형성된 영역이 형성되고, 이 영역이 다층 적층 영역(34)이 된다.
이 외, 반도체 패키지(14b∼14e)가 실장되고, 프린트 배선판 유닛(10)이 제작된다.
제작된 프린트 배선판 유닛(10)은 휴대 전자기기(20)에 내장되고(단계 S90), 휴대 전자기기(20)의 기능 시험이 실시된다(단계 S100).
이상과 같이, 다층 적층 영역(34)을 형성할 때, 열가소성 수지를 포함하는 제1 보강용 수지층(30)을 프린트 배선판(12) 상에서 경화시킨 후, 솔더 페이스트를 도포한다. 이 때문에 솔더 페이스트와 미경화 상태의 제1 보강용 수지층(30)이 혼합되지 않게 하여, 효율적으로 땜납 접합을 할 수 있다.
또한, 땜납 접합 시의 재가열에 의해 제1 보강용 수지층(30)의 접착 강도가 저하되어도, 반도체 패키지(14a)의 접착면은 땜납 접합 후에 충전되어 경화되는 열경화성 수지를 포함하는 제2 보강용 수지층(32)에 의해 접착되기 때문에, 제2 보강용 수지층(32)을 통해, 반도체 패키지(14a)와 프린트 배선판(12)의 접합 보강은 충분히 실현된다.
제1 보강용 수지층(30)은 열가소성 수지를 포함하기 때문에, 가열에 의해, 제1 보강용 수지층(30)과 프린트 배선판(12)의 접착 강도는 낮아진다. 따라서, 도 3에 도시하는 바와 같이, 반도체 패키지(14a)의 분리를 용이하게 할 수 있다.
이상과 같이, 본 실시형태는 리페어성을 확보하면서 반도체 패키지를 프린트 배선판에 실장할 때, 반도체 패키지의 프린트 배선판에의 접합 보강을 충분히 실현할 수 있다.
상기 실시형태는 이하에 나타내는 내용을 개시한다.
(부기 1)
전자부품을 프린트 배선판에 실장한 프린트 배선판 유닛으로서,
프린트 배선판과,
상기 프린트 배선판의 정해진 위치에 땜납에 의해 전기적으로 접속되고, 접착층에 의해 상기 프린트 배선판과 접합된 전자부품을 포함하며,
상기 프린트 배선판과 상기 전자부품 사이의 상기 접착층의 일부 영역은, 제1 보강용 수지층을 상기 프린트 배선판 측에, 상기 제1 보강용 수지층에 비해 접착 강도가 높은 제2 보강용 수지층을 상기 전자부품 측에 구비하는 다층 적층 영역 인 것을 특징으로 하는 프린트 배선판 유닛.
(부기 2)
상기 다층 적층 영역의 주변 영역에서는, 상기 제2 보강용 수지층이 상기 다층 적층 영역에서의 상기 제1 보강용 수지층의 주위를 둘러싸도록, 상기 제2 보강용 수지층이 형성되는 것인 부기 1에 기재된 프린트 배선판 유닛.
(부기 3)
상기 제1 보강용 수지층은 열가소성 수지를 포함하는 층이고, 상기 제2 보강용 수지층은 열경화성 수지를 포함하는 층인 것인 부기 1 또는 2에 기재된 프린트 배선판 유닛.
(부기 4)
상기 전자부품은 반도체칩을 탑재한 반도체 패키지이고,
상기 반도체칩의 실장 영역에 대응하는 상기 접착층 상의 영역을 대응 영역이라고 할 때, 상기 대응 영역의 가장자리부를 피하도록, 상기 대응 영역의 외측에 상기 다층 적층 영역이 설치되는 것인, 부기 1∼3 중 어느 하나에 기재된 프린트 배선판 유닛.
(부기 5)
전자부품을 프린트 배선판에 실장된 프린트 배선판 유닛으로서,
프린트 배선판과,
상기 프린트 배선판의 정해진 위치에 땜납에 의해 전기적으로 접속되고, 접착제에 의해 상기 프린트 배선판과 접합된 전자부품을 포함하며,
상기 프린트 배선판과 상기 전자부품 사이의 접착제로 형성되는 접착층 일부의 복수 영역은, 제1 보강용 수지층을 상기 프린트 배선판 측에, 상기 제1 보강용 수지층에 비해 접착 강도가 높은 제2 보강용 수지층을 상기 전자부품 측에 구비하는 다층 적층 영역이고,
상기 전자부품은 반도체칩을 탑재한 반도체 패키지이며,
상기 반도체칩의 실장 영역에 대응하는 상기 접착층 상의 영역을 대응 영역이라고 할 때, 상기 대응 영역의 가장자리부를 피하도록, 상기 대응 영역의 내측에 상기 다층 적층 영역 중 하나가 형성되고,
상기 대응 영역의 가장자리부를 피하도록, 상기 대응 영역의 외측에, 상기 다층 적층 영역 중 하나 이상이 형성되는 것을 특징으로 하는 프린트 배선판 유닛.
(부기 6)
전자부품의 실장 영역에 대응하는 상기 접착층 상의 영역은 직사각형이고, 상기 직사각형의 2개의 대각선을 피하도록, 상기 대각선 사이에 있게 상기 다층 적층 영역이 형성되는 것인 부기 4 또는 5에 기재된 프린트 배선판 유닛.
(부기 7)
부기 1∼6 중 어느 하나에 기재된 프린트 배선판 유닛을 탑재한 것을 특징으로 하는 전자기기.
(부기 8)
전자부품을 프린트 배선판에 실장한 프린트 배선판 유닛의 제작 방법으로서,
프린트 배선판에 열가소성 접착제를 포함하는 경화 또는 반경화된 제1 보강용 수지층을 형성하는 단계와,
상기 제1 보강용 수지층이 형성된 상기 프린트 배선판의 탑재 패드에 솔더 페이스트를 형성하는 단계와,
솔더 페이스트가 형성된 상기 프린트 배선판의 탑재 패드와 실장하는 전자부품의 땜납 범프를 접합하는 단계와,
상기 전자부품과 상기 프린트 배선판과의 간극 및 상기 제1 보강용 수지층과 상기 전자부품 사이의 간극에, 상기 열가소성 접착제에 비해 접착 강도가 높은 제2접착제를 충전하여 경화시킨 제2 보강용 수지층을 형성함으로써, 전자부품의 프린트 배선판에의 접합을 보강하는 단계를 포함하는 것을 특징으로 하는 프린트 배선판 유닛의 제작 방법.
(부기 9)
상기 제2 보강용 수지층이 상기 제1 보강용 수지층의 주위를 둘러싸도록, 상기 제2 보강용 수지층이 형성되는 것인, 부기 8에 기재된 프린트 배선판 유닛의 제작 방법.
(부기 10)
상기 제2 보강용 수지층은 열경화성 접착제를 포함하는 것인 부기 8 또는 9에 기재된 프린트 배선판 유닛의 제작 방법.
(부기 11)
상기 전자부품은 반도체칩을 탑재한 반도체 패키지이고,
상기 반도체칩의 실장 예정 영역에 대응하는 상기 접착층 상의 영역을 대응 영역이라고 할 때,
상기 대응 영역의 가장자리부를 피하도록, 상기 대응 영역의 외측에 상기 제1 보강용 수지층이 형성되는 것인 부기 8∼10 중 어느 하나에 기재된 프린트 배선판 유닛.
(부기 12)
상기 제1 보강용 수지층은 상기 대응 영역의 가장자리부를 피하도록, 상기 대응 영역의 내측에 형성되는 것인 프린트 배선판 유닛의 제작 방법.
(부기 13)
상기 전자부품의 실장 예정 영역은 직사각형이고,
상기 제1 보강용 수지층은 상기 직사각형의 2개의 대각선을 피하도록, 상기 대각선 사이에 있는 영역에 형성되는 것인 부기 8∼12 중 어느 하나에 기재된 프린트 배선판 유닛의 제작 방법.
이상, 본 발명의 프린트 배선판 유닛, 전자기기 및 프린트 배선판 유닛의 제작 방법에 대해서 상세히 설명했지만, 본 발명은 상기 실시형태에 한정되지 않고, 본 발명의 주지를 일탈하지 않는 범위에서, 여러 가지를 개량 또는 변경하여도 좋은 것은 물론이다.
10: 프린트 배선판 유닛 12: 프린트 배선판
14a, 14b, 14c, 14d, 14e: 반도체 패키지 16: 땜납 범프
22, 24: 유닛 26: 디스플레이
30: 제1 보강용 수지층 32: 제2 보강용 수지층
34: 다층 적층 영역

Claims (8)

  1. 전자부품을 프린트 배선판에 실장한 프린트 배선판 유닛에 있어서,
    프린트 배선판과,
    상기 프린트 배선판의 정해진 위치에 땜납에 의해 전기적으로 접속되고, 접착층에 의해 상기 프린트 배선판과 접합된 전자부품
    을 포함하며,
    상기 프린트 배선판과 상기 전자부품 사이의 상기 접착층의 일부 영역은, 제1 보강용 수지층을 상기 프린트 배선판 측에, 상기 제1 보강용 수지층에 비해 접착 강도가 높은 제2 보강용 수지층을 상기 전자부품 측에 구비하는 다층 적층 영역인 것을 특징으로 하는 프린트 배선판 유닛.
  2. 제1항에 있어서, 상기 다층 적층 영역의 주변 영역에서는, 상기 제2 보강용 수지층이 상기 다층 적층 영역에서의 상기 제1 보강용 수지층의 주위를 둘러싸도록, 상기 제2 보강용 수지층이 형성되는 것을 특징으로 하는 프린트 배선판 유닛.
  3. 제1항 또는 제2항에 있어서, 상기 제1 보강용 수지층은 열가소성 수지를 포함하는 층이고, 상기 제2 보강용 수지층은 열경화성 수지를 포함하는 층인 것을 특징으로 하는 프린트 배선판 유닛.
  4. 제1항 또는 제2항에 있어서, 상기 전자부품은 반도체칩을 탑재한 반도체 패키지이고,
    상기 반도체칩의 실장 영역에 대응하는 상기 접착층 상의 영역을 대응 영역이라고 할 때, 상기 대응 영역의 가장자리부를 피하도록, 상기 대응 영역의 외측에 상기 다층 적층 영역이 형성되는 것을 특징으로 하는 프린트 배선판 유닛.
  5. 전자부품을 프린트 배선판에 실장한 프린트 배선판 유닛에 있어서,
    프린트 배선판과,
    상기 프린트 배선판의 정해진 위치에 땜납에 의해 전기적으로 접속되고, 접착제에 의해 상기 프린트 배선판과 접합된 전자부품
    을 포함하며,
    상기 프린트 배선판과 상기 전자부품 사이의 접착제로 형성되는 접착층 일부의 복수 영역은, 제1 보강용 수지층을 상기 프린트 배선판 측에, 상기 제1 보강용 수지층에 비해 접착 강도가 높은 제2 보강용 수지층을 상기 전자부품 측에 구비하는 다층 적층 영역이고,
    상기 전자부품은 반도체칩을 탑재한 반도체 패키지이며,
    상기 반도체칩의 실장 영역에 대응하는 상기 접착층 상의 영역을 대응 영역이라고 할 때, 상기 대응 영역의 가장자리부를 피하도록, 상기 대응 영역의 내측에 상기 다층 적층 영역 중 하나가 형성되고,
    상기 대응 영역의 가장자리부를 피하도록, 상기 대응 영역의 외측에, 상기 다층 적층 영역 중 하나 이상이 형성되는 것을 특징으로 하는 프린트 배선판 유닛.
  6. 제4항에 있어서, 상기 전자부품의 실장 영역에 대응하는 상기 접착층 상의 영역은 직사각형이고, 상기 직사각형의 2개의 대각선을 피하도록, 상기 대각선 사이에 있게 상기 다층 적층 영역이 형성되는 것을 특징으로 하는 프린트 배선판 유닛.
  7. 제1항에 기재된 프린트 배선판 유닛을 탑재한 것을 특징으로 하는 전자기기.
  8. 전자부품을 프린트 배선판에 실장한 프린트 배선판 유닛의 제작 방법에 있어서,
    프린트 배선판에 열가소성 수지를 포함하는 경화 또는 반경화된 제1 보강용 수지층을 형성하는 단계와,
    상기 제1 보강용 수지층이 형성된 상기 프린트 배선판의 탑재 패드에 솔더 페이스트를 형성하는 단계와,
    솔더 페이스트가 형성된 상기 프린트 배선판의 탑재 패드와 실장하는 전자부품의 땜납 범프를 접합하는 단계와,
    상기 전자부품과 상기 프린트 배선판의 간극 및 상기 제1 보강용 수지층과 상기 전자부품 사이의 간극에, 상기 열가소성 수지에 비해 접착 강도가 높은 제2 접착제를 충전하여 경화시킨 제2 보강용 수지층을 형성함으로써, 전자부품의 프린트 배선판에의 접합을 보강하는 단계
    를 포함하는 것을 특징으로 하는 프린트 배선판 유닛의 제작 방법.
KR1020110028868A 2010-03-30 2011-03-30 프린트 배선판 유닛, 전자기기, 및 프린트 배선판 유닛의 제작 방법 KR101199614B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010078070A JP5418367B2 (ja) 2010-03-30 2010-03-30 プリント配線板ユニットおよび電子機器
JPJP-P-2010-078070 2010-03-30

Publications (2)

Publication Number Publication Date
KR20110110017A true KR20110110017A (ko) 2011-10-06
KR101199614B1 KR101199614B1 (ko) 2012-11-09

Family

ID=44261714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110028868A KR101199614B1 (ko) 2010-03-30 2011-03-30 프린트 배선판 유닛, 전자기기, 및 프린트 배선판 유닛의 제작 방법

Country Status (5)

Country Link
US (1) US20110240355A1 (ko)
EP (1) EP2373137A1 (ko)
JP (1) JP5418367B2 (ko)
KR (1) KR101199614B1 (ko)
CN (1) CN102209435A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211382A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd プリント基板及びその製造方法
US9425160B1 (en) * 2013-03-14 2016-08-23 Maxim Integrated Products, Inc. Wafer-level package device with solder bump reinforcement
US11439025B2 (en) * 2016-06-08 2022-09-06 Fuji Corporation Method for forming circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571024B2 (ja) * 1994-09-28 1997-01-16 日本電気株式会社 マルチチップモジュール
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
EP1025587A4 (en) * 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
JP3881751B2 (ja) * 1997-08-20 2007-02-14 沖電気工業株式会社 半導体チップの実装構造および実装方法
US6040631A (en) * 1999-01-27 2000-03-21 International Business Machines Corporation Method of improved cavity BGA circuit package
JP2001007488A (ja) * 1999-06-17 2001-01-12 Mitsubishi Electric Corp 半導体装置の実装構造及びその実装方法
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP2002334906A (ja) * 2001-05-09 2002-11-22 Matsushita Electric Ind Co Ltd フリップチップの実装方法
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
JP3891133B2 (ja) 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
TWI240399B (en) * 2004-04-06 2005-09-21 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
JP4058642B2 (ja) * 2004-08-23 2008-03-12 セイコーエプソン株式会社 半導体装置
JP4270077B2 (ja) * 2004-09-03 2009-05-27 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP2006100457A (ja) * 2004-09-29 2006-04-13 Hitachi Ltd 電子装置及びその製造方法
US7148560B2 (en) * 2005-01-25 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. IC chip package structure and underfill process
KR100871710B1 (ko) 2007-04-25 2008-12-08 삼성전자주식회사 플립 칩 패키지 및 그 패키지 제조방법
JP2009071031A (ja) * 2007-09-13 2009-04-02 Panasonic Corp 電子装置
JP2009105276A (ja) * 2007-10-24 2009-05-14 Omron Corp 半導体チップの実装方法及び半導体搭載用配線基板

Also Published As

Publication number Publication date
JP2011211002A (ja) 2011-10-20
US20110240355A1 (en) 2011-10-06
JP5418367B2 (ja) 2014-02-19
KR101199614B1 (ko) 2012-11-09
EP2373137A1 (en) 2011-10-05
CN102209435A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
US8071881B2 (en) Wiring board, method for manufacturing same and semiconductor device
JP4424449B2 (ja) 部品内蔵モジュール及びその製造方法
JP5150518B2 (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
KR101053226B1 (ko) 그의 상하면에 반도체 구성체를 갖는 반도체장치 및 그 제조방법
CN100444374C (zh) 印刷电路板和包括印刷电路板的电子设备
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
US20080303145A1 (en) Printed Circuit Board, Printed Circuit Board Manufacturing Method and Electronic Device
JP2008172076A (ja) 多層配線基板の製造方法
JP4203031B2 (ja) 積層型電子部品の製造方法
KR101199614B1 (ko) 프린트 배선판 유닛, 전자기기, 및 프린트 배선판 유닛의 제작 방법
JP4909823B2 (ja) プリント回路板、電子部品の実装方法および電子機器
JP5589302B2 (ja) 部品内蔵基板及びその製造方法
JP4560113B2 (ja) プリント回路板及びプリント回路板を備えた電子機器
KR101201599B1 (ko) 프린트 배선판 및 프린트 배선판의 제작 방법
JP2009004447A (ja) プリント回路板、電子機器、および半導体パッケージ
JP2016082156A (ja) 電子モジュール、電子モジュールの製造方法
JP2012015484A (ja) エンベデッド基板の製造方法
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JP2007266129A (ja) 半導体装置及び半導体装置の製造方法
JP2005175020A (ja) 配線基板、電子回路素子およびその製造方法、並びに表示装置
JP2010219346A (ja) プリント回路板及びプリント回路板を備えた電子機器
TW201419950A (zh) 印刷電路板與使用其之半導體封裝件以及印刷電路板與使用其之半導體封裝件的製造方法
US11705400B2 (en) Semiconductor package
JP2011146588A (ja) 電子部品内蔵配線板、電子部品内蔵配線板の製造方法
JP2009135387A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee