CN102209435A - 印刷电路板单元、电子装置和制造印刷电路板的方法 - Google Patents

印刷电路板单元、电子装置和制造印刷电路板的方法 Download PDF

Info

Publication number
CN102209435A
CN102209435A CN2011100784195A CN201110078419A CN102209435A CN 102209435 A CN102209435 A CN 102209435A CN 2011100784195 A CN2011100784195 A CN 2011100784195A CN 201110078419 A CN201110078419 A CN 201110078419A CN 102209435 A CN102209435 A CN 102209435A
Authority
CN
China
Prior art keywords
circuit board
printed circuit
resin layer
pcb
fortified resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100784195A
Other languages
English (en)
Inventor
中村直树
武富信雄
畑中清之
入口慈男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102209435A publication Critical patent/CN102209435A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Abstract

本发明提供一种印刷电路板单元、电子装置和制造印刷电路板的方法。印刷电路板单元包括印刷电路板和电子部件。电子部件通过焊接而电连接到印刷电路板上的预定位置，同时使用粘合层而接合到印刷电路板。布置在印刷电路板与电子部件之间的粘合层部分地包括多层层叠区域，该多层层叠的区域包括第一强化树脂层和第二强化树脂层。第一强化树脂层布置在印刷电路板的一侧上，而第二强化树脂层布置在电子部件的一侧上。第二强化树脂层的粘合强度大于第一强化树脂层的粘合强度。

Description

印刷电路板单元、电子装置和制造印刷电路板的方法
技术领域
本发明涉及在印刷电路板上安装有电子部件的印刷电路板单元，包含印刷电路板的电子装置，以及制造在印刷电路板上安装有电子部件的印刷电路板单元的方法。
背景技术
在近来的便携式电子装置(移动电话、膝上型个人计算机等)中，称为“底层填料”的强化树脂被施加到电子部件与印刷电路板之间的间隙，以强化电子部件与印刷电路板之间的接合。这里执行强化用于防止电子部件的接合部由于例如当便携式电子装置跌落时施加的大的冲击而损坏。热固性树脂(例如具有高的粘合强度的环氧树脂)用作上述强化树脂。
另一方面，可以将通过混合热固性粘合材料和热塑性粘合材料而形成的树脂用作强化树脂，以在电子部件自身或电子部件到印刷电路板的接合存在问题时，将该强化树脂用作用于修复电子部件的底层填料。但是，没有开发出用于作为强化树脂而将电子部件可靠地连接到印刷电路板并且用于容易地修复电子部件的强化树脂。
在这样的条件下，日本特开专利申请公开No.JP-A-2008-277823讨论了一种包括板、倒装芯片、第一底层填料和第二底层填料的倒装芯片封装。倒装芯片安装在板上。第一底层填料布置在基板上的芯片连接部上。这里芯片连接部是倒装芯片电连接到板的部分。第二底层填料布置在板上的除了芯片连接部之外的其他部分。此外，第一底层填料由强度大于第二底层填料的强度的材料制成。
在前述接合方法中，通过将倒装芯片接合部划分为芯片连接部和除了芯片连接部之外的其余部分而可以将倒装芯片安装在板上。但是，由于在其接合表面上均匀分布的焊料突起，使用树脂的前述方法可能不允许用于诸如BGA(Ball Grid Array，球栅阵列)的半导体封装。
发明内容
为了解决前述问题，在本发明的一个方面中，目的是提供一种印刷电路板单元、电子装置和制造印刷电路板单元的方法，以用于当将电子部件安装到印刷电路板而同时允许修复时充分强化电子部件到印刷电路板的接合。
根据本发明的一个方面，提供了一种在印刷电路板上安装有电子部件的印刷电路板单元，该印刷电路板单元包括印刷电路板和电子部件。电子部件通过焊接而电连接到印刷电路板上的预定位置。电子部件使用粘合层而接合到印刷电路板。此外，布置在印刷电路板与电子部件之间的粘合层部分地包括多层层叠的区域，该多层层叠的区域包括第一强化树脂层和第二强化树脂层。第一强化树脂层布置在印刷电路板的一侧上，而第二强化树脂层布置在电子部件的一侧上。第二强化树脂层的粘合强度大于第一强化树脂层的粘合强度。
根据本发明的另一方面，提供了一种在印刷电路板上安装有电子部件的印刷电路板单元，该印刷电路板单元包括印刷电路板和电子部件。电子部件通过焊接而电连接到印刷电路板上的预定位置。电子部件通过粘合材料而接合到印刷电路板。此外，布置在印刷电路板与电子部件之间的粘合层部分地包括多个多层层叠区域。该多个多层层叠的区域各自包括第一强化树脂层和第二强化树脂层。第一强化树脂层布置在印刷电路板的一侧上，而第二强化树脂层布置在电子部件的一侧上。第二强化树脂层的粘合强度大于第一强化树脂层的粘合强度。电子部件是包含有半导体芯片的半导体封装。多个多层层叠区域之一布置在对应区域的内部，并且远离所述粘合层上的对应区域的边缘部分，所述对应区域表示与所述半导体芯片的安装区域相对应的区域。所述多个多层层叠区域中的至少一个布置在所述对应区域的外侧上，并且远离所述对应区域的边缘部分。
根据本发明的又一方面，提供了一种制造在印刷电路板上安装有电子部件的印刷电路板单元的方法，该方法包括以下步骤：在印刷电路板上形成第一强化树脂层，该第一强化树脂层为固化或半固化的，并且包含热塑性粘合材料；将焊膏涂敷在形成有第一强化树脂层的印刷电路板的安装垫上；将形成有焊膏的印刷电路板的安装垫与待安装在印刷电路板上的电子部件的焊料突起接合；以及通过在电子部件与印刷电路板之间的间隙中以及在第一强化树脂层与电子部件之间的间隙中填充和固化第二粘合材料而形成第二强化树脂层，以强化电子部件到印刷电路板的接合，第二粘合材料具有的粘合强度大于热塑性粘合材料的粘合强度。
附图说明
现在参照附图，附图形成该原始公开的一部分：
图1是示出了包括本发明示例性实施方式的印刷电路板单元的示例便携式电子装置的图；
图2A是示出了在第一示例性实施方式中使用的印刷电路板的图；
图2B是示出了在印刷电路板上对第一示例性实施方式的半导体封装的安装的图；
图3是示出了从印刷电路板去除第一示例性实施方式的半导体封装的图；
图4A是示出了在第二示例性实施方式中使用的印刷电路板的图；
图4B是示出了在印刷电路板上对第二示例性实施方式的半导体封装的安装的图；
图5A是示出了在第三示例性实施方式中使用的印刷电路板的图；
图5B是示出了在印刷电路板上对第三示例性实施方式的半导体封装的安装的图；
图6A是示出了在第四示例性实施方式中使用的印刷电路板的图；
图6B是示出了在印刷电路板上对第四示例性实施方式的半导体封装的安装的图；
图7是表示本发明的制造印刷电路板的方法的示例性流程的流程图；
图8A是示出了在印刷电路板上对半导体封装的常规安装的图；以及
图8B是示出了在印刷电路板上对半导体封装的常规安装的图。
具体实施方式
下面将说明根据本发明的印刷电路板单元、电子装置和制造印刷电路板单元的方法。
(印刷电路板单元)
图1示意性地示出了第一示例性实施方式的包含印刷电路板单元10的便携式电子装置20的内部结构。诸如键盘和鼠标/触摸板的输入操作单元与图1中示出的便携式电子装置20分离。除了包括有CPU等的印刷电路板单元10，便携式电子装置20还包括单元22和24(电池单元和无线收发器单元等)以及显示器26。印刷电路板单元10是安装了电子部件(诸如半导体封装)的板。
在印刷电路板单元10中，多个电子部件(即，半导体封装14a、14b、14c、14d和14e)安装在印刷电路板12的表面上。半导体封装14a、14b、14c、14d和14e中之一的半导体封装14a包括了在其面对印刷电路板12的表面上的多个焊料突起。焊料突起由焊料球制成并按照预定间隔排列。各焊料突起作为半导体封装14a的连接端子被焊接并电连接到印刷电路板12的安装垫。例如，半导体封装14a采用BGA(球栅阵列)。半导体封装14a可以采用LGA(Land Grid Array，平面栅格阵列)或CSP(Chip Size Package，芯片尺寸封装)等。因此，半导体封装14a的焊料突起定位在半导体封装14a的主体与印刷电路板12之间。半导体封装14b至14e的突起(图中未示出)也连接到布置在印刷电路板12上的安装垫等。
如下所述，用于强化焊接的树脂涂敷在前述半导体封装14和印刷电路板12之间。涂敷焊接强化树脂用于将半导体封装14a的焊接强化到即使对半导体封装14a施加大的应力或撞击，半导体封装14a的焊接可以充分维持的程度。
(第一示例性实施方式半导体封装)
图2A和图2B是示出了在印刷电路板12上安装具有矩形安装表面的半导体封装14a(即，第一示例性实施方式的半导体封装)的图。图2A示出了安装在印刷电路板12上的半导体封装14a的主体的安装位置(即由虚线所包围的位置)以及对粘合层的设置。
如图2A所示，多个焊料突起16按照预定间隔布置在半导体封装14a的面对印刷电路板12的表面上(该表面在下文称为“背面”)。
图2B是在图2A中示出的印刷电路板12上安装的半导体封装14a的截面图，其沿着线X-X’截开。
半导体封装14a被焊接并电连接到印刷电路板12上的预定位置。同时，使用第一强化树脂层30和第二强化树脂层32将半导体封装14a粘结到印刷电路板12。布置在印刷电路板12和半导体封装14a之间的粘合层部分地包括多层层叠区域34。多层层叠区域34包括第一强化树脂层30和第二强化树脂层32。第一强化树脂层30布置在印刷电路板12的一侧上，因而比第二强化树脂层32更靠近印刷电路板12，而粘合强度大于第一强化树脂层30的粘合强度的第二强化树脂层32布置在半导体封装14a的一侧上，因而比第一强化树脂层30更靠近半导体封装14a。在布置在印刷电路板12和半导体封装14a之间的粘合层中，布置在印刷电路板12的一侧上的层在下文将称为“下层”，而布置在半导体封装14a的一侧上的层以下将称为“上层”。多层层叠区域34布置在表示半导体封装14a的安装位置(即，在图2A中由虚线所包围的区域)的区域内，更具体地布置在该区域的内部，并且远离该区域的边缘部分。术语“粘合强度”这里例如指通过JIS(日本工业标准)K6833定义的剥离强度。
第二强化树脂层32在多层层叠区域34的外围区域中延伸并被布置成围绕多层层叠区域34的第一强化树脂层30。
这里第一强化树脂层30优选为包含热塑性树脂的粘合层，而第二强化树脂层32优选为包含热固性树脂的粘合层。包含热塑性树脂的粘合层这里可以是在热塑性树脂中混合了热固性树脂的树脂类型，也可以是由热塑性树脂制成的树脂类型。这里可以将任何适当的树脂混合，只要混合后的树脂至少具有热塑性质。包含热固性树脂的粘合层这里可以是在热固性树脂中混合了热塑性树脂的树脂类型，也可以是由热固性树脂制成的树脂类型。这里可以将任何适当的树脂混合，只要混合后的树脂至少具有热固性质。例如，将丙烯酸系列树脂、聚酯系列树脂或氯乙烯系列树脂用作热塑性树脂。另一方面，例如将环氧树脂或酚树脂用作热固性树脂。
如上所述，包括有作为下层的第一强化树脂层30和作为上层的第二强化树脂层32的多层层叠区域34布置在表示半导体封装14a的安装位置的区域的内部。利用该结构，半导体封装14a的整个背面通过具有高粘合强度的第二强化树脂层32而接合到印刷电路板12。因此，半导体封装14a与印刷电路板12之间的接合在印刷电路板单元10中充分得到强化。
此外，第二强化树脂层32在半导体封装14a的多层层叠区域34的外围区域中被布置成围绕多层层叠区域34的第一强化树脂层30，由于这样的结构，更可靠地实现了接合强化。
相反，如果将常规的接合方法应用于半导体封装与印刷电路板之间的接合，则半导体封装与印刷电路板之间的接合没有地充分被强化。
图8A和图8B示出了将常规的接合方法应用于半导体封装100与印刷电路板102之间的接合的示例性情况。
在常规的接合方法中，例如将热固性树脂用作第一底层填料，而将热塑性树脂用作第二底层填料。在该情况下，预固化状态的热塑性树脂和焊膏适当地涂敷到印刷电路板102上的预定区域。如图8A和图8B所示，布置在面对印刷电路板102的半导体封装100表面上的多个焊料突起104部分地布置在由热塑性树脂制成的粘合层106的区域内。布置由热固性树脂制成的粘合层108以围绕粘合层106。在该情况下，粘合层108对应于第一底层填料，而粘合层106对应于第二底层填料。
但是，难以将热塑性树脂和焊膏适当地涂敷到预定区域，因为在将半导体封装100接合到印刷电路板102之前热塑性树脂和焊膏中的每一种处于膏状。另一方面，在热塑性树脂固化后可以将焊膏印刷在预定区域上。但是，电子部件与热塑性树脂之间的粘结没有被充分强化，因为当固化的热塑性树脂再受热时粘结的粘合强度降低。
此外，半导体封装100的背面的大部分通过粘合强度比粘合层108的粘合强度小的粘合层106接合到印刷电路板102。因此，半导体封装100与印刷电路板102之间的粘合使用常规接合方法而未充分被强化。
如上所述，半导体封装与印刷电路板之间的粘合应用常规的接合方法而未充分被强化。相反，根据第一示例性实施方式，半导体封装与印刷电路板之间的粘合通过在粘合层中形成多层层叠区域34而充分地被强化。
此外，在第一示例性实施方式中，第一强化树脂层30是包含热塑性树脂的粘合层，而第二强化树脂层32是包含热固性树脂的粘合层。因此，第一强化树脂层30的粘合强度通过要在修复处理中执行的加热而降低。因此，仅第二强化树脂层32大致具有粘合功能。第二强化树脂层32的粘合区域小于第一强化树脂层30和第二强化树脂层32的总的粘合区域。因此，整个粘合层的粘合强度降低。通过物理地断裂第二强化树脂层32并同时从印刷电路板12剥离半导体封装14a，由此可以容易地将半导体封装14a从印刷电路板12去除，如图3所示。
此外，当半导体封装14a附接到印刷电路板12时，包含热塑性树脂的第一强化树脂层30允许以固化或半固化状态布置在印刷电路板12上，如下面所描述的。因此，容易将焊膏涂敷到接合垫。
(第二示例性实施方式半导体封装)
图4A和图4B是示出了在印刷电路板12上对第二示例性实施方式的半导体封装14a的安装的图。第二示例性实施方式的半导体封装14a包括矩形安装表面。与第一示例性实施方式类似，半导体封装14a也包括了在其背面上按照预定间隔布置的多个焊料突起16。
图4B是在图4A中示出的印刷电路板12上安装的半导体封装14a的截面图，其沿着线X-X’截开。
半导体封装14a被焊接并电连接到印刷电路板12上的预定位置。同时，使用第一强化树脂层30和第二强化树脂层32将半导体封装14a接合到印刷电路板12。布置在印刷电路板12和半导体封装14a之间的粘合层部分地包括多层层叠区域34。多层层叠区域34包括作为下层的第一强化树脂层30和作为上层的第二强化树脂层32。第二强化树脂层32具有比第一强化树脂层30的粘合强度大的粘合强度。这里第一强化树脂层30优选地为包含热塑性树脂的粘合层，而第二强化树脂层32优选地为包含热固性树脂的粘合层。
第二示例性实施方式的半导体封装14a包括多层层叠区域34，该多层层叠区域34的面积大于第一示例性实施方式的多层层叠区域34的面积。在第二示例性实施方式中，多层层叠区域34延伸到利用虚线描绘的区域的四个边附近，该区域表示半导体封装14a的安装位置。相反，具有高的粘合强度的第二强化树脂层32布置在半导体封装14a的安装区域的四个角上。因而，由于半导体封装14a的安装区域的角容易遭受大的撞击或应力的事实，具有高的粘合强度的第二强化树脂层32设置在半导体封装14a的安装区域的四个角上，而在四个角中不形成多层层叠区域。
(第三示例性实施方式半导体封装)
图5A和图5B是示出了在印刷电路板12上对第三示例性实施方式的半导体封装14a的安装的图。第三示例性实施方式的半导体封装14a包括矩形安装表面。与第一示例性实施方式类似，半导体封装14a包括了在其背面上按照预定间隔布置的多个焊料突起16。
图5B是在图5A中示出的印刷电路板12上安装的半导体封装14a的截面图，其沿着线X-X’截开。
第三示例性实施方式的半导体封装14a被焊接并电连接到印刷电路板12上的预定位置。同时，使用第一强化树脂层30和第二强化树脂层32将半导体封装14a接合到印刷电路板12。布置在印刷电路板12和半导体封装14a之间的粘合层部分地包括多个多层层叠区域34。各多层层叠区域34包括作为下层的第一强化树脂层30和作为上层的第二强化树脂层32。第二强化树脂层32具有比第一强化树脂层30的粘合强度大的粘合强度。这里第一强化树脂层30优选地为包含热塑性树脂的粘合层，而第二强化树脂层32优选地为包含热固性树脂的粘合层。
半导体封装14a包括在其中的半导体芯片。在图5A中由虚线A包围的区域表示粘合层上的与半导体芯片的安装区域相对应的区域。另一方面，在图5A中由虚线B包围的区域表示一区域，该区域表示半导体封装14a在粘合层上的安装位置。
如图5A所示，四个多层层叠区域34布置在与半导体芯片在粘合层上的安装位置相对应的区域(该区域由虚线A包围；下文称为“对应区域”)的外侧并且远离对应区域的边缘部分。换言之，多层层叠区域34布置在粘合层上的前述对应区域的边缘部分的外侧，更具体地说，布置在对应区域的边缘部分与表示半导体封装14a的安装位置的区域(即，由虚线B包围的区域)的边缘部分之间夹着的区域。此外，四个多层层叠区域34布置在由表示半导体封装14a的安装位置的区域的两条对角线所分割开的四个区域中，并且远离对角线。
因而，多层层叠区域34布置在由虚线B包围的区域的边缘部分与由虚线A包围的区域的边缘部分之间夹着的区域内，这是由于被夹着的区域受到较小的应力或撞击。此外，具有低的粘合强度的第一强化树脂层30对半导体封装14a和印刷电路板12之间的接合的强化不具有负面影响，即使当第一强化树脂层30用于前述被夹着的区域时。
由于半导体芯片的发热，容易在针对半导体芯片的前述对应区域(即，由虚线A包围的区域)的边缘部分上产生热应力。另一方面，表示半导体封装14a的安装位置的区域(即，由虚线B包围的区域)的边缘部分容易受到与物理外力有关的应力或撞击的影响。因此，边缘部分可靠地由具有高粘合强度的第二强化树脂层32进行了强化。
此外，四个多层层叠区域34布置在预定位置上并且远离表示半导体封装14a的安装位置的区域的对角线，这是由于该对角线附近的区域也容易受到应力或撞击的影响的事实。因此，对角线附近的区域可靠地由第二强化树脂层32进行了强化。
(第四示例性实施方式半导体封装)
图6A和图6B是示出了在印刷电路板12上对第四示例性实施方式的半导体封装14a的安装的图。第四示例性实施方式的半导体封装14a包括矩形的安装表面。与第一示例性实施方式类似，半导体封装14a还包括在其背面上按照预定间隔布置的多个焊料突起16。
图6B是在图6A中示出的印刷电路板12上安装的半导体封装14a的截面图，其沿着线X-X’截开。
第四示例性实施方式的半导体封装14a与第三示例性实施方式的半导体封装14a的不同之处在于，多层层叠区域34布置在与粘合层上的半导体芯片的安装区域相对应的区域(即，由虚线A包围的区域；下文称为“对应区域”)的内部，并且远离该对应区域的边缘部分。
第四示例性实施方式的半导体封装14a与第三示例性实施方式的半导体封装14a的相同之处在于，四个多层层叠区域34布置在前述对应区域的边缘部分的外侧，并远离对应区域的边缘部分，更具体地说，布置在对应区域的边缘部分与表示半导体封装14a在粘合层上的安装位置的区域(即，由虚线B包围的区域)的边缘部分之间夹着的区域。因此，以下将省略对上述结构的说明。
因而，多层层叠区域34布置在对应区域(即，由虚线A包围的区域)的内部，并且远离该对应区域的边缘部分，这是由于对应区域的边缘部分受到较小的应力或撞击。因此，具有低的粘合强度的第一强化树脂层30对半导体封装14a和印刷电路板12之间的接合的强化不具有负面影响，即使当第一强化树脂层30用于对应区域的内部。
(半导体封装安装方法)
下面将给出半导体封装14a安装在印刷电路板12上的印刷电路板单元10的制造方法的说明。
图7是示出了在制造印刷电路板单元10的方法中主要集中于在印刷电路板12上安装半导体封装14a的流程的流程图。
首先，使用迄今公知的方法来制造印刷电路板12(步骤S10)。
例如，通过相对于基板执行作为制造印刷电路板12的最后步骤的表面处理而制造印刷电路板12。
随后，响应于半导体封装14a的预期的安装位置，确定单个或多个多层层叠区域34。将热塑性树脂涂敷或印刷到多层层叠区域/多个多层层叠区域34的确定的位置/多个位置。由此，形成热塑性树脂层(步骤S20)。例如，将丙烯酸系列树脂、聚酯系列树脂或氯乙烯系列树脂用作热塑性树脂。
接着，将形成的热塑性树脂层进行固化或半固化(B阶段)(步骤S30)。由此，形成包含热塑性树脂的第一强化树脂层30。对树脂进行固化的方法取决于涂敷或印刷的热塑性树脂的类型。如果热塑性树脂为感光树脂，更具体地例如为紫外线可固化树脂，则当暴露于紫外光的照射时热塑性树脂固化或半固化。在该情况下，印刷电路板12的安装垫/多个安装垫没有设置第一强化树脂层30，以允许将安装垫/多个安装垫连接到半导体封装14a的焊料突起16。因此，使用用于防止布置在安装垫/多个安装垫上的热塑性树脂暴露于紫外光照射的曝光掩模，将热塑性树脂部分地暴露于紫外光。随后，预固化状态的热塑性树脂将被去除。
这里形成的热塑性树脂的厚度小于下面描述的要在半导体封装14a与印刷电路板12之间形成的焊料突起的高度。
第一强化树脂层30可以如下形成。代替印刷紫外线可固化树脂，可以沿不与安装垫/多个安装垫重叠的印刷图案印刷液体树脂并可以随后对液体树脂进行固化或半固化。另选地，借助于热压缩可以通过将具有孔的与安装垫/多个安装垫对齐的的热塑性树脂片附接于印刷电路板而形成热塑性树脂层。由此形成包含热塑性树脂的第一强化树脂层30。
随后，将焊膏印刷在形成有第一强化树脂层30的印刷电路板12的安装垫/多个安装垫上(步骤S40)。使用焊浆印刷机和金属掩模而形成焊膏。
此外，使用焊料修理装置(solder repair apparatus)而在印刷电路板12上布置半导体封装14a(步骤S50)。随后，通过熔化焊料而将半导体封装14a的焊料突起16接合到印刷电路板12的其上包括焊膏的安装垫/多个安装垫(步骤S60)。
随后，针对接合了半导体封装14a的印刷电路板12执行用于检查半导体封装14a是否正常工作的连续测试或功能测试(步骤S70)。
当半导体封装14a通过了测试，在半导体封装14a与印刷电路板12之间的间隙中填充热固性树脂并将热固性树脂进行固化(步骤S80)。另一方面，当半导体封装14a没能通过测试，将半导体封装14a从印刷电路板12去除并由另一半导体封装14a来代替。在该情况下，热固性树脂不填充在前述间隙中。因此容易通过加热包含热塑性树脂的第一强化树脂层30并熔化焊料突起16而将失败的半导体封装14a从印刷电路板12去除。
例如，这里环氧树脂或酚树脂被用作热固性树脂。热固性树脂在此通过加热(这使得进行聚合反应并形成聚合物网络结构)而被固化。
此外，第一强化树脂层30的厚度小于半导体封装14a与印刷电路板12之间的间隙。因此在填充热固性树脂前，在半导体封装14a的表面与第一强化树脂层30之间产生间隙。此外，在未形成第一强化树脂层30的区域上在半导体封装14a与印刷电路板12之间产生间隙。在间隙中填充热固性树脂，并且形成第二强化树脂层32，如图2A、2B、4A、4B、5A、5B、6A和6B中所示。由此，形成单个或多个区域，该区域包括作为第一强化树脂层30上的上层的第二强化树脂层32。该区域/多个区域是多层层叠区域/多个多层层叠区域34。
除了半导体封装14a，半导体封装14b至14e也安装在印刷电路板12上。由此制造出印刷电路板单元10。
将制造出的印刷电路板单元10并入到便携式电子装置20中(步骤S90)。接着对便携式电子装置20执行功能测试(步骤S100)。
如上所述，包含热塑性树脂的第一强化树脂层30在印刷电路板12上被固化并且将焊膏涂敷在上面，以形成多层层叠区域/多个多层层叠区域34。可以防止焊膏和预固化状态的第一强化树脂层30被混合。换言之，可以有效地执行焊接。
此外，通过在焊接之后，通过要填充和固化的包含热固性树脂的第二强化树脂层32将半导体封装14a的粘合表面粘结到印刷电路板12。因此，半导体封装14a与印刷电路板12之间的接合有效地由第二强化树脂层32进行了强化，即使当第一强化树脂层30的粘合强度由于焊接处理中的再加热而降低时。
第一强化树脂层30包含热塑性树脂。因此第一强化树脂层30相对于印刷电路板12的粘合强度通过再加热而降低。由此可以容易地将半导体封装14a从印刷电路板12去除，如图3所示。
根据本示例性实施方式，当半导体封装安装在印刷电路板上同时允许修复时，半导体封装到印刷电路板的接合可以有效地被强化。
本文中提到的所有示例和条件性语言都旨在出于教示目的而帮助读者理解本发明以及发明者为推进现有技术而贡献的概念，并且本文中提到的所有示例和条件性语言应当被解读为不限于这种特定叙述的示例和条件，并且对本说明书中这样的示例的组织也不涉及显示本发明的优势和劣势。尽管详细地描述了本发明的实施方式，但是应理解的是，在不脱离本发明的精神和范围的情况下，可以做出各种改变、替代和变化。

Claims (14)

1.一种在印刷电路板上安装有电子部件的印刷电路板单元，该印刷电路板单元包括：
印刷电路板；以及
电子部件，所述电子部件通过焊接而电连接到所述印刷电路板上的预定位置，所述电子部件使用粘合层而接合到所述印刷电路板，
其中所述印刷电路板与所述电子部件之间的粘合层部分地包括多层层叠区域，该多层层叠区域包括第一强化树脂层和第二强化树脂层，所述第一强化树脂层布置在所述印刷电路板的一侧，所述第二强化树脂层布置在所述电子部件的一侧，所述第二强化树脂层的粘合强度大于所述第一强化树脂层的粘合强度。
2.根据权利要求1所述的印刷电路板单元，其中所述第二强化树脂层在所述多层层叠区域的外围区域中延伸，以包围所述多层层叠区域的所述第一强化树脂层。
3.根据权利要求1或2所述的印刷电路板单元，其中所述第一强化树脂层包含热塑性树脂，并且所述第二强化树脂层包含热固性树脂。
4.根据权利要求1或2所述的印刷电路板单元，
其中所述电子部件是包含有半导体芯片的半导体封装，并且
所述多层层叠区域布置在对应区域的外侧，并且远离所述粘合层上的所述对应区域的边缘部分，所述对应区域表示所述粘合层上的与所述半导体芯片的安装区域相对应的区域。
5.根据权利要求4所述的印刷电路板单元，其中所述粘合层上的与所述电子部件的安装区域相对应的区域具有矩形形状，并且所述多层层叠区域位于由所述矩形形状的两条对角线分割的区域内并且远离所述对角线。
6.一种在印刷电路板上安装有电子部件的印刷电路板单元，该印刷电路板单元包括：
印刷电路板；以及
电子部件，所述电子部件通过焊接而电连接到所述印刷电路板上的预定位置，所述电子部件通过粘合材料而接合到所述印刷电路板，
其中所述印刷电路板与所述电子部件之间的粘合层部分地包括多个多层层叠区域，各多层层叠区域包括第一强化树脂层和第二强化树脂层，所述第一强化树脂层布置在所述印刷电路板的一侧，所述第二强化树脂层布置在所述电子部件的一侧，所述第二强化树脂层的粘合强度大于所述第一强化树脂层的粘合强度，
所述电子部件是包含有半导体芯片的半导体封装，
所述多个多层层叠区域之一布置在对应区域的内部，并且远离在所述粘合层上的所述对应区域的边缘部分，所述对应区域表示所述粘合层上的与所述半导体芯片的安装区域相对应的区域，并且
所述多个多层层叠区域的至少一个布置在所述对应区域的外侧，并且远离所述对应区域的边缘部分。
7.根据权利要求6所述的印刷电路板单元，其中所述粘合层上的与所述电子部件的安装区域相对应的区域具有矩形形状，并且各多层层叠区域位于由所述矩形形状的两条对角线分割的区域内并且远离所述对角线。
8.一种包含印刷电路板单元的电子装置，
其中所述印刷电路板单元包括：印刷电路板；以及电子部件，所述电子部件通过焊接而电连接到所述印刷电路板上的预定位置，所述电子部件使用粘合层而接合到所述印刷电路板，并且
所述印刷电路板与所述电子部件之间的粘合层部分地包括多层层叠区域，该多层层叠区域包括第一强化树脂层和第二强化树脂层，所述第一强化树脂层布置在所述印刷电路板的一侧，所述第二强化树脂层布置在所述电子部件的一侧，所述第二强化树脂层的粘合强度大于所述第一强化树脂层的粘合强度。
9.一种制造在印刷电路板上安装有电子部件的印刷电路板单元的方法，该方法包括以下步骤：
在所述印刷电路板上形成第一强化树脂层，所述第一强化树脂层包含热塑性粘合材料，所述第一强化树脂层为固化或半固化的；
将焊膏涂敷在形成有所述第一强化树脂层的所述印刷电路板的安装垫上；
将形成有所述焊膏的所述印刷电路板的所述安装垫与待安装在所述印刷电路板上的所述电子部件的焊料突起接合；以及
通过在所述电子部件与所述印刷电路板之间的间隙中以及在所述第一强化树脂层与所述电子部件之间的间隙中填充和固化第二粘合材料而形成第二强化树脂层，以强化所述电子部件与所述印刷电路板的接合，所述第二粘合材料的粘合强度大于所述热塑性粘合材料的粘合强度。
10.根据权利要求9所述的制造印刷电路板单元的方法，其中所述第二强化树脂层被形成为包围所述第一强化树脂层。
11.根据权利要求9或10所述的制造印刷电路板单元的方法，其中所述第二强化树脂层包含热固性粘合材料。
12.根据权利要求9或10所述的制造印刷电路板单元的方法，
其中所述电子部件是包含有半导体芯片的半导体封装，并且
所述第一强化树脂层形成在对应区域的外侧，并且远离所述印刷电路板上的所述对应区域，所述对应区域表示与所述半导体芯片的预期安装区域相对应的区域。
13.根据权利要求12所述的制造印刷电路板单元的方法，其中所述第一强化树脂层还形成在所述对应区域的内部，并远离所述印刷电路板上的所述对应区域的边缘部分。
14.根据权利要求9或10所述的制造印刷电路板单元的方法，
其中所述电子部件的预期安装区域具有矩形形状，并且
所述第一强化树脂层进一步地形成在由所述矩形形状的两条对角线分割的区域中并且远离所述对角线。
CN2011100784195A 2010-03-30 2011-03-30 印刷电路板单元、电子装置和制造印刷电路板的方法 Pending CN102209435A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-078070 2010-03-30
JP2010078070A JP5418367B2 (ja) 2010-03-30 2010-03-30 プリント配線板ユニットおよび電子機器

Publications (1)

Publication Number Publication Date
CN102209435A true CN102209435A (zh) 2011-10-05

Family

ID=44261714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100784195A Pending CN102209435A (zh) 2010-03-30 2011-03-30 印刷电路板单元、电子装置和制造印刷电路板的方法

Country Status (5)

Country Link
US (1) US20110240355A1 (zh)
EP (1) EP2373137A1 (zh)
JP (1) JP5418367B2 (zh)
KR (1) KR101199614B1 (zh)
CN (1) CN102209435A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211382A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd プリント基板及びその製造方法
US9425160B1 (en) * 2013-03-14 2016-08-23 Maxim Integrated Products, Inc. Wafer-level package device with solder bump reinforcement
JP6811770B2 (ja) * 2016-06-08 2021-01-13 株式会社Ｆｕｊｉ 回路形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007488A (ja) * 1999-06-17 2001-01-12 Mitsubishi Electric Corp 半導体装置の実装構造及びその実装方法
TW516138B (en) * 2000-08-01 2003-01-01 Nec Corp Packaging method and packaging structure of semiconductor devices
CN101419919A (zh) * 2007-10-24 2009-04-29 欧姆龙株式会社 半导体芯片安装法、半导体安装布线板制作方法及半导体安装布线板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571024B2 (ja) * 1994-09-28 1997-01-16 日本電気株式会社 マルチチップモジュール
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
EP1025587A4 (en) * 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
JP3881751B2 (ja) * 1997-08-20 2007-02-14 沖電気工業株式会社 半導体チップの実装構造および実装方法
US6040631A (en) * 1999-01-27 2000-03-21 International Business Machines Corporation Method of improved cavity BGA circuit package
JP2002334906A (ja) * 2001-05-09 2002-11-22 Matsushita Electric Ind Co Ltd フリップチップの実装方法
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
JP3891133B2 (ja) 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
TWI240399B (en) * 2004-04-06 2005-09-21 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
JP4058642B2 (ja) * 2004-08-23 2008-03-12 セイコーエプソン株式会社 半導体装置
JP4270077B2 (ja) * 2004-09-03 2009-05-27 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP2006100457A (ja) * 2004-09-29 2006-04-13 Hitachi Ltd 電子装置及びその製造方法
US7148560B2 (en) * 2005-01-25 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. IC chip package structure and underfill process
KR100871710B1 (ko) * 2007-04-25 2008-12-08 삼성전자주식회사 플립 칩 패키지 및 그 패키지 제조방법
JP2009071031A (ja) * 2007-09-13 2009-04-02 Panasonic Corp 電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007488A (ja) * 1999-06-17 2001-01-12 Mitsubishi Electric Corp 半導体装置の実装構造及びその実装方法
TW516138B (en) * 2000-08-01 2003-01-01 Nec Corp Packaging method and packaging structure of semiconductor devices
CN101419919A (zh) * 2007-10-24 2009-04-29 欧姆龙株式会社 半导体芯片安装法、半导体安装布线板制作方法及半导体安装布线板

Also Published As

Publication number Publication date
KR20110110017A (ko) 2011-10-06
KR101199614B1 (ko) 2012-11-09
EP2373137A1 (en) 2011-10-05
US20110240355A1 (en) 2011-10-06
JP5418367B2 (ja) 2014-02-19
JP2011211002A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
CN100444374C (zh) 印刷电路板和包括印刷电路板的电子设备
JP5018826B2 (ja) 電子デバイスおよびその製造方法
US7882627B2 (en) Method of manufacturing a multilayer wiring board
JP2010080457A5 (zh)
JP2000003922A (ja) 半導体装置の製法
JPWO2008117513A1 (ja) 導電性バンプとその製造方法および電子部品実装構造体
JP4203031B2 (ja) 積層型電子部品の製造方法
CN100524707C (zh) 用于印刷电路组件的底部填充膜
CN103839897B (zh) 集成电路封装及制造方法
CN102209435A (zh) 印刷电路板单元、电子装置和制造印刷电路板的方法
JP5589302B2 (ja) 部品内蔵基板及びその製造方法
JP2016082156A (ja) 電子モジュール、電子モジュールの製造方法
JP4041649B2 (ja) 電子部品の実装方法及び電子部品実装体
CN102209434B (zh) 印制电路板以及印制电路板的制造方法
JP2005175020A (ja) 配線基板、電子回路素子およびその製造方法、並びに表示装置
JP5066208B2 (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
JPH11330318A (ja) 半導体装置の実装体の製造方法
US11705400B2 (en) Semiconductor package
Shi et al. A comprehensive analysis of the thermal cycling reliability of lead-free chip scale package assemblies with various reworkable board-level polymeric reinforcement strategies
CN102123578A (zh) 表面安装集成电路组件
JP2009212104A (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
JP2011146588A (ja) 電子部品内蔵配線板、電子部品内蔵配線板の製造方法
JP2009016414A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法
JP2012174806A (ja) 熱硬化性樹脂シート、半導体装置、および半導体装置の製造方法
JP2008034571A (ja) 半導体キャリア、装着ツール、半導体装置の製造方法、および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111005