JP2008034571A - 半導体キャリア、装着ツール、半導体装置の製造方法、および半導体装置 - Google Patents

半導体キャリア、装着ツール、半導体装置の製造方法、および半導体装置 Download PDF

Info

Publication number
JP2008034571A
JP2008034571A JP2006205464A JP2006205464A JP2008034571A JP 2008034571 A JP2008034571 A JP 2008034571A JP 2006205464 A JP2006205464 A JP 2006205464A JP 2006205464 A JP2006205464 A JP 2006205464A JP 2008034571 A JP2008034571 A JP 2008034571A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
carrier
sealing resin
semiconductor carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006205464A
Other languages
English (en)
Inventor
Toshitaka Akaboshi
年隆 赤星
Isamu Aokura
勇 青倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006205464A priority Critical patent/JP2008034571A/ja
Publication of JP2008034571A publication Critical patent/JP2008034571A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体キャリアの上面部に接触する面を有する装着ツールを用いて半導体素子を半導体キャリアへ装着する際に、その接触面により半導体キャリアの配線パターンが断線されないようにする半導体キャリアを提供する。
【解決手段】半導体素子９の装着時に装着ツール１１の底面（第２のツール部１１ｂの底面）が接触する絶縁性基板２の上面の領域を配線パターン５が存在しない配線不形成領域とする。
【選択図】図１

Description

本発明は、半導体素子がフェイスダウンで実装される半導体キャリア、半導体素子を加熱加圧して半導体キャリアにフェイスダウンで装着する装着ツール、半導体素子を封止用樹脂を介して半導体キャリアにフェイスダウンで実装して半導体装置を製造する方法、および半導体装置に関する。
携帯情報機器等の小型化、軽量化に伴って、半導体装置の高密度化、小型化、薄型化が要求されている。これらの要求に応えるために、半導体素子を半導体キャリアにフェイスダウンでフリップチップ実装する技術が開発されている。このフリップチップ実装型の半導体装置としては、例えばＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等が従来から提供されている。
以下、従来のフリップチップ実装型の半導体装置の製造方法について、図８（ａ）〜（ｆ）を用いて説明する。図８（ａ）〜（ｄ）は従来の半導体装置の製造工程を説明するための概略断面図、図８（ｅ）は従来の半導体装置の概略断面図、図８（ｆ）は従来の半導体装置の概略平面図である。
図８（ａ）〜（ｆ）において、１０１は半導体素子が上面部に実装される半導体キャリア、１０２は絶縁性基板、１０３は絶縁性基板１０２の上面に形成された電極、１０４は絶縁性基板１０２の下面に形成された外部接続端子、１０５は絶縁性基板１０２の上面に形成された配線パターン、１０６は絶縁性の封止用樹脂、１０７は半導体素子、１０８は半導体素子１０７の表面に形成された突起電極（バンプ電極）、１０９は半導体素子１０７を加熱加圧して半導体キャリア１０１の上面部に装着するとともに、半導体素子１０７の周囲に封止用樹脂１０６のフィレット部を形成して樹脂封止する装着ツール、１０９ａは装着ツール１０９が備える第１のツール部、１０９ｂは装着ツール１０９が備える第２のツール部である。
まず、図８（ａ）に示す半導体キャリア１０１を用意する。半導体キャリア１０１は、絶縁性基板１０２、電極１０３、外部接続端子１０４、および配線パターン１０５を備える。配線パターン１０５は絶縁性基板１０２の上面で電極１０３に接続しており、配線パターン１０５と図示しないビア等により電極１０３と外部接続端子１０４とが電気的に接続される。
絶縁性基板１０２の上面には、半導体素子が実装される素子実装領域が予め設定されており（図８の中央部）、半導体素子の突起電極を接続するための電極１０３は、その素子実装領域の周縁部に形成されている。また、外部接続端子１０４は、一定の間隔で格子状に形成されている。
次に、図８（ｂ）に示すように、シート状の封止用樹脂１０６を半導体キャリア１０１の上面部の素子実装領域の中央部に貼り付ける。次に、図８（ｃ）に示すように、例えば半導体素子１０７を吸着保持した装着ツール１０９を位置制御して、半導体素子１０７の各突起電極１０８と半導体キャリア１０１の各電極１０３の位置合わせを行う。
装着ツール１０９は、図８（ｃ）、（ｄ）に示すように、半導体素子の装着時に半導体素子の裏面に接触して半導体素子の裏面を押圧する長方形又は正方形の平坦な加圧面を有する第１のツール部１０９ａと、内側側面が絶縁性基板１０２の厚み方向沿いであって上記加圧面の周囲に配置された断面長方形の枠状の第２のツール部１０９ｂを備えている。第１のツール部１０９ａの加圧面は、半導体素子の装着時に半導体素子１０７の裏面と略面一となる。また、第２のツール部１０９ｂの底面は、半導体素子１０７の装着時に半導体キャリア１０１の上面部に接触する。
ここで、加圧面を長方形又は正方形とするのは、長方形又は正方形の半導体素子に対応するためである。要するに、加圧面の形状は半導体素子の形状に対応し、かつ、半導体素子の裏面より大きな形状で、好ましくは、半導体素子の形状の大略相似形状とする。また、第２のツール部１０９ｂの枠形状は、少なくとも、その枠内の平面が半導体素子の裏面の領域よりも大きいことが好ましい。
次に、図８（ｄ）に示すように、半導体素子１０７を半導体キャリア１０１の上面部に搭載し、装着ツール１０９の加圧面により半導体素子１０７の裏面を加熱加圧し、シート状の封止用樹脂１０６を軟化させつつ半導体キャリア１０１の各電極１０３と半導体素子１０７の各突起電極１０８との間の封止用樹脂１０６を排除し、半導体素子１０７の各突起電極１０８を変形させながら半導体キャリア１０１の各電極１０３に接合し、半導体素子１０７の各突起電極１０８と半導体キャリア１０１の各電極１０３とを電気的に接続する。
また、このとき、第２のツール部１０９ｂの底面が半導体キャリア１０１の上面部に接触して、第１のツール部１０９ａの加圧面、第２のツール部１０９ｂの内側側面、半導体キャリア１０１の上面部、および半導体素子１０７の側面により封止用樹脂のフィレット部を成形する略閉空間が形成され、半導体素子１０７と半導体キャリア１０１との間に介在する封止用樹脂１０６は流動化してその間隙を充填するとともに略閉空間側へ押し出される。
その後、加熱を停止した後、装着ツール１０９を上昇させ、封止用樹脂１０６を冷却固化して樹脂封止する。結果、図８（ｅ）、（ｆ）に示すような、上面部に電極１０３およびその電極１０３に接続された配線パターン１０５を具備するとともに下面部に電極１０３と電気的に接続された外部接続端子１０４を具備する半導体キャリア１０１の上面部に、表面に突起電極１０８が形成された半導体素子１０７がフェイスダウンでフリップチップ実装され、封止用樹脂１０６が半導体キャリア１０１と半導体素子１０７との間隙を充填するとともに半導体素子１０７の周囲を被覆する半導体装置が実現される。
このように、従来は、第１のツール部の加圧面、第２のツール部の内側側面、半導体キャリアの上面部、および半導体素子の側面で形成される略閉空間により封止用樹脂のフィレット部を形成していた（例えば、特許文献１参照。）。しかしながら、従来の手法では、絶縁性基板の上面に形成されている配線パターンの上部が第２のツール部の底面により加圧され、配線パターンに大きな衝撃が加えられていた。近年、半導体素子と半導体キャリアを接続するバンプピッチが狭くなってきており、それに伴い相対的に配線パターンも細くなってきているため、従来の手法では、場合によっては、配線パターンが断線する危険が生じる。
特開２００３−１０９９８８号公報
本発明は、上記問題点に鑑み、半導体素子の装着時に装着ツールの第２のツール部の底面（第２の面）で覆われる基板上面の領域を配線パターンが存在しない配線不形成領域とすることにより、半導体素子の装着時に第２のツール部の底面により配線パターンが断線されないようにする半導体キャリア、およびこの半導体キャリアを用いた半導体装置の製造方法、並びに半導体装置を提供することを目的とする。また、従来の半導体キャリアの第２のツール部の底面で加圧される領域には、配線パターンの存在する箇所と存在しない箇所があり、凸凹が生じているため、第２のツール部の底面と基板上面との隙間から封止用樹脂がはみ出すおそれがあるが、本発明によれば、第２のツール部の底面と基板上面との間に隙間が形成されないようにして、封止用樹脂が第２のツール部よりも外側へはみ出さないようにできる。
また、本発明は、上記問題点に鑑み、第１と第２のツール部を加圧調整機構で接続して、半導体素子の装着時に第２のツール部の底面（第２の面）から半導体キャリアの上面部へかかる圧力を、第１のツール部の加圧面（第１の面）から半導体素子の裏面へかける圧力よりも小さくすることにより、半導体素子の装着時に第２のツール部の底面により配線パターンが断線されないようにすることができる装着ツール、およびこの装着ツールを用いた半導体装置の製造方法を提供することを目的とする。
本発明の請求項１記載の半導体キャリアは、半導体素子が上面部に実装される半導体キャリアであって、基板と、前記基板の上面に予め設定された素子実装領域内に形成された電極と、前記基板の下面に形成された外部接続端子と、前記電極と前記外部接続端子とを電気的に接続する配線パターンと、を備え、前記基板の上面においては、前記素子実装領域から所定の距離だけ離れて前記素子実装領域を取り囲む予め設定された配線不形成領域外に前記配線パターンが形成されていることを特徴とする。
また、本発明の請求項２記載の半導体キャリアは、半導体素子が上面部に実装される半導体キャリアであって、基板と、前記基板の上面に予め設定された素子実装領域内に形成された電極と、前記基板の下面に形成された外部接続端子と、前記電極と前記外部接続端子とを電気的に接続する配線パターンと、を備え、実装された半導体素子の周囲を被覆する封止用樹脂のフィレット部が形成される前記基板の上面の領域の周辺に、前記配線パターンが存在しない配線不形成領域が設けられていることを特徴とする。
また、本発明の請求項３記載の半導体キャリアは、半導体素子が上面部に実装される半導体キャリアであって、基板と、前記基板の上面に予め設定された素子実装領域内に形成された電極と、前記基板の下面に形成された外部接続端子と、前記電極と前記外部接続端子とを電気的に接続する配線パターンと、を備え、前記配線パターンは前記基板の内層に形成され、前記基板の上面は前記配線パターンが存在しない配線不形成領域となっていることを特徴とする。
また、本発明の請求項４記載の装着ツールは、半導体素子を加熱加圧して半導体キャリアの上面部に装着するとともに、半導体素子の周囲に封止用樹脂のフィレット部を形成して樹脂封止する装着ツールであって、半導体素子の装着時に半導体素子の裏面に接触して加圧する第１の面を有する第１のツール部と、半導体素子の装着時に半導体キャリアの上面部に接触する枠形状の第２の面、および前記第２の面の内側辺に沿い、半導体素子の装着時に前記第１の面と共にフィレット部を成形する略閉空間の一部を形成する第３の面を有する第２のツール部と、前記第１と第２のツール部を接続する加圧調整機構と、を備え、前記加圧調整機構は、半導体素子の装着時に前記第２の面から半導体キャリアの上面部へかかる圧力を、前記第１の面から半導体素子の裏面へかける圧力よりも小さくすることを特徴とする。
また、本発明の請求項５記載の装着ツールは、請求項４記載の装着ツールであって、半導体素子の装着時に前記第１の面と前記第３の面からなるコーナー部の断面形状が曲線形状となることを特徴とする。
また、本発明の請求項６記載の装着ツールは、請求項４もしくは５のいずれかに記載の装着ツールであって、前記第３の面は、平面視したときの各隅部が曲線形状であることを特徴とする。
また、本発明の請求項７記載の半導体装置の製造方法は、半導体素子の装着時に半導体素子の裏面に接触して加圧する第１の面と、半導体素子の装着時に半導体キャリアの上面部に接触する枠形状の第２の面と、前記第２の面の内側辺に沿い、半導体素子の装着時に前記第１の面と共に半導体素子の周囲に封止用樹脂のフィレット部を成形する略閉空間の一部を形成する第３の面と、を有する装着ツールにより、半導体素子を加熱加圧して請求項１ないし３のいずれかに記載の半導体キャリアの上面部に装着して、半導体装置を製造する方法であって、前記半導体キャリアの上面部にシート状の封止用樹脂を載置する工程と、半導体素子の表面に形成された突起電極と前記半導体キャリアの上面部に形成された電極とを位置合わせして、半導体素子を前記半導体キャリアの上面部に搭載する工程と、前記装着ツールにより半導体素子を加熱加圧して半導体素子の突起電極と前記半導体キャリアの電極とを電気的に接続するとともに、前記半導体キャリアの上面部の配線不形成領域に前記装着ツールの前記第２の面を接触させ、半導体素子と前記半導体キャリアとの間隙に存在する封止用樹脂を流動させる加熱加圧工程と、半導体素子と前記半導体キャリアとの間隙および半導体素子の周囲に存在する封止用樹脂を硬化させ樹脂封止する工程と、を備えることを特徴とする。
また、本発明の請求項８記載の半導体装置の製造方法は、請求項４記載の装着ツールを用いた半導体装置の製造方法であって、半導体キャリアの上面部にシート状の封止用樹脂を載置する工程と、半導体素子の表面に形成された突起電極と半導体キャリアの上面部に形成された電極とを位置合わせして、半導体素子を前記半導体キャリアの上面部に搭載する工程と、前記装着ツールにより半導体素子を加熱加圧して半導体素子の突起電極と半導体キャリアの電極とを電気的に接続するとともに、半導体キャリアの上面部に前記装着ツールの第２の面を接触させ、半導体素子と半導体キャリアとの間隙に存在する封止用樹脂を流動させる加熱加圧工程と、半導体素子と半導体キャリアとの間隙および半導体素子の周囲に存在する封止用樹脂を硬化させ樹脂封止する工程と、を備え、加熱加圧工程の際に前記装着ツールの第２の面から半導体キャリアの上面部へかかる圧力を、前記装着ツールの第１の面から半導体素子の裏面へかける圧力よりも小さくすることを特徴とする。
また、本発明の請求項９記載の半導体装置の製造方法は、請求項４記載の装着ツールにより請求項１ないし３のいずれかに記載の半導体キャリアの上面部に半導体素子を装着して半導体装置を製造する方法であって、前記半導体キャリアの上面部にシート状の封止用樹脂を載置する工程と、半導体素子の表面に形成された突起電極と前記半導体キャリアの上面部に形成された電極とを位置合わせして、半導体素子を前記半導体キャリアの上面部に搭載する工程と、前記装着ツールにより半導体素子を加熱加圧して半導体素子の突起電極と前記半導体キャリアの電極とを電気的に接続するとともに、前記半導体キャリアの上面部の配線不形成領域に前記装着ツールの第２の面を接触させ、半導体素子と前記半導体キャリアとの間隙に存在する封止用樹脂を流動させる加熱加圧工程と、半導体素子と前記半導体キャリアとの間隙および半導体素子の周囲に存在する封止用樹脂を硬化させ樹脂封止する工程と、を備え、加熱加圧工程の際に前記装着ツールの第２の面から半導体キャリアの上面部へかかる圧力を、前記装着ツールの第１の面から半導体素子の裏面へかける圧力よりも小さくすることを特徴とする。
また、本発明の請求項１０記載の半導体装置は、請求項１ないし３のいずれかに記載の半導体キャリアと、前記半導体キャリアの上面部に実装された半導体素子と、前記半導体キャリアと前記半導体素子との間隙を充填するとともに前記半導体素子の周囲を被覆する封止用樹脂と、を備えた半導体装置であって、前記半導体素子の周囲を被覆する前記封止用樹脂が形成された前記半導体キャリアの上面部の領域の周辺に配線不形成領域が存在することを特徴とする。
また、本発明の請求項１１記載の半導体装置は、請求項１０記載の半導体装置であって、前記半導体素子の周囲を被覆する前記封止用樹脂の前記半導体素子の厚み方向の断面形状は、前記半導体素子の裏面側のコーナー部が曲線形状であることを特徴とする。
また、本発明の請求項１２記載の半導体装置は、請求項１０もしくは１１のいずれかに記載の半導体装置であって、前記半導体素子の周囲を被覆する前記封止用樹脂を平面視したときの各隅部は曲線形状であることを特徴とする。
また、本発明の請求項１３記載の半導体装置は、半導体素子が半導体キャリアの上面部に実装された半導体装置であって、前記半導体キャリアと前記半導体素子との間隙を充填するとともに前記半導体素子の周囲を被覆する封止用樹脂を備え、前記半導体素子の周囲を被覆する前記封止用樹脂の前記半導体素子の厚み方向の断面形状は、前記半導体素子の裏面側のコーナー部が曲線形状であることを特徴とする。
また、本発明の請求項１４記載の半導体装置は、請求項１３記載の半導体装置であって、前記半導体素子の周囲を被覆する前記封止用樹脂を平面視したときの各隅部は曲線形状であることを特徴とする。
本発明によれば、半導体素子の装着時に装着ツールの第２のツール部の第２の面で覆われる基板上面の領域を配線パターンが存在しない配線不形成領域とすることにより、半導体素子の装着時に第２の面により配線パターンが断線されないようにすることができる。さらに、第２の底面と基板上面との間に隙間が形成されないようにして、封止用樹脂が第２のツール部よりも外側へはみ出さないようにできる。
また、本発明によれば、第１と第２のツール部を加圧調整機構で接続して、半導体素子の装着時に第２のツール部の第２の面から半導体キャリアの上面部へかかる圧力を、第１のツール部の第１の面から半導体素子の裏面へかける圧力よりも小さくすることにより、半導体素子の装着時に第２の面により配線パターンが断線されないようにすることができる。
したがって、本発明によれば、フリップチップ実装の接続信頼性、歩留りを考慮しつつ、封止用樹脂のはみ出し量の制御を容易に向上することが可能となる。
（実施の形態１）
本発明の実施の形態１について、以下、図面を参照しながら説明する。図１（ａ）〜（ｄ）は本発明の実施の形態１における半導体装置の製造工程を説明するための概略断面図、図１（ｅ）は本発明の実施の形態１における半導体装置の概略断面図、図１（ｆ）は本発明の実施の形態１における半導体装置の概略平面図である。
図１（ａ）〜（ｆ）において、１は半導体素子が上面部に実装される半導体キャリア、２は絶縁性基板、３は絶縁性基板２の上面に形成された電極、４は絶縁性基板２の下面に形成された外部接続端子、５は絶縁性基板２の上面に形成された配線パターン、６は絶縁性基板２の内層に形成された配線パターン、７は絶縁性基板２の内層に形成されたビア、８は絶縁性の封止用樹脂、９は半導体素子、１０は半導体素子９の表面に形成された突起電極（バンプ電極）、１１は半導体素子９を加熱加圧して半導体キャリア１の上面部に装着するとともに、半導体素子９の周囲に封止用樹脂８のフィレット部を形成して樹脂封止する装着ツール、１１ａは装着ツール１１が備える第１のツール部、１１ｂは装着ツール１１が備える第２のツール部である。
まず、図１（ａ）に示す半導体キャリア１を用意する。半導体キャリア１は、絶縁性基板２、電極３、外部接続端子４、配線パターン５、６、およびビア７を備える。配線パターン５、６およびビア７は、電極３と外部接続端子４を電気的に接続する。
絶縁性基板２の上面には、半導体素子が実装される素子実装領域が予め設定されており（図１の中央部）、半導体素子の突起電極を接続するための電極３は、その素子実装領域の周縁部に形成されている。また、外部接続端子４は、一定の間隔で格子状に形成されている。なお、絶縁性基板としては、多層セラミック基板、ガラス布積層エポキシ基板（ガラエポ基板）、アラミド不織布基板、ガラス布積層ポリイミド樹脂基板等を用いる。
本実施の形態１における半導体キャリアは、図１（ａ）、（ｆ）に示すように、素子実装領域から所定の距離だけ離れて素子実装領域を取り囲む予め設定された配線不形成領域外に配線パターン５が形成されている。この配線不形成領域は、図１（ｅ）、（ｆ）に示すように、半導体素子９の周囲を被覆する封止用樹脂８のフィレット部が形成される絶縁性基板２の上面の領域の周辺に設けられている。
なお、絶縁性基板の内層にのみ配線パターンを形成して、絶縁性基板の上面全部を配線パターンが存在しない配線不形成領域としてもよい。例えば図２（ｂ）に示すように絶縁性基板２の上面の電極３がグリットアレイ状に形成される場合には、図２（ａ）に示すように絶縁性基板２の上面に配線パターンを全く形成しない構成にすることができる。
次に、図１（ｂ）に示すように、所望のサイズにカットしたシート状の封止用樹脂（樹脂シート）８を半導体キャリア１の上面部の素子実装領域の中央部に貼り付ける。樹脂シートの貼り付け方法としては、樹脂シートを載置し、例えば８０〜１２０℃に熱せられた貼付けツールにより例えば５〜１０ｋｇｆ／ｃｍ２程度の圧力で半導体キャリアに貼付ける。
なお、絶縁性の樹脂シートとしては、例えばエポキシ樹脂、フェノール樹脂、ポリイミドなどにシリカなどの無機系フィラーを入れたものや、無機系フィラーを全く入れないものが好ましいとともに、後工程のリフロー工程での高温に耐えうる程度の耐熱性（例えば、２４０℃に１０秒間耐えうる程度の耐熱性）を有することが好ましい。
次に、図１（ｃ）に示すように、半導体素子９の各突起電極１０と半導体キャリア１の各電極３の位置合わせを行い、半導体キャリア１に半導体素子９を搭載する。次に、図１（ｄ）に示すように、装着ツール１１により半導体素子９を加熱加圧する。
装着ツール１１は、図１（ｄ）に示すように、半導体素子の装着時に半導体素子の裏面に接触して半導体素子の裏面を押圧（加圧）する長方形又は正方形の平坦な加圧面（第１の面）を有する第１のツール部１１ａと、半導体素子の装着時に半導体キャリアの上面部に接触する枠形状の第２の面（底面）、および第２の面の内側辺に沿い、半導体素子の装着時に加圧面と共に半導体素子の周囲に封止用樹脂のフィレット部を成形する略閉空間の一部を形成する第３の面（内側側面）を有する第２のツール部１１ｂを備える。
第１のツール部１１ａの加圧面は、半導体素子の装着時に半導体素子９の裏面と略面一となる。また、第２のツール部１１ｂの内側側面は絶縁性基板２の厚み方向沿いであり、第２のツール部１１ｂは、加圧面の周囲に配置され、断面長方形の枠状をしている。
また、この装着ツールを用いて半導体素子を半導体キャリアに装着すると、装着する半導体素子の厚みと、半導体素子の突起電極と半導体キャリアの電極を接合したときの接合高さ（半導体素子と半導体キャリアとの間隙）の和が、第１のツール部１１ａの加工面と第２のツール部１１ｂの底面の段差に等しくなる。したがって、この装着ツールを用いることにより、半導体キャリアに対して全ての突起電極を平行にでき、かつ接合高さを所望の高さにすることが可能となり、安定した半導体素子の実装を実現することができる。
また、ここで、加圧面を長方形又は正方形とするのは、長方形又は正方形の半導体素子に対応するためである。要するに、加圧面の形状は半導体素子の形状に対応し、かつ、半導体素子の裏面より大きな形状で、好ましくは、半導体素子の形状の大略相似形状とする。また、第２のツール部１１ｂの枠形状は、少なくとも、その枠内の平面が半導体素子の裏面の領域よりも大きいことが好ましい。
図１（ｄ）に示す加熱加圧工程では、装着ツール１１の加圧面により半導体素子９の裏面を加熱加圧して、シート状の封止用樹脂８を軟化させつつ半導体キャリア１の各電極３と半導体素子９の各突起電極１０との間の封止用樹脂８を排除し、半導体素子９の各突起電極１０を変形させながら半導体キャリア１の各電極３に接合し、半導体素子９の各突起電極１０と半導体キャリア１の各電極３とを電気的に接続する。
また、このとき、第２のツール部１１ｂの底面が半導体キャリア１の上面部の配線不形成領域に接触して、第１のツール部１１ａの加圧面、第２のツール部１１ｂの内側側面、半導体キャリア１の上面部、および半導体素子９の側面により封止用樹脂のフィレット部を成形する略閉空間が形成され、半導体素子９と半導体キャリア１との間に介在する封止用樹脂８は流動化してその間隙を充填するとともに略閉空間側へ押し出される。
その後、加熱を停止した後、装着ツール１１を上昇させ、封止用樹脂８を冷却固化（硬化）して樹脂封止する。結果、図１（ｅ）、（ｆ）に示すような、上面部に電極３およびその電極３に接続された配線パターン５を具備するとともに下面部に電極３と電気的に接続された外部接続端子４を具備する半導体キャリア１の上面部に、表面に突起電極１０が形成された半導体素子９がフェイスダウンでフリップチップ実装され、封止用樹脂８が半導体キャリア１と半導体素子９との間隙を充填するとともに半導体素子９の周囲を被覆する半導体装置であって、封止用樹脂８のフィレット部が形成された半導体キャリア１の上面部の領域の周辺に、配線パターン５が存在しない配線不形成領域が設けられた半導体装置を実現できる。
本実施の形態１によれば、図１（ｆ）に示すように、半導体素子９の各隅部に封止用樹脂の未充填部分が発生することなく、少ない封止用樹脂のはみ出し量を実現できる。また、装着ツールにより加圧される半導体キャリアの上面部の領域には配線パターンが存在しないので、配線パターンにダメージを与えることなく半導体装置を実現することが可能となり、配線パターンの断線等の不具合の発生なく、小型化、高信頼性化された半導体装置を安定かつ容易に得ることができる。
（実施の形態２）
続いて、本発明の実施の形態２について、以下、図面を参照しながら説明する。図３（ａ）〜（ｄ）は本発明の実施の形態２における半導体装置の製造工程を説明するための概略断面図、図３（ｅ）は本発明の実施の形態２における半導体装置の概略断面図、図３（ｆ）は本発明の実施の形態２における半導体装置の概略平面図である。但し、前述した実施の形態１で説明した部材に対応する部材については同一符号を付して、説明を省略する。また、前述した実施の形態１で説明した工程については、適宜その説明を省略する。
本実施の形態２は、図３（ｄ）に示すように、第１のツール部１１ａと第２のツール部１１ｂを加圧調整機構１１ｃで接続した装着ツール１１を用いる点に特徴がある。この加圧調整機構１１ｃは、半導体素子の装着時に第２のツール部１１ｂの底面（第２の面）から半導体キャリア１の上面部へかかる圧力を、第１のツール部１１ａの加圧面（第１の面）から半導体素子９の裏面へかける圧力よりも小さくする機能を有する。なお、図３（ｄ）においては、加圧調整機構としてバネを図示しているが、無論、これに限るものではなく、例えば、エアーシリンダーや油圧式のシリンダーなどであってもよい。
本実施の形態２では、実施の形態１と同様に、まず、半導体キャリア１を用意し（図３（ａ））、所望のサイズにカットしたシート状の封止用樹脂８を半導体キャリア１の上面部の素子実装領域の中央部に貼り付け（図３（ｂ））、半導体素子９の各突起電極１０と半導体キャリア１の各電極３の位置合わせを行い、半導体キャリア１に半導体素子９を搭載する（図３（ｃ））。
次に、図３（ｄ）に示す加熱加圧工程において、実施の形態１と同様に、装着ツール１１の加圧面により半導体素子９の裏面を加熱加圧して、半導体素子９の各突起電極１０と半導体キャリア１の各電極３とを電気的に接続する。その際、半導体素子９と半導体キャリア１との間に介在する封止用樹脂８を流動化してその間隙を充填するとともに、第１のツール部１１ａの加圧面、第２のツール部１１ｂの内側側面、半導体キャリア１の上面部、および半導体素子９の側面により形成される略閉空間へ封止用樹脂８を押し出す。
その後、加熱を停止した後、装着ツール１１を上昇させ、封止用樹脂８を冷却固化（硬化）して樹脂封止する。結果、図３（ｅ）、（ｆ）に示すような実施の形態１と同様の半導体装置を実現できる。
本実施の形態２によれば、図３（ｆ）に示すように、半導体素子９の各隅部に封止用樹脂の未充填部分が発生することなく、少ない封止用樹脂のはみ出し量を実現できる。また、装着ツールが加圧調整機構を保有しているため、半導体素子の裏面に大きな圧力をかける必要がある場合であっても、半導体キャリアの上面部に過度の圧力がかかることを防いで、配線パターンにダメージを与えることなく半導体装置を実現することが可能となり、配線パターンの断線等の不具合の発生なく、小型化、高信頼性化された半導体装置を安定かつ容易に得ることができる。
なお、本実施の形態２では、実施の形態１と同様に、第２のツール部の底面（第２の面）が接触する半導体キャリアの上面部の領域に配線パターンが存在しない半導体キャリアを用いて説明したが、図４に示すように、第２のツール部１１ｂの底面が接触する半導体キャリア１の上面部の領域に配線パターン５が存在する半導体キャリアを用いた場合であっても、装着ツール１１が加圧調整機構１１ｃを保有しているため、半導体キャリアの上面部に過度の圧力がかかることを防ぐことができ、半導体キャリア上面部の配線パターンにダメージを与えることなく半導体装置を実現することが可能となり、配線パターンの断線等の不具合の発生なく、小型化、高信頼性化された半導体装置を安定かつ容易に得ることができる。
（実施の形態３）
続いて、本発明の実施の形態３について、以下、図面を参照しながら説明する。図５（ａ）は本発明の実施の形態３における装着ツールの高さ方向の概略断面図、図５（ｂ）は本発明の実施の形態３における装着ツールの幅方向の概略断面図（図５（ａ）のＡ−Ａ矢視図）、図６は本発明の実施の形態３における半導体装置の概略断面図、図７は本発明の実施の形態３における半導体装置の概略平面図である。但し、前述した実施の形態１で説明した部材に対応する部材については同一符号を付して、説明を省略する。
本実施の形態３における装着ツール１１は、図５（ａ）に示すように、第１のツール部１１ａの加圧面（第１の面）と第２のツール部１１ｂの内側側面（第３の面）からなるコーナー部の断面形状が緩やかな曲線形状である点に特徴がある。このような形状の装着ツール１１を用いて、前述した実施の形態１の製造方法で半導体装置を製造した場合、そのコーナー部の形状が封止用樹脂のフィレット部にも複写される。すなわち、図６に示すように、半導体素子９の周囲を被覆する封止用樹脂８のフィレット部の半導体素子の裏面側のコーナー部が緩やかな曲線形状となる。
また、本実施の形態３における装着ツール１１は、図５（ｂ）に示すように、第２のツール部１１ｂの内側側面を平面視したときの各隅部が緩やかな曲線形状である点に特徴がある。このような形状の装着ツール１１を用いて、前述した実施の形態１の製造方法で半導体装置を製造した場合、その各隅部の形状が封止用樹脂のフィレット部にも複写される。すなわち、図７に示すように、半導体素子９の周囲を被覆する封止用樹脂８のフィレット部を平面視したときの各隅部が緩やかな曲線形状となる。
このような装着ツールの緩やかな曲線形状は、例えば超硬性の金属材料に対してフライス加工を施すことで実現できる。本実施の形態３によれば、加圧面と第２のツール部の内側側面からなる各コーナー部および第２のツール部の内枠の各隅部を緩やかな曲線形状にすることにより、それに対応するフィレット部の各箇所も緩やかな曲線形状となるので、フィレット部の各コーナー部や各隅部に発生する温度差による応力集中を緩和することができ、信頼性の高い半導体装置安定かつ容易に得ることができる。
なお、前述した実施の形態２で説明した加圧調整機構を保有する装着ツールにおいても、半導体素子の装着時に第１のツール部１１ａの加圧面と第２のツール部１１ｂの底面からなるコーナー部の断面形状が曲線形状となるようにし、第２のツール部１１ｂの底面を平面視したときの各隅部が曲線形状となるようにすれば、本実施の形態３と同様の効果を得ることができる。
また、本実施の形態３では、第２のツール部の底面（第２の面）が接触する半導体キャリア１の上面部の領域に配線パターンが存在しない半導体キャリアを用いて説明を行ったが、第２のツール部の底面が接触する半導体キャリアの上面部の領域に配線パターンが存在する半導体キャリアを用いても同様に実施できる。
なお、上記した実施の形態１ないし３では単数チップによる半導体装置について説明したが、複数の半導体素子を積層した構造の半導体装置や、半導体装置を積層した構造の半導体装置についても同様に実施できる。
本発明にかかる半導体キャリア、装着ツール、半導体装置の製造方法、および半導体装置は、半導体素子を半導体キャリアへ装着する際に装着ツールにより半導体キャリアの配線パターンが断線されないようにすることができ、特に加熱加圧式のフリップチップ実装にて構成される半導体装置に有用である。
（ａ）〜（ｄ）は本発明の実施の形態１における半導体装置の製造工程を説明するための概略断面図、（ｅ）は本発明の実施の形態１における第１の半導体装置の概略断面図、（ｆ）は本発明の実施の形態１における第１の半導体装置の概略平面図 （ａ）は本発明の実施の形態１における第２の半導体装置の概略断面図、（ｂ）は本発明の実施の形態１における第２の半導体装置に用いる絶縁性基板の概略上面図 （ａ）〜（ｄ）は本発明の実施の形態２における半導体装置の第１の製造工程を説明するための概略断面図、（ｅ）は本発明の実施の形態２における第１の半導体装置の概略断面図、（ｆ）は本発明の実施の形態２における第１の半導体装置の概略平面図 （ａ）〜（ｄ）は本発明の実施の形態２における半導体装置の第２の製造工程を説明するための概略断面図、（ｅ）は本発明の実施の形態２における第２の半導体装置の概略断面図、（ｆ）は本発明の実施の形態２における第２の半導体装置の概略平面図 （ａ）は本発明の実施の形態３における装着ツールの高さ方向の概略断面図、（ｂ）は本発明の実施の形態３における装着ツールの幅方向の概略断面図 本発明の実施の形態３における半導体装置の概略断面図 本発明の実施の形態３における半導体装置の概略平面図 （ａ）〜（ｄ）は従来の半導体装置の製造工程を説明するための概略断面図、（ｅ）は従来の半導体装置の概略断面図、（ｆ）は従来の半導体装置の概略平面図
符号の説明
１、１０１ 半導体キャリア
２、１０２ 絶縁性基板
３、１０３ 電極
４、１０４ 外部接続端子
５、６、１０５ 配線パターン
７ ビア
８、１０６ 封止用樹脂
９、１０７ 半導体素子
１０、１０８ 突起電極
１１、１０９ 装着ツール
１１ａ、１０９ａ 第１のツール部
１１ｂ、１０９ｂ 第２のツール部
１１ｃ 加圧調整機構

Claims (14)

  1. 半導体素子が上面部に実装される半導体キャリアであって、基板と、前記基板の上面に予め設定された素子実装領域内に形成された電極と、前記基板の下面に形成された外部接続端子と、前記電極と前記外部接続端子とを電気的に接続する配線パターンと、を備え、前記基板の上面においては、前記素子実装領域から所定の距離だけ離れて前記素子実装領域を取り囲む予め設定された配線不形成領域外に前記配線パターンが形成されていることを特徴とする半導体キャリア。
  2. 半導体素子が上面部に実装される半導体キャリアであって、基板と、前記基板の上面に予め設定された素子実装領域内に形成された電極と、前記基板の下面に形成された外部接続端子と、前記電極と前記外部接続端子とを電気的に接続する配線パターンと、を備え、実装された半導体素子の周囲を被覆する封止用樹脂のフィレット部が形成される前記基板の上面の領域の周辺に、前記配線パターンが存在しない配線不形成領域が設けられていることを特徴とする半導体キャリア。
  3. 半導体素子が上面部に実装される半導体キャリアであって、基板と、前記基板の上面に予め設定された素子実装領域内に形成された電極と、前記基板の下面に形成された外部接続端子と、前記電極と前記外部接続端子とを電気的に接続する配線パターンと、を備え、前記配線パターンは前記基板の内層に形成され、前記基板の上面は前記配線パターンが存在しない配線不形成領域となっていることを特徴とする半導体キャリア。
  4. 半導体素子を加熱加圧して半導体キャリアの上面部に装着するとともに、半導体素子の周囲に封止用樹脂のフィレット部を形成して樹脂封止する装着ツールであって、
    半導体素子の装着時に半導体素子の裏面に接触して加圧する第１の面を有する第１のツール部と、
    半導体素子の装着時に半導体キャリアの上面部に接触する枠形状の第２の面、および前記第２の面の内側辺に沿い、半導体素子の装着時に前記第１の面と共にフィレット部を成形する略閉空間の一部を形成する第３の面を有する第２のツール部と、
    前記第１と第２のツール部を接続する加圧調整機構と、
    を備え、前記加圧調整機構は、半導体素子の装着時に前記第２の面から半導体キャリアの上面部へかかる圧力を、前記第１の面から半導体素子の裏面へかける圧力よりも小さくすることを特徴とする装着ツール。
  5. 半導体素子の装着時に前記第１の面と前記第３の面からなるコーナー部の断面形状が曲線形状となることを特徴とする請求項４記載の装着ツール。
  6. 前記第３の面は、平面視したときの各隅部が曲線形状であることを特徴とする請求項４もしくは５のいずれかに記載の装着ツール。
  7. 半導体素子の装着時に半導体素子の裏面に接触して加圧する第１の面と、半導体素子の装着時に半導体キャリアの上面部に接触する枠形状の第２の面と、前記第２の面の内側辺に沿い、半導体素子の装着時に前記第１の面と共に半導体素子の周囲に封止用樹脂のフィレット部を成形する略閉空間の一部を形成する第３の面と、を有する装着ツールにより、半導体素子を加熱加圧して請求項１ないし３のいずれかに記載の半導体キャリアの上面部に装着して、半導体装置を製造する方法であって、
    前記半導体キャリアの上面部にシート状の封止用樹脂を載置する工程と、
    半導体素子の表面に形成された突起電極と前記半導体キャリアの上面部に形成された電極とを位置合わせして、半導体素子を前記半導体キャリアの上面部に搭載する工程と、
    前記装着ツールにより半導体素子を加熱加圧して半導体素子の突起電極と前記半導体キャリアの電極とを電気的に接続するとともに、前記半導体キャリアの上面部の配線不形成領域に前記装着ツールの前記第２の面を接触させ、半導体素子と前記半導体キャリアとの間隙に存在する封止用樹脂を流動させる加熱加圧工程と、
    半導体素子と前記半導体キャリアとの間隙および半導体素子の周囲に存在する封止用樹脂を硬化させ樹脂封止する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  8. 請求項４記載の装着ツールを用いた半導体装置の製造方法であって、
    半導体キャリアの上面部にシート状の封止用樹脂を載置する工程と、
    半導体素子の表面に形成された突起電極と半導体キャリアの上面部に形成された電極とを位置合わせして、半導体素子を前記半導体キャリアの上面部に搭載する工程と、
    前記装着ツールにより半導体素子を加熱加圧して半導体素子の突起電極と半導体キャリアの電極とを電気的に接続するとともに、半導体キャリアの上面部に前記装着ツールの第２の面を接触させ、半導体素子と半導体キャリアとの間隙に存在する封止用樹脂を流動させる加熱加圧工程と、
    半導体素子と半導体キャリアとの間隙および半導体素子の周囲に存在する封止用樹脂を硬化させ樹脂封止する工程と、
    を備え、加熱加圧工程の際に前記装着ツールの第２の面から半導体キャリアの上面部へかかる圧力を、前記装着ツールの第１の面から半導体素子の裏面へかける圧力よりも小さくすることを特徴とする半導体装置の製造方法。
  9. 請求項４記載の装着ツールにより請求項１ないし３のいずれかに記載の半導体キャリアの上面部に半導体素子を装着して半導体装置を製造する方法であって、
    前記半導体キャリアの上面部にシート状の封止用樹脂を載置する工程と、
    半導体素子の表面に形成された突起電極と前記半導体キャリアの上面部に形成された電極とを位置合わせして、半導体素子を前記半導体キャリアの上面部に搭載する工程と、
    前記装着ツールにより半導体素子を加熱加圧して半導体素子の突起電極と前記半導体キャリアの電極とを電気的に接続するとともに、前記半導体キャリアの上面部の配線不形成領域に前記装着ツールの第２の面を接触させ、半導体素子と前記半導体キャリアとの間隙に存在する封止用樹脂を流動させる加熱加圧工程と、
    半導体素子と前記半導体キャリアとの間隙および半導体素子の周囲に存在する封止用樹脂を硬化させ樹脂封止する工程と、
    を備え、加熱加圧工程の際に前記装着ツールの第２の面から半導体キャリアの上面部へかかる圧力を、前記装着ツールの第１の面から半導体素子の裏面へかける圧力よりも小さくすることを特徴とする半導体装置の製造方法。
  10. 請求項１ないし３のいずれかに記載の半導体キャリアと、前記半導体キャリアの上面部に実装された半導体素子と、前記半導体キャリアと前記半導体素子との間隙を充填するとともに前記半導体素子の周囲を被覆する封止用樹脂と、を備えた半導体装置であって、前記半導体素子の周囲を被覆する前記封止用樹脂が形成された前記半導体キャリアの上面部の領域の周辺に配線不形成領域が存在することを特徴とする半導体装置。
  11. 前記半導体素子の周囲を被覆する前記封止用樹脂の前記半導体素子の厚み方向の断面形状は、前記半導体素子の裏面側のコーナー部が曲線形状であることを特徴とする請求項１０記載の半導体装置。
  12. 前記半導体素子の周囲を被覆する前記封止用樹脂を平面視したときの各隅部は曲線形状であることを特徴とする請求項１０もしくは１１のいずれかに記載の半導体装置。
  13. 半導体素子が半導体キャリアの上面部に実装された半導体装置であって、前記半導体キャリアと前記半導体素子との間隙を充填するとともに前記半導体素子の周囲を被覆する封止用樹脂を備え、前記半導体素子の周囲を被覆する前記封止用樹脂の前記半導体素子の厚み方向の断面形状は、前記半導体素子の裏面側のコーナー部が曲線形状であることを特徴とする半導体装置。
  14. 前記半導体素子の周囲を被覆する前記封止用樹脂を平面視したときの各隅部は曲線形状であることを特徴とする請求項１３記載の半導体装置。
JP2006205464A 2006-07-28 2006-07-28 半導体キャリア、装着ツール、半導体装置の製造方法、および半導体装置 Pending JP2008034571A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006205464A JP2008034571A (ja) 2006-07-28 2006-07-28 半導体キャリア、装着ツール、半導体装置の製造方法、および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006205464A JP2008034571A (ja) 2006-07-28 2006-07-28 半導体キャリア、装着ツール、半導体装置の製造方法、および半導体装置

Publications (1)

Publication Number Publication Date
JP2008034571A true JP2008034571A (ja) 2008-02-14

Family

ID=39123695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006205464A Pending JP2008034571A (ja) 2006-07-28 2006-07-28 半導体キャリア、装着ツール、半導体装置の製造方法、および半導体装置

Country Status (1)

Country Link
JP (1) JP2008034571A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978717B2 (en) 2021-03-12 2024-05-07 Kioxia Corporation Semiconductor manufacturing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978717B2 (en) 2021-03-12 2024-05-07 Kioxia Corporation Semiconductor manufacturing apparatus

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US9698072B2 (en) Low-stress dual underfill packaging
JP5064288B2 (ja) 半導体装置の製造方法
JP2006108588A (ja) 半導体装置の製造方法
JP2010118554A (ja) 半導体装置およびその製造方法
US8274153B2 (en) Electronic component built-in wiring substrate
US20110287582A1 (en) Method of forming a semiconductor device
JP7236269B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2012109437A (ja) 半導体装置及びその製造方法
KR101730916B1 (ko) 반도체 패키지 및 그 제조 방법
CN104916552A (zh) 半导体装置的制造方法及半导体装置
JP6608640B2 (ja) 実装構造体の製造方法
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
JP2002043367A (ja) 半導体装置及びその製造方法
JP2011243724A (ja) 半導体装置およびその製造方法
TW201816903A (zh) 半導體裝置的製造方法以及封裝裝置
TWI578472B (zh) 封裝基板、半導體封裝件及其製法
JP2008034571A (ja) 半導体キャリア、装着ツール、半導体装置の製造方法、および半導体装置
KR20210018577A (ko) 반도체 패키지 장치
JP2010251547A (ja) 半導体装置及びその製造方法
US8062571B2 (en) Resin sealing method in stacked wiring substrate
JP2000277682A (ja) 半導体装置及びその製造方法と半導体装置の実装構造
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430