JP2000277682A - 半導体装置及びその製造方法と半導体装置の実装構造 - Google Patents

半導体装置及びその製造方法と半導体装置の実装構造

Info

Publication number
JP2000277682A
JP2000277682A JP8110799A JP8110799A JP2000277682A JP 2000277682 A JP2000277682 A JP 2000277682A JP 8110799 A JP8110799 A JP 8110799A JP 8110799 A JP8110799 A JP 8110799A JP 2000277682 A JP2000277682 A JP 2000277682A
Authority
JP
Japan
Prior art keywords
wafers
semiconductor device
sealing resin
mold
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8110799A
Other languages
English (en)
Inventor
Hajime Iizuka
肇 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP8110799A priority Critical patent/JP2000277682A/ja
Publication of JP2000277682A publication Critical patent/JP2000277682A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 上下２枚の半導体チップを持つコンパクト
化、高集積化されたＣＳＰタイプの半導体装置を得る。 【解決手段】 上下２枚の半導体チップ１０の背面を、
接着層３０を介して互いに接合する。２枚の半導体チッ
プ１０の電子回路形成面側に当たる外側表面には、封止
樹脂層４０を形成する。また、半導体チップ１０に形成
された電子回路に電気的に接続された導体ポスト５０
を、封止樹脂層４０を上下に貫いて、その上部を封止樹
脂層４０の上方に突出させて形成する。そして、その構
造を、接着層３０を挟んでほぼ上下に対象に形成して、
その上下２枚の半導体チップ１０を持つ半導体装置が上
下方向等に反るのを防ぐ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップの外
側表面に封止樹脂層や再配線回路が形成されてなる、Ｃ
ＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）タイプと
呼ばれる半導体チップとほぼ同じ寸法まで小型化された
半導体装置及びその製造方法と、その半導体装置を配線
回路基板に実装するための半導体装置の実装構造とに関
する。
【０００２】
【従来の技術】上記ＣＳＰタイプの半導体装置として、
図１４に示したような装置がある。この半導体装置で
は、半導体チップ１０の電子回路形成面側に当たる外側
表面に、封止樹脂層４０が形成されている。それと共
に、半導体チップ１０に形成された電子回路（図示せ
ず）に電気的に接続された導体ポスト５０が、前記封止
樹脂層４０を上下に貫いてその上部を封止樹脂層４０上
方に突出させて形成されている。封止樹脂層４０上方に
突出した導体ポスト５０の上部には、はんだバンプ６０
が形成されている。
【０００３】この半導体装置は、図１５に示したよう
に、その半導体チップ１０の外側表面に形成された封止
樹脂層４０の上方に突出した導体ポスト５０の上部に形
成されたはんだバンプ６０とそれに対応する配線回路基
板１４０に形成された導体パッド１４２とがはんだ付け
接続されて、その半導体装置が配線回路基板１４０に表
面実装される。
【０００４】このＣＳＰタイプの半導体装置は、従来一
般に、次のようにして形成している。図１６（ａ）、
（ｂ）に示したように、半導体チップ形成用の電子回路
が形成されたウェハー７０の電子回路形成面側に当たる
外側表面に封止樹脂層４０を形成している。それと共
に、ウェハー７０に形成された電子回路に電気的に接続
された導体ポスト５０を、前記封止樹脂層４０を上下に
貫通させてその上部を封止樹脂層４０上方に突出させて
形成している。封止樹脂層４０の上方に突出させた導体
ポスト５０の上部には、はんだバンプ６０を形成してい
る。次いで、その外側表面に封止樹脂層４０が形成され
たウェハー７０を、図１６（ａ）に２点鎖線で示したよ
うに、格子状等にダイシングしている。そして、その外
側表面に封止樹脂層４０が形成されると共に、その外側
表面に半導体チップ１０に形成された電子回路に電気的
に接続された導体ポスト５０が、封止樹脂層４０を上下
に貫いてその上部を封止樹脂層４０上方に突出させて形
成され、その封止樹脂層４０上方に突出した導体ポスト
５０の上部にはんだバンプ６０が形成されてなる、図１
４に示したような、ＣＳＰタイプの半導体装置を個片に
切り出している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ようにして、ＣＳＰタイプの半導体装置を形成した場合
には、ウェハー７０の外側表面に封止樹脂層４０を形成
した際に、そのウェハーと封止樹脂層４０との熱膨張率
の差に基づき、ウェハー７０が封止樹脂層４０側に円弧
状等に反ってしまった。そして、その外側表面に封止樹
脂層４０が形成されたウェハー７０を格子状等にダイシ
ング等して、上記のＣＳＰタイプの半導体装置を個片に
切り出した際に、そのウェハー７０の反りが種々の支障
を来した。
【０００６】ちなみに、シリコンからなるウェハーの熱
膨張係数は、３×１０-6であり、エポキシ樹脂からなる
封止樹脂層４０の熱膨張係数は、２０×１０-6である。
【０００７】また、その反りが生じたウェハー７０をダ
イシングして形成するＣＳＰタイプの半導体装置にも、
反りが生じてしまい、その半導体装置を配線回路基板１
４０に実装するのに種々の支障を来した。
【０００８】そこで、本発明者は、種々の検討を重ねた
結果、上記のＣＳＰタイプの半導体装置の製造工程にお
いて、その電子回路形成面側に当たる外側表面に封止樹
脂層が形成された上下２枚のウェハーを、その背面を接
着層を介して互いに接合すれば、その上下２枚のウェハ
ーが、接着層を挟んでほぼ上下に対象の構造となり、そ
の上下２枚のウェハーが封止樹脂層側に円弧状等に反る
のを防ぐことができることを発見した。また、その背面
を接着層を介して互いに接合した上下２枚のウェハーを
格子状等にダイシングすれば、その背面が接着層を介し
て互いに接合された上下２枚の半導体チップを持つ反り
のないＣＳＰタイプの半導体装置を個片に切り出すこと
ができることを発見した。
【０００９】加えて、この上下２枚の半導体チップが絶
縁樹脂層を介して互いに接合されたＣＳＰタイプの半導
体装置は、１枚の半導体チップしか持たない従来のＣＳ
Ｐタイプの半導体装置に比べて、２枚の半導体チップを
持っていて、そのＣＳＰタイプの半導体装置のコンパク
ト化と高集積化とを図れることを発見した。
【００１０】また、これと同様なことは、半導体チップ
の外側表面に、半導体チップに形成された電子回路に電
気的に接続された再配線回路が絶縁層を介して形成され
て、その再配線回路表面に絶縁樹脂層が積層形成されて
なるＣＳＰタイプの半導体装置、及び半導体チップの外
側表面に、半導体チップに形成された電子回路に電気的
に接続された再配線回路が樹脂等からなる絶縁層を介し
て形成されてなる、ＣＳＰタイプの半導体装置にも言え
ることを発見した。また、その外側表面に再配線回路が
絶縁層を介して形成されて、その再配線回路表面に封止
樹脂層が積層形成されたウエハー、又はその外側表面に
再配線回路が絶縁層を介して形成されたウェハーをダイ
シングして形成する上記のＣＳＰタイプの半導体装置の
製造方法もに、利用可能であることを発見した。
【００１１】即ち、本発明は、その電子回路形成面側に
当たる外側表面に封止樹脂層が形成されたウェハー、そ
の電子回路形成面側に当たる外側表面に再配線回路が絶
縁層を介して形成されて、その再配線回路表面に封止樹
脂層が積層形成されたウェハー、又はその電子回路形成
面側に当たる外側表面に再配線回路が絶縁層を介して形
成されたウェハーに反りが生ずるのを防いで、そのウェ
ハーをダイシング等する際の支障をなくすことができる
と共に、そのウェハーをダイシングして形成するＣＳＰ
タイプの半導体装置にも反りが生ずるの防ぐことのでき
る、ＣＳＰタイプの半導体装置の製造方法を提供するこ
とを目的としている。また、上下２枚の半導体チップの
背面が接着層を介して互いに接合されてなるコンパクト
化、高集積化されたＣＳＰタイプの半導体装置を提供す
ることを目的としている。また、そのコンパクト化及び
高集積化された半導体装置を配線回路基板に実装するた
めの半導体装置の実装構造を提供することを目的として
いる。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の半導体装置は、上下２枚の半導体チ
ップが、その背面を接着層を介して互いに接合され、そ
の接合された２枚の半導体チップの電子回路形成面側に
当たる外側表面には、封止樹脂層が形成され、前記半導
体チップの電子回路に電気的に接続された導体ポスト
が、前記封止樹脂層を上下に貫いてその上部を封止樹脂
層の上方に突出させて形成されたことを特徴としてい
る。
【００１３】本発明の第２の半導体装置は、上下２枚の
半導体チップが、その背面を接着層を介して互いに接合
され、その接合された２枚の半導体チップの電子回路形
成面側に当たる外側表面には、前記半導体チップの電子
回路に電気的に接続された再配線回路が絶縁層を介して
形成されると共に、その再配線回路表面に封止樹脂層が
積層形成され、前記再配線回路に電気的に接続された導
体ポストが、前記封止樹脂層を上下に貫いてその上部を
封止樹脂層の上方に突出させて形成されたことを特徴と
している。
【００１４】本発明の第１又は第２の半導体装置におい
ては、前記封止樹脂層の上方に突出した導体ポストの上
部に、はんだバンプが形成された構造とすることを好適
としている。
【００１５】本発明の第３の半導体装置は、上下２枚の
半導体チップが、その背面を接着層を介して互いに接合
され、その接合された２枚の半導体チップの電子回路形
成面側に当たる外側表面には、前記半導体チップの電子
回路に電気的に接続された再配線回路が絶縁層を介して
形成され、その再配線回路の導体パッドにはんだバンプ
が突出形成されたことを特徴としている。
【００１６】上記の第１の半導体装置においては、その
背面が接着層を介して互いに接合された上下２枚の半導
体チップ、及びその上下２枚の半導体チップの外側表面
に形成された封止樹脂層が、それぞれ同一部材又はそれ
に近い部材で形成されていると共に、その構造が、接着
層を挟んでほぼ上下に対象に形成されている。そのた
め、その上下２枚の半導体チップを持つ第１の半導体装
置が、その封止樹脂層と半導体チップとの熱膨張係数の
差に基づき上下等に反るのを防ぐことができる。そし
て、その反りのない第１の半導体装置を、同じく反りの
ない配線回路基板等に支障なく容易かつ的確に実装可能
となる。
【００１７】同様に、上記の第２の半導体装置において
は、その背面が接着層を介して互いに接合された上下２
枚の半導体チップ、及びその上下２枚の半導体チップの
外側表面に樹脂等からなる絶縁層を介して形成された再
配線回路とその再配線回路表面に積層形成された封止樹
脂層とが、それぞれ同一部材又はそれに近い部材で形成
されていると共に、その構造が、接着層を挟んでほぼ上
下に対象に形成されている。そのため、その上下２枚の
半導体チップを持つ第２の半導体装置が、その再配線回
路や封止樹脂層と半導体チップとの熱膨張係数の差に基
づき上下等に反るのを防ぐことができる。そして、その
反りのない第２の半導体装置を、同じく反りのない配線
回路基板等に支障なく容易かつ的確に実装可能となる。
【００１８】同様に、上記の第３の半導体装置において
は、その背面が接着層を介して互いに接合された上下２
枚の半導体チップ、及びその上下２枚の半導体チップの
外側表面に形成された再配線回路が、それぞれ同一部材
又はそれに近い部材で形成されていると共に、その構造
が、接着層を挟んでほぼ上下に対象に形成されている。
そのため、その上下２枚の半導体チップを持つ第３の半
導体装置が、その再配線回路と半導体チップとの熱膨張
係数の差に基づき上下等に反るのを防ぐことができる。
そして、その反りのない第３の半導体装置を、同じく反
りのない配線回路基板等に支障なく容易かつ的確に実装
可能となる。
【００１９】上記の第１、第２又は第３の半導体装置に
おいては、１枚の半導体チップしか持たない従来のＣＳ
Ｐタイプの半導体装置に比べて、２枚の半導体チップを
持っていて、コンパクトな高集積化されたＣＳＰタイプ
の半導体装置を提供できる。
【００２０】本発明の第１の半導体装置の製造方法は、
次の工程を含むことを特徴としている。 ａ．半導体チップ形成用の電子回路が形成されたウェハ
ーであって、その電子回路形成面側に当たる外側表面に
前記電子回路に電気的に接続された導体ポストが突出形
成された上下２枚のウェハーを、その背面間に接着材を
介在させて上下に重ね合わせると共に、その上下２枚の
ウェハーの導体ポストが突出形成された外側表面に封止
樹脂材をそれぞれ配置した状態で、下金型の凹部のテン
ポラリーフィルムが敷設された底面に載置する工程。 ｂ．前記接着材、封止樹脂材及び上下２枚のウェハーを
予備加熱する工程。 ｃ．予備加熱された上金型のテンポラリーフィルムで覆
われた先端と予備加熱された前記下金型のテンポラリー
フィルムが敷設された凹部の底面とを相対的に接近させ
て、その上金型の先端と下金型の凹部の底面とにより前
記上下２枚のウェハーの導体ポストが突出形成された外
側表面にそれぞれ配置された予備加熱された封止樹脂材
を押し潰し、その上下２枚のウェハーの導体ポストが突
出形成された外側表面に封止樹脂層をそれぞれ形成する
と共に、前記導体ポストを封止樹脂層を上下に貫通させ
てその上部を封止樹脂層の上方に突出させ、かつ、前記
上金型の先端と前記下金型の凹部の底面とにより前記上
下２枚のウェハーの背面間に介在させた予備加熱された
接着材を押し潰して接着層を形成し、その接着層を介し
て上下２枚のウェハーの背面を互いに接合する工程。 ｄ．その背面が接着層を介して互いに接合された上下２
枚のウェハーを前記下金型の凹部から取り出してダイシ
ングし、その背面が接着層を介して互いに接合されて、
その外側表面に封止樹脂層が形成された上下２枚の半導
体チップからなる半導体装置を個片に切り出す工程。
【００２１】この第１の半導体装置の製造方法において
は、そのａ工程において、その外側表面にウェハーに形
成された電子回路に電気的に接続された導体バンプが突
出形成された上下２枚のウェハーを、その背面間に接着
材を介在させると共に、その上下２枚のウェハーの外側
表面に封止樹脂材をそれぞれ配置した状態で、下金型の
テンポラリーフィルムが敷設された凹部の底面に載置で
きる。
【００２２】ここで、テンポラリーフィルムとは、クッ
ション性及び耐熱性のある樹脂等からなるフィルムであ
って、上金型の先端や下金型の凹部の底面及びウェハー
の外側表面を覆う封止樹脂層や再配線回路に接着されず
にそれらから容易に剥離可能なフィルムをいう。
【００２３】次いで、そのｂ工程において、その凹部に
嵌入した接着材、封止樹脂材及び上下２枚のウェハーを
予備加熱できる。
【００２４】次いで、そのｃ工程において、予備加熱さ
れた上金型のテンポラリーフィルムで覆われた先端と予
備加熱された下金型のテンポラリーフィルムで覆われた
凹部の底面とを相対的に接近させることができる。そし
て、その上金型の先端と下金型の凹部の底面とにより、
予備加熱された封止樹脂材をシート状に押し潰して、上
下２枚のウェハーの外側表面に封止樹脂層を形成でき
る。それと共に、上金型の先端を覆うクッション性のあ
るテンポラリーフィルム、及び下金型の凹部の底面に敷
設されたクッション性のあるテンポラリーフィルムによ
り封止樹脂層を押圧して、ウェハーに形成された電子回
路に電気的に接続された導体ポストを上記の封止樹脂層
を上下に貫通させてその上部を封止樹脂層の上方に突出
させることができる。さらに、前記相対的に接近させた
上金型の先端と下金型の凹部の底面とにより、上下のウ
ェハーの背面間に介在させた予備加熱された接着材をシ
ート状に押し潰して接着層を形成し、その接着層を介し
て上下２枚のウェハーの背面を互いに接合できる。そし
て、その背面が接着層を介して互いに接合されて、その
外側表面に封止樹脂層が形成された上下２枚のウェハー
を、接着層を挟んでほぼ上下に対象の構造に形成でき
る。そして、その上下２枚のウェハーが上下等に反るの
を防ぐことができる。
【００２５】その後、そのｄ工程において、その背面が
接着層を介して互いに接合された反りのない上下２枚の
ウェハーを下金型の凹部から取り出して、その上下２枚
のウェハーをダイシングできる。そして、その背面が接
着層を介して互いに接合され、その外側表面に封止樹脂
層が形成された上下２枚の半導体チップからなる反りの
ない第１の半導体装置を個片に切り出すことができる。
【００２６】本発明の第２の半導体装置の製造方法は、
次の工程を含むことを特徴としている。 ａ．半導体チップ形成用の電子回路が形成されたウェハ
ーであって、その電子回路形成面側に当たる外側表面に
前記電子回路に電気的に接続された再配線回路が絶縁層
を介して形成されて、その再配線回路に該再配線回路に
電気的に接続された導体ポストが突出形成された上下２
枚のウェハーを、その背面間に接着材を介在させて上下
に重ね合わせると共に、その上下２枚のウェハーの再配
線回路が形成された外側表面に封止樹脂材をそれぞれ配
置した状態で、下金型の凹部のテンポラリーフィルムが
敷設された底面に載置する工程。 ｂ．前記接着材、封止樹脂材及び上下２枚のウェハーを
予備加熱する工程。 ｃ．予備加熱された上金型のテンポラリーフィルムで覆
われた先端と予備加熱された前記下金型のテンポラリー
フィルムが敷設された凹部の底面とを相対的に接近させ
て、その上金型の先端と下金型の凹部の底面とにより前
記上下２枚のウェハーの再配線回路が形成された外側表
面にそれぞれ配置された予備加熱された封止樹脂材を押
し潰し、その上下２枚のウェハーの再配線回路が形成さ
れた外側表面に封止樹脂層をそれぞれ積層形成すると共
に、前記導体ポストを封止樹脂層を上下に貫通させてそ
の上部を封止樹脂の上方に突出させ、かつ、前記上金型
の先端と下金型の凹部の底面とにより前記上下２枚のウ
ェハーの背面間に介在させた予備加熱された接着材を押
し潰して接着層を形成し、その接着層を介して上下２枚
のウェハーの背面を互いに接合する工程。 ｄ．その背面が接着層を介して互いに接合された上下２
枚のウェハーを前記下金型の凹部から取り出してダイシ
ングし、その背面が接着層を介して互いに接合されて、
その再配線回路表面に封止樹脂層が積層形成された上下
２枚の半導体チップからなる半導体装置を個片に切り出
す工程。
【００２７】この第２の半導体装置の製造方法において
は、そのａ工程において、その外側表面にウェハーに形
成された電子回路に電気的に接続された再配線回路が絶
縁層を介して形成されて、その再配線回路に導体ポスト
が突出形成された上下２枚のウェハーを、その背面間に
接着材を介在させると共に、その上下２枚の半導体チッ
プの外側表面に封止樹脂材をそれぞれ配置した状態で、
下金型のテンポラリーフィルムが敷設された凹部の底面
に載置できる。
【００２８】次いで、そのｂ工程において、その凹部に
嵌入した接着材、封止樹脂材及び上下２枚のウェハーを
予備加熱できる。
【００２９】次いで、そのｃ工程において、予備加熱さ
れた上金型のテンポラリーフィルムで覆われた先端と予
備加熱された下金型のテンポラリーフィルムで覆われた
凹部の底面とを相対的に接近させることができる。そし
て、その上金型の先端と下金型の凹部の底面とにより、
予備加熱された封止樹脂材をシート状に押し潰して、上
下２枚のウェハーの再配線回路が形成された外側表面に
封止樹脂層を形成できる。それと共に、上金型の先端を
覆うクッション性のあるテンポラリーフィルム、及び下
金型の凹部の底面に敷設されたクッション性のあるテン
ポラリーフィルムにより封止樹脂層を押圧して、ウェハ
ーに形成された電子回路に電気的に接続された再配線回
路に突出形成された導体ポストを上記の封止樹脂層を上
下に貫通させてその上部を封止樹脂層の上方に突出させ
ることができる。さらに、前記相対的に接近させた上金
型の先端と下金型の凹部の底面とにより、上下のウェハ
ーの背面間に介在させた予備加熱された接着材をシート
状に押し潰して接着層を形成し、その接着層を介して上
下２枚のウェハーの背面を互いに接合できる。そして、
その背面が接着層を介して互いに接合されて、その外側
表面に再配線回路と封止樹脂層とが積層形成された上下
２枚のウェハーを、接着層を挟んでほぼ上下に対象の構
造に形成できる。そして、その上下２枚のウェハーが上
下等に反るのを防ぐことができる。
【００３０】その後、そのｄ工程において、その背面が
接着層を介して互いに接合された反りのない上下２枚の
ウェハーを下金型の凹部から取り出して、その上下２枚
のウェハーをダイシングできる。そして、その背面が接
着層を介して互いに接合されて、その外側表面に再配線
回路と封止樹脂層とが積層形成された上下２枚の半導体
チップからなる反りのない第２の半導体装置を個片に切
り出すことができる。
【００３１】本発明の第１又は第２の半導体装置の製造
方法においては、そのｃ工程の後であって、ｄ工程の前
に、前記封止樹脂層の上方に突出した導体ポストの上部
にはんだバンプを形成することを好適としている。
【００３２】この第１又は第２の半導体装置の製造方法
にあっては、封止樹脂層の上方に突出した導体ポストの
上部にはんだバンプが形成されてなるＣＳＰタイプの反
りのない半導体装置を形成できる。
【００３３】本発明の第３の半導体装置の製造方法は、
次の工程を含むことを特徴としている。 ａ．半導体チップ形成用の電子回路が形成されたウェハ
ーであって、その電子回路形成面側に当たる外側表面に
前記電子回路に電気的に接続された再配線回路が絶縁層
を介して形成された上下２枚のウェハーを、その背面間
に接着材を介在させて上下に重ね合わせて、下金型の凹
部のテンポラリーフィルムが敷設された底面に載置する
工程。 ｂ．前記接着材及び上下２枚のウェハーを予備加熱する
工程。 ｃ．予備加熱された上金型のテンポラリーフィルムで覆
われた先端と予備加熱された前記下金型のテンポラリー
フィルムが敷設された凹部の底面とを相対的に接近させ
て、その上金型の先端と下金型の凹部の底面とにより前
記上下２枚のウェハーの背面間に介在させた予備加熱さ
れた接着材を押し潰して接着層を形成し、その接着層を
介して上下２枚のウェハーの背面を互いに接合する工
程。 ｄ．その背面が接着層を介して互いに接合された上下２
枚のウェハーを前記下金型の凹部から取り出して、その
上下２枚のウェハーの外側表面に形成された前記再配線
回路の導体パッドにはんだバンプを突出形成する工程。 ｅ．前記はんだバンプが形成された上下２枚のウェハー
をダイシングし、その背面が接着層を介して互いに接合
されて、その再配線回路の導体パッドにはんだバンプが
突出形成された上下２枚の半導体チップからなる半導体
装置を個片に切り出す工程。
【００３４】この第３の半導体装置の製造方法において
は、そのａ工程において、その外側表面に絶縁層を介し
て再配線回路が形成された上下２枚のウェハーを、その
背面間に接着材を介在させた状態で、下型のテンポラリ
ーフィルムが敷設された凹部の底面に載置できる。
【００３５】次いで、そのｂ工程において、その凹部に
嵌入した接着材及び上下２枚のウェハーを予備加熱でき
る。
【００３６】次いで、そのｃ工程において、予備加熱さ
れた上金型のテンポラリーフィルムで覆われた先端と予
備加熱された下金型のテンポラリーフィルムが敷設され
た凹部の底面とを相対的に接近させることができる。そ
して、その上金型の先端と下金型の凹部の底面とによ
り、上下２枚のウェハーの背面間に介在させた予備加熱
された接着材をシート状に押し潰して接着層を形成し、
その接着層を介して上下２枚のウェハーの背面を互いに
接合できる。そして、その背面が接着層を介して互いに
接合されて、その外側表面に再配線回路が形成された上
下２枚のウェハーを、接着層を挟んでほぼ上下に対象の
構造に形成できる。そして、その上下２枚のウェハーが
上下等に反るのを防ぐことができる。
【００３７】次いで、そのｄ工程において、その背面が
接着層を介して互いに接合された反りのない上下２枚の
ウェハーを下金型の凹部から取り出して、その上下２枚
のウェハーの外側表面に形成された再配線回路の導体パ
ッドに導体バンプを突出形成できる。
【００３８】その後、そのｅ工程において、その導体バ
ンプが形成された上下２枚のウェハーをダイシングでき
る。そして、その背面が接着層を介して互いに接合され
て、その外側表面の再配線回路の導体パッドに導体バン
プが突出形成された上下２枚の半導体チップからなる反
りのない第３の半導体装置を個片に切り出すことができ
る。
【００３９】本発明の第１、第２又は第３の半導体装置
の製造方法においては、そのａ工程において、下金型の
凹部内側に突設された突条に上下２枚のウェハーの周縁
に刻設されたノッチを嵌入させて、その上下のウェハー
に形成された半導体チップが上下方向に重なり合うよう
に、その上下２枚のウェハーを凹部内側に位置決めする
ことを好適としている。
【００４０】この第１、第２又は第３の半導体装置の製
造方法においては、そのａ工程において、上下２枚のウ
ェハーの周縁のノッチを下金型の凹部内側の突条に嵌入
させて、その上下のウェハーに形成された半導体チップ
が上下方向に重なり合うように、上下２枚のウェハーを
凹部内側に位置決めできる。そして、そのｃ工程におい
て、その上下のウェハーに形成された半導体チップが上
下方向に重なり合うように、上下２枚のウェハーの背面
を接着層を介して互いに接合できる。そして、そのｄ又
はｅ工程において、その背面が接着層を介して互いに接
合された上下２枚のウェハーをダイシングした際に、そ
の上下２枚のウェハーから個片に切り出される第１、第
２又は第３の半導体装置の上下の半導体チップに形成さ
れた電子回路の一部が、切除されてしまうのを防ぐこと
ができる。
【００４１】本発明の半導体装置の実装構造は、上下２
枚の配線回路基板の間に、第１、第２又は第３の半導体
装置が配置されて、その半導体装置の上部の半導体チッ
プに形成された電子回路又は該電子回路に電気的に接続
された再配線回路に電気的に接続された導体ポスト、該
導体ポストに形成されたはんだバンプ又は前記再配線回
路の導体パッドに形成されたはんだバンプが、それに対
応する上部の配線回路基板に形成された導体パッドに接
続されると共に、その半導体装置の下部の半導体チップ
に形成された電子回路又は該電子回路に電気的に接続さ
れた再配線回路に電気的に接続された導体ポスト、該導
体ポストに形成されたはんだバンプ又は前記再配線回路
の導体パッドに形成されたはんだバンプが、それに対応
する下部の配線回路基板に形成された導体パッドに接続
されて、前記半導体装置が上下２枚の前記配線回路基板
に亙って実装されてなることを特徴としている。
【００４２】この半導体装置の実装構造においては、そ
の第１、第２又は第３の半導体装置の上部の半導体チッ
プに形成された電子回路を、該電子回路に再配線回路を
介して又は介さずに電気的に接続された導体ポスト、該
導体ポストに形成されたはんだバンプ又は前記電子回路
に電気的に接続された再配線回路の導体パッドに形成さ
れたはんだバンプを介して、それに対応する上部の配線
回路基板に形成された導体パッドに接続できる。そし
て、その上部の半導体チップの電子回路と上部の配線回
路基板の配線回路とを電気的に接続できる。同様にし
て、その第１、第２又は第３の半導体装置の下部の半導
体チップに形成された電子回路を、該電子回路に再配線
回路を介して又は介さずに電気的に接続された導体ポス
ト、該導体ポストに形成されたはんだバンプ又は前記電
子回路に電気的に接続された再配線回路の導体パッドに
形成されたはんだバンプを介して、それに対応する下部
の配線回路基板に形成された導体パッドに接続できる。
そして、その下部の半導体チップの電子回路と下部の配
線回路基板の配線回路とを電気的に接続できる。そし
て、その第１、第２又は第３の半導体装置を、上下２枚
の配線回路基板に亙って実装できる。また、２枚の半導
体チップを持つコンパクトで高集積化された第１、第２
又は第３の半導体装置を、上下２枚の配線回路基板に亙
って高密度に実装できる。
【００４３】
【発明の実施の形態】次に、本発明の実施の形態を図面
に従い説明する。図１又は図２は本発明の第１の半導体
装置の好適な実施の形態を示し、図１又は図２はその正
面断面図である。以下に、この第１の半導体装置を説明
する。
【００４４】図１又は図２の第１の半導体装置は、上下
２枚の小板片状の半導体チップ１０を持っていて、その
上下２枚の半導体チップ１０の背面が、接着層３０を介
して互いに接合されている。上下２枚の半導体チップ１
０の電子回路形成面側に当たる外側表面には、封止樹脂
層４０が形成されている。それと共に、半導体チップ１
０に形成された電子回路（図示せず）に電気的に接続さ
れた導体ポスト５０が、封止樹脂層４０を上下に貫いて
その上部を封止樹脂層４０上方に突出させて形成されて
いる。接着層３０及び封止樹脂層４０は、１７０〜１８
０℃に加熱して硬化させるエポキシ樹脂等を用いて形成
されている。導体ポスト５０は、Ｃｕ等を用いて形成さ
れている。
【００４５】加えて、図２に示した第１の半導体装置に
おいては、封止樹脂層４０の上方に突出した導体ポスト
５０の上部に、ほぼ半球状のはんだバンプ６０が形成さ
れている。
【００４６】図１又は図２に示した第１の半導体装置
は、以上のように構成されていて、その構造が、接着層
３０を挟んでほぼ上下に対象に形成されている。そし
て、その第１の半導体装置が、半導体チップ１０と封止
樹脂層４０との熱膨張係数の差に基づき、上下等に反る
のが防止されている。
【００４７】次に、この第１の半導体装置の製造方法で
あって、本発明の第１の半導体装置の製造方法の好適な
実施の形態を説明する。
【００４８】図３に示したように、半導体チップ形成用
の電子回路（図示せず）が縦横に複数並べて形成された
薄い円板状の２枚のウェハー７０であって、その電子回
路形成面側に当たる外側表面にウェハー７０に形成され
た前記電子回路に電気的に接続された導体ポスト５０が
突出形成された上下２枚のウェハー７０を、その背面間
に接着材３２を介在させた状態で、その導体ポスト５０
が突出形成されたウェハー７０の外側表面を外方に向け
て重ね合わせている。上下２枚のウェハー７０の外側表
面には、封止樹脂材４２をそれぞれ配置している。接着
材３２及び封止樹脂材４２には、ブロック状又はシート
状（図はシート状）をしたエポキシ樹脂等を用いてい
る。次いで、その背面間に接着材３２を介在させると共
に、その外側表面に封止樹脂材４２をそれぞれ配置した
上下２枚のウェハー７０を、下金型９０の凹部９２に嵌
入している。そして、その上下２枚のウェハー７０を、
下金型の凹部９２のテンポラリーフィルム１００が敷設
された底面に載置している。テンポラリーフィルム１０
０には、クッション性があり、１７０〜１８０℃の高熱
に耐え得る樹脂等からなるフィルムであって、上金型９
４の先端や下金型の凹部９２の底面及びウェハー７０の
外側表面を覆う封止樹脂層４０に接着されずにそれらか
ら容易に剥離可能なフィルムを用いている。そして、本
発明の第１の半導体装置の製造方法のａ工程を行ってい
る。
【００４９】次いで、上記の接着材３２、封止樹脂材４
２及び上下２枚のウェハー７０、８０を、１７０〜１８
０℃に予備加熱している。そして、本発明の第１の半導
体装置の製造方法のｂ工程を行っている。
【００５０】次いで、図４に示したように、１７０〜１
８０℃に予備加熱された上金型９４であって、テンポラ
リーフィルム１００で覆われた上金型９４の先端と、１
７０〜１８０℃に予備加熱された下金型９０のテンポラ
リーフィルム１００で覆われた凹部９２の底面とを、上
金型９４を下金型９０方向に降下させると共に、下金型
の凹部９２の底面を下金型９０内を上昇させる等して、
相対的に接近させている。そして、その相対的に接近さ
せた上金型９４の先端と下金型の凹部９２の底面とによ
り、上下２枚のウェハー７０の外側表面にそれぞれ配置
された予備加熱された封止樹脂材４２をシート状に押し
潰している。そして、その上下２枚のウェハー７０の外
側表面に、封止樹脂層４０をそれぞれ形成している。そ
れと共に、クッション性のあるテンポラリーフィルム１
００を用いて、ウェハー７０の外側表面に突出形成され
た導体ポスト５０を封止樹脂層４０を上下に貫通させて
その上部を封止樹脂層４０の上方に突出させている。さ
らに、上記の相対的に接近させた上金型９４の先端と下
金型の凹部９２の底面とにより、上下２枚のウェハー７
０の背面間に介在させた予備加熱された接着材３２をシ
ート状に押し潰して、接着層３０を形成している。そし
て、その接着層３０を介して、上下２枚のウェハー７０
の背面を互いに接合している。そして、本発明の第１の
半導体装置の製造方法のｃ工程を行っている。
【００５１】その後、その背面が接着層３０を介して互
いに接合された上下２枚のウェハー７０を下金型の凹部
９２から取り出して、その上下２枚のウェハー７０をダ
イサーやスライサー等を用いて格子状等にダイシングし
ている。そして、その背面が接着層３０を介して互いに
接合されて、その外側表面に封止樹脂層４０が形成され
た上下２枚の半導体チップ１０を持つ図１に示した第１
の半導体装置を個片に切り出している。そして、本発明
の第１の半導体装置の製造方法のｄ工程を行っている。
【００５２】又は、それに加えて、上記のｃ工程の後で
あって、ｄ工程の前に、封止樹脂層４０上方に突出した
導体ポスト５０の上部にはんだバンプ６０を形成してい
る。そして、そのｄ工程において、上下２枚のウェハー
７０をダイシングして個片に切り出す上下２枚の半導体
チップ１０の外側表面に形成された封止樹脂層４０の上
方に突出した導体ポスト５０の上部にはんだバンプ６０
が形成された図２に示した第１の半導体装置を形成して
いる。
【００５３】図３と図４に示した第１の半導体装置の製
造方法は、以上の工程からなり、この第１の半導体装置
の製造方法においては、そのｃ工程において形成する、
その背面が接着層３０を介して互いに接合され、その外
側表面に封止樹脂層４０が形成された上下２枚のウェハ
ー７０を、接着層３０を挟んでほぼ上下に対象の構造に
形成できる。そして、その上下２枚のウェハーが上下等
に反るのを防ぐことができる。そして、そのｄ工程にお
いて、上記の上下２枚のウェハー７０を共にダイシング
して個片に切り出す第１の半導体装置が上下等に反るの
を防止できる。
【００５４】図５又は図６は本発明の第２の半導体装置
の好適な実施の形態を示し、図５又は図６はその正面断
面図である。以下に、この第２の半導体装置を説明す
る。
【００５５】図５又は図６の第２の半導体装置は、上下
２枚の小板片状の半導体チップ１０を持っていて、その
上下２枚の半導体チップ１０の背面が、接着層３０を介
して互いに接合されている。上下２枚の半導体チップ１
０の電子回路形成面側に当たる外側表面には、半導体チ
ップ１０に形成された電子回路（図示せず）に電気的に
接続された再配線回路１２０が絶縁層１２２を介して形
成されていると共に、その再配線回路１２０表面に封止
樹脂層４０が積層形成されている。再配線回路１２０に
は、該再配線回路に電気的に接続された導体ポスト５０
が、封止樹脂層４０を上下に貫いてその上部を封止樹脂
層４０上方に突出させて形成されている。接着層３０、
絶縁層１２２及び封止樹脂層４０は、１７０〜１８０℃
に加熱して硬化させるエポキシ樹脂等を用いて形成され
ている。導体ポスト５０は、Ｃｕ等を用いて形成されて
いる。再配線回路１２０は、エポキシ樹脂等からなる絶
縁層１２２を介して、Ｃｕ等からなる導体パターン１２
４により一層構造又は多層構造に形成されている。多層
構造をした上下の導体パターン１２４の間は、絶縁層１
２２を上下に貫いて設けられたＣｕめっき層等からなる
導体ビア１２６により接続されている。
【００５６】加えて、図６に示した第２の半導体装置に
おいては、封止樹脂層４０の上方に突出した導体ポスト
５０の上部に、ほぼ半球状のはんだバンプ６０が形成さ
れている。
【００５７】図５又は図６に示した第２の半導体装置
は、以上のように構成されていて、その構造が、接着層
３０を挟んでほぼ上下に対象に形成されている。そし
て、その第２の半導体装置が、半導体チップ１０と絶縁
層１２２を介して形成された再配線回路１２０や封止樹
脂層４０との熱膨張係数の差に基づき、上下等に反るの
が防止されている。
【００５８】次に、この第２の半導体装置の製造方法で
あって、本発明の第２の半導体装置の製造方法の好適な
実施の形態を説明する。
【００５９】図７に示したように、半導体チップ形成用
の電子回路（図示せず）が縦横に複数並べて形成された
薄い円板状の２枚のウェハー７０であって、その電子回
路形成面側に当たる外側表面に絶縁層１２２を介して形
成された再配線回路１２０であって、ウェハー７０に形
成された電子回路に電気的に接続された再配線回路１２
０に導体ポスト５０が突出形成された上下２枚のウェハ
ー７０を、その背面間に接着材３２を介在させた状態
で、その再配線回路１２０が形成されたウェハー７０の
外側表面を外方に向けて重ね合わせている。上下２枚の
ウェハー７０の外側表面には、封止樹脂材４２をそれぞ
れ配置している。接着材３２及び封止樹脂材４２には、
ブロック状又はシート状（図はシート状）をしたエポキ
シ樹脂等を用いている。次いで、その背面間に接着材３
２を介在させると共に、その外側表面に封止樹脂材４２
をそれぞれ配置した上下２枚のウェハー７０を、下金型
９０の凹部９２に嵌入している。そして、その上下２枚
のウェハー７０を、下金型の凹部９２のテンポラリーフ
ィルム１００が敷設された底面に載置している。テンポ
ラリーフィルム１００には、クッション性があり、１７
０〜１８０℃の高熱に耐え得る樹脂等からなるフィルム
であって、上金型９４の先端や下金型の凹部９２の底面
及びウェハー７０の外側表面を覆う封止樹脂層４０や再
配線回路１２０に接着されずにそれらから容易に剥離可
能なフィルムを用いている。そして、本発明の第２の半
導体装置の製造方法のａ工程を行っている。
【００６０】次いで、上記の接着材３２、封止樹脂材４
２及び上下２枚のウェハー７０、８０を、１７０〜１８
０℃に予備加熱している。そして、本発明の第２の半導
体装置の製造方法のｂ工程を行っている。
【００６１】次いで、図８に示したように、１７０〜１
８０℃に予備加熱された上金型９４であって、テンポラ
リーフィルム１００で覆われた上金型９４の先端と、１
７０〜１８０℃に予備加熱された下金型９０のテンポラ
リーフィルム１００で覆われた凹部９２の底面とを、上
金型９４を下金型９０方向に降下させると共に、下金型
の凹部９２の底面を下金型９０内を上昇させる等して、
相対的に接近させている。そして、その相対的に接近さ
せた上金型９４の先端と下金型の凹部９２の底面とによ
り、上下２枚のウェハー７０の外側表面にそれぞれ配置
された予備加熱された封止樹脂材４２をシート状に押し
潰している。そして、その上下２枚のウェハー７０の再
配線回路１２０が形成された外側表面に、封止樹脂層４
０をそれぞれ積層形成している。それと共に、クッショ
ン性のあるテンポラリーフィルム１００を用いて、ウェ
ハー７０の外側表面に形成された再配線回路１２０に突
出形成された導体ポスト５０を封止樹脂層４０を上下に
貫通させてその上部を封止樹脂層４０の上方に突出させ
ている。さらに、上記の相対的に接近させた上金型９４
の先端と下金型の凹部９２の底面とにより、上下２枚の
ウェハー７０の背面間に介在させた予備加熱された接着
材３２をシート状に押し潰して、接着層３０を形成して
いる。そして、その接着層３０を介して、上下２枚のウ
ェハー７０の背面を互いに接合している。そして、本発
明の第２の半導体装置の製造方法のｃ工程を行ってい
る。
【００６２】その後、その背面が接着層３０を介して互
いに接合された上下２枚のウェハー７０を下金型の凹部
９２から取り出して、その上下２枚のウェハー７０をダ
イサーやスライサー等を用いて格子状等にダイシングし
ている。そして、その背面が接着層３０を介して互いに
接合されて、その外側表面に形成された再配線回路１２
０表面に封止樹脂層４０が積層形成された上下２枚の半
導体チップ１０を持つ図５に示した第２の半導体装置を
個片に切り出している。そして、本発明の第２の半導体
装置の製造方法のｄ工程を行っている。
【００６３】又は、それに加えて、上記のｃ工程の後で
あって、ｄ工程の前に、封止樹脂層４０の上方に突出し
た導体ポスト５０の上部にはんだバンプ６０を形成して
いる。そして、そのｄ工程において、上下２枚のウェハ
ー７０をダイシングして個片に切り出す上下２枚の半導
体チップ１０の外側表面に再配線回路１２０を介して積
層形成された封止樹脂層４０の上方に突出した導体ポス
ト５０の上部にはんだバンプ６０が形成された図６に示
した第２の半導体装置を形成している。
【００６４】図７と図８に示した第２の半導体装置の製
造方法は、以上の工程からなり、この第２の半導体装置
の製造方法においては、そのｃ工程において形成する、
その背面が接着層３０を介して互いに接合されて、その
外側表面に再配線回路１２０を介して封止樹脂層４０が
積層形成された上下２枚のウェハー７０を、接着層３０
を挟んでほぼ上下に対象の構造に形成できる。そして、
その上下２枚のウェハーが上下等に反るのを防ぐことが
できる。そして、そのｄ工程において、上記の上下２枚
のウェハー７０を共にダイシングして個片に切り出す第
２の半導体装置が上下等に反るのを防止できる。
【００６５】図９は本発明の第３の半導体装置の好適な
実施の形態を示し、図９はその正面断面図である。以下
に、この第３の半導体装置を説明する。
【００６６】図の第３の半導体装置は、上下２枚の小板
片状の半導体チップ１０を持っていて、その上下２枚の
半導体チップ１０が、その背面を接着層３０を介して互
いに接合されている。上下２枚の半導体チップ１０の電
子回路形成面側に当たる外側表面には、半導体チップ１
０に形成された電子回路（図示せず）に電気的に接続さ
れた再配線回路１２０が絶縁層１２２を介して形成され
ている。再配線回路１２０の導体パッドには、はんだバ
ンプ６０が突出形成されている。接着層３０は、１７０
〜１８０℃に加熱して硬化させるエポキシ樹脂等を用い
て形成されている。再配線回路１２０は、エポキシ樹脂
等からなる絶縁層１２２を介して、Ｃｕ等からなる導体
パターン１２４により一層構造又は多層構造に形成され
ている。多層構造をした上下の導体パターン１２４の間
は、絶縁層１２２を上下に貫いて設けられたＣｕめっき
層等からなる導体ビア１２６により接続されている。
【００６７】図９に示した第３の半導体装置は、以上の
ように構成されていて、その構造が、接着層３０を挟ん
でほぼ上下に対象に形成されている。そして、その第３
の半導体装置が、半導体チップ１０と再配線回路１２０
との熱膨張係数の差に基づき、上下等に反るのが防止さ
れている。
【００６８】次に、この第３の半導体装置の製造方法で
あって、本発明の第３の半導体装置の製造方法の好適な
実施の形態を説明する。
【００６９】図１０に示したように、半導体チップ形成
用の電子回路（図示せず）が形成された薄い円板状のウ
ェハー７０であって、その電子回路形成面側に当たる外
側表面に絶縁層１２２を介して形成された再配線回路１
２０であって、ウェハー７０に形成された電子回路に電
気的に接続された再配線回路１２０が形成された上下２
枚のウェハー７０を、その背面間に接着材３２を介在さ
せた状態で、その再配線回路１２０が形成されたウェハ
ー７０の外側表面を外方に向けて重ね合わせている。接
着材３２には、ブロック状又はシート状（図はシート
状）をしたエポキシ樹脂等を用いている。次いで、その
背面間に接着材３２を介在させた上下２枚のウェハー７
０を、下金型の凹部９２に嵌入している。そして、その
上下２枚のウェハー７０を、下金型の凹部９２のテンポ
ラリーフィルム１００が敷設された底面に載置してい
る。テンポラリーフィルム１００には、クッション性が
あり、１７０〜１８０℃の高熱に耐え得る樹脂等からな
るフィルムであって、上金型９４の先端や下金型の凹部
９２の底面及びウェハー７０の外側表面を覆う再配線回
路１２０に接着されずにそれらから容易に剥離可能なフ
ィルムを用いている。そして、本発明の第３の半導体装
置の製造方法のａ工程を行っている。
【００７０】次いで、上記の接着材３２及び上下２枚の
ウェハー７０を、１７０〜１８０℃に予備加熱してい
る。そして、本発明の第３の半導体装置の製造方法のｂ
工程を行っている。
【００７１】次いで、図１１に示したように、１７０〜
１８０℃に予備加熱された上金型９４であって、テンポ
ラリーフィルム１００で覆われた上金型９４の先端と、
１７０〜１８０℃に予備加熱された下金型９０のテンポ
ラリーフィルム１００で覆われた凹部９２の底面とを、
上金型９４を下金型９０方向に降下させると共に、下金
型の凹部９２の底面を下金型９０内のその上方に上昇さ
せる等して、相対的に接近させている。そして、上金型
９４の先端と下金型の凹部９２の底面とにより、上下２
枚のウェハー７０を上下方向に押圧している。そして、
その上下２枚のウェハー７０の背面間に介在させた予備
加熱された接着材３２をシート状に押し潰して、接着層
３０を形成している。そして、その接着層３０を介し
て、上下２枚のウェハー７０、８０の背面を互いに接合
している。そして、本発明の第３の半導体装置の製造方
法のｃ工程を行っている。
【００７２】次いで、図１２に示したように、その背面
が接着層３０を介して互いに接合された上下２枚のウェ
ハー７０を下金型の凹部９２から取り出して、その上下
２枚のウェハー７０の外側表面に形成された再配線回路
１２０の導体パッドにはんだバンプ６０を突出形成して
いる。そして、本発明の第３の半導体装置の製造方法の
ｄ工程を行っている。
【００７３】その後、そのはんだバンプ６０が突出形成
された上下２枚のウェハー７０をダイサーやスライサー
等を用いて格子状等にダイシングしている。そして、そ
の背面が接着層３０を介して互いに接合され、その外側
表面の再配線回路１２０の導体パッドにはんだバンプ６
０が突出形成された上下２枚の半導体チップ１０を持つ
図９に示した第３の半導体装置を個片に切り出してい
る。そして、本発明の第３の半導体装置の製造方法のｅ
工程を行っている。
【００７４】図１０なしい図１２に示した第３の半導体
装置の製造方法は、以上の工程からなり、この第３の半
導体装置の製造方法においては、そのｃ工程において形
成する、その背面が接着層３０を介して互いに接合さ
れ、その外側表面に再配線回路１２０が形成された上下
２枚のウェハー７０を、接着層３０を挟んでほぼ上下に
対象の構造に形成できる。そして、その上下２枚のウェ
ハーが上下等に反るのを防ぐことができる。そして、そ
のｅ工程において、上記の上下２枚のウェハー７０をダ
イシングして個片に切り出す第３の半導体装置が上下等
に反るのを防止できる。
【００７５】上述の第１、第２又は第３の半導体装置の
製造方法においては、図３又は図４に示したように、そ
のａ工程において、下金型の凹部９２内側に突設された
突条９６に上下２枚のウェハー７０の周縁に刻設された
ノッチ７２を嵌入させると良い。そして、その上下のウ
ェハー７０に形成された半導体チップ１０が上下方向に
重なり合うように、その上下２枚のウェハー７０を下金
型の凹部９２内側に位置決めすると良い。そして、その
ｄ又はｅ工程において、その背面が接着層３０を介して
互いに接合された上下２枚のウェハー７０を格子状等に
ダイシングした際に、その上下２枚のウェハー７０から
個片に切り出される第１、第２又は第３の半導体装置の
上下２枚の半導体チップ１０に形成された電子回路の一
部がその半導体チップ１０から切除されてしまうのを的
確に防ぐことができるようにすると良い。
【００７６】また、上記の下金型の凹部９２に嵌入する
上下２枚のウェハー７０は、画像処理装置を用いて、そ
の上下のウェハー７０に形成された半導体チップ１０が
上下方向に正確に重なり合うように、下金型の凹部９２
内側に位置決めしても良い。そして、その上下２枚のウ
ェハー７０から個片に切り出される第１、第２又は第３
の半導体装置の上下２枚の半導体チップ１０に形成され
た電子回路の一部がその半導体チップ１０から切除され
てしまうのを的確に防ぐことができるようにしても良
い。
【００７７】図１３は本発明の半導体装置の実装構造の
好適な実施の形態を示し、図１３はその構造説明図であ
る。以下に、この半導体装置の実装構造を説明する。
【００７８】図の半導体装置の実装構造では、上下２枚
の配線回路基板１４０の間に、本発明の第１、第２又は
第３の半導体装置（図は第１の半導体装置）２００が配
置されて、その半導体装置２００の上部の半導体チップ
１０に形成された電子回路に再配線回路１２０を介して
又は介さずに電気的に接続された導体ポスト５０、該導
体ポストに形成されたはんだバンプ６０又は前記電子回
路に電気的に接続された再配線回路１２０の導体パッド
に形成されたはんだバンプ６０が、それに対応する上部
の配線回路基板１４０に形成された導体パッド１４２に
はんだ付け接続されている。それと共に、その第１、第
２又は第３の半導体装置２００の下部の半導体チップ１
０に形成された電子回路に再配線回路１２０を介して又
は介さずに電気的に接続された導体ポスト５０、該導体
ポストに形成されたはんだバンプ６０又は前記電子回路
に電気的に接続された再配線回路１２０の導体パッドに
形成されたはんだバンプ６０が、それに対応する下部の
配線回路基板１４０に形成された導体パッド１４２には
んだ付け接続されている。そして、第１、第２又は第３
の半導体装置２００が、上下２枚の前記配線基板１４０
に亙って実装されている。その際には、はんだバンプ６
０を持たない図１又は図５に示した第１又は第２の半導
体装置２００にあっては、その封止樹脂層４０上方に突
出した導体ポスト５０の上部が、それに対応する配線回
路基板１４０の導体パッド１４２に形成されたはんだバ
ンプ（図示せず）を用いて、配線回路基板１４０の導体
パッド１４２にはんだ付け接続されている。
【００７９】図１３に示した半導体装置の実装構造は、
以上のように構成されていて、この半導体装置の実装構
造においては、その第１、第２又は第３の半導体装置２
００の上部の半導体チップ１０に形成された電子回路に
再配線回路１２０を介して又は介さずに電気的に接続さ
れた導体ポスト５０、該導体ポストに形成されたはんだ
バンプ６０又は前記電子回路に電気的に接続された再配
線回路１２０の導体パッドに形成されたはんだバンプ６
０を、それに対応する上部の配線回路基板１４０に形成
された導体パッド１４２に接続できる。そして、その上
部の半導体チップ１０に形成された電子回路と上部の配
線回路基板２００の配線回路とを電気的に接続できる。
同様にして、その第１、第２又は第３の半導体装置２０
０の下部の半導体チップ１０に形成された電子回路に再
配線回路１２０を介して又は介さずに電気的に接続され
た導体ポスト５０、該導体ポストに形成されたはんだバ
ンプ６０又は前記電子回路に電気的に接続された再配線
回路１２０の導体パッドに形成されたはんだバンプ６０
を、それに対応する下部の配線回路基板１４０に形成さ
れた導体パッド１４２に接続できる。そして、その下部
の半導体チップ１０に形成された電子回路と下部の配線
回路基板１４０の配線回路とを電気的に接続できる。そ
して、その第１、第２又は第３の半導体装置２００を、
上下２枚の配線回路基板１４０に亙って実装できる。ま
た、上下２枚の半導体チップ１０を持つコンパクトで高
集積化された第１、第２又は第３の半導体装置２００
を、上下２枚の配線回路基板１４０に亙ってコンパクト
に高密度に実装できる。
【００８０】
【発明の効果】以上説明したように、本発明の第１、第
２又は第３の半導体装置によれば、上下２枚の半導体チ
ップを持つコンパクトで高集積化された半導体装置を提
供できる。また、その第１、第２又は第３の半導体装置
が、接着層を挟んでほぼ上下に対象な構造をしていて、
その第１、第２又は第３の半導体装置が円弧状等に反る
のを的確に防ぐことができる。そして、その第１、第２
又は第３の半導体チップを、配線回路基板等に容易かつ
的確に実装できる。
【００８１】本発明の第１、第２又は第３の半導体装置
の製造方法によれば、半導体チップ形成用の電子回路が
形成された上下２枚のウェハーであって、その背面が接
着層を介して互いに接合されて、その電子回路形成面側
に当たる外側表面に封止樹脂層や再配線回路が形成され
た上下２枚のウェハーが、円弧状等に反るのを的確に防
ぐことができる。そして、その上下２枚のウェハーを格
子状等にダイシングして個片に切り出す本発明の第１、
第２又は第３の半導体装置に反りが生ずるのを的確に防
ぐことができる。
【００８２】本発明の半導体装置の実装構造によれば、
本発明の第１、第２又は第３の半導体装置を、上下２枚
の配線回路基板に亙ってコンパクトに高密度に実装でき
る。
【図面の簡単な説明】
【図１】本発明の第１の半導体装置の正面断面図であ
る。
【図２】本発明の第１の半導体装置の正面断面図であ
る。
【図３】本発明の第１の半導体装置の製造方法の工程説
明図である。
【図４】本発明の第１の半導体装置の製造方法の工程説
明図である。
【図５】本発明の第２の半導体装置の正面断面図であ
る。
【図６】本発明の第２の半導体装置の正面断面図であ
る。
【図７】本発明の第２の半導体装置の製造方法の工程説
明図である。
【図８】本発明の第２の半導体装置の製造方法の工程説
明図である。
【図９】本発明の第３の半導体装置の正面断面図であ
る。
【図１０】本発明の第３の半導体装置の製造方法の工程
説明図である。
【図１１】本発明の第３の半導体装置の製造方法の工程
説明図である。
【図１２】本発明の第３の半導体装置の製造方法の工程
説明図である。
【図１３】本発明の半導体装置の実装構造の説明図であ
る。
【図１４】従来のＣＳＰタイプの半導体装置の正面断面
図である。
【図１５】従来のＣＳＰタイプの半導体装置の実装構造
の説明図である。
【図１６】ウェハーの平面図とその側面断面図である。
【符号の説明】
１０ 半導体チップ ３０ 接着層 ３２ 接着材 ４０ 封止樹脂層 ４２ 封止樹脂材 ５０ 導体ポスト ６０ はんだバンプ ７０ ウェハー ７２ ノッチ ９０ 下金型 ９２ 下金型の凹部 ９４ 上金型 ９６ 突条 １００ テンポラリーフィルム １２０ 再配線回路 １２２ 絶縁層 １２４ 導体パターン １２６ 導体ビア １４０ 配線回路基板 １４２ 導体パッド ２００ 第１、第２又は第３の半導体装置

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 上下２枚の半導体チップが、その背面を
    接着層を介して互いに接合され、その接合された２枚の
    半導体チップの電子回路形成面側に当たる外側表面に
    は、封止樹脂層が形成され、前記半導体チップの電子回
    路に電気的に接続された導体ポストが、前記封止樹脂層
    を上下に貫いてその上部を封止樹脂層の上方に突出させ
    て形成されたことを特徴とする半導体装置。
  2. 【請求項２】 上下２枚の半導体チップが、その背面を
    接着層を介して互いに接合され、その接合された２枚の
    半導体チップの電子回路形成面側に当たる外側表面に
    は、前記半導体チップの電子回路に電気的に接続された
    再配線回路が絶縁層を介して形成されると共に、その再
    配線回路表面に封止樹脂層が積層形成され、前記再配線
    回路に電気的に接続された導体ポストが、前記封止樹脂
    層を上下に貫いてその上部を封止樹脂層の上方に突出さ
    せて形成されたことを特徴とする半導体装置。
  3. 【請求項３】 前記封止樹脂層の上方に突出した導体ポ
    ストの上部に、はんだバンプが形成された請求項１又は
    ２記載の半導体装置。
  4. 【請求項４】 上下２枚の半導体チップが、その背面を
    接着層を介して互いに接合され、その接合された２枚の
    半導体チップの電子回路形成面側に当たる外側表面に
    は、前記半導体チップの電子回路に電気的に接続された
    再配線回路が絶縁層を介して形成され、その再配線回路
    の導体パッドにはんだバンプが突出形成されたことを特
    徴とする半導体装置。
  5. 【請求項５】 次の工程を含むことを特徴とする半導体
    装置の製造方法。 ａ．半導体チップ形成用の電子回路が形成されたウェハ
    ーであって、その電子回路形成面側に当たる外側表面に
    前記電子回路に電気的に接続された導体ポストが突出形
    成された上下２枚のウェハーを、その背面間に接着材を
    介在させて上下に重ね合わせると共に、その上下２枚の
    ウェハーの導体ポストが突出形成された外側表面に封止
    樹脂材をそれぞれ配置した状態で、下金型の凹部のテン
    ポラリーフィルムが敷設された底面に載置する工程。 ｂ．前記接着材、封止樹脂材及び上下２枚のウェハーを
    予備加熱する工程。 ｃ．予備加熱された上金型のテンポラリーフィルムで覆
    われた先端と予備加熱された前記下金型のテンポラリー
    フィルムが敷設された凹部の底面とを相対的に接近させ
    て、その上金型の先端と下金型の凹部の底面とにより前
    記上下２枚のウェハーの導体ポストが突出形成された外
    側表面にそれぞれ配置された予備加熱された封止樹脂材
    を押し潰し、その上下２枚のウェハーの導体ポストが突
    出形成された外側表面に封止樹脂層をそれぞれ形成する
    と共に、前記導体ポストを封止樹脂層を上下に貫通させ
    てその上部を封止樹脂層の上方に突出させ、かつ、前記
    上金型の先端と前記下金型の凹部の底面とにより前記上
    下２枚のウェハーの背面間に介在させた予備加熱された
    接着材を押し潰して接着層を形成し、その接着層を介し
    て上下２枚のウェハーの背面を互いに接合する工程。 ｄ．その背面が接着層を介して互いに接合された２枚の
    ウェハーを前記下金型の凹部から取り出してダイシング
    し、その背面が接着層を介して互いに接合されて、その
    外側表面に封止樹脂層が形成された上下２枚の半導体チ
    ップからなる半導体装置を個片に切り出す工程。
  6. 【請求項６】 次の工程を含むことを特徴とする半導体
    装置の製造方法。 ａ．半導体チップ形成用の電子回路が形成されたウェハ
    ーであって、その電子回路形成面側に当たる外側表面に
    前記電子回路に電気的に接続された再配線回路が絶縁層
    を介して形成されて、その再配線回路に該再配線回路に
    電気的に接続された導体ポストが突出形成された上下２
    枚のウェハーを、その背面間に接着材を介在させて上下
    に重ね合わせると共に、その上下２枚のウェハーの再配
    線回路が形成された外側表面に封止樹脂材をそれぞれ配
    置した状態で、下金型の凹部のテンポラリーフィルムが
    敷設された底面に載置する工程。 ｂ．前記接着材、封止樹脂材及び上下２枚のウェハーを
    予備加熱する工程。 ｃ．予備加熱された上金型のテンポラリーフィルムで覆
    われた先端と予備加熱された前記下金型のテンポラリー
    フィルムが敷設された凹部の底面とを相対的に接近させ
    て、その上金型の先端と下金型の凹部の底面とにより前
    記上下２枚のウェハーの再配線回路が形成された外側表
    面にそれぞれ配置された予備加熱された封止樹脂材を押
    し潰し、その上下２枚のウェハーの再配線回路が形成さ
    れた外側表面に封止樹脂層をそれぞれ積層形成すると共
    に、前記導体ポストを封止樹脂層を上下に貫通させてそ
    の上部を封止樹脂の上方に突出させ、かつ、前記上金型
    の先端と下金型の凹部の底面とにより前記上下２枚のウ
    ェハーの背面間に介在させた予備加熱された接着材を押
    し潰して接着層を形成し、その接着層を介して上下２枚
    のウェハーの背面を互いに接合する工程。 ｄ．その背面が接着層を介して互いに接合された上下２
    枚のウェハーを前記下金型の凹部から取り出してダイシ
    ングし、その背面が接着層を介して互いに接合されて、
    その再配線回路表面に封止樹脂層が積層形成された上下
    ２枚の半導体チップからなる半導体装置を個片に切り出
    す工程。
  7. 【請求項７】 前記ｃ工程の後であって、ｄ工程の前
    に、前記封止樹脂層の上方に突出した導体ポストの上部
    に、はんだバンプを形成する請求項５又は６記載の半導
    体装置の製造方法。
  8. 【請求項８】 次の工程を含むことを特徴とする半導体
    装置の製造方法。 ａ．半導体チップ形成用の電子回路が形成されたウェハ
    ーであって、その電子回路形成面側に当たる外側表面に
    前記電子回路に電気的に接続された再配線回路が絶縁層
    を介して形成された上下２枚のウェハーを、その背面間
    に接着材を介在させて上下に重ね合わせて、下金型の凹
    部のテンポラリーフィルムが敷設された底面に載置する
    工程。 ｂ．前記接着材及び上下２枚のウェハーを予備加熱する
    工程。 ｃ．予備加熱された上金型のテンポラリーフィルムで覆
    われた先端と予備加熱された前記下金型のテンポラリー
    フィルムが敷設された凹部の底面とを相対的に接近させ
    て、その上金型の先端と下金型の凹部の底面とにより前
    記上下２枚のウェハーの背面間に介在させた予備加熱さ
    れた接着材を押し潰して接着層を形成し、その接着層を
    介して上下２枚のウェハーの背面を互いに接合する工
    程。 ｄ．その背面が接着層を介して互いに接合された上下２
    枚のウェハーを前記下金型の凹部から取り出して、その
    上下２枚のウェハーの外側表面に形成された前記再配線
    回路の導体パッドにはんだバンプを突出形成する工程。 ｅ．前記はんだバンプが形成された上下２枚のウェハー
    をダイシングし、その背面が接着層を介して互いに接合
    されて、その再配線回路の導体パッドにはんだバンプが
    突出形成された上下２枚の半導体チップからなる半導体
    装置を個片に切り出す工程。
  9. 【請求項９】 ａ工程において、下金型の凹部内側に突
    設された突条に上下２枚のウェハーの周縁に刻設された
    ノッチを嵌入させて、その上下２枚のウェハに形成され
    た半導体チップが上下方向に重なり合うように、その上
    下２枚のウェハーを凹部内側に位置決めする請求項５、
    ６、７又は８記載の半導体装置の製造方法。
  10. 【請求項１０】 上下２枚の配線回路基板の間に、請求
    項１、２、３又は４記載の半導体装置が配置されて、そ
    の半導体装置の上部の半導体チップに形成された電子回
    路又は該電子回路に電気的に接続された再配線回路に電
    気的に接続された導体ポスト、該導体ポストに形成され
    たはんだバンプ又は前記再配線回路の導体パッドに形成
    されたはんだバンプが、それに対応する上部の配線回路
    基板に形成された導体パッドに接続されると共に、その
    半導体装置の下部の半導体チップに形成された電子回路
    又は該電子回路に電気的に接続された再配線回路に電気
    的に接続された導体ポスト、該導体ポストに形成された
    はんだバンプ又は前記再配線回路の導体パッドに形成さ
    れたはんだバンプが、それに対応する下部の配線回路基
    板に形成された導体パッドに接続されて、前記半導体装
    置が上下２枚の前記配線回路基板に亙って実装されてな
    る半導体装置の実装構造。
JP8110799A 1999-03-25 1999-03-25 半導体装置及びその製造方法と半導体装置の実装構造 Pending JP2000277682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8110799A JP2000277682A (ja) 1999-03-25 1999-03-25 半導体装置及びその製造方法と半導体装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8110799A JP2000277682A (ja) 1999-03-25 1999-03-25 半導体装置及びその製造方法と半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JP2000277682A true JP2000277682A (ja) 2000-10-06

Family

ID=13737169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8110799A Pending JP2000277682A (ja) 1999-03-25 1999-03-25 半導体装置及びその製造方法と半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JP2000277682A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053486B2 (en) 2002-11-08 2006-05-30 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7109579B2 (en) 2002-11-08 2006-09-19 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7151320B2 (en) 2003-01-08 2006-12-19 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7193330B2 (en) 2002-11-08 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7323778B2 (en) 2002-11-08 2008-01-29 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7329598B2 (en) 2004-09-09 2008-02-12 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device
JP2009260165A (ja) * 2008-04-21 2009-11-05 Casio Comput Co Ltd 半導体装置
KR20130142792A (ko) * 2012-06-20 2013-12-30 삼성전자주식회사 웨이퍼 레벨 패키지 형성방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053486B2 (en) 2002-11-08 2006-05-30 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7109579B2 (en) 2002-11-08 2006-09-19 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7193330B2 (en) 2002-11-08 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7323778B2 (en) 2002-11-08 2008-01-29 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US8039310B2 (en) 2002-11-08 2011-10-18 Oki Semiconductor Co., Ltd. Method of manufacturing semiconductor device with improved design freedom of external terminal
US7151320B2 (en) 2003-01-08 2006-12-19 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7736944B2 (en) 2003-01-08 2010-06-15 Oki Semiconductor Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7329598B2 (en) 2004-09-09 2008-02-12 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device
JP2009260165A (ja) * 2008-04-21 2009-11-05 Casio Comput Co Ltd 半導体装置
KR20130142792A (ko) * 2012-06-20 2013-12-30 삼성전자주식회사 웨이퍼 레벨 패키지 형성방법
KR101867489B1 (ko) * 2012-06-20 2018-06-14 삼성전자주식회사 웨이퍼 레벨 패키지 형성방법

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
JP2004153084A (ja) 多層配線基板の製造方法及び多層配線基板
JP2005108962A (ja) 電子部品内蔵基板及びその製造方法
TW201110247A (en) Method of forming package structure
JP2012109306A (ja) 半導体パッケージの製造方法
JP2010219477A (ja) 電子部品内蔵配線基板の製造方法
TWI266375B (en) Semiconductor device and manufacture method thereof
EP2040294B1 (en) Method of manufacturing a semiconductor device
JP4228457B2 (ja) 電子モジュール及び電子機器
JP5734624B2 (ja) 半導体パッケージの製造方法
JP2000277682A (ja) 半導体装置及びその製造方法と半導体装置の実装構造
JP5541618B2 (ja) 半導体パッケージの製造方法
TWI685935B (zh) 半導體裝置及其製造方法
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
JP2015018897A (ja) 半導体装置の製造方法
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
JP2004055770A (ja) 半導体装置の製造方法および半導体装置
JP7157028B2 (ja) 半導体装置および半導体装置の製造方法
JP3618330B2 (ja) 半導体装置及びその製造方法
JP2005011883A (ja) 配線基板、半導体装置および配線基板の製造方法
JP2004119730A (ja) 回路装置の製造方法
JP2004072032A (ja) 半導体装置およびその製造方法
JP2004247464A (ja) 半導体装置及びその製造方法
JP2002252309A (ja) 半導体チップのパッケージ構造及びパッケージ方法