JP2002334906A - フリップチップの実装方法 - Google Patents

フリップチップの実装方法

Info

Publication number
JP2002334906A
JP2002334906A JP2001138195A JP2001138195A JP2002334906A JP 2002334906 A JP2002334906 A JP 2002334906A JP 2001138195 A JP2001138195 A JP 2001138195A JP 2001138195 A JP2001138195 A JP 2001138195A JP 2002334906 A JP2002334906 A JP 2002334906A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
solder
resin
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001138195A
Other languages
English (en)
Inventor
Kenji Morimoto
謙治 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001138195A priority Critical patent/JP2002334906A/ja
Publication of JP2002334906A publication Critical patent/JP2002334906A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/29076Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子上の半田バンプを用いて回路基板
にフリップチップ実装する際に、コストが安く、工程時
間が短く、接続信頼性が高い実装方法を実現すること。 【解決手段】 半田バンプ2が溶融する温度より低い温
度にて硬化が始まる樹脂4をあらかじめ回路基板5もし
くは半導体素子1上に塗布する。回路基板5と半導体素
子1を位置合わせした後の熱処理工程において、半田が
溶融する前に前記樹脂が硬化を開始するため、半田溶融
時にはこの硬化した樹脂が支えとなり半導体の自重で半
導体素子が回路基板側に下がることを防止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はフリップチップの実
装方法に関し、特に回路基板上にフリップチップの実装
をする方法に関するものである。
【0002】
【従来の技術】近年電子回路は高密度化に進んでおり、
実装されるデバイスには面積低減および接続抵抗低減が
強く求められている。その高密度実装を達成する一つの
手段としてフリップチップ実装が挙げられる。フリップ
チップ実装には様々な方法が挙げられるが、その中の一
つとして半導体素子上に半田バンプを設け、該半田バン
プを溶融して回路基板と接続する方法、もしくは半導体
素子上に半田バンプを設け、さらに回路基板上にも半田
バンプを形成し、少なくともどちらか一方を溶融して接
続する方法が考えられている。この方法は他のフリップ
チップ方法と比較して、同じ回路基板上に搭載される例
えばQFP(Quard Flat Package)やチップ抵抗、チップ
コンデンサーなどの他の部品と同時にリフロー処理する
ことが可能で最も合理的な方法である。
【0003】ここで従来の技術を、図5、図6を用いて
説明する。まず図5(a)、図6(a)のように半導体素子1
上に公知の事実であるC4(Controlled Collapse Chip
Connection)などの方法を用いて半田バンプ2を形成
する。その後図5(b)のように半田バンプ2上にフラッ
クス3を転写する。もしくは図6(b)のように回路基板
上の電極6上にフラックス3を塗布する。このときあら
かじめ回路基板上の電極6上にクリーム半田を塗布し、
他の部品(図示せず)を配置していてもよい。その後、
図5(c)、図6(c)のように半導体素子1と回路基板5と
を高精度に位置合わせし、半田バンプ2が溶融する温度
以上の熱処理(例えばリフロー処理)などを行い、前記
半田バンプ2と回路基板上の電極6とを金属結合させ実
装を完了する。
【0004】
【発明が解決しようとする課題】しかしながら従来の方
法では以下の様な課題があった。半導体素子1上に設け
られた半田バンプ2が溶融する際に,溶融した半田バン
プは図5(d)、図6(d)のように電極6上に濡れ広がる。
加えて半導体素子1の自重で半導体素子1が回路基板5
側に下がるためますます半田は濡れ広がり、結果として
図5(e)、図6(e)のように半導体素子1と回路基板5と
の隙間gがなくなる。
【0005】その結果、従来の方法では、信頼性を高め
るため、半導体素子1と回路基板5との隙間gに注入す
るアンダーフィルの形成が困難なものとなり、接続時間
を要するとともに、著しく信頼性を低下させていた。
【0006】また、半田溶融を助成するフラックス3が
半導体素子1と回路基板5との間の著しく狭くなった隙
間gに挟まれ、洗浄時に洗浄できず残渣として残ってし
まう。その結果フラックス3に含まれる腐食成分が半導
体素子1の表面を腐食させ、著しく信頼性を低下させて
いた。
【0007】また、この課題を解決する方法としては図
7のように回路基板上の電極6上に半田流れ防止のダム
8を設ける方法があるが、このダムは半田バンプが搭載
されるエリアを高精度に囲みなおかつ半田バンプが接続
される部分には形成してはならないという極めて厳しい
制約があり、回路基板の著しいコストアップの要因とな
っていた。
【0008】また別の手法として図8(a)のように半導
体素子1を回路基板5に実装するヘッド9に加熱機構を
設け、図8(b)のように半導体素子1と回路基板5とを
高精度に位置あわせした後、半導体素子1上の半田バン
プ2が溶融する温度以上に加熱し、半田バンプ2が溶融
した後そのままヘッド9の位置を保持するか、もしくは
上昇させて半田の濡れ広がりを防止する方法があるが、
この方法では半導体素子と基板の位置合わせから加熱・
冷却まで数十秒の時間を高精度のボンディング装置で行
わなければならず大量生産には不向きな方法であった。
【0009】本発明はこのような問題を解決するために
なされたものであり、半導体素子と回路基板との接続信
頼性が高く、接続の工程が短く、また、コストが安いフ
リップチップの実装方法を提供することを目的とする。
【0010】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明の請求項1に記載のフリップチップの実装
方法は、半田バンプが形成された半導体素子を回路基板
上に載置し、前記半田バンプを加熱して溶融させること
により、前記半導体素子と前記回路基板とを接続するフ
リップチップの実装方法において、前記回路基板上の電
極以外のエリアもしくは、半導体素子上の半田バンプ以
外のエリアに半田バンプの溶融温度より低い温度で硬化
する熱硬化タイプの樹脂を配置し、前記半導体素子と前
記回路基板とを位置合わせし、前記熱硬化タイプの樹脂
が硬化するまで加熱し、前記樹脂の硬化後に、前記半田
バンプが溶融するまでさらに高温で加熱し、該半田バン
プを溶融させて、最後にアンダーフィルを注入、充填
し、熱をかけて硬化させて前記半導体素子と前記回路基
板とを接続するものとしたものである。これにより、半
田溶融後においても、硬化した樹脂が支えとなって、前
記半導体素子と前記回路基板との距離が保持できるとと
もに、金属結合後の前記フラックスの洗浄が容易にな
り、接続信頼性を向上させる前記アンダーフィルも確実
に、且つ短時間で注入できるので、短い工程時間で、接
続信頼性の高いフリップチップの実装を行うことができ
る。
【0011】また、本発明の請求項2に記載のフリップ
チップの実装方法は、請求項1に記載のフリップチップ
の実装方法において、前記硬化した樹脂は、前記半田バ
ンプが溶融した際、支えとなって前記半導体素子と前記
回路基板との距離を保持するものとしたものである。こ
れにより、金属結合後の前記フラックスの洗浄が容易に
なり、接続信頼性を向上させる前記アンダーフィルも確
実に、且つ短時間で注入できるので、短い工程時間で、
接続信頼性の高いフリップチップの実装を行うことがで
きる。
【0012】また、本発明の請求項3に記載のフリップ
チップの実装方法は、請求項1または2のいずれかに記
載のフリップチップの実装方法において、前記半田バン
プは、溶融した際に、その表面張力により円柱状もしく
は鼓状になっているものである。これにより、従来のよ
うにダムを設けることなく、半田の濡れ広がりが止ま
り、半田が回路基板上の電極上に過剰に濡れ広がること
がなく、金属結合できるので、コストの安いフリップチ
ップの実装が可能になる。
【0013】また、本発明の請求項4に記載のフリップ
チップの実装方法において、請求項1ないし3のいずれ
かに記載のフリップチップの実装方法において、使用す
る樹脂の硬化開始温度は、半田バンプの溶融温度に対
し、その温度差が10℃以上であるものとしたものであ
る。これにより、半田の溶融が始まる時には、前記樹脂
は硬化して、支えとなっており、前記半導体素子と前記
回路基板との距離を保持できるとともに、金属結合後の
前記フラックスの洗浄が容易になり、信頼性を向上させ
る前記アンダーフィルも確実に、且つ短時間で注入でき
るので、短い工程時間で、接続信頼性の高いフリップチ
ップの実装を行うことができる。
【0014】
【発明の実施の形態】実施の形態1.図1〜図4に示す
実施の形態は本発明のフリップチップの実装方法を段階
的に示す。図1〜図4の(a)は,公知の技術で半導体素子
1上に半田バンプ2を形成した模式図である。この時点
において、メッキ、半田ボール配置、クリーム半田法な
どその工法は問わない。また、組成も問わない。
【0015】その後図1(b)、図2(b)のように半導体素
子上の半田バンプ2と回路基板上の電極との金属結合を
確実にするために半導体素子上の半田バンプ2上にフラ
ックス3を転写する。このとき図3(b)、図4(b)のよう
に回路基板上の電極6上にフラックス3を印刷もしくは
塗布しておいてもよい。
【0016】図1(c)、図3(c)は回路基板上の電極6以
外のエリアに半田バンプ2が溶融する温度の10℃以下
の温度で硬化開始する樹脂4を塗布または印刷した模式
図である。このとき図2(c)、図4(c)のように半導体素子
上の半田バンプ2以外のエリアに前記樹脂4を塗布して
もよい。なお、この樹脂4は液状のものが望ましい。ま
た、樹脂4は塗布時に半田バンプもしくは回路基板上も
しくは半田バンプの余分な部分にはみ出さないために粘
度は10,000cps(centipoises)以上のものがよい。
塗布領域としては半導体素子1の面積の1/4程度を目
安に行う。塗布の厚みについては半田バンプ2以上厚み
が必要である。詳細な粘度、塗布量については半導体素
子1の面積、半田バンプ2の高さなどを考慮し決定すれ
ばよい。
【0017】また、フラックス3と樹脂4の形成方法の
組み合わせは問わない。たとえば図2のようにフラック
ス3は半導体素子1上の半田バンプ2上に転写し、樹脂
4も半導体素子上に塗布してもよく、一方図3のように
フラックス3は回路基板上の電極6上に塗布し、樹脂4
は回路基板上の電極6以外のエリアに塗布または印刷し
てもよく、また、図4のようにフラックス3は回路基板
上の電極6上に塗布し、樹脂4は半導体素子1上の半田
バンプ以外のエリアに塗布してもよい。その組み合わせ
は半導体素子1の大きさ、フラックス3や樹脂4の粘度
などによって決定すればよい。
【0018】また、回路基板5にはセラミックをはじめ
プリント基板やフレキ基板などの樹脂基板を用いること
ができる。さらに回路基板5にはフラックス3や樹脂4
を形成する前に半導体素子以外の部品のためにクリーム
半田を印刷しそれらの部品(図示せず)を搭載しておい
てもよい。また、回路基板上の電極6である導体材質は
特に問わない。銅、銀、など一般の電極にも対応可能で
あり必要に応じてそれらの電極上にNi/Auメッキを
施してもよい。このときのNi/Auメッキの厚みは問
わない。
【0019】図1〜図4の(d)は、半導体素子1と回路
基板5とを高精度に位置あわせし、熱処理を行った模式
図である。この位置あわせを行うとき、半導体素子1の
裏面から適当な加重を掛けるが、その加重は回路基板が
セラミックのような固い材質の場合は半田バンプが変形
する加重を、一方フレキなどの柔らかい材質の場合は回
路基板が変形する加重をかけ半田バンプ2と回路基板上
の電極6とが接するようにする。しかしこの状態では、
半田バンプ2と回路基板上の電極6とは金属結合を完了
しておらず、単に接しているだけである。また位置あわ
せが完了した時点では半導体素子1と回路基板5とは半
田バンプ2の高さの距離をもって保持されている。また
塗布した樹脂4は半導体素子1と回路基板5との隙間に挟
まれている状態である。さらにこの時点での半導体素子
1と回路基板5との機械的な保持力は半田バンプ2と回
路基板上の電極6に挟まれたフラックス3の粘着力と半
導体素子1と回路基板5に挟まれた樹脂の粘着力で保た
れている。
【0020】次に熱処理を開始するが、この熱処理中、
半田バンプ2が溶融する温度より低い温度にて、樹脂4
が半田バンプの高さと同じ厚みで硬化を開始する。その
ため半導体素子1と回路基板5とは半田バンプ2の高さ
の隙間を保持しながらこの樹脂によって機械的に固定さ
れる。その後、半田バンプ2は溶融し、回路基板上の電
極6と金属結合するが、このとき半導体素子1と回路基
板5とは、前記樹脂の硬化によって保持されているた
め、半導体素子の自重によって半田バンプがつぶれ、前
記隙間gがなくなることはなく良好に保たれる。また、
半田バンプも表面張力の作用で半田が電極上へ過剰に濡
れ広がる心配がなくなる。なお、この時の熱処理の雰囲
気は窒素などの不活性ガス雰囲気でも、大気雰囲気でも
よく指定はない。
【0021】図1〜図4の(e)は、フラックス3を洗浄
し半導体素子1と回路基板5の間に信頼性を向上させる
ためにアンダーフィル7を注入し、硬化した模式図であ
る。このとき、フラックスの洗浄はフラックスが溶解す
る溶剤を用いて洗浄を行う。また、樹脂であるアンダー
フィルは、半導体素子と回路基板との間に毛細管現象に
より注入、充填し適度な熱をかけ硬化を行う。以上の工
程を経て本発明の半導体素子の実装が完了する。
【0022】
【実施例】図1に示す製造工程で半導体素子を製造し、
その性能を評価した。以下に本発明の実施例を示す。
【0023】回路基板 フレキ基板 電極ピッチ:200(μm) 電極数:80ピン 電極材料:Cuメッキ+無電解Niメッキ+無電解Au
メッキ 半導体素子 制御用ICを使用 ICサイズ6×4×0.65mm IC電極パッドピッチ:200μm ピン数:80ピン 半田バンプ径:100μm 半田バンプ高さ:50μm 半田バンプ組成:63wt%Sn−37wt%Pb(融
点:183℃) フラックス 粘度:10000cps(室温) 樹 脂 熱硬化タイプエポキシ樹脂 硬化開始温度:120℃ アンダーフィル 熱硬化タイプエポキシ樹脂 硬化開始温度:120℃ 本硬化条件:150℃ 2時間
【0024】上記半導体素子上の半田バンプに上記フラ
ックスを約20μm転写した。その後回路基板上の電極
以外のエリアにディスペンサーを用いて上記樹脂を塗布
した。このとき塗布領域としては半導体素子の面積の1
/4程度、樹脂の膜厚としては約70μmになるように
塗布量をコントロールした。その後半導体素子と回路基
板とを高精度に位置あわせし、約2kgの加重を掛け半
導体素子と回路基板とを確実に接触させた。この時樹脂
は半導体素子と回路基板のほぼ中央に挟まれており、半
田バンプおよび回路基板上の電極に、はみ出していない
ことを確認した。また半導体素子と回路基板との隙間は
半田バンプの高さで保持されていることも併せて確認し
た。
【0025】その後240℃ピークのリフロー処理を行
い、120℃を越えたあたりで上記樹脂が硬化を開始す
るため半導体素子と回路基板との隙間を保持しながら両
者を固定し、さらに183℃を越えたあたりで半田バン
プが溶融を開始し回路基板の電極と金属結合し、接続を
開始した。その後冷却工程を経て実装を完了した。
【0026】そこで本発明のフリップチップ実装を行っ
たモジュールと従来の工法でフリップチップ実装を行っ
たモジュールについて(1)半導体素子と回路基板との
隙間、(2)アンダーフィルが注入完了する時間、
(3)接続信頼性試験(ヒートサイクル試験:条件 −
55/+125℃ 各30分)を評価した。結果を以下
に示す。
【0027】本発明の方法 (1)半導体素子と回路との隙間 MAX 51μm、MIN 43μm、AVE(平均)
47.3μm (2)アンダーフィルが注入完了する時間 MAX 6.3分、MIN 5.3分、AVE(平均)
5.9分 (3)接続信頼性試験 1000サイクル 5/5実装体 OK。即ち、加速試
験で1000サイクル経過後も5つのサンプル全てが良
好。 従来の方法(比較) (1)半導体素子と回路との隙間 MAX 12μm、MIN 3μm、AVE 9.7μ
m (2)アンダーフィルが注入完了する時間 30分経過しても注入完了しないため試験中止。 (3)接続信頼性試験 100サイクル 5/5実装体 オープン発生。即ち、
加速試験で1000サイクル経過後に5つのサンプル全
てに回路的なオープンが発生。
【0028】上記試験および評価の結果、本発明のフリ
ップチップ実装体ではアンダーフィル注入時間も短くま
た接続信頼性試験も良好で本発明の有効性が確認され
た。
【0029】以上実施の形態1によれば、半導体素子上
もしくは、回路基板上に配置した樹脂が熱硬化すること
によって、半田溶融時でも、硬化した樹脂が支えとな
り、半導体素子と回路基板との間の距離が保持される。
それにより、金属結合後に、フラックスを除去するため
の洗浄を容易に行えるため、前記フラックスが洗浄され
ずに残渣となるのを防ぎ、半導体素子の表面を腐食させ
ることが無くなる。また、接続信頼性を向上させるアン
ダーフィルの注入も確実に行いやすくなるとともに、注
入時間も短縮されるので、工程時間が短く、接続信頼性
の高いフリップチップの実装を可能にする。
【0030】また、半田バンプにおいても、半田溶融時
には前記硬化した樹脂が支えになり、半導体素子の自重
でつぶれることなく、その表面張力により円柱状もしく
は鼓状になっている。それにより、従来のような半田流
れ防止のダムを作ることなく、半田が回路基板上の電極
に過剰に濡れ広がるのを防ぐ事ができるため、コストの
安いフリップチップの実装を可能にする。
【0031】
【発明の効果】本発明の請求項1に係るフリップチップ
の実装方法によれば、半田バンプが形成された半導体素
子を回路基板上に載置し、前記半田バンプを加熱して溶
融させることにより、前記半導体素子と前記回路基板と
を接続するフリップチップの実装方法において、前記回
路基板上の電極以外のエリアもしくは、半導体素子上の
半田バンプ以外のエリアに半田バンプの溶融温度より低
い温度で硬化する熱硬化タイプの樹脂を配置し、前記半
導体素子と前記回路基板とを位置合わせし、前記熱硬化
タイプの樹脂が硬化するまで加熱し、前記樹脂の硬化後
に、前記半田バンプが溶融するまでさらに高温で加熱
し、該半田バンプを溶融させて、最後にアンダーフィル
を注入、充填し、熱をかけて硬化させて前記半導体素子
と前記回路基板とを接続するので、半田溶融後も、半導
体素子と回路基板との距離が確保できるとともに、金属
結合後のフラックスの洗浄が容易になり、接続信頼性を
向上させるアンダーフィルの確実な、且つ短時間での注
入が可能になり、短い工程時間で、接続信頼性の高いフ
リップチップの実装ができる効果がある。
【0032】また、本発明の請求項2に係るフリップチ
ップの実装方法によれば、請求項1に記載のフリップチ
ップの実装方法において、前記硬化した樹脂は、前記半
田バンプが溶融した際、前記半導体素子と前記回路基板
との距離を保持するので、金属結合後のフラックスの洗
浄が容易になり、接続信頼性を向上させるアンダーフィ
ルの確実な、且つ短時間での注入が可能になり、短い工
程時間で、接続信頼性の高いフリップチップの実装がで
きる効果がある。
【0033】また、本発明の請求項3に係るフリップチ
ップの実装方法によれば、請求項1または2のいずれか
に記載のフリップチップの実装方法において、前記半田
バンプは、溶融した際に、その表面張力により円柱状も
しくは鼓状になっているので、従来のように半田流れを
防止するダムを設けることなく、半田が回路基板上の電
極上に濡れ広がる心配のない、コストの安いフリップチ
ップの実装ができる効果がある。
【0034】また、本発明の請求項4に係るフリップチ
ップの実装方法によれば、請求項1ないし3のいずれか
に記載のフリップチップの実装方法において、使用する
樹脂の硬化開始温度は、半田バンプの溶融温度に対し、
その温度差が10℃以上であるので、半田の溶融が始ま
る時には、前記樹脂が硬化しており、該樹脂が支えにな
って、前記半導体素子と前記回路基板との距離を保持で
きるとともに、金属結合後のフラックスの洗浄が容易に
なり、接続信頼性を向上させるアンダーフィルの確実
な、且つ短時間での注入が可能になり、短い工程時間
で、接続信頼性の高いフリップチップの実装ができる効
果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態1における、フリップチッ
プの実装方法を段階的に示す工程断面図である。
【図2】本発明の実施の形態1における、フリップチッ
プの実装方法で、半導体素子1上に樹脂4を塗布した例
を示す工程断面図である。
【図3】本発明の実施の形態1における、フリップチッ
プの実装方法で、回路基板上の電極6上にフラックス3
を印刷もしくは塗布し、回路基板5上に樹脂4を塗布し
た例を示す工程断面図。
【図4】本発明の実施の形態1における、フリップチッ
プの実装方法で、回路基板上の電極6上にフラックス3
を印刷もしくは塗布し、半導体素子1上に樹脂4を塗布
した例を示す工程断面図。
【図5】従来のフリップチップの実装方法を段階的に表
す工程断面図。
【図6】従来のフリップチップの実装方法でフラックス
を回路基板上の電極6上に塗布した例を表す工程断面
図。
【図7】従来のフリップチップの実装方法で回路基板上
の電極6上に半田流れ防止のダム8を設けた方法を表す
断面図
【図8】従来のフリップチップの実装方法で半導体素子
1を回路基板5に実装するヘッド9に加熱機構を設けた
方法を表す断面図
【符号の説明】
1 半導体素子 2 半田バンプ 3 フラックス 4 半田が溶融する温度以下で硬化が開始する樹脂 5 回路基板 6 回路基板上の電極 7 アンダーフィル 8 半田流れ防止ダム 9 加熱ヘッド g 半導体素子と回路基板との隙間

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半田バンプが形成された半導体素子を回
    路基板上に載置し、前記半田バンプを加熱して溶融させ
    ることにより、前記半導体素子と前記回路基板とを接続
    するフリップチップの実装方法において、 前記回路基板上の電極以外のエリアもしくは、半導体素
    子上の半田バンプ以外のエリアに半田バンプの溶融温度
    より低い温度で硬化する熱硬化タイプの樹脂を配置し、 前記半導体素子と前記回路基板とを位置合わせし、 前記熱硬化タイプの樹脂が硬化するまで加熱し、 前記樹脂の硬化後に、前記半田バンプが溶融するまでさ
    らに高温で加熱し、該半田バンプを溶融させて、最後に
    アンダーフィルを注入、充填し、熱をかけて硬化させて
    前記半導体素子と前記回路基板とを接続する、 ことを特徴とするフリップチップの実装方法。
  2. 【請求項2】 請求項1に記載のフリップチップの実装
    方法において、 前記硬化した樹脂は、前記半田バンプが溶融した際、支
    えとなって前記半導体素子と前記回路基板との距離を保
    持する、 ことを特徴とするフリップチップの実装方法。
  3. 【請求項3】 請求項1または2のいずれかに記載のフ
    リップチップの実装方法において、 前記半田バンプは、溶融した際に、その表面張力により
    円柱状もしくは鼓状になっている、 ことを特徴とするフリップチップの実装方法。
  4. 【請求項4】 請求項1ないし3のいずれかに記載のフ
    リップチップの実装方法において、 使用する樹脂の硬化開始温度は、半田バンプの溶融温度
    に対し、その温度差が10℃以上である,ことを特徴と
    するフリップチップの実装方法。
JP2001138195A 2001-05-09 2001-05-09 フリップチップの実装方法 Pending JP2002334906A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001138195A JP2002334906A (ja) 2001-05-09 2001-05-09 フリップチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001138195A JP2002334906A (ja) 2001-05-09 2001-05-09 フリップチップの実装方法

Publications (1)

Publication Number Publication Date
JP2002334906A true JP2002334906A (ja) 2002-11-22

Family

ID=18985170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001138195A Pending JP2002334906A (ja) 2001-05-09 2001-05-09 フリップチップの実装方法

Country Status (1)

Country Link
JP (1) JP2002334906A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206214A (ja) * 2008-02-26 2009-09-10 Sharp Corp 半導体装置およびその製造方法
WO2010103934A1 (ja) * 2009-03-12 2010-09-16 ナミックス株式会社 アンダーフィル材、及び、電子部品の実装方法
EP2373137A1 (en) * 2010-03-30 2011-10-05 Fujitsu Limited Printed circuit board unit, electronic device and method of fabricating printed circuit board
JP2012027644A (ja) * 2010-07-22 2012-02-09 Toppan Forms Co Ltd 電子回路基板の製造方法及びこれにより製造された電子回路基板
WO2012164957A1 (ja) * 2011-06-02 2012-12-06 パナソニック株式会社 電子部品実装方法、電子部品搭載装置および電子部品実装システム
US8802460B2 (en) 2007-08-28 2014-08-12 Panasonic Corporation Method of mounting LED chip
JP2016530723A (ja) * 2013-09-03 2016-09-29 チザラ リヒトシステーメ ゲーエムベーハーZizala Lichtsysteme GmbH 位置安定的はんだ付け方法
JP2018026403A (ja) * 2016-08-08 2018-02-15 株式会社フジクラ 実装体及び当該実装体の製造方法
JP2022517023A (ja) * 2019-01-14 2022-03-03 ステムコ カンパニー リミテッド フレキシブル回路基板とその製造方法およびフレキシブル回路基板を備えるパッケージ
WO2022113186A1 (ja) * 2020-11-25 2022-06-02 株式会社Fuji 電気回路形成方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802460B2 (en) 2007-08-28 2014-08-12 Panasonic Corporation Method of mounting LED chip
JP2009206214A (ja) * 2008-02-26 2009-09-10 Sharp Corp 半導体装置およびその製造方法
JP5707316B2 (ja) * 2009-03-12 2015-04-30 ナミックス株式会社 電子部品の実装方法
WO2010103934A1 (ja) * 2009-03-12 2010-09-16 ナミックス株式会社 アンダーフィル材、及び、電子部品の実装方法
CN102349141A (zh) * 2009-03-12 2012-02-08 纳美仕股份有限公司 底部填充材料和电子元件的安装方法
KR101609015B1 (ko) 2009-03-12 2016-04-20 나믹스 가부시끼가이샤 전자부품의 실장방법 및 실장기판
US8586467B2 (en) 2009-03-12 2013-11-19 Namics Corporation Method of mounting electronic component and mounting substrate
TWI509751B (zh) * 2009-03-12 2015-11-21 Namics Corp Bottoming of the filling material and electronic components of the assembly method
EP2373137A1 (en) * 2010-03-30 2011-10-05 Fujitsu Limited Printed circuit board unit, electronic device and method of fabricating printed circuit board
JP2012027644A (ja) * 2010-07-22 2012-02-09 Toppan Forms Co Ltd 電子回路基板の製造方法及びこれにより製造された電子回路基板
CN103548430A (zh) * 2011-06-02 2014-01-29 松下电器产业株式会社 电子部件安装方法、电子部件搭载装置以及电子部件安装系统
WO2012164957A1 (ja) * 2011-06-02 2012-12-06 パナソニック株式会社 電子部品実装方法、電子部品搭載装置および電子部品実装システム
US9609760B2 (en) 2011-06-02 2017-03-28 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting method
JP2016530723A (ja) * 2013-09-03 2016-09-29 チザラ リヒトシステーメ ゲーエムベーハーZizala Lichtsysteme GmbH 位置安定的はんだ付け方法
JP2019071427A (ja) * 2013-09-03 2019-05-09 ツェットカーヴェー グループ ゲーエムベーハー 位置安定的はんだ付け方法
JP2018026403A (ja) * 2016-08-08 2018-02-15 株式会社フジクラ 実装体及び当該実装体の製造方法
JP2022517023A (ja) * 2019-01-14 2022-03-03 ステムコ カンパニー リミテッド フレキシブル回路基板とその製造方法およびフレキシブル回路基板を備えるパッケージ
JP7241184B2 (ja) 2019-01-14 2023-03-16 ステムコ カンパニー リミテッド フレキシブル回路基板とその製造方法およびフレキシブル回路基板を備えるパッケージ
WO2022113186A1 (ja) * 2020-11-25 2022-06-02 株式会社Fuji 電気回路形成方法

Similar Documents

Publication Publication Date Title
US6590287B2 (en) Packaging method and packaging structures of semiconductor devices
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
JP4605155B2 (ja) 半導体装置及びその製造方法
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
JP2589239B2 (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
US5861678A (en) Method and system for attaching semiconductor dice to substrates
JP2861965B2 (ja) 突起電極の形成方法
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2000058709A (ja) 突起電極構造および突起電極形成方法
JP2001298052A (ja) 接着剤を用いた半導体素子のフリップチップアセンブリ方法
KR20030092026A (ko) 무세척 플럭스를 사용한 플립칩 상호 접속
JP4720438B2 (ja) フリップチップ接続方法
TW201705321A (zh) 半導體裝置的製造方法
JP2002334906A (ja) フリップチップの実装方法
JP2001332583A (ja) 半導体チップの実装方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2009099669A (ja) 電子部品の実装構造および実装方法
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
JP3540901B2 (ja) 電極へのフラックス転写方法及びバンプの製造方法
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JPH09246319A (ja) フリップチップ実装方法
JP5541157B2 (ja) 実装基板、及び基板、並びにそれらの製造方法
JP3890814B2 (ja) 電子部品の実装方法