JP6271463B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6271463B2
JP6271463B2 JP2015048663A JP2015048663A JP6271463B2 JP 6271463 B2 JP6271463 B2 JP 6271463B2 JP 2015048663 A JP2015048663 A JP 2015048663A JP 2015048663 A JP2015048663 A JP 2015048663A JP 6271463 B2 JP6271463 B2 JP 6271463B2
Authority
JP
Japan
Prior art keywords
substrate
anisotropic conductive
semiconductor package
semiconductor device
conductive sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015048663A
Other languages
English (en)
Other versions
JP2016171139A (ja
Inventor
敏 五十嵐
敏 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015048663A priority Critical patent/JP6271463B2/ja
Priority to US15/055,278 priority patent/US9773769B2/en
Priority to CN201610127707.8A priority patent/CN105977171B/zh
Priority to TW105107082A priority patent/TWI616992B/zh
Publication of JP2016171139A publication Critical patent/JP2016171139A/ja
Application granted granted Critical
Publication of JP6271463B2 publication Critical patent/JP6271463B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

実施形態は、異方導電性部材を有する半導体装置に関する。
半導体パッケージを異方導電性部材により実装した半導体装置が知られている。
特開平１１−１３５５５１号公報
半導体パッケージの実装信頼性を向上できる半導体装置を提供する。
実施形態の半導体装置は、第１の面及び第２の面を有する基板と、前記第１の面の上方に配置された第１半導体パッケージと、前記第２の面の上方に配置された第２半導体パッケージと、前記第１の面と前記第１半導体パッケージとの間に設けられ、少なくとも一方の面に配置された吸盤と、前記基板と前記第１半導体パッケージとを電気的に接続する金属線を有する第１異方導電シートと、前記第２の面と前記第２半導体パッケージとの間に設けられ、少なくとも一方の面に配置された吸盤と、前記基板と前記第２半導体パッケージとを電気的に接続する金属線を有する第２異方導電シートとを具備する。
実施形態に係る半導体装置を示す平面図である。 図１のII−II線に沿った半導体装置の断面図である。 実施形態に係る半導体装置の異方導電シートの断面図である。 実施形態に係る半導体装置の異方導電シートの斜視図である。 実施形態に係る半導体装置の他の部材を含む断面図である。 実施形態に係る半導体装置のさらに他の部材を含む平面図である。 図６のVII−VII線に沿った半導体装置の断面図である。 実施形態に係る半導体装置の他の構成例を示す断面図である。
以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。
［実施形態］
［１］半導体装置の構成
図１及び図２を用いて、実施形態に係る半導体装置の構成について説明する。
図示するように、半導体装置１は、基板１０、半導体パッケージ２０、異方導電シート３０、及び部材４０を備えている。
基板１０は、絶縁基材上に回路配線が形成された配線板であり、例えばプリント配線板等である。基板１０は第１面及び第２面を有し、第１面には前記回路配線に電気的に接続された、あるいは非接続の複数の電極１１が配置されている。
半導体パッケージ２０は、半導体チップをパッケージ内に封入したものであり、例えば、ＢＧＡ(Ball Grid Array)、ＣＳＰ(Chip Size Package)、ＴＳＯＰ(Thin Small Outline Package)等である。半導体チップには、集積回路が形成されており、例えばＮＡＮＤ型フラッシュメモリあるいはＮＡＮＤ型フラッシュメモリを制御するメモリコントローラが形成されている。
半導体パッケージ２０は第１面及び第２面を有し、第１面には半導体チップ上の集積回路に電気的に接続された、あるいは非接続の複数の電極２１が配置されている。半導体パッケージ２０は、例えば矩形形状を有する。
異方導電シート３０は、絶縁性のシート内部に複数の金属線３１を有する。金属線３１は、シートの厚さ方向に延伸し、それぞれが互いにほぼ平行に配置される。異方導電シート３０は、第１面及び第２面を有し、シートの厚さ方向に導電性を有し、面方向に絶縁性を有する。異方導電シート３０の詳細は後述する。
部材４０は、例えば樹脂、コネクタ、その他の部材からなる。部材４０の詳細は後述する。
半導体装置１は以下のような構造を有する。
半導体パッケージ２０は基板１０上に実装されている。半導体パッケージ２０の電極２１は、基板１０の電極１１と対向している。異方導電シート３０は、基板１０と半導体パッケージ２０との間に配置されている。
異方導電シート３０内部の金属線３１は、基板１０の電極１１と半導体パッケージ２０の電極２１に接触し、電極１１と電極２１との間を電気的に接続している。
また、異方導電シート３０の第１面及び第２面には多数の吸盤３４が配置されている。これら吸盤３４により、異方導電シート３０は、基板１０の第１面及び電極１１と、半導体パッケージ２０の第１面及び電極２１とに吸着している。これにより、異方導電シート３０は半導体パッケージ２０を基板１０に固定している。なお、異方導電シート３０の第１面及び第２面は粘着性を持っていてもよい。
半導体パッケージ２０の電極２１は、異方導電シート３０を介して、基板１０の電極１１に電気的に接続されている。
部材４０は、半導体パッケージ２０の矩形形状の四隅（パッケージコーナー）と基板１０との間にそれぞれ設けられる。これにより、部材４０は半導体パッケージ２０を基板１０に固定している。
以下に、異方導電シート３０、部材４０の順にそれぞれの構成について詳述する。
［１−１］異方導電シート３０
図３及び図４の断面図を用いて、半導体装置１が備える異方導電シート３０の構成について説明する。
異方導電シート３０は、例えば絶縁性のシート（例えば、シリコンゴム）から形成されている。シート内部に配置された複数の金属線３１は、図３に示すように、Ｘ方向及びＹ方向に、等間隔にかつ高密度に配列している。金属線３１の一端及び他端は、異方導電シート３０の第１面３２及び第２面３３からそれぞれ露出している。
金属線３１の配列ピッチは、例えば２０〜８０μｍである。金属線３１の線幅Ｗは、例えば２０〜３０μｍである。金属線３１には、例えば金メッキ金属、鉄、アルミ、又は金等が用いられる。
金属線３１は、異方導電シート３０の厚さ方向（Ｚ方向）に対して傾いている。これにより、異方導電シート３０が加圧されたとき、金属線３１が一方向に傾くように動き、金属線３１が不定な方向に傾いたり曲がったりして、金属線３１が絶縁材を破壊するような不具合を防止することができる。
異方導電シート３０の第１面３２及び第２面３３には、図４に示すように、複数の微小な吸盤３４が配置されている。なお、図４では金属線３１は省略している。吸盤３４は、例えば１ｃｍ２辺り約１万個配置されている。吸盤３４の直径Ｒは、例えば５０〜６０μｍである。さらに、吸盤３４の配列ピッチは金属線３１の配列ピッチより大きい。言い換えると、金属線３１の配列ピッチは吸盤３４の配列ピッチより小さい。
異方導電シート３０の吸盤３４は、基板１０の第１面及び電極１１と、半導体パッケージ２０の第１面及び電極２１にそれぞれ吸着する機能を有している。具体的には、異方導電シート３０を基板１０と半導体パッケージ２０との間に挟み込み、圧力をかけて、吸盤３４を基板１０と半導体パッケージ２０に押し付けることにより、吸盤３４から空気が抜ける。これにより、吸盤３４の内部がそれぞれ真空に近い状態となり、異方導電シート３０が基板１０と半導体パッケージ２０に密着する。
なお、吸盤３４が異方導電シート３０の第１面及び第２面に配置された例を説明したが、吸盤３４が異方導電シート３０の第１面及び第２面のいずれか１つの面のみに配置されていてもよい。この場合、吸盤が配置されていない面には粘着性を持たせればよい。
［１−２］部材４０
図１及び図２を用いて、半導体装置１が備える部材４０の構成について説明する。
部材４０には、樹脂（例えば、エポキシ樹脂等）が用いられる。部材４０は、例えば半導体パッケージ２０の各コーナーに１個ずつ設けられるが、部材４０の個数は４つに限定されず、任意の数、例えば２個、あるいは６個設けてもよい。
図５乃至図７を用いて、半導体装置１が備える部材のその他の構成について説明する。
図５に示すように、部材４０として、ピン状のコネクタ４１を用いてもよい。コネクタ４１を使用する場合、半導体パッケージ２０には貫通孔２２が設けられ、基板１０には接続部分１２が設けられる。コネクタ４１は、半導体パッケージ２０の貫通孔２２に挿入され、基板１０の接続部分１２に接続される。これにより、コネクタ４１は、半導体パッケージ２０を基板１０に固定する。
また、図６及び図７に示すように、部材４０に、異方導電シート３０を機械的に保持する方法として、ワイヤ、はりあるいはホチキス４２等を用いてもよい。ホチキス４２を使用する場合、平面視において、異方導電シート３０は、半導体パッケージ２０よりも大きく形成される。ホチキス４２は、異方導電シート３０の四隅と基板１０に取り付けられる。これにより、ホチキス４２は異方導電シート３０を基板１０に固定する。
［２］半導体装置の他の構成
図８を用いて、実施形態に係る半導体装置の他の構成例について説明する。両面実装が可能な基板１０Ａを用いれば、基板１０Ａの両面にそれぞれ半導体パッケージ２０Ａ，２０Ｂを実装することが可能である。
半導体装置２は、基板１０Ａ、２つの半導体パッケージ２０Ａ，２０Ｂ、２つの異方導電シート３０Ａ，３０Ｂ、及び部材４０Ａ，４０Ｂを備えている。
基板１０Ａは、絶縁基材に回路配線が形成された配線板であり、例えば両面プリント配線板等である。基板１０Ａには必要に応じて多層配線板が用いられる。基板１０Ａは第１面及び第２面を有する。第１面には、前記回路配線に電気的に接続された、あるいは非接続の複数の電極１１Ａ，１２Ａが配置されている。第２面には、前記回路配線に電気的に接続された、あるいは非接続の複数の電極１１Ｂ，１２Ｂが配置されている。基板１０Ａ内部の配線層には、配線１３Ａ，１３Ｂが配置されている。さらに、基板１０Ａには、電極１１Ａと電極１１Ｂとを電気的に接続するスルーホール１４等が形成されている。
半導体パッケージ２０Ａは第１面及び第２面を有し、第１面には半導体チップの回路に電気的に接続された、あるいは非接続の複数の電極２１Ａが配置されている。半導体パッケージ２０Ｂは第１面及び第２面を有し、第１面には半導体チップの回路に電気的に接続された、あるいは非接続の複数の電極２１Ｂが配置されている。例えば、半導体パッケージ２０ＡはＮＡＮＤ型フラッシュメモリを含み、半導体パッケージ２０ＢはＮＡＮＤ型フラッシュメモリあるいはメモリコントローラを含む。半導体パッケージ２０Ａ，２０Ｂのその他の構成は、前述した半導体パッケージ２０と同様である。
異方導電シート３０Ａ，３０Ｂ、及び部材４０Ａ，４０Ｂの構成は、前述した異方導電シート３０、及び部材４０とそれぞれ同様である。
半導体装置２は以下のような構造を有する。
半導体パッケージ２０Ａは、基板１０Ａの第１面上に実装されている。半導体パッケージ２０Ａの電極２１Ａは、基板１０Ａの電極１１Ａと対向している。異方導電シート３０Ａは、基板１０Ａと半導体パッケージ２０Ａとの間に配置されている。
半導体パッケージ２０Ｂは、基板１０Ａの第２面上に実装されている。半導体パッケージ２０Ｂの電極２１Ｂは、基板１０Ａの電極１１Ｂと対向している。異方導電シート３０Ｂは、基板１０Ａと半導体パッケージ２０Ｂとの間に配置されている。
異方導電シート３０Ａの第１面及び第２面には吸盤３４が配置されている。これら吸盤３４により、異方導電シート３０Ａは基板１０Ａの第１面及び電極１１Ａと、半導体パッケージ２０Ａの第１面及び電極２１Ａとに吸着している。これにより、異方導電シート３０Ａは半導体パッケージ２０Ａを基板１０Ａに固定している。
同様に、異方導電シート３０Ｂの第１面及び第２面には吸盤が配置されている。これら吸盤により、異方導電シート３０Ｂは基板１０Ａの第２面及び電極１１Ｂと、半導体パッケージ２０Ｂの第１面及び電極２１Ｂとに吸着している。これにより、異方導電シート３０Ｂは半導体パッケージ２０Ｂを基板１０Ａに固定している。なお、異方導電シート３０Ａ，３０Ｂの第１面及び第２面は粘着性を持っていてもよい。
半導体パッケージ２０Ａの電極２１Ａは、異方導電シート３０Ａを介して、基板１０Ａの電極１１Ａに電気的に接続される。半導体パッケージ２０Ｂの電極２１Ｂは、異方導電シート３０Ｂを介して、基板１０Ａの電極１１Ｂに接続されている。
基板１０Ａの第１面の電極１２Ａは、配線１３Ａ及びスルーホール１４Ａを介して電極１１Ａに電気的に接続されている。基板１０Ａの第２面の電極１２Ｂは、配線１３Ｂ及びスルーホール１４Ｂを介して電極１１Ｂに電気的に接続されている。電極１２Ａ，１２Ｂは、例えば外部回路との接続に用いられる。
また、基板１０Ａに形成されたスルーホール１４は、電極１１Ａと電極１１Ｂとの間を電気的に接続している。これにより、半導体パッケージ２０Ａの電極２１Ａと半導体パッケージ２０Ｂの電極２１Ｂは電気的に接続される。
また、部材４０Ａは、半導体パッケージ２０Ａの矩形形状の四隅と基板１０Ａとの間にそれぞれ設けられる。これにより、部材４０Ａは半導体パッケージ２０Ａを基板１０Ａに固定している。
同様に、部材４０Ｂは、半導体パッケージ２０Ｂの矩形形状の四隅と基板１０Ａとの間にそれぞれ設けられる。これにより、部材４０Ｂは半導体パッケージ２０Ｂを基板１０Ａに固定している。
［３］実施形態の効果
実施形態の半導体装置１，２によれば、基板への半導体パッケージの実装信頼性を向上することができる。
前記効果の理解を容易にするために比較例を挙げて説明する。
例えば、半導体パッケージ及び基板間を電気的に接続する異方性導電部材として、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）、異方性導電ペースト(ＡＣＰ：Anisotropic Conductive Paste)、異方性導電ゴム等が知られている。
しかし、異方性導電フィルム及び異方性導電ペーストは、隣の電極とのリークの懸念があり、また、密着力（接着力）が強いため取り外しが困難である。異方性導電ゴムは、密着力が無く機械的に加圧の必要性がある。通常の半田ボールによる実装は、リフローでの半田付けによる熱ストレスが掛かり、また取り外しが困難である。
これに対して、実施形態の半導体装置１，２は、異方導電シートの第１面及び第２面に多数の微小な吸盤を設けている。異方導電シートは、吸盤により半導体パッケージと基板に吸着し、半導体パッケージを基板に固定する。したがって、異方導電シート自身が半導体パッケージと基板に密着するため、外部から加圧する必要はない。
さらに、異方導電シートの内部に金属線が配置され、金属線の端部がシートの表面（第１面及び第２面）から突出している。異方導電シート内部の金属線は、半導体パッケージの電極と基板の電極との間を電気的に接続する。金属線は絶縁性のシート中に等間隔で配置されているため、隣接する金属線間（電極間）での絶縁性を保持できる。
また、半導体パッケージの四隅と基板との間に部材を設けることにより、半導体パッケージと基板との接続強度及び接続安定性を高めることができる。さらに、異方導電シートの第１面及び第２面に粘着性を持たせれば、半導体パッケージ及び基板と異方導電シートとの密着性をさらに向上できる。
また、部材４０，４０Ａ，４０Ｂ、コネクタ４１、及びホチキス４２は、外部からの圧力や衝撃に対して緩衝材としての機能を持つ。すなわち、外部から圧力や衝撃を受けたとき、部材はその力を受け取るため、異方導電シートが受ける力を和らげる。また、異方導電シートは、基板及び半導体パッケージと面で接触するため、同様に外部からの圧力や衝撃に対して緩衝材として機能する。すなわち、異方導電シートは、アンダーフィル的役割も担っているため、外部衝撃や熱応力の緩衝材ともなり、実装信頼性の向上に繋がる機能的役割を果たす。
また、異方導電シートは吸盤により吸着（または粘着性を持つ場合は、さらに粘着）しているため、加熱等をすることなく、基板から半導体パッケージを取り外し、半導体装置をリペアすることが可能である。
以上の構成により、基板への半導体パッケージの実装において、電極間の電気的接続、及び基板と半導体パッケージとの接続強度の保持等を含む実装信頼性を向上させることができる。
実施形態の半導体装置２によれば、基板の両面（第１面及び第２面）に異方導電シートを用いて複数の半導体パッケージを実装することができる。複数の半導体パッケージを基板の両面に実装できるため、実装エリアを削減することができる。
また、基板の片面に複数の半導体パッケージを実装する場合に比べて、半導体パッケージ間の配線抵抗を低減できる。さらに、基板の両面に複数の半導体パッケージを同時に実装することにより、製造工程を削減することができる。
なお、半導体装置２では、基板の第１面または第２面にそれぞれ１個の半導体パッケージを実装する例を示したが、これに限らず、第１面または第２面にそれぞれ複数の半導体パッケージを実装することも可能である。
また、実施形態で用いた異方導電シートによる実装は、半田による実装と置き換えることも可能である。
尚、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
１…半導体装置、２…半導体装置、１０…基板、１０Ａ…基板、１１…電極、１１Ａ…電極、１１Ｂ…電極、１２…接続部分、１２Ａ…電極、１２Ｂ…電極、１３Ａ…配線、１３Ｂ…配線、１４…スルーホール、１４Ａ…スルーホール、１４Ｂ…スルーホール、２０…半導体パッケージ、２０Ａ，２０Ｂ…半導体パッケージ、２１…電極、２１Ａ…電極、２１Ｂ…電極、２２…貫通孔、３０…異方導電シート、３０Ａ，３０Ｂ…異方導電シート、３１…金属線、３２…第１面、３３…第２面、３４…吸盤、４０…部材、４０Ａ，４０Ｂ…部材、４１…コネクタ、４２…ホチキス。

Claims (11)

  1. 第１の面及び第２の面を有する基板と、
    前記第１の面の上方に配置された第１半導体パッケージと、
    前記第２の面の上方に配置された第２半導体パッケージと、
    前記第１の面と前記第１半導体パッケージとの間に設けられ、少なくとも一方の面に配置された吸盤と、前記基板と前記第１半導体パッケージとを電気的に接続する金属線を有する第１異方導電シートと、
    前記第２の面と前記第２半導体パッケージとの間に設けられ、少なくとも一方の面に配置された吸盤と、前記基板と前記第２半導体パッケージとを電気的に接続する金属線を有する第２異方導電シートと、
    を具備することを特徴とする半導体装置。
  2. 前記第１異方導電シートは、前記基板の前記第１の面に配置された電極と、前記第１半導体パッケージに配置された電極とを電気的に接続し、
    前記第２異方導電シートは、前記基板の前記第２の面に配置された電極と、前記第２半導体パッケージに配置された電極とを電気的に接続することを特徴とする請求項１に記載の半導体装置。
  3. 前記金属線は前記第１及び第２異方導電シートの内部に第１のピッチで配置され、前記吸盤は前記第１及び第２異方導電シートに第２のピッチで配置され、
    前記第１のピッチは前記第２のピッチより小さいことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第１及び第２異方導電シートは、少なくとも一方の面に粘着性を有することを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記金属線の端部は、前記第１及び第２異方導電シートの前記一方の面及び他方の面から露出していることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
  6. 前記基板の前記第１の面と前記第１半導体パッケージとの間に設けられた部材をさらに備えることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
  7. 前記基板の前記第２の面と前記第２半導体パッケージとの間に設けられた部材をさらに備えることを特徴とする請求項６に記載の半導体装置。
  8. 前記部材は樹脂を含むことを特徴とする請求項６または７に記載の半導体装置。
  9. 前記部材はコネクタを含むことを特徴とする請求項６または７に記載の半導体装置。
  10. 前記部材はワイヤを含むことを特徴とする請求項６または７に記載の半導体装置。
  11. 前記第１半導体パッケージはＮＡＮＤ型フラッシュメモリを含み、前記第２半導体パッケージは前記ＮＡＮＤ型フラッシュメモリを制御するコントローラを含むことを特徴とする請求項１乃至１０のいずれかに記載の半導体装置。
JP2015048663A 2015-03-11 2015-03-11 半導体装置 Active JP6271463B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015048663A JP6271463B2 (ja) 2015-03-11 2015-03-11 半導体装置
US15/055,278 US9773769B2 (en) 2015-03-11 2016-02-26 Semiconductor device
CN201610127707.8A CN105977171B (zh) 2015-03-11 2016-03-07 半导体装置
TW105107082A TWI616992B (zh) 2015-03-11 2016-03-08 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015048663A JP6271463B2 (ja) 2015-03-11 2015-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2016171139A JP2016171139A (ja) 2016-09-23
JP6271463B2 true JP6271463B2 (ja) 2018-01-31

Family

ID=56888285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015048663A Active JP6271463B2 (ja) 2015-03-11 2015-03-11 半導体装置

Country Status (4)

Country Link
US (1) US9773769B2 (ja)
JP (1) JP6271463B2 (ja)
CN (1) CN105977171B (ja)
TW (1) TWI616992B (ja)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049084A (en) * 1989-12-05 1991-09-17 Rogers Corporation Electrical circuit board interconnect
JPH0562727A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd 異方導電性接続部材とその製造方法
US20050062492A1 (en) * 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JPH11135551A (ja) 1997-10-31 1999-05-21 Sony Corp 半導体装置及び半導体素子の実装方法
JP3063839B2 (ja) * 1997-11-18 2000-07-12 日本電気株式会社 実装部品の実装構造および実装方法
JP2000174066A (ja) 1998-12-07 2000-06-23 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JP2000180506A (ja) * 1998-12-15 2000-06-30 Nec Corp 半導体装置検査用コンタクト装置
JP4180206B2 (ja) 1999-11-12 2008-11-12 リンテック株式会社 半導体装置の製造方法
JP2001351944A (ja) * 2000-06-08 2001-12-21 Nitto Denko Corp 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法
JP2002141121A (ja) * 2000-11-06 2002-05-17 Hitachi Ltd 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法
AU2003220941A1 (en) * 2002-03-20 2003-09-29 J.S.T. Mfg. Co., Ltd. Flexible good conductive layer and anisotropic conductive sheet comprising same
TWI227924B (en) 2002-10-25 2005-02-11 Ki-Bon Cha Stack package and manufacturing method thereof
JP2006063399A (ja) * 2004-08-27 2006-03-09 Jsr Corp 耐半田性金組成物およびその応用
US20070187844A1 (en) * 2006-02-10 2007-08-16 Wintec Industries, Inc. Electronic assembly with detachable components
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
TW201123365A (en) 2009-12-21 2011-07-01 Harvatek Corp Method for manufacturing an LED structure applied to miniaturization electronic product
JP5301490B2 (ja) * 2010-03-30 2013-09-25 富士フイルム株式会社 多層配線基板
US8258012B2 (en) 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
US8354684B2 (en) 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
JP2012156465A (ja) * 2011-01-28 2012-08-16 Hitachi Ulsi Systems Co Ltd 半導体装置
JP5741188B2 (ja) * 2011-04-27 2015-07-01 デクセリアルズ株式会社 接続構造体の製造方法
TWI570864B (zh) 2013-02-01 2017-02-11 英帆薩斯公司 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層

Also Published As

Publication number Publication date
CN105977171B (zh) 2018-10-16
TWI616992B (zh) 2018-03-01
TW201633472A (zh) 2016-09-16
CN105977171A (zh) 2016-09-28
JP2016171139A (ja) 2016-09-23
US20160268242A1 (en) 2016-09-15
US9773769B2 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
TWI713187B (zh) 具有增大的附接角度的導電線之半導體裝置及方法
JP5529371B2 (ja) 半導体装置及びその製造方法
TWI616990B (zh) 一種高密度立體封裝的積體電路系統
TW200919700A (en) Semiconductor device
JP2007324354A (ja) 半導体装置
JP2003133518A (ja) 半導体モジュール
JP2009141169A (ja) 半導体装置
US20110197438A1 (en) Method of manufacturing semiconductor device
KR20150131130A (ko) 반도체 장치 및 그 제조 방법
US9355982B2 (en) Semiconductor structure and manufacturing method thereof
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
JP6271463B2 (ja) 半導体装置
US20050236705A1 (en) Wire bonding system and method of use
KR20170122287A (ko) 비균일 진공 프로파일 다이 부착 팁
JP2006190834A (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2015053418A (ja) 半導体製造装置
JP5839503B2 (ja) 半導体装置、ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）及び電子機器
JP4627323B2 (ja) 半導体装置
KR20110137059A (ko) 적층 반도체 패키지
JP5017991B2 (ja) プリント配線板、電子装置
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
JP4657262B2 (ja) 半導体装置
JP2007142128A (ja) 半導体装置およびその製造方法
US8556159B2 (en) Embedded electronic component
JP2009283873A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171227

R150 Certificate of patent or registration of utility model

Ref document number: 6271463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350