JP2001351944A - 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法 - Google Patents

半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法

Info

Publication number
JP2001351944A
JP2001351944A JP2000171670A JP2000171670A JP2001351944A JP 2001351944 A JP2001351944 A JP 2001351944A JP 2000171670 A JP2000171670 A JP 2000171670A JP 2000171670 A JP2000171670 A JP 2000171670A JP 2001351944 A JP2001351944 A JP 2001351944A
Authority
JP
Japan
Prior art keywords
conductive film
anisotropic conductive
film
semiconductor wafer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000171670A
Other languages
English (en)
Inventor
Kensuke Nishi
賢介 西
Yoshio Yamaguchi
美穂 山口
Yuji Hotta
祐治 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2000171670A priority Critical patent/JP2001351944A/ja
Publication of JP2001351944A publication Critical patent/JP2001351944A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 異方導電性フィルムとチップ間、及び/また
は、異方導電性フィルムと回路基板間が半田層によって
強固に接合し、しかも、チップ及び/または回路基板上
の電極間に短絡が生じていない信頼性の高い半導体装置
を確実に製造できようにする。 【解決手段】 異方導電性フィルム1の導通路11の一
方または両方の端部に半田層13を形成した後、異方導
電性フィルム1のフィルム基板12を半導体素子2及び
回路基板3に熱融着し、さらにその後、半導体素子2お
よび/または回路基板3に前記半田層13を溶融接合す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法および異方導電性フィルム付きウエハの製造方法に関
する。
【0002】
【従来の技術】異方導電性フィルムは、導電性について
異方性を示すフィルムであり、フィルムの表裏を貫通す
る方向には導電性を示すが、フィルム面が広がる方向に
は絶縁性を示すものである。従って、ウエハ状態から切
り出した裸の半導体素子(チップ)と外部回路基板(以
下、単に回路基板と称す)との間に異方導電性フィルム
を挿入し、これら3者を接合することで、チップの電極
と回路基板の電極とが異方導電性フィルムの導通路を介
して電気的に接続された半導体装置を得ることができ
る。ここで、回路基板は、チップのためのパッケージ用
基板や、チップを他のデバイスと共に実装するための一
般的なプリント回路基板などである。近年の半導体集積
回路の大規模な集積化、接続端子(電極パッド等)のフ
ァインピッチ化に伴い、チップの実装における異方導電
性フィルムの使用は益々増大しつつある。
【0003】従来、異方導電性フィルムとしては、接着
性の絶縁材料からなるフィルム中に導電性微粒子を分散
させて形成したものが知られている。しかし、この従来
の異方導電性フィルムは、構造上、ファインピッチ化し
た対象物との接続が難しいという問題や、チップの電極
形状を凸状(バンプ状)にしなければならないという問
題がある。そこで、ファインピッチ化に対応し得る異方
導電性フィルムとして、本件出願人は、国際公開公報W
O98/07216において、複数の導通路が互いに絶
縁されて、フィルムの厚み方向に貫通してなる異方導電
性フィルム(すなわち、多数の導通路が互いに絶縁され
ながら、各々が絶縁性樹脂からなるフィルム基板を貫通
し、各導通路の両端部がフィルム基板の表裏面に露出し
た構造のフィルム)を提案している。
【0004】ところで、チップ、異方導電性フィルム、
回路基板の3者を一度に接合するには、単純なチップ実
装装置をそのまま用いることができず、実装工程での生
産性が低いという問題がある。本件出願人は、この問題
に対処すべく、チップ及び回路基板のいずれか一方に異
方導電性フィルムを先に接合しておくという手順を提案
している(特願平11−87178号)。また、上記手
順により、チップの方に異方導電性フィルムを接合して
おくとしても、両者を量産的に接合し、スループット
(特定時間内に加工する量)を向上させるには不十分で
ある。このため、本件出願人は、スループットを十分に
向上させるために、複数の素子構造体が形成された半導
体ウエハに対して、1枚の大面積の異方導電性フィルム
を先に接合してから、個々のチップに分断するという手
順も提案している(特願平11−87178号)。
【0005】一方、フィルムの厚み方向に導通路が貫通
した構造の異方導電性フィルムを介して半導体素子と回
路基板とが電気的に接続された半導体装置において、異
方導電性フィルムとチップ間および異方導電性フィルム
と回路基板間の接合は、通常、異方導電性フィルムの
導通路とチップの電極(回路基板の電極(配線))とを
溶着させる態様、異方導電性フィルムのフィルム基板
をチップの電極面(回路基板の電極面)に接着させて、
導通路と電極を接触状態に保持する態様、または、上
記及びを組み合わせた態様にて行っている。しか
し、これらの態様では、導通路と電極に用いる金属の種
類(相性)によって、および/または、フィルム基板に
用いる絶縁性樹脂の種類によって、十分な接合力が得ら
れない場合や十分な電気的導通性が得られない場合があ
る。そこで、本発明者等は、異方導電性フィルムの導通
路の端部に半田層を設け、異方導電性フィルムとチップ
(回路基板)とを熱圧着して、異方導電性フィルムとチ
ップ(回路基板)とを半田層の溶着を利用して接合する
ことを試みた。かかる方法を用いれば、半田層は溶融固
化することによって金属や樹脂の種類を選ばず、概ね種
々の材料面に強固に接合し得るので、異方導電性フィル
ムとチップ(回路基板)とを高い接合力で接合でき、し
かも、導通路と電極間の電気的接続の信頼性も向上す
る。
【0006】しかし、本発明者らは、上記の方法によっ
て異方導電性フィルムとチップ(回路基板)とを接合し
た半導体装置の接合部をよく観察したところ、図5に示
すように、異方導電性フィルム60の隣接する導通路6
1の端部が溶融した半田層62を介して導通(短絡)
し、その結果、チップ(回路基板)63上の電極64間
に短絡が生じてしまう場合があることがわかった。
【0007】
【発明が解決しようとする課題】本発明は、上記事情に
鑑みなされたもので、異方導電性フィルムとチップ間、
及び/または、異方導電性フィルムと回路基板間が半田
層によって強固に接合し、しかも、チップ及び/または
回路基板上の電極間に短絡が生じていない信頼性の高い
半導体装置を確実に製造することができる半導体装置の
製造方法を提供することを目的としている。
【0008】また、半導体装置の生産性(スループッ
ト)向上のために、異方導電性フィルム付き半導体ウエ
ハを作製してから、個々のチップに分断する手順で半導
体装置を生産する際に用いる異方導電性フィルム付き半
導体ウエハを、異方導電性フィルムと半導体ウエハ間は
半田層によって強固に接合し、しかも、半導体ウエハの
個々の素子構造体上の電極間に短絡が生じていないもの
に確実に製造することができる異方導電性フィルム付き
半導体ウエハの製造方法を提供することを目的としてい
る。
【0009】
【課題を解決するための手段】本発明は上記目的を達成
するために以下の特徴を有している。 (1)絶縁性樹脂からなるフィルム基板中に、複数の導
通路が互いに絶縁されて、フィルムの厚み方向に貫通し
た構造の異方導電性フィルムを介して半導体素子と回路
基板とが電気的に接続されてなる半導体装置を製造する
方法であって、異方導電性フィルムの導通路の一方また
は両方の端部に半田層を形成した後、異方導電性フィル
ムのフィルム基板を半導体素子及び回路基板に熱融着
し、さらにその後、半導体素子および/または回路基板
に前記半田層を溶融接合することを特徴とする半導体装
置の製造方法。 (2)異方導電性フィルムのフィルム基板を半田層の融
点よりも低い温度に加熱して半導体素子および回路基板
に熱融着することを特徴する上記(1)記載の半導体装
置の製造方法。 (3)絶縁性樹脂からなるフィルム基板中に、複数の導
通路が互いに絶縁されて、フィルムの厚み方向に貫通し
た構造の異方導電性フィルムを、半導体ウエハの素子形
成面に接合した異方導電性フィルム付き半導体ウエハを
製造する方法であって、異方導電性フィルムの導通路の
半導体ウエハ側の端部に半田層を形成した後、異方導電
性フィルムのフィルム基板を半導体ウエハに熱融着し、
さらにその後、前記半田層を半導体ウエハに溶融接合す
ることを特徴とする異方導電性フィルム付き半導体ウエ
ハの製造方法。 (4)異方導電性フィルムのフィルム基板を半田層の融
点よりも低い温度に加熱して半導体ウエハに熱融着する
ことを特徴とする上記(3)記載の異方導電性フィルム
付き半導体ウエハの製造方法。
【0010】上記において「半導体素子」はウエハから
分断されたチップを意味している。また、「半導体ウエ
ハ」はウエハの分断によって最終的に半導体素子(チッ
プ)となる素子構造体がウエハに複数形成されたものを
意味し、「半導体ウエハの素子形成面」は半導体ウエハ
における素子構造体(半導体結晶層と電極とを含んで構
成される一種の回路)が形成された側の面を意味してい
る。
【0011】
【作用】本発明においては、異方導電性フィルムのフィ
ルム基板を半導体素子(または、半導体ウエハの素子形
成面や回路基板)に熱融着した後、異方導電性フィルム
の導通路の端部に設けた半田層を半導体素子(または、
半導体ウエハや回路基板)に溶融接合するようにしたの
で、各導通路の端部の半田層はフィルム基板の壁で個々
に区画された状態で溶融固化することとなり、隣接する
導通路の端部が溶融固化した半田層を介して導通(短
絡)してしまうのを確実に防止することができる。
【0012】
【発明の実施の形態】本発明による半導体装置の製造方
法は、次の(i)〜(iii)の工程を含む。 (i)先ず、図1(a)に示すように、異方導電性フィ
ルム1の半導体素子(チップ)に接合する側の面1Aに
露出する導通路11の端部(すなわち、導通路の半導体
素子側の端部)、および/または、回路基板に接合する
側の面1Bに露出する導通路11の端部(すなわち、導
通路の回路基板側の端部)に半田層13を形成する。な
お、図1(a)は導通路11の半導体素子側と回路基板
側の両方の端部に半田層13を形成した状態である。
【0013】(ii)次に、半導体素子(チップ)2と
回路基板3間に異方導電性フィルム1を設置し(図1
(b))、さらに加熱、または、加熱と加圧を行って、
異方導電性フィルム1の絶縁性樹脂からなるフィルム基
板12を半導体素子(チップ)2及び回路基板3に熱融
着させる(図1(c))。なお、図1(b)及び図1
(c)において、半導体素子(チップ)2はベアチップ
状態(パッシベーション膜を含む裸のチップの状態)を
示し、電極21のみをハッチングで示し、素子の内部構
造は省略している。また、回路基板3は便宜上、基板表
面に在る電極(配線)を省略して示している。
【0014】上記の異方導電性フィルムのフィルム基板
12の熱融着は半田の融点よりも低温で行う。これによ
り、半田層13は流動せず、フィルム基板12のみが流
動固化し、図1(c)に示すように、各導通路11の端
部の半田層13はフィルム基板12の壁12Aで囲まれ
た状態となる。熱融着温度は、半田の種類、フィルム基
板(絶縁性樹脂)の種類によっても異なるが、通常、1
40〜220℃、好ましくは140〜180℃である。
140℃より低い場合はフィルム基板12の半導体素子
(チップ)2及び/または回路基板3への接着力が十分
に得られなくなる虞があり、220℃より高い場合は半
田が流動する虞がある。加熱とともに加圧を行う場合の
圧力は、0.29〜2.94MPaが好ましく、特に好
ましくは0.49〜2.45MPaである。圧力が0.
29MPaより小さい場合は加圧による接着力の向上が
期待できず、2.94MPaより大きい場合は導通路の
倒れ(傾き)が生じる虞がある。
【0015】(iii)次に、さらに加熱を行って、異
方導電性フィルム1の導通路11の端部に設けた半田層
13を半導体素子(チップ)2および/または回路基板
3(の導体部分)に溶融接合する。この時、各導通路1
1の端部の半田層13はフィルム基板12の壁12Aで
囲まれていることから、隣接する他の導通路の端部に設
けられた半田層に接触(融合)することなく、溶融固化
して、半導体素子(チップ)2および/または回路基板
3に接合する。すなわち、半導体素子(チップ)2の電
極21及び回路基板の電極(図示せず)に相対する位置
の導通路の端部に設けられた半田層は電極に接合し、電
極に相対しない位置の導通路の端部に設けられた半田層
は半導体素子(チップ)表面の保護膜(パッシベーショ
ン膜)、回路基板の基板面等に接合する。なお、異方導
電性フィルムの導通路の半導体素子(チップ)側または
回路基板側のいずれか一方の端部のみに半田層を設けた
場合、半田層を設けていない側の導通路の端部は、半導
体素子(チップ)の電極または回路基板の電極に直接接
触して電気的な導通状態をつくる。
【0016】半田層の加熱温度は、半田が溶融する温度
であればよいが、183〜350℃が好ましく、特に好
ましくは220〜280℃である。183℃より低い場
合、半田層の溶融が不十分になって十分な接合強度が得
られなくなる虞があり、350℃より高い場合は導通路
の倒れ(傾き)が生じる虞がある。
【0017】上記異方導電性フィルムのフィルム基板の
熱融着作業及び半田層の溶融接合作業に使用される加熱
装置としては、例えば、IRリフロー装置等が使用され
る。また、熱融着作業を加熱と加圧で行う場合の加熱・
加圧装置としては、例えば、オートクレーブやフリップ
チップボンダー等の他、プレス装置(所望の加熱手段
(ヒータ手段、熱風送風機等)が付加されたもの)等が
使用される。
【0018】上記(i)〜(iii)の工程を経て得ら
れる半導体装置は、異方導電性フィルムの隣接する導通
路間が電気的絶縁状態を維持し、半導体素子(チップ)
および/または回路基板上の電極間に短絡が生じていな
い、高信頼性の半導体装置となる。
【0019】以上は本発明による半導体装置の製造方
法、すなわち、半導体素子(チップ)と回路基板間に異
方導電性フィルムを設置してこれら3者を接合する方法
であるが、以下に本発明による異方導電性フィルム付き
半導体ウエハの製造方法を説明する。
【0020】本発明による異方導電性フィルム付き半導
体ウエハの製造方法は、次の(I)〜(III)の工程
を含む。 (I)ウエハプロセスを経て形成された複数の素子構造
体を有する半導体ウエハと略同一サイズの異方導電性フ
ィルムを用意し、図2(a)に示すように、当該異方導
電性フィルム4の半導体ウエハに接合する側の面4Aに
露出する導通路11の端部(すなわち、導通路11の半
導体ウエハ側の端部)に半田層13を形成する。
【0021】(II)次に、複数の素子構造体Dが形成
された半導体ウエハ5の素子形成面5Aに、異方導電性
フィルム4の半田層13を設けた側の面を重ね(図2
(b))、加熱、または、加熱と加圧を行って、異方導
電性フィルム4の絶縁性樹脂からなるフィルム基板42
を半導体ウエハ5に熱融着させる(図2(c))。な
お、図2(b)及び図2(c)において、半導体ウエハ
5の素子構造体Dはパッシベーション膜を含む状態であ
り、電極51のみをハッチングで示し、素子構造の詳細
は省略している。異方導電性フィルム4のフィルム基板
42の熱融着は半田の融点よりも低温で行う。これによ
り、半田層13は流動せず、フィルム基板42のみが流
動固化し、各導通路11の端部の半田層13はフィルム
基板42による壁42Aで囲まれる。なお、かかる熱融
着における加熱温度と加圧力は、前記の半導体装置の製
造方法におけるそれと基本的に同じである。
【0022】(III)次に、さらに加熱を行い、異方
導電性フィルム4の導通路11の端部に設けた半田層1
3を半導体ウエハに溶融接合すると、本発明の異方導電
性フィルム付き半導体ウエハが得られる。上記加熱によ
って、各導通路11の端部の半田層13はフィルム基板
42の壁42Aで囲まれていることから、隣接する他の
導通路の端部に設けられた半田層に接触(融合)するこ
となく、溶融固化し、半導体ウエハ5の素子構造体Dに
接合する。各素子構造体Dの電極51に相対する位置の
導通路の端部に設けられた半田層13は電極51に接合
し、電極51に相対しない位置の導通路の端部端に設け
られた半田層は素子構造体Dの保護膜(パッシベーショ
ン膜)等に接触する。
【0023】なお、上記異方導電性フィルムのフィルム
基板の熱融着作業及び半田層の溶融接合作業に使用され
る加熱装置、加熱・加圧装置は、フリップチップボンダ
ーの代わりにウェハボンダーが例示される以外、前記の
半導体装置の製造方法で使用されるものと基本的に同じ
である。
【0024】このようにして得られる異方導電性フィル
ム付き半導体ウエハは、異方導電性フィルムの隣接する
導通路間が電気的絶縁状態を維持し、半導体ウエハの各
素子構造体における電極間の短絡のないものとなる。
【0025】本発明に用いる半導体素子(チップ)は、
半導体結晶層と電極とを含んで構成される一種の回路で
あって、発光素子のような単純な構造のもの、CPU、
メモリー、種々の演算回路を集積したプロセッサなどが
挙げられる。
【0026】また、本発明に用いる半導体ウエハは、ウ
エハに素子構造体が多数形成された板状物であり、通常
は、ウエハ上に多数の素子構造体がマトリクス状に並ん
で形成されたものである。
【0027】半導体ウエハにおけるウエハはSiやGa
Asなどの半導体結晶の他に、GaN系半導体を成長さ
せるためのサファイア結晶など、半導体結晶層等を成長
させ得る結晶基板であればよい。
【0028】また、本発明に用いる異方導電性フィルム
は、図1(a)に示すように、絶縁性樹脂からなるフィ
ルム基板12中に、複数の導通路11が、互いに絶縁さ
れた状態でかつフィルム基板を厚さ方向に貫通した状態
で複数設けられた構造を有するものである。各導通路の
端部は、図1(a)に示したような、フィルム基板の両
面において、フィルム基板面と同一面にある状態の他、
相手の半導体素子(半導体ウエハに形成された素子構造
体)および/または回路基板の電極(配線)構造に応じ
て、フィルム基板面から突出した状態でもよい。また、
相手の半導体素子(半導体ウエハに形成された素子構造
体)および/または回路基板の電極(配線)に相対する
位置の導通路とそれ以外の位置の導通路との間で突出量
(一方がフィルム基板面と同一面である場合も含む)が
異なるようにしてもよい。突出量は概ね5μm以下の範
囲で調整される。また、各導通路の端部は相手の半導体
素子(半導体ウエハに形成される素子構造体)および/
または回路基板の電極(配線)構造に応じて、フィルム
基板面から凹んだ状態でもよい。その凹み量は概ね1μ
m以下の範囲で調整される。
【0029】異方導電性フィルムの導通路の断面(通路
方向と垂直に切断)の形状、大きさ、数は、半導体素子
(半導体ウエハに形成された素子構造体)の電極に応じ
て適宜選択することができるが、ピッチ50μm以下の
ようなファインピッチの電極配置パターンに対応するに
は、外径5〜30μmとすることが好ましい。上記の条
件を満たせば、導通路の断面形状は、円形や、多角形な
ど、どのような形状であってもよい。チップの1つの電
極の大きさが、例えば、100μm×100μmの場
合、チップの1つの電極には、1個〜25個程度の複数
の導通路を対応させるのが好ましい。また、フィルム面
を見たときの導通路11の配列のパターンは、図3
(a)に示すような最密状、図3(b)に示すような正
方行列状、その他、ランダムな密集状態であってもよい
が、微細な電極に対応するには最密状が好ましい。
【0030】本発明は、半導体素子(半導体ウエハに形
成された素子構造体における電極配置パターン)のファ
インピッチに対応して、導通路の外径を小さくし、か
つ、単位面積当たりの導通路の本数を多くした異方導電
性フィルムを使用する場合に、特に有用であり、例え
ば、導通路のピッチ(配置間隔)が25μm以下のよう
な異方導電性フィルムを用いる場合であっても、隣接す
る導通路間の半田による電気的導通(短絡)を確実に防
止することができる。
【0031】異方導電性フィルムのフィルム基板に用い
られる絶縁性樹脂は、前記したように、フィルム基板の
熱融着を半田の融点よりも低温(通常、140〜220
℃、好ましくは140〜180℃)で行うことから、か
かる温度範囲で軟化し得る樹脂であり、軟化点が100
〜200℃の範囲にあるものが好ましい。ここでの軟化
点は、熱機械分析(TMA)で、次の条件で測定した時
の、TMAチャートの屈曲点の温度である。 モード:引張モード、サンプルサイズ:4mm幅、チャ
ック間距離:10mm、引張荷重:1g、昇温速度:1
0℃/分 具体的には、ポリエステル樹脂(180〜220℃)、
ポリアミド樹脂(150〜210℃)、ポリカルボジイ
ミド樹脂(140〜180℃)、フェノキシ樹脂(13
0〜160℃)、エポキシ樹脂(100〜150℃)等
が好ましい。もちろん、これら以外の絶縁性樹脂であっ
て、上記の温度範囲で軟化して接着性を示すものであれ
ば使用できる。また、異方導電性フィルムにおけるフィ
ルム基板の厚みは、通常、10〜200μm、好ましく
は25〜100μmである。
【0032】異方導電性フィルムの線膨張係数、弾性率
は、半導体素子、半導体ウエハ、回路基板との接合性
(接着力、導通性)に影響する。異方導電性フィルムの
線膨張係数はフィルムの厚み方向と面内方向では異なる
が、30〜40℃の温度範囲における面内方向の線膨張
係数が10〜150ppmの範囲にあれば、より良好な
接合性が得られる。また、異方導電性フィルムの弾性率
もフィルムの厚み方向と面内方向では異なるが、30〜
40℃の温度範囲における面内方向の弾性率が1〜5G
Pa程度の範囲にあれば、より良好な接合性が得られ
る。ここでの線膨張係数、弾性率は導通路端部に半田層
を設けた状態での値である。
【0033】異方導電性フィルムの導通路を形成する材
料としては、公知の導電性材料が挙げられるが、電気特
性の点で銅、金、アルミニウム、ニッケルなどの金属材
料が好ましく、導電性の点から銅、金が特に好ましい。
これらの金属製導通路の外径は通常5〜100μm、好
ましくは12〜30μmである。
【0034】導通路の材料は上記の通りであるが、同じ
金属材料であっても導通路の形成方法によって導電性や
弾性率など種々の特性が異なる。導通路は、フィルム基
板に形成した貫通孔内に金属材料をメッキで析出させて
得たものであってもよいが、金属線をフィルム基板を貫
通させて導通路とした態様が好ましい。金属線のなかで
も、例えばJIS C 3103に規定された銅線など
のように電気を伝導すべく製造された金属導線が好まし
く、電気的特性、機械的特性、さらにはコストの点でも
最も優れた導通路となる。
【0035】上記のような金属導線がフィルム基板を貫
通した状態のものを得るには、多数の絶縁導線を密に束
ねた状態で互いに分離できないように固定し、各絶縁導
線と角度をなす面を切断面として、所望のフィルム厚さ
にスライスする方法が挙げられる。このような態様の異
方導電性フィルムおよびその製造方法については、国際
公開公報WO98/07216「異方導電性フィルムお
よびその製造方法」に詳しく記載されている。
【0036】異方導電性フィルムの導通路の端部に設け
る半田層はSn、Sn/Ag、Sn/Pb、Sn/Z
n、Sn/Ag/Cu、Sn/Bi等である。半田層の
形態は、略一定厚みの層であっても、半田ボールのよう
に突起状であってもよい。半田層の厚みは、平均厚み
で、通常0.1〜4μm程度、好ましくは0.5〜3.
5μmである。半田層の形成方法は、スクリーン、イン
クジェット、半田ボールマウント、電解めっき、無電解
めっきなどが挙げられる。なお、半田層は通常異方導電
性フィルムの一方の面に露出する全ての導通路の端部に
対して設けるのが好ましいが、半導体素子、半導体ウエ
ハ、回路基板等に対して十分な接合強度が得られ、目的
の導通性が得られるのであれば、必ずしも、異方導電性
フィルムの一方の面に露出する全ての導通路に半田層を
設けなくてもよい。
【0037】異方導電性フィルムの外周形状は、半導体
素子(チップ)、または、半導体ウエハの多数の素子構
造体を包含し得るものであればよい。異方導電性フィル
ム付き半導体ウエハを得る場合、位置決めの点からは、
半導体ウエハと同じ外形とする態様や、半導体ウエハよ
りやや小さめの外形とし微細な位置決めを実行しやすく
した態様が好ましい。
【0038】また、異方導電性フィルム付き半導体ウエ
ハにおいては、半導体ウエハと異方導電性フィルムの線
膨張係数の相異から、製造後の異方導電性フィルム付き
半導体ウエハに大きな反りが生じる場合がある。この反
りを抑制するために、半導体ウエハと異方導電性フィル
ムとを重ね合わせた積層状物に加えて、該半導体ウエハ
の裏面に、反りを相殺して抑制する抑制層を設け、積層
状物を3層構造とする態様としてもよい。該抑制層は、
温度変化によって異方導電性フィルムが伸縮力を生じる
とき、例えば、収縮しようとして全体に反りを発生させ
ようとするとき、その反りに対抗し相殺すべく、そのと
きの同じ温度変化によって収縮し、反対の方向に反りを
発生させようとする層である。
【0039】抑制層の構成や材料は限定されないが、異
方導電性フィルムの膨張・収縮による反りを効果的に相
殺するには、該抑制層の線膨張係数、弾性率、厚さを重
要な要素として着目すればよい。
【0040】
【実施例】(実施例1)以下の半導体ウエハと異方導電
性フィルムを用意した。半導体ウエハ:直径が6イン
チ、厚み150μmシリコンウエハに8mm×8mmの
素子構造体(集積回路)がマトリクス状に形成されたも
の。異方導電性フィルム:後述の方法により作製した、
カルボジイミド樹脂からなる厚み70mmのフィルム基
板に、導通路(外径φ30mmの銅線)が、ピッチ50
μmで最密状に並んで貫通した直径140mmの異方導
電性フィルムの各導通路の端部に無電解メッキで厚み
3.5μmの半田層(Sn)を形成したもの。半田層形
成後のフィルムの弾性率(35℃)は3.3GPa、線
膨張係数(35℃)は80ppmであった。
【0041】〔異方導電性フィルムの製法〕外径φ35
mmの銅線の表面にポリカルボジイミド樹脂(カルボジ
ライト、日清紡製、弾性率1700MPa)によって、
厚み25μmの被覆層を形成し、総外径φ85μmの絶縁
導線を作製した後、該絶縁導線を巻線装置によって、全
長(巻き幅)300mm、断面形状30mm×30mm
の正方形の角柱プラスチック芯材に整列巻きを行い、最
密充填して、1層当たりの平均巻き数3500ターン、
巻き層数150層(=層の厚さ約12mm)の巻線コイ
ルを形成し、次に、この巻線コイルを約115℃に加熱
しながら、0.98MPaで加圧し、ポリカルボジイミ
ド樹脂を融着させ、室温まで冷却して、巻きつけた線材
が一体化した巻線コイルブロックを得た。そして、この
巻線コイルブロックを、巻き付けられた線材と垂直に交
わる面(プラスチック芯材の中心軸を含む平面に平行な
面)を断面として、15mm幅でスライスし、かつ、プ
ラスチック芯材の長さ方向に半分に切断することによ
り、断面の大きさが150mm×約12mm、厚さ15
mmのブロックを14個作製した。ついで、これらの1
4個のブロックを図4のように並べて、140℃に加熱
しながら、1.96MPaで加圧し接合することによ
り、断面の大きさが150mm×約168mmで、厚さ
15mmの前段階ブロックを得た。そして、この前段階
ブロックをスライスして、厚さ70μmのシートを得、
さらにそのシートをカットして、直径140mmの円形
の異方導電性フィルムを得た。
【0042】半導体ウエハ上に異方導電性フィルムを載
置し、これらを、オートクレーブにより、温度180
℃、圧力0.98MPaで10分加熱圧着した。次に、
上記半導体ウエハと異方導電性フィルムの熱圧着物をI
Rリフロー装置により、温度240℃で10秒間加熱し
て、異方導電性フィルム付きウエハを作製した。この異
方導電性フィルム付き半導体ウエハを、ダイサーにより
切断して、8mm×8mmのチップを約300個作製し
た。そして、そのうち、任意の30個のチップをエポキ
シ樹脂で包埋し、電極を含む断面が露出するまで、異方
導電性フィルムの導通路と平行に研磨し、その断面を走
査型電子顕微鏡により観察した。その結果、いずれの断
面でも隣接する導通路間で半田層の流出による短絡は生
じていなかった。
【0043】(比較例1)実施例1と同じ半導体ウエハ
と異方導電性フィルムを用い、半導体ウエハ上に異方導
電性フィルムを載置したものを、オートクレーブで24
0℃、圧力0.98MPaで10分加熱圧着して、異方
導電性フィルム付き半導体ウエハを作製した。異方導電
性フィルム付き半導体ウエハを実施例1と同様にしてそ
の断面観察を行ったところ、隣接する導通路の端部が半
田層の流出によって短絡した箇所が生じ、一部の素子構
造体上の電極間が短絡していた。
【0044】(実施例2)以下の半導体素子、回路基
板、異方導電性フィルムを用意した。 半導体素子:サイズが8mm×8mm、厚さ300μm
で、回路形成面にパッシベーション膜として厚さ1μm
の窒化珪素及び厚さ3μmのポリイミド膜が形成された
もの。 回路基板:サイズが40mm×40mm、厚さ25μm
のポリイミドフイルム上に、厚さ15μmのCu配線パ
ターンが形成され、さらに、このCu配線パターン表面
に厚さ2μmのNi/Auめっきが施されたもの。 異方導電性フィルム:実施例1のそれと同様の方法で作
製したもので、サイズが8.2mm×8.2mm、厚さ
70μmで、各導通路の両端部に無電解めっきにより厚
さ3.5μmの半田層(Sn)を形成したもの。
【0045】回路基板の上に異方導電性フィルムを介し
て半導体素子を設置した。そして、プレス装置で、温度
150℃、圧力2.45MPaで25秒間熱圧着し、次
いで、フリップチップボンダーにより、温度280℃、
圧力1.47MPaで5秒間熱圧着して半導体装置を作
製した。この半導体装置をエポキシ樹脂で包埋し、電極
を含む断面が露出するまで、異方導電性フィルムの導通
路と平行に研磨し、走査型電子顕微鏡により観察した。
任意の5つの断面について観察した結果、いずれの断面
でも隣接する導通路間で半田層の流出による短絡は生じ
ていなかった。
【0046】(比較例2)実施例2と半導体素子、回路
基板、異方導電性フィルムを用い、これら3者を重ねた
ものを、フリップチップボンダーで280℃、圧力2.
45MPaで30秒間熱圧着して、半導体装置を作製し
た。この半導体装置を実施例2と同様にしてその断面観
察を行ったところ、異方導電性フィルムの隣接する導通
路の端部が半田層の流出によって短絡した箇所があり、
半導体装置の電極間が短絡していた。
【0047】
【発明の効果】以上の説明により明らかなように、本発
明によれば、異方導電性フィルムの導通路の端部に半田
層を設けた後、異方導電性フィルムを接合すべき相手側
部材(半導体素子(チップ)、回路基板、半導体ウエ
ア)に重ね、異方導電性フィルムのフィルム基板を先に
熱融着してから、導通路端部の半田層を溶融接合するよ
うにしたので、異方導電性フィルムと、半導体素子(チ
ップ)及び/または回路基板とが強固に接合し、しか
も、チップ及び/または回路基板上における電極間が短
絡していない高信頼性の半導体装置を確実に製造するこ
とができる。また、異方導電性フィルムと半導体ウエハ
とが強固に接合し、しかも、半導体ウエハの個々の素子
構造体上における電極間が短絡していない高信頼性の異
方導電性フィルム付き半導体ウエハを確実に製造するこ
とができる。
【図面の簡単な説明】
【図1】図1(a)〜図1(c)は本発明の半導体装置
の製造方法を示す工程別の断面図である。
【図2】図2(a)〜図2(c)は本発明の異方導電性
フィルム付き半導体ウエハの製造方法を示す工程別の断
面図である。
【図3】図3(a)(b)は本発明で用いる異方導電性
フィルムの導通路の配列パターンを示す図である。
【図4】本発明の実施例で用いた異方導電性フィルムの
製造途上の一状態(前段階ブロック)を示す斜視図であ
る。
【図5】従来技術の問題点を示す図で、異方導電性フィ
ルムと半導体素子(回路基板)の接合部を示す図であ
る。
【符号の説明】
1 異方導電性フィルム 2 半導体素子(チップ) 3 回路基板 11 導通路 12 フィルム基板 13 半田層
フロントページの続き (72)発明者 堀田 祐治 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 Fターム(参考) 5F044 LL04 LL09

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性樹脂からなるフィルム基板中に、
    複数の導通路が互いに絶縁されて、フィルムの厚み方向
    に貫通した構造の異方導電性フィルムを介して半導体素
    子と回路基板とが電気的に接続されてなる半導体装置を
    製造する方法であって、異方導電性フィルムの導通路の
    一方または両方の端部に半田層を形成した後、異方導電
    性フィルムのフィルム基板を半導体素子および回路基板
    に熱融着し、さらにその後、半導体素子および/または
    回路基板に前記半田層を溶融接合することを特徴とする
    半導体装置の製造方法。
  2. 【請求項2】 異方導電性フィルムのフィルム基板を半
    田層の融点よりも低い温度に加熱して半導体素子および
    回路基板に熱融着することを特徴する請求項1記載の半
    導体装置の製造方法。
  3. 【請求項3】 絶縁性樹脂からなるフィルム基板中に、
    複数の導通路が互いに絶縁されて、フィルムの厚み方向
    に貫通した構造の異方導電性フィルムを、半導体ウエハ
    の素子形成面に接合した異方導電性フィルム付き半導体
    ウエハを製造する方法であって、異方導電性フィルムの
    導通路の半導体ウエハ側の端部に半田層を形成した後、
    異方導電性フィルムのフィルム基板を半導体ウエハに熱
    融着し、さらにその後、前記半田層を半導体ウエハに溶
    融接合することを特徴とする異方導電性フィルム付き半
    導体ウエハの製造方法。
  4. 【請求項4】 異方導電性フィルムのフィルム基板を半
    田層の融点よりも低い温度に加熱して半導体ウエハに熱
    融着することを特徴とする請求項3記載の異方導電性フ
    ィルム付き半導体ウエハの製造方法。
JP2000171670A 2000-06-08 2000-06-08 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法 Pending JP2001351944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000171670A JP2001351944A (ja) 2000-06-08 2000-06-08 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000171670A JP2001351944A (ja) 2000-06-08 2000-06-08 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法

Publications (1)

Publication Number Publication Date
JP2001351944A true JP2001351944A (ja) 2001-12-21

Family

ID=18674190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000171670A Pending JP2001351944A (ja) 2000-06-08 2000-06-08 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法

Country Status (1)

Country Link
JP (1) JP2001351944A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045913A (ja) * 2001-08-02 2003-02-14 Nippon Joint Kk 導電接続用基体
US7227730B2 (en) 2004-05-28 2007-06-05 Infineon Technolgoies Ag Device for ESD protection of an integrated circuit
JP2009224682A (ja) * 2008-03-18 2009-10-01 Fujitsu Ltd 半導体装置
JP2016171139A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045913A (ja) * 2001-08-02 2003-02-14 Nippon Joint Kk 導電接続用基体
US7227730B2 (en) 2004-05-28 2007-06-05 Infineon Technolgoies Ag Device for ESD protection of an integrated circuit
JP2009224682A (ja) * 2008-03-18 2009-10-01 Fujitsu Ltd 半導体装置
JP2016171139A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置

Similar Documents

Publication Publication Date Title
JP3227444B2 (ja) 多層構造のフレキシブル配線板とその製造方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
US3672047A (en) Method for bonding a conductive wire to a metal electrode
KR100866436B1 (ko) 전자 장치 제조 방법
JP2004336043A (ja) リボンボンディング
EP1432021A2 (en) Manufacturing method for electronic component module and electromagnetically readable data carrier
JPH0737942A (ja) 検査用コネクタおよびその製造方法
KR101192183B1 (ko) Led 패키지와 led 패키지용 금속 서브마운트 및 그 제조방법
JP2003282819A (ja) 半導体装置の製造方法
JP2001223240A (ja) 半導体装置
US6538309B1 (en) Semiconductor device and circuit board for mounting semiconductor element
JP2001351944A (ja) 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法
JP2008199057A (ja) 電子機器および電子機器の製造方法
TW201411793A (zh) 半導體裝置及其製造方法
JP2002151549A (ja) 異方導電性フィルム
JP2001053432A (ja) フリップチップ実装構造
JPH09129778A (ja) Pga型電子部品用基板
JP2009176924A (ja) 半導体装置の製造方法及び半導体装置の製造装置
CN113257766A (zh) 半导体装置及其制造方法
JP2002208448A (ja) 異方導電性フィルム
TWI329915B (en) Method and structure for fabricating circuit board via wafer
JP4265478B2 (ja) 半導体装置及びその製造方法
JP4755151B2 (ja) 電気接続装置
JP2011091116A (ja) 電子部品搭載用基板の製造方法及び電子部品搭載用基板
JP2008124152A (ja) 半田シート、半導体装置及び半導体装置の製造方法