JP2009224682A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009224682A JP2009224682A JP2008069544A JP2008069544A JP2009224682A JP 2009224682 A JP2009224682 A JP 2009224682A JP 2008069544 A JP2008069544 A JP 2008069544A JP 2008069544 A JP2008069544 A JP 2008069544A JP 2009224682 A JP2009224682 A JP 2009224682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- wire
- package
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】半導体チップ22が実装されたパッケージ基板21と、前記パッケージ基板21と接続部28a、28bを介して電気的に接続された配線基板10と、を有し、前記接続部27aは導体線を含み、前記導体線は、前記パッケージ基板21の主面であって前記配線基板10と接続された面と垂直な軸に対し斜めに巻かれた部分を有することを特徴とする。
【選択図】図2
Description
図1に、本発明の第1の実施の形態に係る半導体装置30を例示する。図1を参照するに、半導体装置30は、多層配線基板10と、半導体パッケージ20と、接続部27aと、電極層28a及び28bと、接着層29a及び29bとを有する。多層配線基板10の中心部には、コア部11が設けられている。コア部11は、ガラスクロスに樹脂を含浸させた厚さが40μm〜60μmのコア層を積層したものや、金属やセラミックス等の高熱伝導材料から構成されている。
図13に、本発明の第2の実施の形態に係る半導体装置50を例示する。図13において、図1と同一部品については、同一符号を付し、その説明は省略する場合がある。図13を参照するに、半導体装置50は、多層配線基板40と、半導体パッケージ20と、接続部27aと、電極層28a及び28bと、接着層29a及び29bとを有する。図1に示す多層配線基板10とは異なり、多層配線基板40は、コア部11を有さないコアレスの多層配線基板である。又、図1に示す多層配線基板10とは異なり、多層配線基板40の外縁部には、多層配線基板40の反りを抑制するために、例えば金属等から構成される補強部材(スティフナ)43が設けられている。
(付記1)
半導体チップが実装されたパッケージ基板と、
前記パッケージ基板と接続部を介して電気的に接続された配線基板と、を有し、
前記接続部は導体線を含み、
前記導体線は、前記パッケージ基板の主面であって前記配線基板と接続された面と垂直な軸に対し斜めに巻かれた部分を有することを特徴とする半導体装置。
(付記2)
前記導体線は、複数の素線を束ねた束線であることを特徴とする付記1記載の半導体装置。
(付記3)
前記導体線は、複数の素線が編目状に交叉するように斜めに巻かれた編組の束線であることを特徴とする付記1記載の半導体装置。
(付記4)
前記導体線は、複数の素線を撚り合わせた撚線であることを特徴とする付記1記載の半導体装置。
(付記5)
前記接続部は、伸縮可能に構成されていることを特徴とする付記1乃至4の何れか一項記載の半導体装置。
(付記6)
前記接続部は、封止剤に覆われることなく外部に露出していることを特徴とする付記1乃至5の何れか一項記載の半導体装置。
(付記7)
前記接続部は、一端が電極層及び接着層を介して前記パッケージ基板と電気的に接続され、他端が電極層及び接着層を介して前記配線基板と電気的に接続されていることを特徴とする付記1乃至6の何れか一項記載の半導体装置。
(付記8)
前記接続部は、前記主面に対して垂直に配向する部分を有することを特徴とする付記1乃至7の何れか一項記載の半導体装置。
(付記9)
前記配線基板は、コア部を有する多層配線基板であることを特徴とする付記1乃至8の何れか一項記載の半導体装置。
11 コア部
11aa コア部11の上面
11b コア部11の下面
12a,12b,13a,13b,41a ビルドアップ絶縁膜
12x,12y,13x,13y,41x ビアホール
14a,14b ソルダレジスト膜
15a,15b,16a,16b,17a,17b,42a 配線層
18 はんだバンプ
19 スルービア
20 半導体パッケージ
21 パッケージ基板
22 半導体チップ
23 電極パッド
26 導体
26a 束線
26b 被覆材
27 切断後の導体
27a 接続部
27b 切断後の被覆材
27c 導体27の上面
27d 導体27の下面
28a,28b 電極層
29a,29b 接着層
30,50 半導体装置
43 補強部材(スティフナ)
60 キャリア
60a 貫通穴
60b キャリア60の上面
60c キャリア60の下面
61 マスク
61a 開口部
Claims (5)
- 半導体チップが実装されたパッケージ基板と、
前記パッケージ基板と接続部を介して電気的に接続された配線基板と、を有し、
前記接続部は導体線を含み、
前記導体線は、前記パッケージ基板の主面であって前記配線基板と接続された面と垂直な軸に対し斜めに巻かれた部分を有することを特徴とする半導体装置。 - 前記導体線は、複数の素線を束ねた束線であることを特徴とする請求項1記載の半導体装置。
- 前記導体線は、複数の素線が編目状に交叉するように斜めに巻かれた編組の束線であることを特徴とする請求項1記載の半導体装置。
- 前記導体線は、複数の素線を撚り合わせた撚線であることを特徴とする請求項1記載の半導体装置。
- 前記接続部は、伸縮可能に構成されていることを特徴とする請求項1乃至4の何れか一項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008069544A JP5130972B2 (ja) | 2008-03-18 | 2008-03-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008069544A JP5130972B2 (ja) | 2008-03-18 | 2008-03-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224682A true JP2009224682A (ja) | 2009-10-01 |
JP5130972B2 JP5130972B2 (ja) | 2013-01-30 |
Family
ID=41241131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008069544A Expired - Fee Related JP5130972B2 (ja) | 2008-03-18 | 2008-03-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5130972B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019161024A (ja) * | 2018-03-14 | 2019-09-19 | 日本電気株式会社 | 接合材、接合構造、形成方法及び製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0883662A (ja) * | 1994-01-13 | 1996-03-26 | Furukawa Electric Co Ltd:The | スーパーマイクロコネクタの製造方法 |
JP2000012126A (ja) * | 1998-06-23 | 2000-01-14 | Toshiba Corp | 半導体装置およびその応用電子装置 |
JP2001351944A (ja) * | 2000-06-08 | 2001-12-21 | Nitto Denko Corp | 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法 |
JP2002353372A (ja) * | 2001-05-24 | 2002-12-06 | Canon Inc | 接合部品及び実装基板 |
JP2006278575A (ja) * | 2005-03-28 | 2006-10-12 | Fuji Photo Film Co Ltd | 電気的接続構造、半導体回路基板及び半導体回路基板の製造方法 |
-
2008
- 2008-03-18 JP JP2008069544A patent/JP5130972B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0883662A (ja) * | 1994-01-13 | 1996-03-26 | Furukawa Electric Co Ltd:The | スーパーマイクロコネクタの製造方法 |
JP2000012126A (ja) * | 1998-06-23 | 2000-01-14 | Toshiba Corp | 半導体装置およびその応用電子装置 |
JP2001351944A (ja) * | 2000-06-08 | 2001-12-21 | Nitto Denko Corp | 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法 |
JP2002353372A (ja) * | 2001-05-24 | 2002-12-06 | Canon Inc | 接合部品及び実装基板 |
JP2006278575A (ja) * | 2005-03-28 | 2006-10-12 | Fuji Photo Film Co Ltd | 電気的接続構造、半導体回路基板及び半導体回路基板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019161024A (ja) * | 2018-03-14 | 2019-09-19 | 日本電気株式会社 | 接合材、接合構造、形成方法及び製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5130972B2 (ja) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3914239B2 (ja) | 配線基板および配線基板の製造方法 | |
JP6375121B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP4929784B2 (ja) | 多層配線基板、半導体装置およびソルダレジスト | |
JP5097827B2 (ja) | フレックスリジッド配線板及び電子デバイス | |
TW200938020A (en) | Part built-in wiring board, and manufacturing method for the part built-in wiring board | |
JP2010267948A (ja) | コアレス・パッケージ基板およびその製造方法 | |
JP2010199216A (ja) | 部品実装構造及び部品実装方法 | |
US20140037862A1 (en) | Method for manufacturing printed circuit board | |
JP2009081356A (ja) | 配線基板の製造方法及び配線基板 | |
US20110061906A1 (en) | Printed circuit board and fabrication method thereof | |
US20160143137A1 (en) | Printed circuit board and method of manufacturing the same, and electronic component module | |
US20110042828A1 (en) | Wiring board, semiconductor device and method for manufacturing semiconductor device | |
KR101104210B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP6109078B2 (ja) | リードクラックが強化された電子素子用テープ | |
JP2014179430A (ja) | 半導体素子搭載用多層プリント配線板 | |
JP5130972B2 (ja) | 半導体装置 | |
JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
JP2008016630A (ja) | プリント配線板およびその製造方法 | |
JP5609037B2 (ja) | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 | |
JP3551114B2 (ja) | 半導体装置の実装構造およびその方法 | |
JP5267540B2 (ja) | 半導体装置 | |
JP2022079292A (ja) | 配線基板及び半導体装置 | |
CN108461405B (zh) | 线路载板及其制造方法 | |
JP2010062236A (ja) | 電子部品 | |
US20150068793A1 (en) | Printed circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |