TWI616992B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI616992B
TWI616992B TW105107082A TW105107082A TWI616992B TW I616992 B TWI616992 B TW I616992B TW 105107082 A TW105107082 A TW 105107082A TW 105107082 A TW105107082 A TW 105107082A TW I616992 B TWI616992 B TW I616992B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor package
sheet
connector
semiconductor device
Prior art date
Application number
TW105107082A
Other languages
English (en)
Other versions
TW201633472A (zh
Inventor
五十嵐敏
Original Assignee
東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝記憶體股份有限公司 filed Critical 東芝記憶體股份有限公司
Publication of TW201633472A publication Critical patent/TW201633472A/zh
Application granted granted Critical
Publication of TWI616992B publication Critical patent/TWI616992B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本發明揭示一種半導體裝置，其包括一基板、包括一半導體晶片之一半導體封裝、及在該基板與該半導體封裝之間的一連接器，該連接器具有相對的第一及第二平面表面，該第一平面表面與該基板接觸且該第二平面表面與該半導體封裝接觸。該連接器亦包括複數個導線，其在該第一平面表面與該第二平面表面之間延伸以將該基板之電極電連接至該半導體封裝之電極。

Description

半導體裝置 相關申請案之交叉參考
本申請案係基於2015年3月11申請的日本專利申請案第2015-048663號且主張其優先權，該申請案之全部內容以引用之方式併入本文中。
本文所描述之實施例大體上係關於包括各向異性導電構件之半導體裝置。
已知使用各向異性導電構件安裝半導體封裝之半導體裝置。
實施例提供能改良半導體封裝之安裝可靠性之半導體裝置。
根據實施例，半導體裝置包括基板、包括半導體晶片之半導體封裝，及在該基板與該半導體封裝之間的連接器，該連接器具有相對的第一及第二平面表面，該第一平面表面與該基板接觸且該第二平面表面與該半導體封裝接觸。該連接器亦包括複數個導線，其在第一平面表面與第二平面表面之間延伸以將基板之電極電連接至半導體封裝之電極。
1‧‧‧半導體裝置
2‧‧‧半導體裝置
10‧‧‧基板
10A‧‧‧基板
11‧‧‧電極
11A‧‧‧電極
11B‧‧‧電極
12‧‧‧連接部分
12A‧‧‧電極
12B‧‧‧電極
13A‧‧‧佈線
13B‧‧‧佈線
14‧‧‧通孔
14A‧‧‧通孔
14B‧‧‧通孔
20‧‧‧半導體封裝
20A‧‧‧半導體封裝
20B‧‧‧半導體封裝
21‧‧‧電極
21A‧‧‧電極
21B‧‧‧電極
22‧‧‧通孔
30‧‧‧各向異性導電薄片
30A‧‧‧各向異性導電薄片
30B‧‧‧各向異性導電薄片
31‧‧‧金屬線
32‧‧‧第一表面
33‧‧‧第二表面
34‧‧‧微吸盤
40‧‧‧構件
40A‧‧‧構件
40B‧‧‧構件
41‧‧‧連接器
42‧‧‧鎖扣
圖1為展示根據實施例之半導體裝置的平面圖。
圖2為沿圖1之線II-II截取之半導體裝置的剖視圖。
圖3為根據實施例之半導體裝置之各向異性導電薄片的剖視圖。
圖4為根據實施例之半導體裝置之各向異性導電薄片的透視圖。
圖5為包括根據實施例之半導體裝置之另一構件之剖視圖。
圖6為包括根據實施例之半導體裝置之又另一構件之平面圖。
圖7為沿圖6之線VII-VII截取之半導體裝置的剖視圖。
圖8為展示根據實施例之半導體器件之另一組態實例之剖視圖。
現將參看附圖在下文更全面地描述實施例。在圖式中，出於明晰之目的，可誇示層及區域之厚度。相同編號貫穿全文係指相同元件。如本文中所使用術語「及/或」包括相關聯所列項目中的一或多者的任何以及所有組合，且可被縮寫為「/」。
本文所用的術語僅用於描述特定實施例的目的且不希望限制本發明。如本文中所使用，除非上下文另有清晰地指示，否則單數形式「一」及「該」意欲亦包含複數形式。將進一步理解，術語「包含」、「具有」、「包括」及/或其變體在用於本說明書中時指定所陳述特徵、區域、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、區域、步驟、操作、元件、組件及/或其群組的存在或添加。
將理解，當諸如層或區域之元件被稱作在另一元件(及/或其變體)「上」或延伸「至」該另一元件上時，其可直接在另一元件上或直接延伸至另一元件上，或亦可能存在介入元件。相反，當元件被稱作「直接在」另一元件(及/或其變體)「上」或「直接延伸至」該另一元件上時，不存在介入元件。亦將理解，當元件被稱作「連接」或「耦接」至另一元件(及/或其變體)時，其可直接連接或耦接至該另一元件，或可存在介入元件。相反，當元件被稱作「直接連接」或「直接耦接」至另一元件(及/或其變體)時，不存在介入元件。
將理解，儘管術語第一、第二等可在本文中用以描述各種元 件、組件、區域、層以及/或區段，但此等元件、材料、區域、層以及/或區段不應受此等術語限制。此等術語僅用以將一個元件、材料、區域、層或區段與另一元件、材料、區域、層或區段區別。因此，可在不脫離本發明之教示的情況下將下文論述之第一元件、材料、區域、層或區段稱為第二元件、材料、區域、層或區段。
諸如「下」、「後」及「上」之相對術語可在本文中用以描述如圖式中所繪示之一個元件與另一與元件之關係。將理解，相對術語意欲涵蓋除圖式中所描繪的定向以外的裝置的不同定向。舉例而言，若圖中之結構翻轉，則描述為在基板之「後側」上之元件將取向在基板之「上」表面上。因此，例示性術語「上」可取決於圖式之特定定向而涵蓋「下」及「上」之定向。類似地，若將諸圖中之一者中的結構翻轉，則描述為在其他元件「下方」或「之下」的元件將定向於其他元件「上方」。因此，例示性術語「下方」或「之下」可涵蓋上方及下方兩種定向。
本文參考為實施例之示意性圖示之橫截面圖示及透視圖示來描述實施例。因而，預期圖示的形狀因例如製造技術及/或容許度所致的變化。因此，不應將實施例理解為限制於本文中所說明的特定區域形狀，但包括由於(例如)製造造成的形狀偏差。舉例而言，繪示或描述為扁平之區域可通常具有粗糙及/或非線性特徵。此外，所繪示之銳角通常可變圓。因此，圖中所繪示之區域本質上為示意性的，且其形狀不意欲說明區域之精確形狀，並且不意欲限制本發明之範疇。
在下文中，將參照圖式描述實施例。在以下描述中，具有相同功能及組態之元件可由相同參考數字指示。
(實施例) [1]半導體裝置之組態
參考圖1及圖2，將描述根據實施例之半導體裝置之組態。
如圖式中所示，半導體裝置1包括基板10、半導體封裝20、各向異性導電薄片30及構件40。
基板10為其中電路佈線形成於絕緣基板上之佈線板且係(例如)印刷線路板。基板10具有第一表面及第二表面，且複數個電極11佈置於第一表面上。
半導體封裝20藉由圍封封裝中之半導體晶片製成且係(例如)球狀柵格陣列(BGA)、晶片尺寸封裝(CSP)、薄型小型封裝(TSOP)及類似者。積體電路形成於半導體晶片中，其結果(例如)係形成NAND型快閃記憶體或控制NAND型快閃記憶體之記憶體控制器。
半導體封裝20具有第一表面及第二表面，且半導體晶片之複數個電極21佈置在第一表面上。半導體封裝20具有(例如)矩形形狀。
各向異性導電薄片30包括在絕緣薄片中之複數個金屬線31。金屬線31在薄片之厚度方向上延伸且佈置為實質上與彼此平行。各向異性導電薄片30具有第一表面及第二表面，且在薄片之厚度方向上具有導電性及在平行於其表面之方向上具有絕緣性質。稍後將描述各向異性導電薄片30之細節。
構件40由(例如)樹脂、連接器及其他構件製成。稍後將描述構件40之細節。
半導體裝置1具有以下結構。
半導體封裝20係安裝至基板10上。半導體封裝20之電極21與基板10之電極11對置。各向異性導電薄片30佈置在基板10與半導體封裝20之間。
各向異性導電薄片30中之金屬線31與基板10之電極11及半導體封裝20之電極21接觸並電連接電極11及電極21。
大量吸盤34佈置在各向異性導電薄片30之第一表面及第二表面上。各向異性導電薄片30藉由此等吸盤34抽吸至基板10之第一表面及 電極11與半導體封裝20之第一表面及電極21。因此，各向異性導電薄片30將半導體封裝20固定至基板10。各向異性導電薄片30之第一表面及第二表面可經組態以具有黏著性質。
半導體封裝20之電極21經由各向異性導電薄片30電連接至基板10之電極11。
構件40分別提供在半導體封裝20之矩形形狀之四個拐角(封裝拐角)與基板10之間。因此，構件40亦將半導體封裝20固定至基板10。
下文中，將以各向異性導電薄片30及構件40之次序描述每一組態。
[1-1]各向異性導電薄片30
參考圖3及圖4之剖視圖，將描述包括於半導體裝置1中之各向異性導電薄片30之組態。
各向異性導電薄片30由(例如)絕緣薄片(例如，矽橡膠)形成。佈置在薄片中之複數個金屬線31以相等間隔及高密度佈置在X方向及Y方向上，如圖3中所示。金屬線31之一端及另一端分別自各向異性導電薄片30之第一表面32及第二表面33暴露。
金屬線31之佈置間距為(例如)20μm至80μm。金屬線31之線寬W為(例如)20μm至30μm。舉例而言，鍍金金屬、鐵、鋁、金或類似者用於金屬線31。
金屬線31相對於各向異性導電薄片30之厚度方向(Z方向)傾斜。因此，有可能防止金屬線31毀壞絕緣材料的任何問題，諸如，在各向異性導電薄片30經加壓時，金屬線31移動以便在一個方向上傾斜且金屬線31在未固定方向上傾斜或彎曲。
複數個微吸盤34佈置在各向異性導電薄片30之第一表面32及第二表面33上，如圖4中所示。在圖4中省略金屬線31。約一萬個吸盤34以大約(例如)1cm2佈置。吸盤34之直徑R為約(例如)50μm至60μm。 吸盤34之尺寸小於電極11、21之尺寸。此外，吸盤34之佈置間距大於金屬線31之佈置間距。換言之，金屬線31之佈置間距小於吸盤34之佈置間距。
各向異性導電薄片30之吸盤34具有經抽吸至基板10之第一表面及電極11與半導體封裝20之第一表面及電極21中之每一者上的功能。具體而言，各向異性導電薄片30插入在基板10與半導體封裝20之間，向其施加壓力以將吸盤34按壓至基板10及半導體封裝20，且藉此空氣自吸盤34排出。因此，吸盤34之內側分別變為實質上真空狀態，且各向異性導電薄片30經由真空黏附至基板10及半導體封裝20並與該基板及半導體封裝緊密接觸。
作為一實例，描述了吸盤34佈置在各向異性導電薄片30之第一表面及第二表面上，但吸盤34可佈置在各向異性導電薄片30之第一表面及第二表面中之僅一者上。在此情況下，其上未佈置吸盤之表面可經組態以具有黏著性質。
[1-2]構件40
參考圖1及圖2，將描述包括於半導體裝置1中之構件40之組態。
樹脂(例如，環氧樹脂及類似者)用於構件40。一個構件40提供在(例如)半導體封裝20之每一拐角上。然而，構件40之數目並不受限於四，且可提供任何數目個(例如，兩個或六個)構件。
參考圖5至圖7，將描述包括於半導體裝置1中之構件之其他組態。
如圖5中所示，針狀連接器41可用作構件40。當使用連接器41時，通孔22提供在半導體封裝20中且連接部分12提供在基板10中。連接器41插入在半導體封裝20之通孔22中且藉由螺紋嚙合、壓入配合及其他熟知連接方法連接至基板10之連接部分12。因此，連接器41將半導體封裝20固定至基板10上。
此外，圖6及圖7中展示將各向異性導電薄片30機械性保持在構件40上之方法。在此方法中，可使用導線、銷釘或鎖扣42或類似者。當使用鎖扣42時，各向異性導電薄片30經形成為在平面圖中大於半導體封裝20。鎖扣42附接至各向異性導電薄片30之四個拐角及基板10。據此，鎖扣42將各向異性導電薄片30固定至基板10上。
[2]半導體裝置之其他組態
參考圖8，將描述根據實施例之半導體裝置之其他組態實例。藉由使用能夠進行雙側安裝之基板10A，能夠將半導體封裝20A及20B分別安裝至基板10A之兩個表面。
半導體裝置2包括基板10A、兩個半導體封裝20A及20B、兩個各向異性導電薄片30A及30B，以及構件40A及40B。
基板10A為絕緣基板上之其上形成電路佈線之佈線板且係(例如)雙側印刷線路板或類似者。在必要時，將多層佈線板用於基板10A。基板10A具有第一表面及第二表面。複數個電極11A及12A佈置在基板10A之第一表面上。複數個電極11B及12B佈置在基板10B之第二表面上。佈線13A及13B佈置在基板10A中之佈線層上。此外，電連接電極11A及電極11B之通孔14及類似者形成於基板10A中。
半導體封裝20A具有第一表面及第二表面，且經封裝半導體晶片之複數個電極21A佈置在第一表面上。半導體封裝20B具有第一表面及第二表面，且經封裝半導體晶片之複數個電極21B佈置在第一表面上。舉例而言，半導體封裝20A包括NAND型快閃記憶體，且半導體封裝20B包括控制NAND型快閃記憶體之記憶體控制器。半導體封裝20A及20B之其他組態與上文所描述之半導體封裝20之組態相同。
各向異性導電薄片30A及30B與構件40A及40B之組態分別與上文所描述之各向異性導電薄片30及構件40之組態相同。
半導體裝置2具有如下結構。
半導體封裝20A安裝至基板10A之第一表面。半導體封裝20A之電極21A與基板10A之電極11A對置。各向異性導電薄片30A佈置在基板10A與半導體封裝20A之間。
半導體封裝20B安裝至基板10A之第二表面上。半導體封裝20B之電極21B與基板10A之電極11B對置。各向異性導電薄片30B佈置在基板10A與半導體封裝20B之間。
吸盤34佈置在各向異性導電薄片30A之第一表面及第二表面上。使用此等吸盤34，各向異性導電薄片30A經分別抽吸至基板10A之第一表面及電極11A與半導體封裝20A之第一表面及電極21A上。因此，各向異性導電薄片30A將半導體封裝20A固定至基板10A上。
以相同方式，吸盤佈置在各向異性導電薄片30B之第一表面及第二表面上。使用此等吸盤，各向異性導電薄片30B經分別抽吸至基板10A之第二表面及電極11B與半導體封裝20B之第一表面及電極21B上。因此，各向異性導電薄片30B將半導體封裝20B固定至基板10A上。各向異性導電薄片30A及30B之第一表面及第二表面可經組態以具有黏著性質。
半導體封裝20A之電極21A經由各向異性導電薄片30A電連接至基板10A之電極11A。半導體封裝20B之電極21B經由各向異性導電薄片30B電連接至基板10A之電極11B。
基板10A之第一表面上之電極12A經由佈線13A及通孔14A電連接至電極11A。基板10A之第二表面上之電極12B經由佈線13B及通孔14B電連接至電極11B。電極12A及12B結合(例如)外部電路使用。
另外，形成於基板10A中之通孔14電連接於電極11A與電極11B之間。因此，可達成半導體封裝20A之電極21A與半導體封裝20B之電極21B之間的電連接。
此外，構件40A分別提供在半導體封裝20A之矩形形狀之四個拐 角與基板10A之間。因此，構件40A將半導體封裝20A固定至基板10A上。
以相同方式，構件40B分別提供在半導體封裝20B之矩形形狀之四個拐角與電極10A之間。因此，構件40B將半導體封裝20B固定至基板10A上。
[3]實施例之效應
使用根據實施例之半導體裝置1及2，有可能改良半導體封裝至基板上之安裝可靠性。
將描述比較實例以便促進對效應之理解。
舉例而言，作為電連接半導體封裝及基板之各向異性導電構件，各向異性導電膜(ACF)、各向異性導電膏(ACP)、各向異性導電橡膠及類似者係已知的。
然而，各向異性導電膜及各向異性導電膏具有產生於相鄰電極與其電極之間的洩漏的問題，且拆卸由於強黏著力(黏著劑力)而係困難的。各向異性導電橡膠並不具有黏著力且需要機械加壓。在藉由一般焊球之安裝中，熱應力由以回焊方式焊接而引起且拆卸係困難的。
對比而言，實施例之半導體裝置1及2具有提供在各向異性導電薄片之第一表面及第二表面中之複數個微吸盤。各向異性導電薄片使用吸盤經抽吸至半導體封裝及基板上且將半導體封裝固定至基板中。因此，由於各向異性導電薄片自身與半導體封裝及基板緊密接觸，故不需要自外部加壓。
此外，金屬線佈置在各向異性導電薄片中，且金屬線之一端自薄片之表面(第一表面及第二表面)突出。各向異性導電薄片中之金屬線電連接至半導體封裝之電極與基板之電極之間。由於金屬線以相等間隔佈置在絕緣薄片中，有可能保持相鄰金屬線之間(電極之間)的絕緣。
另外，有可能藉由提供在半導體封裝之四個拐角與基板之間的構件而增加半導體封裝與基板之間的連接強度及連接穩定性。此外，各向異性導電薄片具有在第一表面及第二表面中之黏著力，以使得有可能改良半導體封裝及基板與各向異性導電薄片之間的黏著力。
另外，構件40、40A及40B、連接器41及鎖扣42具有作為抵抗來自外部之壓力或衝擊之緩衝材料的功能。亦即，當接收來自外部之壓力或衝擊時，構件接收電力，藉此鬆弛待由各向異性導電薄片接收之電力。此外，由於各向異性導電薄片與基板及半導體封裝呈表面接觸，故各向異性導電薄片亦充當抵抗來自外部之壓力或衝擊之緩衝材料。亦即，各向異性導電薄片亦充當底膠，以使得各向異性導電薄片成為外部衝擊或熱應力之緩衝材料並起改良安裝可靠性之作用。
由於各向異性導電薄片藉由吸盤抽吸(或當具有黏著力進一步黏著)，有可能在不進行加熱或類似者之情況下藉由自基板移除半導體封裝來修復半導體裝置。
使用以上組態，在半導體封裝至基板上之安裝中，有可能改良包括電極之間的電連接之安裝可靠性及保持基板與半導體封裝之間的連接強度。
在根據實施例之半導體裝置2中，有可能使用各向異性導電薄片將複數個半導體封裝安裝至基板之兩個表面(第一表面及第二表面)上。由於複數個半導體封裝經安裝至基板之兩個表面上，有可能減少安裝面積。
此外，與在將複數個半導體封裝安裝於基板之一個表面上時相比，有可能減少半導體封裝之間的佈線電阻。此外，有可能藉由將複數個半導體封裝同時安裝至基板之兩個表面來減少製造程序。
在半導體裝置2中，作為實例，描述了一個半導體封裝分別安裝至基板之第一表面及第二表面上，但本發明不限於此，且複數個半導 體封裝分別安裝至第一表面或第二表面上。
另外，可用藉由焊料安裝替換藉由實施例中所使用之各向異性導電薄片的安裝。
雖然已描述某些實施例，但此等實施例僅藉助於實例呈現，且並不意欲限制本發明之範疇。實際上，可以多種其他形式來體現本文所描述之新穎實施例；此外，可在不偏離脫離本發明之精神之的情況下進行呈本文所描述之實施例之形式的各種省略、取代及改變化。隨附申請專利範圍及其等效物意欲涵蓋將落入本發明範疇及精神內之該等形式或修改。

Claims (19)

  1. 一種半導體裝置，其包含：一基板；包括一半導體晶片之一半導體封裝；及在該基板與該半導體封裝之間的一連接器，該連接器具有相對的第一及第二平面表面，該第一平面表面與該基板接觸且該第二平面表面與該半導體封裝接觸，該連接器亦包括複數個導線，其在該第一平面表面與該第二平面表面之間延伸以將該基板之電極電連接至該半導體封裝之電極；其中該連接器具有沿該第一平面表面及該第二平面表面之凹部，沿該第一平面表面之該等凹部致使該基板及該連接器藉由吸力黏附至彼此，且沿該第二平面表面之該等凹部致使該半導體封裝及該連接器藉由吸力黏附至彼此。
  2. 如請求項1之半導體裝置，其中該等導線沿著相對於該連接器之一厚度方向傾斜之一方向相對於另一導線平行延伸。
  3. 如請求項2之半導體裝置，其中該等導線以一第一間距佈置，且該等凹部以大於第一間距之一第二間距佈置。
  4. 如請求項1之半導體裝置，其中該連接器之該第一平面表面之一面積小於面向該連接器之該基板之一平面表面之一表面積，及該連接器之該第二平面表面之一面積小於面向該連接器之該半導體封裝之一平面表面之一表面積。
  5. 如請求項4之半導體裝置，其進一步包含：額外連接器，其佈置在該基板與該半導體封裝之間，以使得 該連接器在該等額外連接器中之兩者之間。
  6. 如請求項5之半導體裝置，其中該等額外連接器係樹脂球。
  7. 如請求項5之半導體裝置，其中該等額外連接器係針狀連接器。
  8. 如請求項1之半導體裝置，其中：該連接器之該第一平面表面之一面積小於面向該連接器之該基板之一平面表面之一表面積，及該連接器之該第二平面表面之一面積大於面向該連接器之該半導體封裝之一平面表面之一表面積。
  9. 如請求項8之半導體裝置，其進一步包含：保持該連接器之第一及第二部分與該基板抵靠之鎖扣或導線。
  10. 如請求項1之半導體裝置，其中該連接器係一各向異性導電薄片。
  11. 一種半導體裝置，其包含：一第一半導體封裝；一第二半導體封裝；在該第一半導體封裝與該第二半導體封裝之間的一基板；在該基板之一第一表面與該第一半導體封裝之間的一第一薄片；及在該基板之與該第一表面相對之一第二表面與該第二半導體封裝之間的一第二薄片，其中該第一薄片及該第二薄片中之每一者具有沿其平面表面之凹部，該等凹部致使該基板與該第一薄片、該基板與該第二薄片、該第一薄片與該第一半導體封裝，以及該第二薄片與該第二半導體封裝藉由吸力黏附至彼此。
  12. 如請求項11之半導體裝置， 其中該第一薄片具有電連接該基板之電極與該第一半導體封裝之電極之複數個導線，及該第二薄片具有電連接該基板之電極與該第二半導體封裝之電極之複數個導線。
  13. 如請求項12之半導體裝置，其中該等導線以一第一間距提供在該第一薄片及該第二薄片中，且該等凹部以一第二間距提供在該第一薄片及該第二薄片中，且其中該第一間距小於該第二間距。
  14. 如請求項12之半導體裝置，其中該第一薄片及該第二薄片由具有黏著性質之一材料形成。
  15. 如請求項12之半導體裝置，其進一步包含：在該基板與該第一半導體封裝之間的第一連接器；及在該基板與該第二半導體封裝之間的第二連接器，其中該第一薄片在該等第一連接器之兩者之間且該第二薄片在該等第二連接器之兩者之間。
  16. 如請求項12之半導體裝置，其中：該基板自該第一半導體封裝及該第二半導體封裝向外延伸，且具有在該第一半導體封裝及該第二半導體封裝之該等向外延伸部分之表面上的外電極以便與一外部電路連接。
  17. 如請求項16之半導體裝置，其中該基板進一步包括在其面向該第一薄片之一第一表面上及在其面向該第二薄片之一第二表面上之內電極，該等外電極電連接至該等內電極中之一些。
  18. 如請求項17之半導體裝置，其中該第一表面上之該等內電極中之一些電連接至該第二表面上之該等內電極中之一些。
  19. 如請求項11之半導體裝置，其中 該第一半導體封裝包括一NAND型快閃記憶體，且該第二半導體封裝包括控制該NAND型快閃記憶體之一控制器。
TW105107082A 2015-03-11 2016-03-08 半導體裝置 TWI616992B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015048663A JP6271463B2 (ja) 2015-03-11 2015-03-11 半導体装置
JP2015-048663 2015-03-11

Publications (2)

Publication Number Publication Date
TW201633472A TW201633472A (zh) 2016-09-16
TWI616992B true TWI616992B (zh) 2018-03-01

Family

ID=56888285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107082A TWI616992B (zh) 2015-03-11 2016-03-08 半導體裝置

Country Status (4)

Country Link
US (1) US9773769B2 (zh)
JP (1) JP6271463B2 (zh)
CN (1) CN105977171B (zh)
TW (1) TWI616992B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200520114A (en) * 2002-10-25 2005-06-16 Ki-Bon Cha Stack package and manufacturing method thereof
TW201123365A (en) * 2009-12-21 2011-07-01 Harvatek Corp Method for manufacturing an LED structure applied to miniaturization electronic product
TW201203495A (en) * 2010-05-14 2012-01-16 Stats Chippac Ltd Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
TW201448151A (zh) * 2013-02-01 2014-12-16 Invensas Corp 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層
TW201448292A (zh) * 2011-01-09 2014-12-16 Bridgelux Inc 在一互連結構中具有僅上側連接之封裝光子建置組塊

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049084A (en) * 1989-12-05 1991-09-17 Rogers Corporation Electrical circuit board interconnect
JPH0562727A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd 異方導電性接続部材とその製造方法
US20050062492A1 (en) * 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JPH11135551A (ja) 1997-10-31 1999-05-21 Sony Corp 半導体装置及び半導体素子の実装方法
JP3063839B2 (ja) * 1997-11-18 2000-07-12 日本電気株式会社 実装部品の実装構造および実装方法
JP2000174066A (ja) 1998-12-07 2000-06-23 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JP2000180506A (ja) * 1998-12-15 2000-06-30 Nec Corp 半導体装置検査用コンタクト装置
JP4180206B2 (ja) 1999-11-12 2008-11-12 リンテック株式会社 半導体装置の製造方法
JP2001351944A (ja) * 2000-06-08 2001-12-21 Nitto Denko Corp 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法
JP2002141121A (ja) * 2000-11-06 2002-05-17 Hitachi Ltd 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法
US20050224762A1 (en) * 2002-03-20 2005-10-13 J.S.T. Mfg. Co., Ltd. Flexible good conductive layer and anisotropic conductive sheet comprising same
JP2006063399A (ja) * 2004-08-27 2006-03-09 Jsr Corp 耐半田性金組成物およびその応用
US20070187844A1 (en) * 2006-02-10 2007-08-16 Wintec Industries, Inc. Electronic assembly with detachable components
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
JP5301490B2 (ja) * 2010-03-30 2013-09-25 富士フイルム株式会社 多層配線基板
JP2012156465A (ja) * 2011-01-28 2012-08-16 Hitachi Ulsi Systems Co Ltd 半導体装置
JP5741188B2 (ja) * 2011-04-27 2015-07-01 デクセリアルズ株式会社 接続構造体の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200520114A (en) * 2002-10-25 2005-06-16 Ki-Bon Cha Stack package and manufacturing method thereof
TW201123365A (en) * 2009-12-21 2011-07-01 Harvatek Corp Method for manufacturing an LED structure applied to miniaturization electronic product
TW201203495A (en) * 2010-05-14 2012-01-16 Stats Chippac Ltd Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
TW201448292A (zh) * 2011-01-09 2014-12-16 Bridgelux Inc 在一互連結構中具有僅上側連接之封裝光子建置組塊
TW201448151A (zh) * 2013-02-01 2014-12-16 Invensas Corp 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層

Also Published As

Publication number Publication date
US20160268242A1 (en) 2016-09-15
US9773769B2 (en) 2017-09-26
CN105977171B (zh) 2018-10-16
JP2016171139A (ja) 2016-09-23
JP6271463B2 (ja) 2018-01-31
CN105977171A (zh) 2016-09-28
TW201633472A (zh) 2016-09-16

Similar Documents

Publication Publication Date Title
TWI739662B (zh) 具有增大的附接角度的導電線之半導體裝置及方法
TWI616990B (zh) 一種高密度立體封裝的積體電路系統
JP6728363B2 (ja) 改良された補剛材を有する積層シリコンパッケージアセンブリ
TW200919700A (en) Semiconductor device
JP2006210745A5 (zh)
JP2007324354A (ja) 半導体装置
CN111627871A (zh) 半导体封装件
US20090261465A1 (en) Semiconductor device and its manufacturing method
US20170033039A1 (en) Semiconductor package and method of manufacturing the same
US9318828B2 (en) Contact pin and power module package having the same
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
TWI616992B (zh) 半導體裝置
JP4810235B2 (ja) 半導体装置とそれを用いた電子部品モジュール
JP4627323B2 (ja) 半導体装置
US9275970B1 (en) Wire bonds for electronics
US9633923B2 (en) Electronic device module and manufacturing method thereof
TWI708336B (zh) 包含球形陣列封裝之堆疊的３ｄ電子模組
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
JP2007142128A (ja) 半導体装置およびその製造方法
US10278289B2 (en) Resin circuit board and resin circuit board having component mounted thereon
JP2007059430A (ja) 半導体装置
JP2012151361A (ja) 電子部品及びその製造方法、電子装置及びその製造方法
JP2020150172A (ja) 半導体装置
JP2007150078A5 (zh)