JP2012151361A - 電子部品及びその製造方法、電子装置及びその製造方法 - Google Patents
電子部品及びその製造方法、電子装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012151361A JP2012151361A JP2011010098A JP2011010098A JP2012151361A JP 2012151361 A JP2012151361 A JP 2012151361A JP 2011010098 A JP2011010098 A JP 2011010098A JP 2011010098 A JP2011010098 A JP 2011010098A JP 2012151361 A JP2012151361 A JP 2012151361A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- electrode
- holding member
- electronic component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】プラズマ照射をせずに表面電極とランドとの電気的な接続信頼性を確保できるとともに、小型化及び電子装置としてのコストの低減を図ることができる電子部品及びその製造方法、該電子部品を含む電子装置及びその製造方法を提供する。
【解決手段】基板のランドと電気的に接続される外部接続用の電極として、基板との対向面である裏面に所定間隔を有して格子状に配列され、ランドとはんだ接合される複数の裏面電極を有した電子部品であって、電極として、裏面と反対の表面に複数の表面電極を有し、各表面電極には、リードがそれぞれはんだ接合されており、各リードは、表面電極と反対の端部が基板のランドとはんだを介して接続されるように、基板に向けて延びている。
【選択図】図2
【解決手段】基板のランドと電気的に接続される外部接続用の電極として、基板との対向面である裏面に所定間隔を有して格子状に配列され、ランドとはんだ接合される複数の裏面電極を有した電子部品であって、電極として、裏面と反対の表面に複数の表面電極を有し、各表面電極には、リードがそれぞれはんだ接合されており、各リードは、表面電極と反対の端部が基板のランドとはんだを介して接続されるように、基板に向けて延びている。
【選択図】図2
Description
本発明は、基板との対向面である裏面に所定間隔を有して格子状に配列され、ランドとはんだ接合される複数の裏面電極を有した電子部品、該電子部品の製造方法、該電子部品を基板に実装してなる電子装置、該電子装置の製造方法に関するものである。
従来、BGA(Ball Grid Array)等、基板との対向面である裏面に所定間隔を有して格子状に配列され、ランドとはんだ接合される複数の裏面電極を有した電子部品(ベアチップ又はチップを備えるパッケージ)が知られている。例えば特許文献1では、基板との対向面(パッケージにおける実装面)に、格子状に配列された複数の裏面電極として半田ボールがそれぞれ形成されている。
近年、上記した電子部品の小型化と、小型化による低コスト化の要求が益々高くなってきている。しかしながら、単に電子部品を小型化すると、裏面電極の間隔(ピッチ)が狭くなり、実装密度が高くなる。このため、電子部品が実装される基板(配線基板)として、裏面電極とはんだ接合されるランドから配線を引き出すために、実装密度の高い基板、具体的には、内層導体パターンや該内層導体パターンに接続された層間接続ビアを有する多層基板を採用しなければならない。したがって、内層導体パターンや層間接続ビアを有さない場合よりも基板のコストが高くなり、基板に電子部品を実装してなる電子装置として、コストの低減を図ることが困難である。
これに対し、電子部品における外部接続用の電極の一部を、基板との対向面(裏面)と反対の面(表面)に表面電極として設けることで、電極として裏面電極のみを有する構成に較べて、裏面電極のピッチを広くすることが考えられる。このように両面電極構造の電子部品を採用すると、実装密度の低い基板を採用することができる。
ところで、このような表面電極は、基板のランドと例えばAuからなるワイヤによって接続することができる。この場合、電子部品の裏面電極と基板の対応するランドとをはんだ接合(例えばリフローはんだ付け)し、その後、基板における電子部品搭載領域の周辺に設けられたランドと表面電極とをAuワイヤにより超音波接合することとなる。このため、ワイヤボンディングの前に、表面電極の表面及び該表面電極と接続される基板のランドの表面が、フラックスや有機溶媒の揮発成分などによって汚染されてしまう。したがって、表面電極とランドとの電気的な接続信頼性を確保するためには、汚染成分を除去すべく、ワイヤボンディングの前にプラズマ照射による清浄化処理が必要である。しかしながら、電子部品(のチップ)がプラズマによるダメージを受け、その特性が劣化してしまう。
なお、ワイヤによる接続の場合、表面電極やランドの表面にメッキ処理(例えばAuメッキ処理)が必要であるので、これによっても電子装置としてコストが増加することとなる。
本発明は上記問題点に鑑み、プラズマ照射をせずに表面電極とランドとの電気的な接続信頼性を確保できるとともに、小型化及び電子装置としてのコストの低減を図ることができる電子部品及びその製造方法、該電子部品を含む電子装置及びその製造方法を提供することを目的とする。
上記目的を達成する為に請求項1に記載の発明は、
基板のランドと電気的に接続される外部接続用の電極として、基板との対向面である裏面に所定間隔を有して格子状に配列され、ランドとはんだ接合される複数の裏面電極を有した電子部品であって、
電極として、裏面と反対の表面に複数の表面電極を有し、
各表面電極には、リードがそれぞれはんだ接合されており、
各リードは、表面電極と反対の端部が基板のランドとはんだを介して接続されるように、基板に向けて延びていることを特徴とする。
基板のランドと電気的に接続される外部接続用の電極として、基板との対向面である裏面に所定間隔を有して格子状に配列され、ランドとはんだ接合される複数の裏面電極を有した電子部品であって、
電極として、裏面と反対の表面に複数の表面電極を有し、
各表面電極には、リードがそれぞれはんだ接合されており、
各リードは、表面電極と反対の端部が基板のランドとはんだを介して接続されるように、基板に向けて延びていることを特徴とする。
このように本発明では、電子部品において、基板のランドと接続される電極の一部を、表面電極として設けている。このため、電極の数を同じとすると、電極として裏面電極のみを有する構成に較べて裏面電極の数を減らずことができる。そして、電子部品の体格を同じとすると、裏面電極のみを有する構成に較べて裏面電極のピッチを広くとることができる。この結果、電子部品が実装される基板として、実装密度の低い基板、すなわち安価な基板を採用することができる。
また、本発明では、電子部品の表面電極が対応するランドとリードを介して電気的に接続されるようになっている。また、リードは、一端が表面電極とはんだ接合されており、他端がランドとはんだ接合されるようになっている。したがって、裏面電極と対応するランドとをはんだ接合する際に表面電極が汚染されない。また、仮に、裏面電極と対応するランドとをはんだ接合した後にリードと対応するランドとをはんだ接合するとしても、裏面電極をはんだ接合する際に付着したフラックスや有機溶媒の揮発成分(汚染成分)は、リードとランドとのはんだ接合において特に問題とならない。したがって、プラズマ照射をせずに表面電極とランドとの電気的な接続信頼性を確保することができる。なお、リードと対応するランドのはんだ接合と、裏面電極と対応するランドのはんだ接合を同一のはんだ付け工程で行うこともできる。
また、ワイヤボンディングのような、表面電極やランドの表面へのメッキ処理を不要とし、その分コストを低減することができる。
以上から、本発明によれば、プラズマ照射をせずに表面電極とランドとの電気的な接続信頼性を確保できるとともに、小型化及び電子装置としてのコストの低減を図ることができる。
請求項2に記載のように、
少なくとも樹脂を含む電気絶縁材料を用いて形成された保持部材により、全てのリードが、基板のランドと接続される側の端部を除く部分で連結されて、所定の位置関係を保持しつつ一体化された構成とすることが好ましい。
少なくとも樹脂を含む電気絶縁材料を用いて形成された保持部材により、全てのリードが、基板のランドと接続される側の端部を除く部分で連結されて、所定の位置関係を保持しつつ一体化された構成とすることが好ましい。
これによれば、各リードを、対応するランドに一括で位置決めできるとともに、リードとランドとの接続信頼性を向上することができる。また、リード同士の短絡を抑制することもできる。さらには、保持部材によって、リードの破損等を抑制することもできる。
また、保持部材によって一体化されたリードを表面電極とはんだ接合する場合には、各リードを、対応する表面電極に一括で位置決めできるとともに、リードと表面電極との接続信頼性を向上することができる。なお、リードが表面電極に接続された後に保持部材が除去され、電子部品として保持部材を有さない構成を採用することもできる。
請求項3に記載のように、
保持部材は、表面に沿う方向において隣り合うリードを連結する結束部を有し、
表面の外周輪郭は矩形状をなし、
リードは表面の4辺からそれぞれ延出され、
表面の4辺それぞれに対応する結束部が連結されて矩形環状をなした構成としても良い。
保持部材は、表面に沿う方向において隣り合うリードを連結する結束部を有し、
表面の外周輪郭は矩形状をなし、
リードは表面の4辺からそれぞれ延出され、
表面の4辺それぞれに対応する結束部が連結されて矩形環状をなした構成としても良い。
このように、保持部材が環状の結束部を有すると、表面に沿う方向において、保持部材の剛性を高めることができる。
請求項4に記載のように、
保持部材は、表面に沿う方向において結束部が取り囲む領域内であって表面上に位置する平板部を有し、
該平板部は結束部と連結された構成としても良い。
保持部材は、表面に沿う方向において結束部が取り囲む領域内であって表面上に位置する平板部を有し、
該平板部は結束部と連結された構成としても良い。
これによれば、保持部材において、平板部をピックアップ等することができるので、保持部材をリードに固定する際や、保持部材にて一体化したリードを表面電極とはんだ接合すべく位置決めする際のハンドリング性を向上することができる。
請求項5に記載のように、保持部材は、樹脂を含浸させたガラスクロスからなると良い。これによれば、保持部材の剛性を増して、リードを所定形状(3次元形状)に保持しやすくなる。
請求項6に記載のように、表面の外周輪郭は矩形状をなし、表面電極が、裏面電極よりも狭い間隔を有して表面の外周4辺に沿いつつ環状に1列配置されても良い。また、請求項7に記載のように、表面の外周輪郭は矩形状をなし、表面電極が、表面の外周4辺に沿いつつ環状に複数列配置され、最外周列の表面電極よりも内側の表面電極に接続されたリードは、表面上において最外周列の表面電極に接続されたリードと同一平面に位置しつつ、最外周列の表面電極に接続されたリード間を通じて基板に向けて延びても良い。
その際、請求項8に記載のように、表面電極が、裏面電極の形成領域内に位置するようにすると、表面に沿う方向において、電子部品の体格をより小型化することができる。
請求項9に記載のように、
表面に開口する複数の凹部を有し、
表面に沿う方向においてリードの位置を決定するための位置決めリードが、保持部材によってリードと一体化されており、
各凹部には、位置決め用リードの一端がそれぞれ挿入された構成としても良い。
表面に開口する複数の凹部を有し、
表面に沿う方向においてリードの位置を決定するための位置決めリードが、保持部材によってリードと一体化されており、
各凹部には、位置決め用リードの一端がそれぞれ挿入された構成としても良い。
これによれば、位置決めリードと凹部によって、リードと対応する表面電極との位置が決定されるので、保持部材によって一体化されたリードを表面電極とはんだ接合する場合において、各リードと対応する表面電極との位置精度を向上することができる。また、複数の凹部に位置決め用リードを挿入するので、表面に沿う方向において回転ズレを抑制し、各リードと対応する表面電極との位置精度をさらに向上することができる。
次に、保持部材によって一体化されたリードの一端を、表面電極にはんだ接合する接続工程を備えた請求項2に記載の電子部品の製造方法を示す。
先ず請求項10に記載の発明は、
接続工程の前に保持部材によって一体化されたリードを形成する工程として、
リードと、隣り合うリードを連結するタイバーを備えたリードフレームに、所定形状にパターニングした保持部材を位置決めしつつ重ねて配置し、この状態で加熱プレスして保持部材をリードに熱圧着する工程と、
熱圧着後、タイバーを除去する工程と、を備えることを特徴とする。
接続工程の前に保持部材によって一体化されたリードを形成する工程として、
リードと、隣り合うリードを連結するタイバーを備えたリードフレームに、所定形状にパターニングした保持部材を位置決めしつつ重ねて配置し、この状態で加熱プレスして保持部材をリードに熱圧着する工程と、
熱圧着後、タイバーを除去する工程と、を備えることを特徴とする。
この方法によれば、保持部材によってリードが一体化されるまで、タイバーによって複数のリードを所定の位置関係に保持することができる。したがって、リードと表面電極及びランドとの位置精度を向上し、ひいては接続信頼性を向上することができる。
また、請求項11に記載の発明は、
接続工程の前に保持部材によって一体化されたリードを形成する工程として、
リードと、隣り合うリードを連結するタイバーを備えたリードフレームを所定形状に曲げ加工した後、リードにおける基板のランドと接続される側の端部及びタイバーが露出されるようにリードフレームをインサート部品として樹脂成形し、保持部材を形成する工程と、
樹脂成形後、保持部材から露出するタイバーを除去する工程と、を備えることを特徴とする。
接続工程の前に保持部材によって一体化されたリードを形成する工程として、
リードと、隣り合うリードを連結するタイバーを備えたリードフレームを所定形状に曲げ加工した後、リードにおける基板のランドと接続される側の端部及びタイバーが露出されるようにリードフレームをインサート部品として樹脂成形し、保持部材を形成する工程と、
樹脂成形後、保持部材から露出するタイバーを除去する工程と、を備えることを特徴とする。
この方法によれば、保持部材によってリードが一体化されるまで、タイバーによって複数のリードを所定の位置関係に保持することができる。したがって、リードと表面電極及びランドとの位置精度を向上し、ひいては接続信頼性を向上することができる。
また、請求項12に記載の発明は、
接続工程の前に、少なくとも樹脂を含む電気絶縁フィルムを所定形状にパターニングして保持部材とし、この保持部材の一面に貼着した金属箔をパターニングしてリードとし、この状態で加熱プレスして、保持部材によって一体化されたリードを形成することを特徴とする。
接続工程の前に、少なくとも樹脂を含む電気絶縁フィルムを所定形状にパターニングして保持部材とし、この保持部材の一面に貼着した金属箔をパターニングしてリードとし、この状態で加熱プレスして、保持部材によって一体化されたリードを形成することを特徴とする。
この方法では、保持部材に貼着した金属箔をパターニングしてリードとし、加熱プレスまでは、リードが保持部材に貼着されている。したがって、保持部材によってリードが一体化されるまで、複数のリードを所定の位置関係に保持することができる。これにより、リード1と表面電極及びランドとの位置精度が向上し、ひいては接続信頼性を向上することができる。
また、リードを3次形状にプレス加工する前に、保持部材によってリードを一体的に保持することができる。したがって、タイバーの除去工程を不要とすることができる。
次に、請求項13に記載の発明は、
請求項1〜9いずれかに記載の電子部品と、
電子部品の電極と電気的に接続されるランドを有する基板と、を備える電子装置であって、
電子部品の裏面電極が、基板において電子部品の裏面と対向する部分に設けられたランドとはんだ接合され、
電子部品の表面電極がリードの一端とはんだ接合され、該リードの他端が基板において電子部品の裏面と対向する部分と異なる部分に設けられたランドとはんだ接合されていることを特徴とする。
請求項1〜9いずれかに記載の電子部品と、
電子部品の電極と電気的に接続されるランドを有する基板と、を備える電子装置であって、
電子部品の裏面電極が、基板において電子部品の裏面と対向する部分に設けられたランドとはんだ接合され、
電子部品の表面電極がリードの一端とはんだ接合され、該リードの他端が基板において電子部品の裏面と対向する部分と異なる部分に設けられたランドとはんだ接合されていることを特徴とする。
本発明の作用効果は、請求項1〜9いずれかに記載の発明の作用効果と同じであるので、その記載を省略する。
次に、請求項14に記載の発明は、
請求項13に記載の電子装置の製造方法であって、
裏面電極と基板の対応するランドとをはんだ接合する工程と、表面電極とリードとをはんだ接合する工程と、リードと基板の対応するランドとをはんだ接合する工程と、を1つのはんだ付け工程として一括で行うことを特徴とする。
請求項13に記載の電子装置の製造方法であって、
裏面電極と基板の対応するランドとをはんだ接合する工程と、表面電極とリードとをはんだ接合する工程と、リードと基板の対応するランドとをはんだ接合する工程と、を1つのはんだ付け工程として一括で行うことを特徴とする。
これによれば、電子装置の製造工程を簡素化することができる。また、裏面電極と対応するランドとのはんだ接合と同一工程で、表面電極とリード、リードと対応するランドのはんだ接合を行うので、裏面電極のはんだ接合により、表面電極やリードに対応するランドの表面が汚染されることはない。したがって、プラズマ照射をせずに表面電極とランドとの電気的な接続信頼性を確保することができる。
また、請求項15に記載のように、表面電極とリードとをはんだ接合した後、裏面電極と基板の対応するランドとをはんだ接合しつつリードと基板の対応するランドとをはんだ接合することにより、請求項13に記載の電子装置を形成しても良い。
これによっても、電子装置の製造工程を簡素化することができる。また、裏面電極のはんだ接合により、表面電極やリードに対応するランドの表面が汚染されることはない。したがって、プラズマ照射をせずに表面電極とランドとの電気的な接続信頼性を確保することができる。
また、請求項16に記載のように、裏面電極と基板の対応するランドとをはんだ接合した後、表面電極とリードとをはんだ接合しつつリードと基板の対応するランドとをはんだ接合することにより、請求項13に記載の電子装置を形成しても良い。
これによっても、電子装置の製造工程を簡素化することができる。また、裏面電極のはんだ接合により、表面電極やリードに対応するランドの表面が汚染されたとしても、裏面電極をはんだ接合する際に付着したフラックスや有機溶媒の揮発成分(汚染成分)は、リードと表面電極、リードとランドとのはんだ接合において特に問題とならない。したがって、プラズマ照射をせずに表面電極とランドとの電気的な接続信頼性を確保することができる。
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下において、共通乃至関連する要素には同一の符号を付与するものとする。また、便宜上、断面図(図2、図7、図12、図13、図16〜図19)において、表面電極とリードとを接続するはんだの図示を省略し、表面実装構造のリードと基板のランドとを接続するはんだの図示を省略する。また、平面図(図1、図9、図14(a)、図15)において、基板におけるリードとはんだ接合されるランドの図示を省略する。また、図2を除く電子部品の断面図では、本体部20を簡略化して図示する。
(第1実施形態)
図1に示すように、電子装置10は、電子部品11と、該電子部品11が実装される基板12を備える。
図1に示すように、電子装置10は、電子部品11と、該電子部品11が実装される基板12を備える。
電子部品11は、基板12のランドと電気的に接続される外部接続用の電極として、本体部20の基板12と対向する裏面に所定間隔(ピッチP1)を有して格子状に配列され、基板12の対応するランド30とはんだ接合される複数の裏面電極21を有している。なお、本体部20の表面が、特許請求の範囲に記載の電子部品の表面に相当し、本体部20の裏面が、特許請求の範囲に記載の電子部品の裏面に相当する。
本体部20は、基板12の一面上に配置される。この本体部20としては、単結晶シリコンからなる半導体基板、不純物の拡散などにより該半導体基板に構成された素子、及び半導体基板上に形成された配線層を有し、これらによって論理回路、記憶回路、A/D変換回路、増幅回路、或いはこれらの混合回路等が構成された半導体チップ(ベアチップ)や、該半導体チップが再配線基板(インターポーザ)に実装されるとともに、半導体チップが樹脂封止されてなる半導体パッケージを採用することができる。
本実施形態では、図2に示すように、本体部20として半導体パッケージを採用している。このため、本体部20が、半導体チップ22、該半導体チップ21が実装された再配線基板23、半導体チップ22を封止する封止樹脂部24を有している。再配線基板23における半導体チップ22の搭載面にはランド(図示略)が形成されており、半導体チップ22の電極(図示略)とワイヤやはんだバンプなどを介して電気的に接続されている。一例として、図2では、ワイヤを介して半導体チップの電極とランドが接続されている。また、再配線基板23における半導体チップ22の搭載面の裏面には、上記ランドと電気的に接続されたランドが形成されている。そして、この裏面のランド上に、裏面電極21としてのはんだバンプが形成されており、裏面電極21は、本体部20の裏面において格子状(マトリクス状)に配列されている。このように、電子部品11の本体部20は、所謂BGA(Ball Grid Array)型の電子部品となっている。なお、本体部20が半導体チップ(ベアチップ)の場合、半導体チップにおける基板12との対向面の電極上に、外部接続用の裏面電極21として、はんだバンプが形成される。
本実施形態では、裏面電極21(はんだバンプ)として、錫(Sn)−銀(Ag)組成のはんだ材を用いて球状(ボール状)に形成されたはんだボールを採用しており、全ての裏面電極21を同一形状及び同一の大きさとしている。また、図3に示すように、裏面電極21が、平面矩形状(正方形)の領域内において、所定のピッチP1で、中央の非配置領域を取り囲むように3列配置(3重配置)となっている。
また、電子部品11は、外部接続用の電極として、本体部20の裏面と反対の面である表面に設けられた複数の表面電極25を有している。この表面電極25は、例えば本体部20の封止樹脂部24に設けられた貫通電極26と再配線基板23に形成された配線部(図示略)によって、半導体チップ22の電極の一部と電気的に接続されている。換言すれば、半導体チップ22の電極を、全て裏面電極21(はんだバンプ)と接続するのではなく、一部を本体部20の表面側に引き出している。このように、本実施形態では、電子部品11(本体部20)が、裏面電極21と表面電極25を有する両面電極パッケージとなっている。
なお、本実施形態では、本体部20の表面に形成され、本体部20に設けられた貫通電極26と連結されたランドを表面電極21としている。それ以外にも、貫通電極26における本体部20の表面に露出する部分を表面電極25とすることもできる。
また、図1に示すように、本体部20の表面の外周輪郭が矩形状をなし、表面電極25は、本体部20の表面の4辺に沿いつつ矩形環状に配列されている。また、表面電極25は、図3に示すように、裏面電極21のピッチP1(例えば0.8mm)よりも狭いピッチP2(例えば0.5mm)にて1列に配置されている。さらには、本体部の裏面(乃至表面)に沿う方向において、図3に示すように、最外列の裏面電極21にて規定される平面矩形状の裏面電極21の形成領域内に、表面電極25が位置している。
そして、電子部品11の各表面電極25には、リード27がそれぞれはんだ接合されている。このリード27は、表面電極25と基板12の対応するランド31とを電気的に接続する中継部材であり、一端が表面電極25にはんだ接合され、他端がランド31とはんだ接合される。このため、電子部品11のリード27は、表面電極25と反対の端部が基板12の対応するランド31とはんだを介して接続されるように、基板12に向けて延びている。
本実施形態では、図2に示すように、基板12のランド31と接続されるリード27の端部が、表面実装構造となっている。そして、リード27が、本体部20の表面に略平行とされ、一部が表面電極25とはんだ接合される端部、基板12の本体部搭載面に略平行とされ、少なくとも一部がランド31とはんだ接合される端部、電子部品11の厚さ方向において、互いに異なる位置にある両端部を連結する連結部を有する。この連結部は、図2に示すように、基板12に近いほど本体部20から離れるように傾斜している。
また、リード27は、後述するように、金属板を加工してなるリードフレーム29の一部として構成されている。また、リード27は、本体部20の表面の4辺に沿いつつ矩形環状に配列された表面電極25から、該表面電極25が近接する本体部表面の辺よりも外側にそれぞれ延出されている。すなわち、リード27は、本体部20の表面の4辺からそれぞれ延出されている。また、リード27は、隣り合うリード27の間隔(ピッチ)が、表面電極25のピッチP2を維持しつつ、本体部20の表面の4辺から、各辺と直交する方向に真っ直ぐ同じ長さで延出されている。
このリード27は、少なくとも樹脂を含む電気絶縁材料を用いて形成された保持部材28により、基板12のランド31と接続される側の端部を除く部分で連結されて、所定の位置関係を保持しつつ一体化されている。
本実施形態では、保持部材28が、樹脂を含浸させたガラスクロスからなる。そして、本体部20の表面に沿う方向において隣り合うリード27を連結する結束部28a,28bを有する。この結束部28a,28bは、ともに本体部20の表面の4辺から延出されたリード27を一体的に連結して、矩形環状をなしている。なお、第1結束部28aが第2結束部28bよりも外側に位置し、保持部材28の外枠をなしている。
また、保持部材28は、本体部20の表面に沿う方向において、結束部28a,28bが取り囲む領域内であって本体部20の表面上に位置する平板部28cを有している。この平板部28cは、ピックアップなどのハンドリング性向上のために設けられている。本実施形態では、この平板部28cが、本体部20の表面の4辺と平行な4辺を有する平面矩形状とされ、本体部20の表面上に、所定の間隔を有して本体部20の表面と略平行に配置される。そして、矩形環状の結束部28a,28bの4つの角部同士が連結部28dにて連結され、第2結束部28bの4つの角部と平板部28cの4つの角部が連結部28eにて連結されている。
基板12は、樹脂やセラミックスを主原料とする絶縁基材に、銅などの導電材料からなる配線(図示略)を配置して構成されている。本実施形態では、エポキシ樹脂を主材とする基材の一面に銅からなる配線が配置され、該配線の一部がランド30,31とされている。また、基材には、基材の一面から該一面の裏面にわたって貫通する貫通電極32が形成されており、貫通電極32の一面側の端部に上記配線が連結されている。
ランド30は、裏面電極21に対応して所定のピッチP1で格子状に設けられている。ランド31は、リード27の基板12側の端部に対応して設けられており、本実施形態では、ランド31が、本体部20の表面の各辺に対応するランド群ごとに、表面電極25のピッチP2と同じピッチP2で設けられている。
次に、上記した電子部品11の製造方法について説明する。
本実施形態では、電子部品11の裏面電極21を基板12のランド30とはんだ接合する前に、本体部20の表面電極25にリード27をはんだ接合する。すなわち、電子部品11を完成させた状態で、電子部品11を基板12に実装する。
先ず、保持部材28によって一体化されたリード27の一端を、表面電極25にはんだ接合する接続工程の前に、保持部材28によって一体化されたリード27を形成する。この工程では、先ず図5(a),(b)に示すように、リード27と隣り合うリード27を連結するタイバー29aを備えたリードフレーム29と、所定形状にパターニングした保持部材28を準備する。なお、この時点で、リードフレーム29及び保持部材28は、ともに平板状である。なお、図5(a)には、後述する位置決め状態での、保持部材28の外周位置を破線で示している。
次いで、図6(a)に示すように、リードフレーム29上に、保持部材28を位置決めしつつ重ねて配置する。そして、この積層体を、図6(b)に示すように、熱プレス治具40a,40bにて積層方向上下から加熱しつつ挟みこんでプレスする。これにより、保持部材28がリードフレーム29(リード27)に熱圧着されるとともに、リード27及び保持部材28が所定形状に成形される。
熱圧着後、タイバー29aを除去することで、図4に示す、保持部材28によって一体化されたリード27を得ることができる。この方法によれば、保持部材28によってリード27が一体化されるまで、タイバー29aによって複数のリード27を所定の位置関係に保持することができる。したがって、リード27と表面電極25及びランド31との位置精度が向上し、ひいては接続信頼性を向上することができる。
そして、表面電極25及びリード27における表面電極25との接続部位の少なくとも一方に、印刷又はディスペンサによる塗布、メッキなどによりはんだを供給した状態で、リフローすることにより、電子部品11を得ることができる。
次に、上記した電子装置10の製造方法(電子部品11の基板12への実装方法)について説明する。
本実施形態では、上記したように、電子部品11を完成させた状態で、電子部品11を基板12に実装する。この実装工程では、リード27におけるランド31との接続部位及びランド31の少なくとも一方に、印刷又はディスペンサによる塗布、メッキなどによりはんだを供給した状態でリフローする。これにより、リード27と対応するランド31とがはんだ接合される。また、このリフロー時に、少なくとも裏面電極21を構成するはんだにより、裏面電極21と対応するランド30がはんだ接合される。この際、予めランド30に、印刷又はディスペンサによる塗布、メッキなどによりはんだを供給しておいても良い。
このように、裏面電極21とランド30とをはんだ接合する工程と、リード27とランド31とをはんだ接合する工程と、を1つのはんだ付け工程として一括で行う。これにより、電子装置10を得ることができる。
次に、本実施形態に係る電子部品11、電子装置10の特徴部分の効果について説明する。
本実施形態では、電子部品11(本体部20)において、基板12のランド30,31と接続される外部接続用の電極の一部を、表面電極25として設けている。このため、外部接続用電極の数を同じとすると、図8(a)に示すように、図8(b)に示す裏面電極21のみを有する構成に較べて、裏面電極21の数を減らずことができる。本実施形態では、図8(b)における最外周列の36個分の裏面電極21を表面電極25に振り替えている。
また、裏面電極21の数を減らずことができるため、電子部品11(本体部20)の体格を同じとすると、図8(a)に示すように、図8(b)に示す裏面電極21のみを有する構成に較べて、裏面電極21のピッチを広くとることができる。具体的には、図8(a)に示す構成での裏面電極21のピッチP1a(例えば0.8mm)は、図8(b)に示す構成の裏面電極21のピッチP1b(例えば0.5mm)よりも広くなっている。
この結果、電子部品11が実装される基板12として、実装密度の低い基板、すなわち安価な基板を採用することができる。具体的には、内層導体パターンや該内層導体パターンに接続された層間接続ビアを有する多層基板を採用せずに、本実施形態に示す貫通電極32を備えた貫通基板や、基板における本体部搭載面のみに配線部を有する片面配線基板を採用することができる。
また、本実施形態では、リード27の一端と表面電極25とはんだ接合した状態で、裏面電極21と対応するランド30、及び、リード27の対応するランド31を同一の工程ではんだ接合する。したがって、表面電極25やランド31が、裏面電極21をはんだ接合する際に生じるフラックスや有機溶媒の揮発成分などによって汚染されない。したがって、プラズマ照射をせずに表面電極25とランド31との電気的な接続信頼性を確保することができる。
また、リード27を表面電極25及びランド31とはんだ接合するので、ワイヤボンディングのような、表面電極25やランド31の表面へのメッキ処理を不要とし、その分コストを低減することができる。
以上から、本実施形態によれば、プラズマ照射をせずに表面電極25とランド31との電気的な接続信頼性を確保できるとともに、電子部品11の小型化と電子装置10としてのコストの低減を図ることができる。
また、本実施形態では、保持部材28により、全てのリード27が、対応するランド31との接続部分を除く部分で連結されて、所定の位置関係を保持しつつ一体化されている。そして、この状態で、リード27と表面電極25、リード27とランド31をはんだ接合する。したがって、各リード27を、対応するランド31に一括で位置決めできるとともに、リード27とランド31との接続信頼性を向上することができる。また、リード27同士の短絡を抑制することもできる。さらには、保持部材28によって、搬送時などの衝撃からリード27を保護し、リード27の破損等を抑制することもできる。同様に、各リード27を、対応する表面電極25に一括で位置決めできるとともに、リード27と表面電極25との接続信頼性を向上することができる。
また、本実施形態では、保持部材28が環状の結束部28a,28bを有している。したがって、本体部20の表面に沿う方向において、保持部材28の剛性を高め、よりしっかりとリード27を保持することができる。
また、本実施形態では、保持部材28が平板部28cを有する。したがって、保持部材28をリード27(リードフレーム29)に重ねる際や、保持部材28にて一体化されたリード27を表面電極25に対して位置決めしてはんだ接合する際に、平板状の平板部28cをピックアップ等することができ、ハンドリング性を向上することができる。
また、本実施形態では、保持部材28の構成材料として、樹脂を含浸させたガラスクロスを採用している。これによれば、保持部材28の剛性を増して、リード27を所定の3次元形状にて保持しやすくなる。
また、本実施形態では、本体部20の表面の外周輪郭が矩形状をなし、表面電極25が、裏面電極21よりも狭い間隔を有して表面の外周4辺に沿いつつ環状に1列配置されている。そして、本体部20の表面に沿う方向において、表面電極25は、裏面電極21の形成領域内に位置している。したがって、表面に沿う方向において、電子部品11の体格をより小型化することができる。さらに、本実施形態では、リード27も、隣り合うリード27の間隔(ピッチ)が、表面電極25のピッチP2を維持しつつ、本体部20の表面の4辺から、各辺と直交する方向に真っ直ぐ同じ長さで延出されている。したがって、図9において、矩形の破線を従来の本体部20の外周位置とすると、ハッチングを施した四隅の領域13を、別部品の実装領域として活用することができる。換言すれば、電子部品11をより小型化することができる。
(第2実施形態)
本実施形態は、保持部材28によって一体化されたリード27を形成する工程に特徴がある。それ以外の構成は、第1実施形態と同じとする。
本実施形態は、保持部材28によって一体化されたリード27を形成する工程に特徴がある。それ以外の構成は、第1実施形態と同じとする。
この工程では、先ず第1実施形態の図5(a)に示すリードフレーム29を準備し、該リードフレーム29を所定形状にプレス加工する。この所定形状とは、リードフレーム29のリード27部分が、所定の3次元形状となる形状である。
次いで、図10に示すように、リードフレーム29を樹脂成形金型41a,41bに配置し、リード27におけるランド31との接続部分及びタイバー29aが露出されるように、リードフレーム29をインサート部品として樹脂成形する。これにより、樹脂成形体である保持部材28を形成する。保持部材28は、成形時の熱及び圧力により、リード27に密着する。
そして、樹脂成形後、タイバー29aを除去することで、保持部材28によって一体化されたリード27を得ることができる。この方法によっても、保持部材28によってリード27が一体化されるまで、タイバー29aによって複数のリード27を所定の位置関係に保持することができる。したがって、リード27と表面電極25及びランド31との位置精度を向上し、ひいては接続信頼性を向上することができる。
(第3実施形態)
本実施形態も、保持部材28によって一体化されたリード27を形成する工程に特徴がある。それ以外の構成は、第1実施形態と同じとする。
本実施形態も、保持部材28によって一体化されたリード27を形成する工程に特徴がある。それ以外の構成は、第1実施形態と同じとする。
この工程では、先ず少なくとも樹脂を含む電気絶縁フィルムを所定形状にパターニングして保持部材28を形成する。この時点で保持部材28は平坦である。次いで、保持部材28の一面に、図11(a)に示すように、金属箔50(例えば銅箔)を保持部材28を覆うように貼着し、貼り付けた金属箔50を、図11(b)に示すようにパターニングしてリード27を形成する。この時点でリード27は平坦である。
そして、リード27の形成後、加熱プレス(図示略)することで、保持部材28がリード27に熱圧着されるとともに、リード27及び保持部材28が所定形状に成形される。以上により、保持部材28によって一体化されたリード27を得ることができる。
この方法では、保持部材28に貼着した金属箔50をパターニングしてリード27とし、加熱プレスまでは、リード27が保持部材28に貼着されている。したがって、保持部材28によってリード27が一体化されるまで、複数のリード27を所定の位置関係に保持することができる。これにより、リード27と表面電極25及びランド31との位置精度を向上し、ひいては接続信頼性を向上することができる。
また、リード27を3次形状にプレス加工する前に、保持部材28によってリード27を一体的に保持することができる。したがって、上記実施形態に示したタイバー29aの除去工程を、本実施形態では不要とすることができる。
(第4実施形態)
本実施形態は、電子装置10の製造方法(電子部品11の基板12への実装方法)に特徴がある。それ以外の構成は、第1実施形態と同じとする。
本実施形態は、電子装置10の製造方法(電子部品11の基板12への実装方法)に特徴がある。それ以外の構成は、第1実施形態と同じとする。
本実施形態では、図12に示すように、裏面電極21と対応するランド30とをはんだ接合する工程と、表面電極25とリード27とをはんだ接合する工程と、リード27と対応するランド31とをはんだ接合する工程と、を1つのはんだ付け工程として一括で行う。したがって、電子装置10の製造工程をより簡素化することができる。
また、裏面電極21と対応するランド30とをはんだ接合する際に、表面電極25とリード27、リード27と対応するランド31のはんだ接合も行うため、裏面電極21のはんだ接合により、表面電極25やランド31の表面が汚染されることはない。したがって、プラズマ照射をせずに表面電極25とランド31との電気的な接続信頼性を確保することができる。
(第5実施形態)
本実施形態も、電子装置10の製造方法(電子部品11の基板12への実装方法)に特徴がある。それ以外の構成は、第1実施形態と同じとする。
本実施形態も、電子装置10の製造方法(電子部品11の基板12への実装方法)に特徴がある。それ以外の構成は、第1実施形態と同じとする。
本実施形態では、図13に示すように、裏面電極21と対応するランド30とをはんだ接合した後に、表面電極25とリード27とをはんだ接合する工程と、リード27と対応するランド31とをはんだ接合する工程と、を1つのはんだ付け工程として一括で行う。図13に示す構成では、1つのリフロー工程として一括で行う。したがって、電子装置10の製造工程を簡素化することができる。
また、裏面電極21のはんだ接合により、表面電極25やランド31にフラックスや有機溶媒の揮発成分(汚染成分)が付着しても、この汚染成分は、はんだ接合由来であり、リード27と表面電極25、リード27とランド31とのはんだ接合において特に問題とならない。したがって、プラズマ照射をせずに表面電極21とランド31との電気的な接続信頼性を確保することができる。
(第6実施形態)
本実施形態では、図14(a),(b)に示すように、電子部品11の本体部20が表面に開口する複数の凹部51を有している。具体的には、半導体パッケージの封止樹脂部分に凹部51が設けられている。また、保持部材28によってリード27と一体化された位置決め用リード52を有する。そして、各凹部51に、位置決め用リード52の一端がそれぞれ挿入されている。具体的には、位置決め用リード52が、本体部20の表面と略平行な部分に対して屈曲し、凹部51内に挿入配置される屈曲部52aを有している。
本実施形態では、図14(a),(b)に示すように、電子部品11の本体部20が表面に開口する複数の凹部51を有している。具体的には、半導体パッケージの封止樹脂部分に凹部51が設けられている。また、保持部材28によってリード27と一体化された位置決め用リード52を有する。そして、各凹部51に、位置決め用リード52の一端がそれぞれ挿入されている。具体的には、位置決め用リード52が、本体部20の表面と略平行な部分に対して屈曲し、凹部51内に挿入配置される屈曲部52aを有している。
これによれば、凹部51に挿入された位置決め用リード52により、リード27と対応する表面電極25(及びランド31)との位置が決定されるので、保持部材28によって一体化されたリード27を表面電極25(及びランド31)とはんだ接合する場合において、各リード27と対応する表面電極25(及びランド31)との位置精度を向上することができる。
また、複数の凹部51に位置決め用リード52を挿入するので、表面に沿う方向において回転ズレ(所謂θズレ)を抑制し、各リード27と対応する表面電極25(及びランド31)との位置精度をさらに向上することもできる。
また、本実施形態では、表面矩形状の本体部20の表面において、四隅の領域であって、対角位置に一対の凹部51が設けられている。したがって、上記した回転ズレをより効果的に抑制することができる。なお、凹部51の形成位置は上記例に限定されるものではない。また、その個数を3つ以上としても良い。
なお、位置決め用リード52は、リード27と表面電極25及びランド31の位置精度を向上させるものである。したがって、図14に示す例では、本体部20及び基板12に対して位置決め用リード52をはんだ接合していない。しかしながら、リード27と表面電極25及びランド31をはんだ接合する際に、あわせて位置決め用リード52もはんだ接合しても良い。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記実施形態では、表面電極25が本体部20の外周に沿いつつ環状に一列配置される例を示した。しかしながら、複数の表面電極25の配置パターンは上記例に限定されるものではない。例えば環状に複数列配置としても良い。図15及び図16に示す例では、外周列の表面電極25aと内周列の表面電極25bの2列配置となっている。そして、最外周列の表面電極25aよりも内側の表面電極25bに接続されたリード27bは、本体部20の表面上において最外周列の表面電極25aに接続されたリード27aと同一平面に位置しつつ、リード27a間を通じて基板12に向けて延びている。さらには、表面電極25の配置としては、本体部20の環状に限定されるものでもない。
また、リード27の長さも一種類に限定されるものではない。例えば、図15及び図16に示す例では、外周列の表面電極25aにはんだ接合されたリード27aのほうが、内周列の表面電極25bにはんだ接合されたリード27bよりも短くなっており、且つ、リード27bのほうが、リード27aよりも本体部20から離れた位置でランド31に接続されている。なお、表面電極25が環状に一列配置された構成においても、リード27の長さは一種類に限定されるものではない。
また、上記実施形態では、複数のリード27が保持部材28により一体化されている例を示した。しかしながら、図17に示すように保持部材28を有さない構成とすることもできる。なお、リード27が表面電極25に接続された後に保持部材28が除去され、電子部品11又は電子装置10として、保持部材28を有さない構成を採用することもできる。この場合、表面電極25とリード27をはんだ接合するまでは、保持部材28が存在するので、各リード27を、対応する表面電極25に一括で位置決めし、はんだ接合することができる。
また、上記実施形態では、電子部品11が、1つの半導体パッケージにより構成される例を示した。しかしながら、ベアチップを採用することもできる。また、複数の半導体パッケージをスタック(積層)してなるパッケージオンパッケージ構造の電子部品11を採用することもできる。図18に示す例では、2つの半導体パッケージ(本体部20a,20b)を有している。本体部20aは、格子状に配列された裏面電極21を有しており、この裏面電極21が基板12の対応するランド30とはんだ接合されている。また、本体部20aの表面電極25は、本体部20bの裏面電極21とはんだ接合されており、本体部20bの表面電極25が、リード27を介して対応するランド31と接続されている。さらには、複数のベアチップをスタックしてなるチップオンチップ構造の電子部品11を採用することができる。
上記実施形態では、基板12に1つの電子部品11が実装される例を示したが、電子部品11の個数は特に限定されず、1つの基板12に複数の電子部品11が実装されても良い。
上記実施形態では、リード27が、基板12の一面に形成されたランド31にはんだ接合される表面実装の例を示し。しかしながら、例えば図19に示すように、ランド31が、基板12に形成された貫通孔33の壁面に設けられ、リード27が、貫通孔33に挿入されてランド31とはんだ接合された挿入実装構造を採用することもできる。この場合、リード27の形状を略L字状とすることができるので、本体部20の表面に沿う方向において、表面実装構造のリード27を用いる構成よりも、電子部品11の体格(基板12への実装面積)を小さくすることができる。
また、裏面電極21についても、基板12の一面に形成された対応するランド30にはんだ接合される表面実装の例を示した。しかしながら、ランド30が、基板12の貫通孔壁面に形成されており、裏面電極21としてのピンが、上記貫通孔に挿入される挿入実装構造を採用することもできる。裏面電極21及びリード27の少なくとも一方を、挿入実装構造としても良い。
10・・・電子装置
11・・・電子部品
12・・・基板
20・・・本体部
21・・・裏面電極
25・・・表面電極
27・・・リード
28・・・保持部材
28a,28b・・・結束部
28c・・・平板部
30・・・(裏面電極に対応する)ランド
31・・・(リードに対応する)ランド
11・・・電子部品
12・・・基板
20・・・本体部
21・・・裏面電極
25・・・表面電極
27・・・リード
28・・・保持部材
28a,28b・・・結束部
28c・・・平板部
30・・・(裏面電極に対応する)ランド
31・・・(リードに対応する)ランド
Claims (16)
- 基板のランドと電気的に接続される外部接続用の電極として、前記基板との対向面である裏面に所定間隔を有して格子状に配列され、前記ランドとはんだ接合される複数の裏面電極を有した電子部品であって、
前記電極として、前記裏面と反対の表面に複数の表面電極を有し、
各表面電極には、リードがそれぞれはんだ接合されており、
各リードは、前記表面電極と反対の端部が前記基板のランドとはんだを介して接続されるように、前記基板に向けて延びていることを特徴とする電子部品。 - 少なくとも樹脂を含む電気絶縁材料を用いて形成された保持部材により、全ての前記リードが、前記基板のランドと接続される側の端部を除く部分で連結されて、所定の位置関係を保持しつつ一体化されていることを特徴とする請求項1に記載の電子部品。
- 前記保持部材は、前記表面に沿う方向において隣り合う前記リードを連結する結束部を有し、
前記表面の外周輪郭は矩形状をなし、
前記リードは前記表面の4辺からそれぞれ延出され、
前記表面の4辺それぞれに対応する前記結束部が連結されて矩形環状をなしていることを特徴とする請求項2に記載の電子部品。 - 前記保持部材は、前記表面に沿う方向において前記結束部が取り囲む領域内であって前記表面上に位置する平板部を有し、
該平板部は前記結束部と連結されていることを特徴とする請求項3に記載の電子部品。 - 前記保持部材は、樹脂を含浸させたガラスクロスからなることを特徴とする請求項2〜4いずれか1項に記載の電子部品。
- 前記表面の外周輪郭は矩形状をなし、
前記表面電極は、前記裏面電極よりも狭い間隔を有して前記表面の外周4辺に沿いつつ環状に1列配置されていることを特徴とする請求項1〜5いずれか1項に記載の電子部品。 - 前記表面の外周輪郭は矩形状をなし、
前記表面電極は、前記表面の外周4辺に沿いつつ環状に複数列配置され、
最外周列の前記表面電極よりも内側の前記表面電極に接続されたリードは、前記表面上において最外周列の前記表面電極に接続されたリードと同一平面に位置しつつ、最外周列の前記表面電極に接続されたリード間を通じて前記基板に向けて延びていることを特徴とする請求項1〜5いずれか1項に記載の電子部品。 - 前記表面電極は、前記裏面電極の形成領域内に位置していることを特徴とする請求項6又は請求項7に記載の電子部品。
- 前記表面に開口する複数の凹部を有し、
前記表面に沿う方向において前記リードの位置を決定するための位置決めリードが、前記保持部材によって前記リードと一体化されており、
各凹部には、位置決め用リードの一端がそれぞれ挿入されていることを特徴とする請求項2〜5いずれか1項に記載の電子部品。 - 前記保持部材によって一体化されたリードの一端を、前記表面電極にはんだ接合する接続工程を備えた請求項2に記載の電子部品の製造方法であって、
前記接続工程の前に前記保持部材によって一体化されたリードを形成する工程として、
リードと、隣り合う前記リードを連結するタイバーを備えたリードフレームに、所定形状にパターニングした前記保持部材を位置決めしつつ重ねて配置し、この状態で加熱プレスして前記保持部材を前記リードに熱圧着する工程と、
前記熱圧着後、前記タイバーを除去する工程と、を備えることを特徴とする電子部品の製造方法。 - 前記保持部材によって一体化されたリードの一端を、前記表面電極にはんだ接合する接続工程を備えた請求項2に記載の電子部品の製造方法であって、
前記接続工程の前に前記保持部材によって一体化されたリードを形成する工程として、
リードと、隣り合う前記リードを連結するタイバーを備えたリードフレームを所定形状に曲げ加工した後、前記リードにおける前記基板のランドと接続される側の端部及び前記タイバーが露出されるように前記リードフレームをインサート部品として樹脂成形し、前記保持部材を形成する工程と、
前記樹脂成形後、前記保持部材から露出するタイバーを除去する工程と、を備えることを特徴とする電子部品の製造方法。 - 前記保持部材によって一体化されたリードの一端を、前記表面電極にはんだ接合する接続工程を備えた請求項2に記載の電子部品の製造方法であって、
前記接続工程の前に、少なくとも樹脂を含む電気絶縁フィルムを所定形状にパターニングして保持部材とし、この保持部材の一面に貼着した金属箔をパターニングして前記リードとし、この状態で加熱プレスして、前記保持部材によって一体化されたリードを形成することを特徴とする電子部品の製造方法。 - 請求項1〜9いずれかに記載の電子部品と、
前記電子部品の電極と電気的に接続されるランドを有する基板と、を備える電子装置であって、
前記電子部品の裏面電極が、前記基板において前記電子部品の裏面と対向する部分に設けられたランドとはんだ接合され、
前記電子部品の表面電極が前記リードの一端とはんだ接合され、該リードの他端が前記基板において前記電子部品の裏面と対向する部分と異なる部分に設けられたランドとはんだ接合されていることを特徴とする電子装置。 - 請求項13に記載の電子装置の製造方法であって、
前記裏面電極と前記基板の対応するランドとをはんだ接合する工程と、前記表面電極と前記リードとをはんだ接合する工程と、前記リードと前記基板の対応するランドとをはんだ接合する工程と、を1つのはんだ付け工程として一括で行うことを特徴とする電子装置の製造方法。 - 請求項13に記載の電子装置の製造方法であって、
前記表面電極と前記リードとをはんだ接合した後、前記裏面電極と前記基板の対応するランドとをはんだ接合しつつ前記リードと前記基板の対応するランドとをはんだ接合することを特徴とする電子装置の製造方法。 - 請求項13に記載の電子装置の製造方法であって、
前記裏面電極と前記基板の対応するランドとをはんだ接合した後、前記表面電極と前記リードとをはんだ接合しつつ前記リードと前記基板の対応するランドとをはんだ接合することを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011010098A JP2012151361A (ja) | 2011-01-20 | 2011-01-20 | 電子部品及びその製造方法、電子装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011010098A JP2012151361A (ja) | 2011-01-20 | 2011-01-20 | 電子部品及びその製造方法、電子装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012151361A true JP2012151361A (ja) | 2012-08-09 |
Family
ID=46793321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011010098A Pending JP2012151361A (ja) | 2011-01-20 | 2011-01-20 | 電子部品及びその製造方法、電子装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012151361A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6319477B1 (ja) * | 2017-02-14 | 2018-05-09 | 日本電気株式会社 | モジュール、モジュール製造方法、パッケージ |
-
2011
- 2011-01-20 JP JP2011010098A patent/JP2012151361A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6319477B1 (ja) * | 2017-02-14 | 2018-05-09 | 日本電気株式会社 | モジュール、モジュール製造方法、パッケージ |
JP2018133395A (ja) * | 2017-02-14 | 2018-08-23 | 日本電気株式会社 | モジュール、モジュール製造方法、パッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
JP6728363B2 (ja) | 改良された補剛材を有する積層シリコンパッケージアセンブリ | |
US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
US7642632B2 (en) | Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same | |
JP2012104790A (ja) | 半導体装置 | |
KR20070073187A (ko) | 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 | |
JP2015195263A (ja) | 半導体装置及びその製造方法 | |
JP2009054747A (ja) | 半導体装置及びその製造方法 | |
JP2008078367A (ja) | 半導体装置 | |
US20200043854A1 (en) | Semiconductor package | |
KR20160022862A (ko) | 반도체 장치 | |
JP5543063B2 (ja) | 半導体装置の製造方法 | |
JP5372346B2 (ja) | 半導体装置及びその製造方法 | |
KR20150131130A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2008153536A (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
JP2012230981A (ja) | 半導体装置及びその製造方法 | |
US8098496B2 (en) | Wiring board for semiconductor device | |
JP5547703B2 (ja) | 半導体装置の製造方法 | |
WO2014203739A1 (ja) | 半導体装置及びその製造方法 | |
JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
TW201327769A (zh) | 半導體封裝件及其製造方法 | |
JP2012151361A (ja) | 電子部品及びその製造方法、電子装置及びその製造方法 | |
TWI423405B (zh) | 具載板之封裝結構 | |
JP2014103244A (ja) | 半導体装置および半導体チップ | |
JP2013069988A (ja) | 半導体装置とその製造方法 |