JPH11135551A - 半導体装置及び半導体素子の実装方法 - Google Patents

半導体装置及び半導体素子の実装方法

Info

Publication number
JPH11135551A
JPH11135551A JP30036197A JP30036197A JPH11135551A JP H11135551 A JPH11135551 A JP H11135551A JP 30036197 A JP30036197 A JP 30036197A JP 30036197 A JP30036197 A JP 30036197A JP H11135551 A JPH11135551 A JP H11135551A
Authority
JP
Japan
Prior art keywords
adhesive layer
semiconductor chip
semiconductor
mounting
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30036197A
Other languages
English (en)
Inventor
Akihiko Okuhora
明彦 奥洞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30036197A priority Critical patent/JPH11135551A/ja
Publication of JPH11135551A publication Critical patent/JPH11135551A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 装置の信頼性を高めることが可能な半導体装
置及び半導体素子の実装方法を提供する。 【解決手段】 本発明に係る半導体装置は、ガラスエポ
キシ多層配線基板5と、該配線基板5上に第1及び第2
の接着層13、15を介して形成された半導体チップ1
と、を有するものであって、該第1の接着層13はその
内部に導電性の粒子が分散された材料(異方導電性フィ
ルム)から形成され、該第2の接着層15は該第1の接
着層13の熱膨張係数より小さい材料から形成されるこ
とを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップをベ
アで基板上に実装する技術に関する。特には、フリップ
チップ法による半導体チップの基板上への実装方法及び
その構造に関する。
【0002】
【従来の技術】近年、携帯電話、VCR、パーソナルコ
ンピュータ等の電子機器にいて、信号伝送/信号処理/
記録のデジタル化が進行している。また、取り扱う情報
量も増大化傾向にあり、システムクロックも年々増加す
る傾向にある。また、セルラー電話、ISDN、パーソ
ナルコンピュータ(PC)等の情報通信(ネットワー
ク)技術の進展により、様々な機器への高周波通信ブロ
ック、高速シリアルインターフェイス等の搭載が図られ
ている。
【0003】この様なデジタル化、信号の高速化といっ
たシステムの変化から、半導体チップの実装方法として
ノイズの減少や高密度な実装形態の観点から、新しい実
装方法の開発が望まれている。
【0004】以上の様な要請から、半導体チップの実装
方法としてベアで直接配線基板に半導体チップを実装す
る所謂ベアチップ実装方法が開発されている。ベアチッ
プ実装方法には、半導体チップパッドからWirebonding
法を用いて直接基板上に実装するDirect Bonding法
(COB:Chip on Boardとも呼ばれる)や、半導体
チップをフェースダウンにして、突起状電極(バンプ)
等を用いて基板上に直接搭載するフリップチップ実装が
ある。
【0005】特にフリップチップ実装は、通常半導体チ
ップのI/O Pad上に突起状電極(バンプ)を形成
し、フェースダウンにして基板上にはんだ等で接続する
ため、Wirebonding等を用いて接続を行った場合に比較
して、低インダクタンス、低容量で且つ配線パスが短く
形成されるという高速、高周波特性に優れた特徴を有す
る。
【0006】また、パッケージを介さず直接ガラスエポ
キシ基板等への搭載が可能であるため、高密度な実装が
実現される。
【0007】半導体チップが搭載される基板としては、
ガラスエポキシプリント基板等の有機基板やアルミナ、
ムライト等のセラミック基板、Cuポリイミド配線等を
施したSi基板等が代表的なものである。
【0008】フリップチップ接続の例としては、はんだ
フリップチップ法や導電性樹脂フリップチップ法などが
ある。はんだフリップチップ法は、半導体チップ接続パ
ッド上に高融点はんだバンプを形成し、実装配線基板上
にはんだコートを行って接続するものである。導電性樹
脂フリップチップ法は、半導体チップ接続パッド上にA
u 線 Wirebondingを用いてAu バンプを形成し、Ag
ペーストなどの導電性ペーストをバンプ上に適量転写し
た後、直接実装配線基板上にマウント接続するものであ
る。
【0009】この様に形成されたフリップチップ接続の
熱的信頼性は、半導体チップと配線基板の接続部にかか
る熱ストレスの大きさ、すなわち、実装される配線基板
の熱膨脹係数と半導体チップの熱膨張係数との差Δα、
半導体チップの大きさ、熱サイクルの温度差と接続部の
直径d、高さh、体積Vなどの物理的構造によって決ま
る。
【0010】熱的信頼性を確保するには、一般に接続部
の高さを高く、その断面積を大きくとるのが良い。
【0011】また、ローコストなガラスエポキシ基板の
熱膨張係数は10〜20ppm であるのに対し、半導体チ
ップの熱膨張係数は3.5ppm で非常に大きい。このた
め、熱的信頼性を向上させるには、通常は半導体チップ
と配線基板の間隙に樹脂を流入させ封止を行って接続部
にかかるストレスを分散、緩和させるのが一般的であ
る。
【0012】一方で半導体の集積度が上がって行くに連
れて、取り出す信号線の数は上昇の一途を辿っており、
従って周辺の接続パッドのピッチはどんどん減少してい
る。
【0013】先述の金属的に接合を行って接続を完成さ
せるはんだフリップチップ法や導電性樹脂フリップチッ
プ法などのフリップチップ実装法では、安価なガラスエ
ポキシ基板を配線基板として用いる場合、十分な信頼性
を確保できる高さとして70〜100μm が必要とされ
ている。この結果、隣接する接続点が短絡せず形成でき
る接続ピッチは120〜150μm ピッチ程度が限界と
されている。
【0014】図23は、従来の異方導電性フィルムを用
いたフリップチップ実装法を説明する断面図である。
【0015】図23に示すように、半導体チップ100
のパッド上には予め、例えば鍍金法などにより形成され
た金メッキバンプ101が形成されている。また、ガラ
スエポキシ配線基板103上には所望の位置に導電性粒
子105を分散させた異方導電性フィルム107を張り
付けておく。
【0016】次に、半導体チップ100のバンプ面を配
線基板103上に対向させて位置合わせを行い、120
℃〜240℃、1〜60秒で熱圧着を行うことにより、
半導体チップ100は簡便に配線基板103上にフリッ
プチップ実装される。
【0017】本フリップチップ実装法では、電気的接続
が金属的接合によらず樹脂の接着力に基づく接触である
ため、熱的信頼性は金属疲労断裂モードで支配されず、
前記のように接続点の微細化が可能である。
【0018】
【発明が解決しようとする課題】しかるに、安価なFR
-4ガラスエポキシ基板などのプリント配線板を用いて微
細な接続を実現するためには、半導体チップ100の熱
膨張係数(3.5ppm )とガラスエポキシ基板103の
熱膨張係数(12〜18ppm )との差を緩和する必要が
ある。
【0019】通常、導電性フィルム107の樹脂素材
は、接着性を高めるため、ビスフェノール系の樹脂など
をベースに作られる。従って、ガラス転移温度以下で使
用しても熱膨張係数が80ppm 〜150ppm と高い。
【0020】導電性フィルム107の熱膨張係数を抑え
るために、シリカやセラミック粒子を添加することも考
えられるが、この場合には、樹脂の性状が固く脆くなる
ためフィルム化が困難となる。
【0021】また、図24に示すように、シリカやセラ
ミック粒子を添加し、更に導電性粒子を添加した液状の
樹脂106を直接ガラスエポキシ配線基板103上に滴
下した後、半導体チップ100をフェースダウンにて熱
圧着する方法も考えられる。この場合には樹脂106内
において均一に導電粒子を分散させることが困難な他、
ポットライフと呼ばれる長期保存性が悪くなるという欠
点がある。
【0022】また、異方導電性フィルムを配線基板上に
張り付けた後、半導体チップを熱圧着する方法も考えら
れるが、この方法では、熱圧着の際、配線基板の凹凸や
反りが起因して半導体チップとの間に気泡を巻き込むこ
とがある。このように熱圧着の際に気泡が混入すると、
半導体チップと接着層との間から水分等が浸透して耐湿
性などの信頼性に多大な影響を与えることがある。
【0023】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、装置の信頼性を高めるこ
とが可能な半導体装置及び半導体素子の実装方法を提供
することにある。
【0024】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、配線基板と、該配線基
板上に第1及び第2の接着層を介して形成された半導体
チップと、を有する半導体装置であって、該第1の接着
層はその内部に導電性の粒子が分散された材料から形成
され、該第2の接着層は該第1の接着層の熱膨張係数よ
り小さい材料から形成されることを特徴とする。
【0025】上記半導体装置では、第2の接着層を第1
の接着層の熱膨張係数より小さい材料から形成している
ため、熱サイクルの際のストレスを緩和することがで
き、装置の信頼性を高めることができる。
【0026】また、上記第1の接着層は、エポキシ系樹
脂、アクリル系樹脂、ゴム系樹脂又はこれらのうちの少
なくとも二つを混合した混合物のいずれかを主材とし、
この主材に硬化材を添加したものであることが好まし
い。この第1の接着層により第2の接着層との密着性を
高めることができる。
【0027】また、上記導電性の粒子は、金属がコーテ
ィングされたプラスティック粒子又は金属微粒子である
ことが好ましい。
【0028】また、上記第2の接着層は、エポキシ系樹
脂、アクリル系樹脂、ゴム系樹脂又はこれらのうちの少
なくとも二つを混合した混合物のいずれかを主材とし、
この主材に硬化材を添加するとともに該導電性の粒子の
径より小さな径の絶縁粉を添加したものであることが好
ましい。これにより、第2の接着層の熱膨張係数を低下
させることができ、ストレスの分散を図る。
【0029】本発明に係る半導体素子の実装方法は、配
線基板上に導電性の粒子が分散された第1の接着層を形
成する工程と、この第1の接着層上に、該第1の接着層
の熱膨張係数より小さい材料からなる液状の第2の接着
層を滴下する工程と、この第2の接着層に突起電極を有
する半導体チップを接触させ、該半導体チップを該配線
基板に熱圧着する工程と、を具備することを特徴とす
る。
【0030】上記半導体素子の実装方法では、第1の接
着層上に液状の第2の接着層を滴下した際、第2の接着
層が第1の接着層上に半球状にのせられる。この第2の
接着層に半導体チップを接触させ、該半導体チップを該
配線基板に熱圧着している。この際、第2の接着層は半
導体チップの中心から周辺部に向かって押し出されてい
くため、気泡の侵入を阻止することができる。その結
果、信頼性良くフリップチップ実装を行うことができ
る。
【0031】また、本発明に係る半導体素子の実装方法
は、半導体チップ上に導電性の粒子が分散された第1の
接着層を形成する工程と、突起電極を有する配線基板上
に該第1の接着層の熱膨張係数より小さい材料からなる
液状の第2の接着層を滴下する工程と、この第2の接着
層に該第1の接着層を接触させ、該半導体チップを該配
線基板に熱圧着する工程と、を具備することを特徴とす
る。
【0032】また、上記半導体チップ上に第1の接着層
を形成する工程は、テープ状の第1の接着層をリールに
より所定の位置に供給し、該第1の接着層上に該半導体
チップを熱圧着するものであっても良い。
【0033】また、上記半導体チップ上に第1の接着層
を形成する工程は、シート状の第1の接着層を準備し、
該第1の接着層上に該半導体チップを熱圧着し、該シー
ト状の第1の接着層を該半導体チップごとに切断するも
のであっても良い。
【0034】また、上記半導体チップ上に第1の接着層
を形成する工程は、半導体ウエハーにシート状の第1の
接着層を加熱しながら張合せ、該半導体ウエハーを該シ
ート状の第1の接着層とともに半導体チップごとに切断
するものであっても良い。
【0035】また、上記半導体チップ上に第1の接着層
を形成する工程は、半導体ウエハーを粘着シートに張り
付けた状態で該半導体ウエハーを半導体チップごとに切
断し、この半導体チップ上にシート状の第1の接着層を
張合せ、該粘着シートから該半導体チップを該シート状
の第1の接着層とともに剥がすものであっても良い。
【0036】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図1は、本発明の第1の実施の形
態による半導体素子の実装方法を説明する断面図であ
る。この半導体素子の実装方法は、異方導電性フィルム
と半導体チップとの間にストレス緩和層としての2層接
着層を形成したフリップチップ法である。2層構成の接
着層を用いることにより、単層では困難な半導体チップ
と配線基板との熱膨張係数差を緩和する構成、及び、液
状の接着層を用いて気泡などの混入を防止する方法を提
供できる。
【0037】図1に示すように、半導体チップ1の表面
には各入出力パッド2が形成されており、各入出力パッ
ド2上には例えば鍍金法によりAu バンプ3が形成され
ている(図中では上下が逆に示されている)。ガラスエ
ポキシ多層配線基板5の表面には接続用ランド7が形成
されており、この接続用ランド7の表面にはNi/Au鍍
金9が施されている。この配線基板5には導電性粒子1
1を含む第1の接着層13が直接形成される。つまり、
配線基板5上には例えば予めフィルム状に形成された第
1の接着層(異方導電性フィルム)13が張り付けられ
る。
【0038】この第1の接着層13としては、配線基板
との密着性、熱圧着時の流動性、速硬化性などの特性を
重視し、例えば、ビスフェノールなどのエポキシ系樹脂
や、アクリル系樹脂、ゴム系樹脂などの樹脂、或いはこ
れらの樹脂の混合物を主材とし、これにイミダゾール、
酸無水物系硬化材、アミン系硬化材などの硬化材を添加
したものを用いる。
【0039】また、第1の接着層13には、半導体チッ
プ1のパッド2上のバンプ3と配線基板5上の接続用ラ
ンド7との間の間隙より小さな直径の導電性の粒子11
を予め分散させておく。
【0040】半導体チップ1と第1の接着層13との間
には第2の接着層15が形成されている。この第2の接
着層15は、例えば第1の接着層13と同様、ビスフェ
ノールなどのエポキシ系樹脂、アクリル系樹脂、ゴム系
樹脂、或いはこれらの樹脂の混合物を主材とし、これに
イミダゾール、酸無水物系硬化材、アミン系硬化材など
の硬化材を添加したものに、更に第1の接着層13に分
散された導電性粒子11の直径より小さな直径のシリ
カ、アルミナ、ムライト、シリコンナイトライド(Si
34 )、シリコンカーバイド(SiC)などの絶縁粉
(粒子)を添加し分散されたものを用いる。これは、第
2の接着層15の熱膨張係数を50ppm/℃程度以下に低
下させるためである。但し、第2の接着層15の材料構
成は、第1の接着層13のそれと異なる構成のものを用
いても良い。
【0041】上記第1の実施の形態によれば、配線基板
5上に第1の接着層13を形成し、この第1の接着層1
3の上には第2の接着層15を介して半導体チップ1を
接着している。この第1の接着層13は第2の接着層1
5を介して半導体チップ1を配線基板5に接着保持する
よう作用する。第1の接着層13に分散された導電性粒
子11は、半導体チップ1上に形成されたバンプ3と配
線基板5上のランド7との間に介在することにより、そ
れらの電気的な接続を安定に且つ強固にするよう機能す
る。
【0042】また、第1の接着層13と半導体チップ1
との間に第2の接着層15を介在させ、この第2の接着
層15の熱膨張係数を第1の接着層13の熱膨張係数と
半導体チップ1のそれとの間の値に調整している。この
ため、第2の接着層15は熱サイクル工程で半導体チッ
プ1と配線基板5との間に働く機械的ストレスを緩和す
るよう作用する。
【0043】また、第2の接着層15に分散されている
シリカ、セラミックなどの粒子は、第2の接着層15の
熱膨張係数を下げ、又、液状に形成するときの粘度を配
合する分量、粒子径などによりコントロールするよう作
用する。
【0044】したがって、半導体チップ1をベアで配線
基板5へ実装した際、密着性を高める作用をする第1の
接着層13と低熱膨張係数としてストレスを緩和する第
2の接着層15の2層構造を用いることにより、信頼性
上最も重要な要素である、熱ストレスを受けた際のスト
レス緩和を達成することができる。
【0045】また、半導体チップ1上に形成された突起
電極(Au バンプ)3と配線基板5上のランド7とを異
方導電性フィルム13の導電粒子11を介して電気的に
接続し、半導体チップ1と配線基板5とをその間の2層
の接着層の機能により十分安定した状態で接触させてい
る。このため、前述した金属が溶融して形成される従来
の接続法に比較して更に狭ピッチの接続、例えば40〜
50μm ピッチ程度の接続が可能となる。
【0046】また、従来のフリップチップ実装では接続
を完全に行うために、配線基板の平坦度には厳しい要求
がなされており、その結果、基板の価格が高価になると
いう欠点があった。しかし、本実施の形態の構成では、
基板の平坦度に関しての要求値を下げることができ、配
線基板のローコスト化に大変有用である。
【0047】尚、もちろん本発明により従来のフリップ
チップ実装の効果、すなわち、半導体接続部の寄生成分
の低下による信号の高速化や低ノイズ化、実装面積の縮
小などが損なわれることはない。
【0048】図2〜図8は、本発明の第2の実施の形態
による半導体素子の実装方法、即ちガラスエポキシ多層
配線基板を実装基体とする一連のフリップチップ実装工
程を示す断面図である。
【0049】先ず、図2(a)に示すように、表面に各
入出力パッド2が形成された半導体チップ1を準備す
る。この半導体チップ1の各入出力パッド2上に例えば
鍍金法によりAu バンプ(突起電極)3を形成する。
【0050】また、図2(b)に示すように、FR-4な
どのガラスエポキシ多層配線基板5を準備する。このガ
ラスエポキシ多層配線基板5は半導体チップ1の入出力
パッド2に対応する配線基板を有し、この配線基板の表
面にはCuなどにより接続用のランド7が形成されてい
る。この接続用ランド7の表面には、接続抵抗を下げ、
接続を確実にするためにNi/Au 鍍金9が施されてい
る。
【0051】次に、図3に示すように、ガラスエポキシ
配線基板5上の所望の位置に接着フィルム、所謂、異方
導電性フィルム13を仮圧着する。この異方導電性フィ
ルム(第1の接着層)13内には直径1〜10μm の導
電性粒子11が分散されている。この導電性粒子11に
は、例えばプラスティック粒子にNi,Au などの金属が
鍍金法などによりコーティングされたもの、或いはNi,
Co,Mo などの金属微粒子そのものを用いても良い。
【0052】上記異方導電性フィルムを仮圧着するとき
の条件は、例えば、60〜120℃で、5sec 〜60se
c 、圧力50〜1Kg/cm2 程度とし、異方導電性フィル
ムの硬化反応が0〜20%程度に収まるように設定され
る。
【0053】尚、異方導電性フィルム13には、ビスフ
ェノールなどのエポキシ系樹脂や、アクリル系樹脂、ゴ
ム系樹脂、或いはこれらの樹脂の混合物を主材とし、こ
れにイミダゾール、アミン系硬化材、酸無水物系硬化材
などの硬化材を添加したものを用いる。
【0054】この後、図4に示すように、仮圧着を行っ
た異方導電性フィルム13の表面の中心部に第2の接着
層が形成される液状の樹脂15を適量滴下する。
【0055】上記液状の樹脂15は、ビスフェノールな
どのエポキシ系樹脂やアクリル系樹脂、ゴム系樹脂、或
いはこれらの樹脂の混合物を主材とし、これにイミダゾ
ールアミン系硬化材、酸無水物系硬化材などの硬化材を
添加したものである。更にこの樹脂15の特徴として
は、先の異方導電性フィルム13の樹脂中に分散されて
いる導電性粒子11の径よりも小さな径を有するシリ
カ、アルミナ、ムライト、シリコンナイトライド(Si
34 )、シリコンカーバイド(SiC)などの粒子が
添加され分散されており、その硬化後の熱膨張係数が5
0ppm/℃以下程度まで低下する特性を有している。
【0056】次に、図5に示すように、上述したように
各入出力パッド2上にバンプ3の形成された半導体チッ
プ1をフェースダウンにて配線基板5上の所望の位置に
位置合わせをして固定する。
【0057】この後、図6に示すように、加熱部を有す
る加熱ヘッド17を半導体チップ1の裏面に押し当てる
ことにより、配線基板5に半導体チップ1の熱圧着を行
う。この際、最初に半導体チップ1表面の中心部に液状
樹脂(第2の接着層)15の最上部が接触し、その後、
図7に示すように、徐々に樹脂15が周辺部に向かって
押し出されて行く。このため、この樹脂15の内部に気
泡を巻き込むことなく接続を完了することが可能であ
る。
【0058】上記熱圧着を行う条件は、図7に示す状態
で5〜180sec の時間保持し、その保持温度が160
〜300℃、圧力が1バンプあたり10〜100g程度
とする。この熱圧着により、樹脂15の硬化反応をほぼ
終了させる。
【0059】次に、図8に示すように、加熱ヘッド17
を半導体チップ1から外す。以上の結果、配線基板5上
に第1の接着層13と第2の接着層15を介して半導体
チップ1を信頼性良く実装することができる。この時、
配線基板5上の接続用ランド7と半導体チップ1上の各
バンプ3との間には導電性粒子11が存在し、これらの
接続を電気的に安定に保持する。
【0060】上記第2の実施の形態によれば、第1の接
着層13を配線基板5上に仮付けした後、第2の接着層
が形成される液状の樹脂15を滴下する。この際、この
樹脂15に分散されたシリカ、セラミックなどの粒子に
より樹脂15が適度な粘度を持つように調整する。これ
により、樹脂15が第1の接着層13上に半球状にのせ
られ、半導体チップ1を熱圧着する際、第2の接着層1
5は半導体チップ1の中心から接着されていくように作
用して、気泡の侵入を阻止するように機能する。つま
り、低熱膨張係数化が図られた液状の樹脂(第2の接着
層)15を用いることにより、図6の工程で気泡の混入
を阻止することができる。このため、実装後の半導体チ
ップ1と配線基板5との間にボイド(空隙)などが存在
することがない。その結果、半導体チップ1と配線基板
5との接着強度を高めることができる。また、半導体チ
ップ1と配線基板5との間に水分などが侵入することを
防止でき、Si基板上のアルミ配線などの酸化や腐食、
樹脂の加水分解などを防ぐことができる。
【0061】また、第2の実施の形態においても第1の
実施の形態と同様の効果を得ることができる。
【0062】また、本実施の形態では、はんだフリップ
チップ法などと比較して、接続の際、フラックスを用い
ないため、洗浄工程が不要なほか、接続後の樹脂封止工
程も不要なことから、クリーンかつ簡素な工程で実装が
できるという利点を有する。
【0063】更に、従来の異方導電性フィルムの実装同
様、接続の原理が金属の溶融によらず、接着樹脂の接着
力による金属間の接触であることから、半導体チップの
パッドピッチが微細化しても、高歩留まりで短絡をする
ことなくフリップチップ接続が可能であるという特徴も
損なわれることはない。
【0064】第2の実施の形態では、上述したように、
先に配線基板上に異方導電性フィルムを仮付けした後、
この異方導電性フィルム上に液状樹脂を滴下し、各パッ
ド上にバンプを形成した半導体チップをフェースダウン
にて熱圧着を行うという手順で本発明を実施する例を示
したが、これとは逆に先に半導体チップ上に異方導電性
フィルムを形成した後、液状樹脂を滴下した配線基板に
熱圧着を行うことも可能である。
【0065】図9〜図13は、本発明の第3の実施の形
態による半導体素子の実装方法を説明する図である。
【0066】図9に示すように、まず最初に所望の半導
体チップ1表面と同じ大きさに切断した異方導電性フィ
ルム13を準備する。次に、台19の上にカバーフィル
ム21を介して異方導電性フィルム13を載置する。こ
の後、加熱部を有するヘッド17に半導体チップ1を取
り付け、このヘッド17により半導体チップ1の表面を
異方導電性フィルム13に押し当てる。これによって、
半導体チップ1の表面上に異方導電性フィルム13の仮
の熱圧着(仮圧着)を行う。
【0067】上記仮圧着を行う際の条件は、例えば、6
0〜120℃で、5sec 〜60sec、圧力50〜1Kg/c
m2 程度とし、異方導電性フィルムの硬化反応が0〜2
0%程度に収まるように設定される。
【0068】また、異方導電性フィルム13内には第2
の実施の形態と同様に導電性粒子11が分散されてお
り、導電性粒子11には例えばプラスティック粒子にN
i,Auなどがコーティングされたもの、或いはNi,Co,
Mo などの金属微粒子そのものを用いる。
【0069】また、異方導電性フィルム13には、ビス
フェノールなどのエポキシ系樹脂や、アクリル系樹脂、
ゴム系樹脂、或いはこれらの樹脂の混合物を主材とし、
これにイミダゾール、アミン系硬化材、酸無水物系硬化
材などの硬化材を添加したものを用いる。
【0070】この後、図10に示すように、ガラスエポ
キシ多層配線基板5を準備する。このガラスエポキシ多
層配線基板5は半導体チップ1の入出力パッド2に対応
する配線基板を有し、この配線基板の表面には接続用の
ランド7が形成されている。この接続用ランド7の表面
にはNi/Au 鍍金9が施されており、このNi/Au 鍍金
9上にはメッキ法などを用いたAu バンプ3が形成され
ている。このバンプ3は半導体チップ1のパッド2と接
続を行う部位に位置している。
【0071】次に、図11に示すように、半導体チップ
1をマウントしようとする配線基板表面の中心部に第2
の接着層が形成される液状の樹脂15を適量滴下する。
この液状樹脂15は、第2の実施の形態と同様、ビスフ
ェノールなどのエポキシ系樹脂やアクリル系樹脂、ゴム
系樹脂、或いはこれらの樹脂の混合物を主材とし、これ
にイミダゾールアミン系硬化材、酸無水物系硬化材など
の硬化材を添加したものである。更にこの樹脂15の特
徴としては、先の異方導電性フィルム13の樹脂中に分
散されている導電性粒子11の径よりも小さな径を有す
るシリカ、アルミナ、ムライト、シリコンナイトライド
(Si34 )、シリコンカーバイド(SiC)などの
粒子が添加され分散されており、その硬化後の熱膨張係
数が50ppm/℃以下程度まで低下する特性を有してい
る。
【0072】この後、図12に示すように、上述した図
9に示すような方法で異方導電性フィルム13を仮圧着
した半導体チップ1をフェースダウンにて配線基板5上
の所望の位置に位置合わせをして固定する。
【0073】次に、図13に示すように、図示せぬ加熱
ヘッドを半導体チップ1の裏面に押し当てることによ
り、配線基板5に半導体チップ1の熱圧着を行う。この
際、第2の実施の形態と同様、最初に半導体チップ1上
の異方導電性フィルム13の中心部に液状樹脂(第2の
接着層)15の最上部が接触し、その後、徐々に樹脂1
5が周辺部に向かって押し出されて行く。このため、こ
の樹脂15の内部に気泡を巻き込むことなく接続を完了
することが可能である。
【0074】上記熱圧着を行う条件は、第2の実施の形
態と同様で、図13に示す状態で5〜180sec の時間
保持し、その保持温度が160〜300℃、圧力が1バ
ンプあたり10〜100g程度とする。この熱圧着によ
り、樹脂15の硬化反応をほぼ終了させる。
【0075】以上の結果、第2の実施の形態とは逆の構
成で、配線基板5上に第2の接着層15と第1の接着層
13を介して半導体チップ1を信頼性良く実装すること
ができる。この時、配線基板5上の各バンプ3と半導体
チップ1上の接続パッド2との間には導電性粒子11が
存在し、これらの接続を電気的に安定に保持する。
【0076】第1の接着層13は、低熱膨張係数の樹脂
層を用い、主に熱ストレスの緩和を行うものである。ま
た、第2の接着層15は、主に第1の接着層13を介し
て配線基板と半導体チップ1を密着性良く保持するため
のものである。
【0077】上記第3の実施の形態によれば、半導体チ
ップ1側に先に異方導電性フィルム13を供給している
ため、配線基板5上の隣接した位置に連続的に半導体チ
ップ1をフリップチップ実装する際、前後に実装した熱
工程で異方導電性フィルムの反応を促進させてしまうな
どの配線基板上での干渉効果を防ぐことができる。
【0078】また、第3の実施の形態においても第1の
実施の形態と同様の効果を得ることができる。
【0079】尚、上記第3の実施の形態では、予め接続
用のバンプ3を形成した配線基板5を用いた方法につい
て説明しているが、第2の実施の形態と同様に、各入出
力パッドにバンプを形成した半導体チップを用い、接続
用のランドがあるだけの配線基板を用いることも可能で
ある。
【0080】また、半導体チップ1の表面上に異方導電
性フィルム13の仮圧着を図9に示すような方法で行っ
ているが、図14、図15に示すような方法で半導体チ
ップの表面上に異方導電性フィルムの仮圧着を行うこと
も可能である。
【0081】図14は、リールを用いた半導体チップへ
の異方導電性フィルムの供給装置を示す側面図である。
この供給装置は台21を有し、この台21の上方には異
方導電性フィルム13を供給する供給リール23及び異
方導電性フィルム13を巻き取る巻取りリール25が設
置されている。台21の上方であって供給リール23と
巻取りリール25との間には、半導体チップ1に異方導
電性フィルム13を仮圧着する加熱・圧着ヘッド17が
設置されている。
【0082】上記供給装置において、半導体チップ1の
幅と同じ幅にカットされた異方導電性フィルム13を供
給リール23により台21の上面に供給する。加熱・圧
着ヘッド17を有するノズルに半導体チップ1を吸着
し、ヘッド17により半導体チップ1を供給された異方
導電性フィルム13に押し当てることにより、半導体チ
ップ1表面に異方導電性フィルム13を仮圧着(熱圧
着)する。そして、この仮圧着された半導体チップ1は
異方導電性フィルム13と共に巻取りリール25に巻き
取られる。このようにして連続的に半導体チップ1に異
方導電性フィルム13の仮付けを行う。次に、熱圧着さ
れた異方導電性フィルム13を半導体チップ1ごとに切
断し、この切断されたフィルム付の半導体チップ1を図
示せぬトレーに格納する。
【0083】図15は、シート状の異方導電性フィルム
を用いた半導体チップへの該フィルムの仮付けする方法
を説明する図である。
【0084】まず、シート状の異方導電性フィルム13
を準備し、複数の半導体チップ1を載せたチップトレー
27を準備する。
【0085】次に、チップトレー27上の半導体チップ
1を加熱・圧着ヘッド17に取り付ける。このヘッド1
7はX−Y方向に移動可能なものとする。このヘッド1
7を異方導電性フィルム13のシート上に移動させ、ヘ
ッド17により半導体チップ1を該シートに押し当てる
ことにより、異方導電性フィルム13に半導体チップ1
を仮付けする。その後、該シートをカットし、表面に異
方導電性フィルム13が仮付けされた半導体チップ1を
得る。
【0086】尚、上記第2及び第3の実施の形態では、
本発明をFR-4などのガラスエポキシ配線基板5に適用
しているが、アラミド基板、ポリイミド基板、BT−レ
ジン基板、その他の種類の有機配線基板、アルミナ、ム
ライト、ガラスセラミックなどのセラミック多層配線基
板、Si基板上のCu/ポリイミド配線基板などあらゆる
種類の配線基板に本発明を適用することも可能である。
【0087】第3の実施の形態では、上述したように半
導体チップ上への異方導電性フィルムの供給をチップ単
位で行う方法について示したが、異方導電性フィルムの
供給を半導体プロセス終了後のウエハー単位で行うこと
も可能である。
【0088】図16〜図18は、本発明の第4の実施の
形態による半導体素子の実装方法を示す図である。
【0089】図16は、半導体ウエハーへの異方導電性
フィルムの供給方法を説明する側面図である。まず、半
導体プロセス終了後の半導体ウエハー31を準備すし、
一方の面にカバーフィルム35を張り付けた異方導電性
フィルム33を準備する。次に、半導体ウエハー31の
表面上に異方導電性フィルム33を載せ、加熱ローラー
37(もしくは半導体ウエハー側を加熱する)などを用
いて半導体ウエハー31の端からエアーを巻き込まない
ように異方導電性フィルム33を加熱しながら張合せて
行き、フィルム33の仮圧着を行う。
【0090】この際の条件は、第2或いは第3の実施の
形態と同様に、異方導電性フィルム33の硬化反応が2
0%程度以下に抑えられるようなものとする。例えば、
60〜120℃の温度で、ローラー37の移動速度を第
2の実施の形態の5sec 〜60sec に相当するものと
し、圧力を50〜1Kg/cm2 程度とする。
【0091】図17(a),(b)は、異方導電性フィ
ルムを供給した半導体ウエハーのカッティング方法を示
すものであり、図17(a)は、図16の次の工程を示
す斜視図であり、図17(b)は、図17(a)の次の
工程を示す斜視図である。
【0092】図17(a)に示すように、半導体ウエハ
ー31にカバーフィルム35付きの異方導電性フィルム
33が付着した状態で、このウエハー31をリング39
付きの粘着シート41に固定する。
【0093】この後、図17(b)に示すように、半導
体ウエハー31をダイアモンドソー(ダイサー)43に
よりカバーフィルム35付きの異方導電性フィルム33
と共にカッティングし、異方導電性フィルム33を付着
した半導体チップを得る。そして、この半導体チップを
水洗した後、これの乾燥を行う。
【0094】尚、半導体チップの水洗は十分に行う必要
がある。その理由は、異方導電性フィルム33が付着し
た状態で半導体ウエハー31をカッティングするため、
カッティング後によく水洗を行わないと半導体ウエハー
のかけらがフィルム33の樹脂に付着し、熱圧着時にシ
ョートや損傷などのトラブルの原因となるからである。
【0095】図18は、異方導電性フィルムを供給(仮
圧着)した半導体チップの実装方法を示すものであり、
図17(b)の次の工程を示す構成図である。
【0096】異方導電性フィルム33が付着した状態の
半導体チップ1を粘着シート41から剥がし、このチッ
プ1をチップトレー45へ移す。このトレー45の底部
にはカバーフィルム35を吸着するための吸着口(穴)
47を空けておき、この吸着口47は真空排気できる構
成となっている。従って、吸着口47にカバーフィルム
35を真空吸着させ、加熱圧着ヘッド17により異方導
電性フィルム33が付着した状態で半導体チップ1をカ
バーフィルム35から剥がし、図12、図13に示す方
法と同様な方法で、加熱圧着ヘッド17を用いてガラス
エポキシ配線基板5に半導体チップ1を実装する。
【0097】上記第4の実施の形態によれば、異方導電
性フィルム33を半導体ウエハー31の状態で供給して
いる。このため、半導体チップ側に先に異方導電性フィ
ルムを供給するという点では同じ第3の実施の形態と比
較して簡便かつ迅速に作業を行うことができる。その結
果、工程の簡略化とタクトタイムの短縮、ひいては実装
工程のローコスト化が達成できる。
【0098】また、第4の実施の形態においても第1の
実施の形態と同様の効果を得ることができる。
【0099】尚、上記第4の実施の形態では、異方導電
性フィルム33を半導体ウエハー31に付着させた後、
その状態で半導体ウエハー31をフィルム3とともにカ
ッティングしているが、半導体ウエハーをリング付粘着
シートに装着し、この半導体ウエハーを通常の工程でカ
ッティングした後、この粘着シートにウエハーを装着し
た状態で異方導電性フィルムを一括で仮圧着することも
可能である。この具体的な1連の工程を図19〜図22
を参照しつつ説明する。
【0100】まず、図19(a)に示すように、支持リ
ング39の内側には粘着シート41が張り付けられてい
る。この粘着シート41に半導体ウエハー31を装着す
る。次に、図19(b),(c)に示すように、半導体
ウエハー31をダイサー43により半導体チップ1にカ
ットする。
【0101】この後、図20に示すように、半導体チッ
プ1を異方導電性フィルム33に転写する。つまり、粘
着シート41に装着された状態の半導体チップ1上にカ
バーフィルム35付の異方導電性フィルム33を張り付
ける(仮に熱圧着する)。この際、各チップ1を既にカ
ッティングしているため、エアーをチップ1の相互間の
隙間から逃がすことができる。従って、チップ1表面に
気泡などを巻き込むことを十分に防止できる。
【0102】次に、図21に示すように、半導体チップ
1を異方導電性フィルム33と共に粘着シート41から
剥がす。そして、カッター51で半導体チップ1ごとに
異方導電性フィルム33のみをカットする。即ち、カバ
ーフィルム35はカットすることなく、異方導電性フィ
ルム33のみをカットする。
【0103】この後、図22に示すように、異方導電性
フィルム33を半導体チップ1と共にカバーフィルム3
5から剥がし、図12、図13に示す方法と同様な方法
で、加熱圧着ヘッド17を用いてガラスエポキシ配線基
板5に半導体チップ1を本圧着実装する。
【0104】このような異方導電性フィルムを半導体チ
ップ上に供給する方法では、半導体チップ1を異方導電
性フィルム33と共に粘着シート41から剥がし、カッ
ター51で半導体チップ1ごとにフィルム33のみをカ
ットするため、図18に示すような半導体チップ1を一
つ一つトレー47に移すという工程が不要となり、その
結果、効率の良い半導体素子の実装が可能となる。
【0105】
【発明の効果】以上説明したように本発明によれば、第
1の接着層はその内部に導電性の粒子が分散された材料
から形成され、該第2の接着層は該第1の接着層の熱膨
張係数より小さい材料から形成される。したがって、装
置の信頼性を高めることが可能な半導体装置及び半導体
素子の実装方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による半導体素子の
実装方法を説明する断面図である。
【図2】本発明の第2の実施の形態による半導体素子の
実装方法を示す断面図である。
【図3】本発明の第2の実施の形態による半導体素子の
実装方法を示すものであり、図2の次の工程を示す断面
図である。
【図4】本発明の第2の実施の形態による半導体素子の
実装方法を示すものであり、図3の次の工程を示す断面
図である。
【図5】本発明の第2の実施の形態による半導体素子の
実装方法を示すものであり、図4の次の工程を示す断面
図である。
【図6】本発明の第2の実施の形態による半導体素子の
実装方法を示すものであり、図5の次の工程を示す断面
図である。
【図7】本発明の第2の実施の形態による半導体素子の
実装方法を示すものであり、図6の次の工程を示す断面
図である。
【図8】本発明の第2の実施の形態による半導体素子の
実装方法を示すものであり、図7の次の工程を示す断面
図である。
【図9】本発明の第3の実施の形態による半導体素子の
実装方法において、半導体チップに異方導電性フィルム
を供給する方法を示す断面図である。
【図10】本発明の第3の実施の形態による半導体素子
の実装方法を示すものであり、図9の次の工程を示す断
面図である。
【図11】本発明の第3の実施の形態による半導体素子
の実装方法を示すものであり、図10の次の工程を示す
断面図である。
【図12】本発明の第3の実施の形態による半導体素子
の実装方法を示すものであり、図11の次の工程を示す
断面図である。
【図13】本発明の第3の実施の形態による半導体素子
の実装方法を示すものであり、図12の次の工程を示す
断面図である。
【図14】リールを用いた半導体チップへの異方導電性
フィルムの供給装置を示す側面図である。
【図15】シート状の異方導電性フィルムを用いた半導
体チップへの該フィルムの仮付けする方法を説明する図
である。
【図16】半導体ウエハーへの異方導電性フィルムの供
給方法を説明する側面図である。
【図17】異方導電性フィルムを供給した半導体ウエハ
ーのカッティング方法を示す斜視図である。
【図18】異方導電性フィルムを供給(仮圧着)した半
導体チップの実装方法を示す構成図である。
【図19】半導体ウエハーをリング付粘着シートに装着
し、この半導体ウエハーを通常の工程でカッティングす
る工程を示す斜視図である。
【図20】半導体チップを異方導電性フィルムに転写す
る工程を示す断面図である。
【図21】異方導電性フィルムを切断する工程を示す断
面図である。
【図22】異方導電性フィルムを半導体チップと共にカ
バーフィルムから剥がし、配線基板に半導体チップを実
装する工程を示す構成図である。
【図23】従来の異方導電性フィルムを用いたフリップ
チップ実装法を説明する断面図である。
【図24】導電粒子を添加した樹脂によるフリップチッ
プ接続の例を示す断面図である。
【符号の説明】
1…半導体チップ、2…入出力パッド、3…Au バン
プ、5…ガラスエポキシ多層配線基板、7…接続用ラン
ド、9…Ni/Au 鍍金、11…導電性粒子、13…第1
の接着層(異方導電性フィルム)、15…第2の接着
層、17…加熱・圧着ヘッド、19…第、21…カバー
フィルム、23…供給リール、25…巻取りリール、2
7…チップトレー、31…半導体ウエハー、33…異方
導電性フィルム、35…カバーフィルム、37…加熱ロ
ーラー、39…支持リング、41…粘着シート、43…
ダイサー、45…チップトレー、47…吸着口、51…
カッター、100…半導体チップ、101…金メッキバ
ンプ、103…ガラスエポキシ配線基板、105…導電
性粒子、106…導電性粒子を添加した液状の樹脂、1
07…異方導電性フィルム。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 配線基板と、該配線基板上に第1及び第
    2の接着層を介して形成された半導体チップと、を有す
    る半導体装置であって、 該第1の接着層はその内部に導電性の粒子が分散された
    材料から形成され、該第2の接着層は該第1の接着層の
    熱膨張係数より小さい材料から形成されることを特徴と
    する半導体装置。
  2. 【請求項2】 上記第1の接着層は、エポキシ系樹脂、
    アクリル系樹脂、ゴム系樹脂又はこれらのうちの少なく
    とも二つを混合した混合物のいずれかを主材とし、この
    主材に硬化材を添加したものであることを特徴とする請
    求項1記載の半導体装置。
  3. 【請求項3】 上記導電性の粒子は、金属がコーティン
    グされたプラスティック粒子又は金属微粒子であること
    を特徴とする請求項1記載の半導体装置。
  4. 【請求項4】 上記第2の接着層は、エポキシ系樹脂、
    アクリル系樹脂、ゴム系樹脂又はこれらのうちの少なく
    とも二つを混合した混合物のいずれかを主材とし、この
    主材に硬化材を添加するとともに該導電性の粒子の径よ
    り小さな径の絶縁粉を添加したものであることを特徴と
    する請求項1記載の半導体装置。
  5. 【請求項5】 配線基板上に導電性の粒子が分散された
    第1の接着層を形成する工程と、 この第1の接着層上に、該第1の接着層の熱膨張係数よ
    り小さい材料からなる液状の第2の接着層を滴下する工
    程と、 この第2の接着層に突起電極を有する半導体チップを接
    触させ、該半導体チップを該配線基板に熱圧着する工程
    と、 を具備することを特徴とする半導体素子の実装方法。
  6. 【請求項6】 半導体チップ上に導電性の粒子が分散さ
    れた第1の接着層を形成する工程と、 突起電極を有する配線基板上に該第1の接着層の熱膨張
    係数より小さい材料からなる液状の第2の接着層を滴下
    する工程と、 この第2の接着層に該第1の接着層を接触させ、該半導
    体チップを該配線基板に熱圧着する工程と、 を具備することを特徴とする半導体素子の実装方法。
  7. 【請求項7】 上記半導体チップ上に第1の接着層を形
    成する工程は、テープ状の第1の接着層をリールにより
    所定の位置に供給し、該第1の接着層上に該半導体チッ
    プを熱圧着することを特徴とする請求項6記載の半導体
    素子の実装方法。
  8. 【請求項8】 上記半導体チップ上に第1の接着層を形
    成する工程は、シート状の第1の接着層を準備し、該第
    1の接着層上に該半導体チップを熱圧着し、該シート状
    の第1の接着層を該半導体チップごとに切断することを
    特徴とする請求項6記載の半導体素子の実装方法。
  9. 【請求項9】 上記半導体チップ上に第1の接着層を形
    成する工程は、半導体ウエハーにシート状の第1の接着
    層を加熱しながら張合せ、該半導体ウエハーを該シート
    状の第1の接着層とともに半導体チップごとに切断する
    ことを特徴とする請求項6記載の半導体素子の実装方
    法。
  10. 【請求項10】 上記半導体チップ上に第1の接着層を
    形成する工程は、半導体ウエハーを粘着シートに張り付
    けた状態で該半導体ウエハーを半導体チップごとに切断
    し、この半導体チップ上にシート状の第1の接着層を張
    合せ、該粘着シートから該半導体チップを該シート状の
    第1の接着層とともに剥がすことを特徴とする請求項6
    記載の半導体素子の実装方法。
JP30036197A 1997-10-31 1997-10-31 半導体装置及び半導体素子の実装方法 Pending JPH11135551A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30036197A JPH11135551A (ja) 1997-10-31 1997-10-31 半導体装置及び半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30036197A JPH11135551A (ja) 1997-10-31 1997-10-31 半導体装置及び半導体素子の実装方法

Publications (1)

Publication Number Publication Date
JPH11135551A true JPH11135551A (ja) 1999-05-21

Family

ID=17883863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30036197A Pending JPH11135551A (ja) 1997-10-31 1997-10-31 半導体装置及び半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JPH11135551A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141643A (ja) * 2000-10-31 2002-05-17 Kyocera Corp バンプ付電子部品の実装構造
JP2003086630A (ja) * 2001-09-11 2003-03-20 Fujitsu Ltd 半導体装置の製造方法および半導体装置
WO2004090970A1 (ja) * 2003-04-09 2004-10-21 Dai Nippon Printing Co. Ltd. 配線基板およびその製造方法
KR100661694B1 (ko) 2004-09-22 2006-12-26 세이코 엡슨 가부시키가이샤 전자 부품의 실장 구조, 전자 부품의 실장 방법, 전기 광학장치 및 전자기기
US7476975B2 (en) 2004-08-23 2009-01-13 Seiko Epson Corporation Semiconductor device and resin structure therefor
KR101381118B1 (ko) * 2011-11-04 2014-04-04 제일모직주식회사 이방 전도성 접착 필름용 조성물 및 이를 이용한 이방 전도성 접착 필름
US9773769B2 (en) 2015-03-11 2017-09-26 Toshiba Memory Corporation Semiconductor device
CN112490236A (zh) * 2019-09-12 2021-03-12 铠侠股份有限公司 半导体装置及其制造方法
CN113808782A (zh) * 2020-06-16 2021-12-17 三菱电机株式会社 电气设备布线部件
CN114374101A (zh) * 2022-01-12 2022-04-19 业成科技(成都)有限公司 连接结构和形成连接结构的方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141643A (ja) * 2000-10-31 2002-05-17 Kyocera Corp バンプ付電子部品の実装構造
JP2003086630A (ja) * 2001-09-11 2003-03-20 Fujitsu Ltd 半導体装置の製造方法および半導体装置
KR100884295B1 (ko) * 2001-09-11 2009-02-18 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
US7480151B2 (en) 2003-04-09 2009-01-20 Dai Nippon Printing Co., Ltd. Wiring board and method of manufacturing the same
WO2004090970A1 (ja) * 2003-04-09 2004-10-21 Dai Nippon Printing Co. Ltd. 配線基板およびその製造方法
US7325301B2 (en) 2003-04-09 2008-02-05 Dai Nippon Printing Co., Ltd. Method of manufacturing a wiring board
US7656044B2 (en) 2004-08-23 2010-02-02 Seiko Epson Corporation Semiconductor device with improved resin configuration
US7476975B2 (en) 2004-08-23 2009-01-13 Seiko Epson Corporation Semiconductor device and resin structure therefor
US7982319B2 (en) 2004-08-23 2011-07-19 Seiko Epson Corporation Semiconductor device with improved resin configuration
US8368233B2 (en) 2004-08-23 2013-02-05 Seiko Epson Corporation Semiconductor device with improved resin configuration
KR100661694B1 (ko) 2004-09-22 2006-12-26 세이코 엡슨 가부시키가이샤 전자 부품의 실장 구조, 전자 부품의 실장 방법, 전기 광학장치 및 전자기기
KR101381118B1 (ko) * 2011-11-04 2014-04-04 제일모직주식회사 이방 전도성 접착 필름용 조성물 및 이를 이용한 이방 전도성 접착 필름
US9773769B2 (en) 2015-03-11 2017-09-26 Toshiba Memory Corporation Semiconductor device
CN112490236A (zh) * 2019-09-12 2021-03-12 铠侠股份有限公司 半导体装置及其制造方法
CN112490236B (zh) * 2019-09-12 2024-04-09 铠侠股份有限公司 半导体装置及其制造方法
CN113808782A (zh) * 2020-06-16 2021-12-17 三菱电机株式会社 电气设备布线部件
CN114374101A (zh) * 2022-01-12 2022-04-19 业成科技(成都)有限公司 连接结构和形成连接结构的方法

Similar Documents

Publication Publication Date Title
KR900008665B1 (ko) 반도체장치의 제조방법
US7176569B2 (en) Semiconductor device and method of manufacturing the same
US6281046B1 (en) Method of forming an integrated circuit package at a wafer level
US6798121B2 (en) Module with built-in electronic elements and method of manufacture thereof
JP3622435B2 (ja) 半導体装置とその製造方法
JP2002222830A (ja) 半導体装置およびそれを用いる液晶モジュール
JP2002170921A (ja) 半導体装置およびその製造方法
JP2001135663A (ja) 半導体装置及びその製造方法
JP2625654B2 (ja) 半導体装置およびその製造方法
JP2004119726A (ja) 回路装置の製造方法
US6664138B2 (en) Method for fabricating a circuit device
JP2003007921A (ja) 回路装置およびその製造方法
JPH11135551A (ja) 半導体装置及び半導体素子の実装方法
JP2004119727A (ja) 回路装置の製造方法
US7141509B2 (en) Method for fabricating a circuit device
JP2003007922A (ja) 回路装置の製造方法
JP2003264257A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3397045B2 (ja) 半導体装置及びその製造方法
JP3975592B2 (ja) 半導体装置及びその製造方法
JP4103255B2 (ja) 半導体デバイスチップ及び半導体デバイスの製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
JP2003297977A (ja) 電子部品の製造方法
JP2003282628A (ja) ベアチップ搭載部品及びその製造方法
JPH11274360A (ja) 半導体装置及びその製造方法