JPH0244751A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0244751A
JPH0244751A JP63195862A JP19586288A JPH0244751A JP H0244751 A JPH0244751 A JP H0244751A JP 63195862 A JP63195862 A JP 63195862A JP 19586288 A JP19586288 A JP 19586288A JP H0244751 A JPH0244751 A JP H0244751A
Authority
JP
Japan
Prior art keywords
pellet
wafer
insulating plate
semiconductor
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63195862A
Other languages
English (en)
Other versions
JP2680364B2 (ja
Inventor
Tsutomu Mimata
巳亦　力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19586288A priority Critical patent/JP2680364B2/ja
Publication of JPH0244751A publication Critical patent/JPH0244751A/ja
Application granted granted Critical
Publication of JP2680364B2 publication Critical patent/JP2680364B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に半導体装置の製造における
ペレット付けに適用して有効な技術に関する。
〔従来の技術〕
半導体装置の製造工程において、ダイシング完了後の半
導体ペレット（以下単に「ペレット」と略称する）をリ
ードフレームのタブあるいはパッケージ基板等の取付部
位に対して固定する技術としては以下のものが知られて
いる。
第１は、加熱を利用した接合方法であり、リードフレー
ムのタブ上に予め金（Ａｕ）あるいは半田を被着させて
おき、これらの金属を加熱により溶融させてペレットを
固定する技術である。
第２は、接着剤による接合方法であり、銀（Ａｇ）等を
混入した樹脂系の接着剤をリードフレームのタブ上に塗
布し、樹脂の接着力によりペレットを固定する技術であ
る。
〔発明が解決しようとする課題〕
ところが、上記各技術においては下記のような問題点の
あることが本発明者によって見い出されている。
上記第１の技術による接合方法では、加熱温度が金属の
融点に依存するためペレットボンディングに際して高温
度の加熱温度とする必要があった。
すなわち、金を用いた場合には金−シリコン（Ｓｌ）共
晶のために４００℃程度の高温とする必要があり、半田
の場合にも２５０℃程度の温度条件が必要となっていた
。このために、加熱手段としてヒートブロック等の加熱
機構を付加する等、装置構造が複雑となり、また熱によ
って受けるペレット上の回路に対する影響も懸念されて
いた。さらに、金あるいは半田箔等の比較的高価な金属
材料を必要としているため、半導体装置の製造コストを
高めているという問題もあった。
第２の技術においては、接着剤の特性によっては、タブ
面全体に対する接着剤の供給量にばらつきがあると、タ
ブ面上においてペレットの傾きを生じる可能性があり、
しかもこの傾き量が大きい場合には、ペレットの裏面と
タブ面との間に隙間を生じ、樹脂モールド時において該
隙間に樹脂が入り込み、場合によっては樹脂圧によって
ペレットの割れを生じる可能性もあった。
供給量の精密な制御が可能となったとしても、デイスペ
ンサー等の接着剤の供給ユニット等が複雑化するために
、装置の全体構成が大規模になってしまうという問題も
あった。
なお、この種の技術としては、本出願人による特開昭５
８−２２２５３０号公報がある。該公報において本出願
人は、リボン状の樹脂材料の切断片上にペレット付けを
行う技術を提案している。
本発明は、上記公報において本出願人が開示した技術を
さらに一歩すすめ、複雑な工程の付加あるいは機構の付
加を必要とすることなく信頼性の高いペレット付けを効
率的に実現可能な技術を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次の通りである。
すなわち、ウェハの裏面側、すなわち回路形成面とは反
対側の面に絶縁板を被着した状態で該絶縁板ごとウェハ
のダイシングを行い、ペレットの裏面形状に対応した絶
縁板片を被着した状態のままでインナーリード、タブあ
るいはパッケージ基板等の取付部位に対してペレットボ
ンディングを行うものである。
〔作用〕
上記した手段によれば、あらかじめウェハの裏面に絶縁
板を被着しておき、この絶縁板とともにウェハをダイシ
ングすることにより、裏面に絶縁板を備えたペレットを
容易に得ることができ、装置の機構の追加あるいは工程
の大幅な変更等を行うことなく、信頼性の高いペレット
ポンディング作業を効率的に実施することが可能となる
。
特に、絶縁板に粘着面を形成し該粘着面上に剥離材を貼
着した状態でウェハのダイシングを行うことにより、ペ
レット裏面の絶縁板１面が粘着面となった状態でペレッ
トポンディングが可能となるため、加熱処理等を必要と
することなく、全くの常温環境下でのペレットボンディ
ングが可能となる。この場合には、ペレットと絶縁板と
が同時に切断されてい、るため、ペレットと絶縁板の切
断形状、すなわち側端が一致している。このため、あら
かじめ取付部位にペレットより僅かに大形の絶縁板を被
着した後にペレットボンディングを実施した場合と異な
り、ペレットと絶縁板の大きさが一致しているため、ペ
レットの取付位置は最小限の面積で足りる。この技術は
タブレスリード方式等の今後のパッケージ構造において
特に有効であり、半導体装置の高集積化をさらに促進す
ることができる。
〔実施例１〕 第１図（ａ）〜（６）は本発明の実施例１における半導
体装置の製造工程の一部を示す概略断面説明図、第２図
（ａ）および（ハ）はそれぞれ上記第１図の部分拡大断
面図、第３図は本実施例においてタブレスリード上にペ
レットの装着された状態を示す説明図、第４図は実施例
１により得られる半導体装置を示す断面図、第５図（ａ
）およびら）は本実施例と従来技術とのワイヤループ形
状を比較するための部分断面図である。
本実施例１において、半導体装置の製造に用いられるウ
ェハ１はたとえば単結晶引き上げ法等により形成された
シリコン（Ｓｉ）のインゴットをスライスして得られる
円板状の基板の一面に拡散等の工程を通じて所定の回路
を構成したものであり、第１図においては該回路形成面
（一面）を上面とした状態で位置されている。
このようなウェハ１の裏面（他面）にまず絶縁樹脂フィ
ルム２を被着する。この絶縁樹脂フィルム２は、たとえ
ばポリイミド樹脂等からなる絶縁性のフィルム基板３の
両面に粘着剤４ａ、４ｂが装着された、いわゆる両面粘
着構造のものであり、一方の粘着剤４ａからなる粘着面
は上記ウェハ１の裏面と接面され、他方の粘着剤４ｂか
らなる面には剥離材としての剥離紙５が貼着されている
。
該剥離紙５について簡単に説明すると、たとえば一面に
シリコーンオイルが薄く塗布されて、その剥離が容易と
なるようになされた剥離容易面５ａが形成されており、
上記粘着剤４ｂの粘着力を該剥離紙５の剥離容易面５ａ
との間では弱める機能を有している。なお、他方の面に
は上記シリコーンオイルは塗布されていない。
一方、第１図（ｂ）においてウェハ１の下方に位置され
る枠状部材としてのリング６は、金属からなる枠部７に
対して、図中下方より粘着フィルム８を張設したもので
ある。当該粘着フィルム８は、たとえばポリイミド樹脂
からなるフィルムベース８ａの一面にのみ粘着剤４Ｃが
被着されたものであり、該粘着剤４Ｃによる粘着面を図
中の上方となるように配置した状態で枠部７に対して張
設されている。
上記粘着フィルム８の粘着面’４　ｃに対して、まずウ
ェハ１の位置決めを行った後、ウェハｌを徐々に下降さ
せると、剥離紙５の他面側、すなわち剥離容易面５ａの
裏面側が粘着フィルム８の粘着剤４Ｃに接着されて粘着
フィルム８上にウェハ１が固定される。
この状態で、上記リング６は図示されないグイシングテ
ーブル上に配置され、高速回転状態のダイシングブレー
ドによるウェハ１のダイシングが行われる。このとき、
本実施例におけるダイシング方式は、ウェハ１の表裏面
を完全に切断する、いわゆるフルダイシング方式であり
、このときウェハ１と同時に絶縁樹脂フィルム２も完全
に切断されるよう制御されている（第１図（Ｃ））。こ
のような切断深さの制御は従来のダイシング装置で容易
に可能である。
このようにしてウェハｌ上の全ての回路領域、すなわち
ペレッ）１０毎にウェハ１の切断を完了した後、下記の
ポンディング工程に移行する。
ボンディング工程では、まずリング６の位置決めが行わ
れた後、ポンディングを行うペレット１０の下方に突き
上げピン１１が位置され、上方にはコレット１２が配置
される。この状態で、まず下方より突き上げピン１１が
上昇すると、該突き上げピン１１は粘着フィルム８、剥
離紙５および絶縁樹脂フィルム２を貫通してペレッ）１
０自体を上方に押し上げる。このとき、粘着強度の最も
低い剥離紙５の剥離容易面５ａと絶縁樹脂フィルム２の
下面側の粘着剤４ｂ面とが互いに剥離し、この結果、上
記剥離紙５はリング６の粘着フィルム８面上に残着され
、一方絶縁樹脂フィルム２はペレット１０に被着された
状態のままペレット１０とともに押し上げられる。
これにともない、上方からはコレット１２が降下し上記
ペレット１０を吸着する。ペレット１０を吸着した後、
コレット１２は一旦所定高さまで上昇し、水平移動して
リードフレーム１３の取付部位の上方に停止する。続い
て、コレット１２は下降を開始してリードフレーム１３
の取付部位に上記ペレット１０を載置する。ここで、本
実施例で用いられるリードフレーム１”３は、いわゆる
タブレス方式のものであり、第３図に示されるように、
インナ−リード１３ａ自体の表面でペレット１０を支持
する構造となっている。このようなペレットボンディン
グ時において、本実施例１では絶縁樹脂フィルム２にお
ける他面（第２図中、下面）の粘着剤４ｂ面が露出され
た状態のままペレット１０がインナーリード１３ａ上に
載置されるため、上記粘着剤４ｂ面の粘着力により他の
接合材を介在させることなくインナーリード１３ａ上へ
のペレット１０の固定が実現される。このとき、上記ペ
レット１０および絶縁板としての絶縁樹脂フィルム２は
グイシング工程において同時に切断されているため、両
者は側端部が互いに一致した状態となっている。このた
め、インナーリード１３ａ上におけるペレットボンディ
ングのための必要面積はペレット１０の形状そのもので
足りる。
このため、インナーリード１３ａの上面を効率的に使用
することが可能となり、半導体装置１４の高集積化をさ
らに促進することができる。
なおこのとき、インナーリード１３ａと絶縁樹脂フィル
ム２を介したペレット１０との粘着力は、粘着剤４ｂ面
と対面されるインナーリード１３ａの総面積に比例する
が、樹脂モールド時における樹脂注入圧によってもペレ
ット流れが生じない程度の粘着力が確保されていればよ
い。
上記のペレットボンディングが完了した後、ペレット１
０の表面に形成されたパッド１５とインナーリード１３
ａとが金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａβ）
等からなるワイヤ１６により結線される。このようなワ
イヤ１６による結線、すなわちワイヤボンディングでは
、まずワイヤ１６の先端を溶融させて球状に形成した後
、該球状部を上記パッド１５に押圧しながら超音波振動
を印加し、これを接合する。次に、所定のループ形状を
描くようにしてワイヤ１６の後端をインナーリード１３
ａ上に超音波接合する（第５図（ａ））。
このような作業を全てのパッド１５とインナーリード１
３ａとについて所定サイクル繰り返すことによりワイヤ
ボンディング工程を完了する。このようなワイヤボンデ
ィング工程１と際して、本実施例によればペレット１０
および絶縁板としての絶縁樹脂フィルム２は上記のよう
にグイシング工程において同時に切断されているため、
両者の側端部（エツジ）は互いに一致した状態となって
いる。
したがって、第５図ら）に示した従来技術のようにあら
かじめペレット１０より僅かに大形の絶縁フィルム等の
絶縁板１７を被着しておく場合と異なり、ペレット１０
と絶縁樹脂フィルム２の大きさが一致しているため、ベ
レットボンディングに必要なインナーリード１３ａ上で
の占有面積は最小限で足りる。このため、第５図（ａ）
に示されるようにワイヤボンディングにおけるワイヤル
ープもペレット１０のエツジショートを生じない範囲の
最小限のループで足り、ワイヤループの強化、ならびに
ワイヤ材料の小量化によるコストの低減が可能となる。
上記ワイヤボンディングの完了後、樹脂モールド工程に
移行される。該樹脂モールド工程では、上記ペレット１
０の装着されたリードフレーム１３は、−旦図示されな
い金型内に固定され、該金型内に溶融状態の樹脂が高圧
注入される。このとき、本実施例では、ワイヤループが
必要最小限のループ形状となっているため、ループ形状
が強化されており、上記溶融樹脂の注入圧によるワイヤ
流れ等を生じることがない。また、ペレット１０は絶縁
樹脂フィルム２を介して複数のインナーリード１３ａ上
に固定されているため、タブを用いた樹脂ペーストによ
る接合のようにタブ上のペレット１０が傾いて接合され
るおそれがない。このため、タブとベレフ）１０との間
に溶融樹脂が入り込んで生じるペレット割れが無く、樹
脂モールドにおいて生じる製品不良を大幅に低減できる
。
このようにして注入された樹脂が冷却・硬化され上記金
型から取り出されることにより、パッケージ本体１８が
完成する。この後はパッケージ本体１８より突出された
リードフレーム１３の各部を切断加工して各リード１３
ａ毎に独立させることにより、第４図に示される半導体
装置１４が得られる。
〔実施例２〕 第６図（ａ）〜（６）は本発明の実施例２における半導
体装置の製造工程の一部を示す概略断面説明図、第７図
（ａ）および（ハ）はそれぞれ上記第６図の部分拡大断
面図である。
本実施例２において、ウェハ１の裏面（他面）に被着さ
れた絶縁樹脂フィルム２５は片面粘着フィルム構造であ
り、ウェハｌの裏面側に対面する面にのみ粘着剤２４ａ
が塗布された構成となっている。
一方、本実施例２で用いられるリング６は上記実施例１
と同様に金属からなる枠部７に粘着フィルム２０を張設
したものであるが、本実施例では粘着フィルム２０の一
面に被着された粘着剤２４ｂにおける粘着特性が所定波
長の光の照射により変化する特性を存している。たとえ
ば上記粘着フィルム２０は紫外線（Ｕ　Ｖ　：　Ｕｌｔ
ｒａ　Ｖｉｏｌｅｔ）照射により被着された粘着剤２４
ｂの成分中に化学変化を来し粘着力が低下する特性をも
つものであり、第６図υの段階ではＵＶ照射前の状態と
なっている。
上記粘着フィルム２０の粘着剤２４ｂ面に対して、絶縁
樹脂フィルム２５の非粘着面側を対面させた状態で粘着
フィルム２０上にウェハｌを固定する。続いて、ウェハ
１のダイシングを行うが、このときに上記実施例１と同
様にウェハ１と同時に絶縁樹脂フィルム２５も完全に切
断してペレット１０毎の分割を行う。このようにしてウ
ェハ１上のすべてのベレッ）１０の分割を行った後、上
記ウェハ１の裏面側よりＵＶ照射を行い粘着フィルム２
０に被着された粘着剤２４ｂの粘着力を低下させる（第
６図（Ｃ））。続いて、下方より突き上げピン１１によ
り所定のペレット１０の下面を押“し上げる。これによ
りペレット１０は上昇し、該ペレッ）１０の上昇ととも
に、ＵＶ照射によって粘着力の低下した粘着フィルム２
０の粘着剤２４ｂ面から絶縁樹脂フィルム２５が剥離さ
れる。この結果、ペレッ）１０の裏面には絶縁樹脂フィ
ルム２５が被着された状態のままコレット１２によるペ
レットボンディングが実行される。
ペレットボンディングにふいｔは、予め銀ペースト等の
接合剤２６が被着されたインナーリード１３ａに対して
上記絶縁樹脂フィルム２５を裏面に備えたペレット１０
がボンディングされ、上記接合剤２６の硬化にともない
取付部位上にペレット１０が固定される。
なお、上記のような銀ペースト等の接合剤２６を用いる
ことなく、絶縁樹脂フィルム２５自体を加熱により溶融
させてペレット１０をインナーリード１３ａと熱圧着し
てもよい。
また、第６図（ｄ）ではインナーリード１３ａ上にペレ
ット１０を固定した例について説明したが、たとえばタ
ブを備えた従来形状のリードフレームのタブ面に対して
ペレットボンディングを行ってもよい。この場合にも上
記のように絶縁樹脂フィルム２５自体を溶融させてタブ
面に対してペレット１０を熱圧着することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、ペレット１０の取付部位としてはタブレスリ
ードフレームにおけるインナーリード１３ａあるいはタ
ブ面等で説明したが、これらに限らずたとえばセラミッ
クパッケージ等のパッケージ基板面であってもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。・ すなわち、本発明によれば裏面に絶縁板を備えたペレッ
トを容易に得ることができ、装置の機構の追加あるいは
工程の大幅な変更等を行うことなく、信頼性の高いペレ
ットボンディング作業を効率的に実施することが可能と
なる。
また、ペレット裏面の絶縁板面が粘着面となった状態で
ペレットボンディングが可能となるため、加熱処理等を
必要とすることなく、全くの常温環境下でのペレットボ
ンディングが可能となる。
さらに、ペレットと絶縁板の天きさが一致した状態でペ
レットボンディングが可能となっているため、取付部位
における最小面積でのペレットボンディングが実現でき
、半導体装置の高集積化を促進することができる。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の実施例１における半導
体装置の製造工程の一部を示す概略断面説明図、第２図
（ａ）およびら）はそれぞれ上記第１図の部分拡大断面
図、 第３図は実施例１においてタブレスリード上にペレット
の装着された状態を示す説明図、第４図は実施例１によ
り得られる半導体装置を示す断面図、 第５図（ａ）およびら）は実施例１と従来技術とのワイ
ヤループ形状を比較するための部分断面図、第６図（ａ
）〜（ｄ）は本発明の実施例２における半導体装置の製
造工程の一部を示す概略断面説明図、第７図（ａ）およ
びら）はそれぞれ上記第６図の部分拡大断面図である。 １・・・ウェハ、２・・・絶縁樹脂フィルム、３・・・
フィルム基板、４ａ、４ｂ、４ｃ・・・粘着剤、５・・
・剥離紙、５ａ・・・剥離容易面、６・・・リング、７
・・・枠部、８・・・粘着フィルム、８ａ・・・フィル
ムベース、１０・・・ペレット、１１・・・突き上げビ
ン、１２・・・コレット、Ｉ３・・・リードフレーム、
１３ａ・・・インナーリード、１４・・・半導体装置、
１５・・・パッド、１６・・パワイヤ、１７・・・絶縁
板、１８・・・パッケージ本体、２０・・・粘着フィル
ム、２４ａ、２４ｂ・・・粘着剤、２５・・・絶縁樹脂
フィルム、２６・・・接合剤。 第１図 代理人　弁理士　筒　井　大　和 第 図 第 図 （ｂ） 第 図 ／ 第 図 第 図 第 図 （ａ） （ｂ）

Claims (1)

  1. 【特許請求の範囲】 １、一面側に回路形成面を備えたウェハの他面側におい
    て絶縁板を被着した状態で半導体ペレット毎の切断を行
    い、該絶縁板を被着した状態のまま取付部位に対してペ
    レットボンディングを行うことを特徴とする半導体装置
    の製造方法。 ２、一面側に回路形成面を備えたウェハの他面側におい
    て、剥離材が貼着された粘着面を有する絶縁板を被着し
    、上記ウェハをその剥離材側が当接面となるようにして
    枠部材に張設された樹脂フィルム上に貼着した後、上記
    ウェハを上記絶縁板とともに半導体ペレット毎に切断し
    、ピックアップの際に上記剥離材は樹脂フィルム面に残
    着され上記絶縁板は半導体ペレットの他面に被着された
    状態のまま取付部位に対してペレットボンディングを行
    うことを特徴とする請求項１記載の半導体装置の製造方
    法。 ３、一面側に回路形成面を備えたウェハの他面側におい
    て絶縁板を被着し、上記ウェハを所定波長の光の照射に
    よって粘着力の低下する粘着面を備えた樹脂フィルム上
    に貼着した後、上記ウェハを上記絶縁板とともに半導体
    ペレット毎に切断し、所定波長光の照射によって粘着面
    の粘着力を低下させた後、ピックアップの際に上記絶縁
    板が半導体ペレットの他面に被着された状態のまま取付
    部位に対してペレットボンディングを行うことを特徴と
    する請求項３記載の半導体装置の製造方法。 ４、一面に回路形成面を備えた半導体ペレットにおいて
    その他面の径と同形の被着面を有し、上記半導体ペレッ
    トと側端が一致した状態で取付部位と半導体ペレットと
    の間に介装された絶縁板を備えていることを特徴とする
    半導体装置。 ５、上記取付部位がタブレスリードにおけるインナーリ
    ード面で形成されていることを特徴とする請求項４記載
    の半導体装置。
JP19586288A 1988-08-05 1988-08-05 半導体装置の製造方法 Expired - Lifetime JP2680364B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19586288A JP2680364B2 (ja) 1988-08-05 1988-08-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19586288A JP2680364B2 (ja) 1988-08-05 1988-08-05 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7194369A Division JP2706058B2 (ja) 1995-07-31 1995-07-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0244751A true JPH0244751A (ja) 1990-02-14
JP2680364B2 JP2680364B2 (ja) 1997-11-19

Family

ID=16348225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19586288A Expired - Lifetime JP2680364B2 (ja) 1988-08-05 1988-08-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2680364B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210844A (ja) * 1989-02-09 1990-08-22 Fujitsu Ltd 半導体装置の製造方法
JPH0883881A (ja) * 1993-06-21 1996-03-26 Internatl Business Mach Corp <Ibm> 積層型半導体チップ構造および製法
EP1310991A3 (en) * 2001-11-13 2004-04-21 Texas Instruments Incorporated Composite die mounting foil for chip-scale semiconductor packages
EP1544908A1 (en) * 2003-12-19 2005-06-22 Nitto Denko Corporation Process for mounting a semiconductor device
WO2008129976A1 (ja) * 2007-04-17 2008-10-30 Lintec Corporation 接着剤付きチップの製造方法
JP2014086677A (ja) * 2012-10-26 2014-05-12 Asahi Kasei Electronics Co Ltd 磁気センサ及びその製造方法
US9153556B2 (en) 2006-09-08 2015-10-06 Nitto Denko Corporation Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210844A (ja) * 1989-02-09 1990-08-22 Fujitsu Ltd 半導体装置の製造方法
JPH0883881A (ja) * 1993-06-21 1996-03-26 Internatl Business Mach Corp <Ibm> 積層型半導体チップ構造および製法
EP1310991A3 (en) * 2001-11-13 2004-04-21 Texas Instruments Incorporated Composite die mounting foil for chip-scale semiconductor packages
EP1544908A1 (en) * 2003-12-19 2005-06-22 Nitto Denko Corporation Process for mounting a semiconductor device
US7232709B2 (en) 2003-12-19 2007-06-19 Nitto Denko Corporation Process for producing a semiconductor device
US9153556B2 (en) 2006-09-08 2015-10-06 Nitto Denko Corporation Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method
WO2008129976A1 (ja) * 2007-04-17 2008-10-30 Lintec Corporation 接着剤付きチップの製造方法
US8691666B2 (en) 2007-04-17 2014-04-08 Lintec Corporation Method for producing chip with adhesive applied
JP2014086677A (ja) * 2012-10-26 2014-05-12 Asahi Kasei Electronics Co Ltd 磁気センサ及びその製造方法

Also Published As

Publication number Publication date
JP2680364B2 (ja) 1997-11-19

Similar Documents

Publication Publication Date Title
TWI295500B (ja)
JP4330821B2 (ja) 半導体装置の製造方法
JP2994510B2 (ja) 半導体装置およびその製法
JP4757398B2 (ja) 半導体装置の製造方法
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JPH0997806A (ja) 半導体装置、その製造方法、及びダイシング用接着部材
JP2005064499A (ja) 半導体素子製造方法
JP2007188967A (ja) 基板支持体、基板処理方法及び半導体装置の製造方法
JPH1167699A (ja) 半導体装置の製造方法
JPH06151701A (ja) 半導体装置の製造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JPH0244751A (ja) 半導体装置の製造方法
JPH11163006A (ja) ペレットボンディング方法
JP3344372B2 (ja) 半導体装置の製造方法
JPH10189690A (ja) 半導体チップのピックアップ方法及びピックアップ装置
JPH11135551A (ja) 半導体装置及び半導体素子の実装方法
JP5023664B2 (ja) 半導体装置の製造方法
JP4057875B2 (ja) 半導体装置の製造方法
JP2001313301A (ja) ボンディング方法
JP2706058B2 (ja) 半導体装置の製造方法
JP3319455B2 (ja) 半導体装置の製造方法
JP3707451B2 (ja) 樹脂封止型半導体装置の製造方法
TWI240392B (en) Process for packaging and stacking multiple chips with the same size
JP2002134654A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 12