JP2014086677A - 磁気センサ及びその製造方法 - Google Patents

磁気センサ及びその製造方法 Download PDF

Info

Publication number
JP2014086677A
JP2014086677A JP2012236896A JP2012236896A JP2014086677A JP 2014086677 A JP2014086677 A JP 2014086677A JP 2012236896 A JP2012236896 A JP 2012236896A JP 2012236896 A JP2012236896 A JP 2012236896A JP 2014086677 A JP2014086677 A JP 2014086677A
Authority
JP
Japan
Prior art keywords
island
pellet
adhesive layer
magnetic sensor
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012236896A
Other languages
English (en)
Other versions
JP6105898B2 (ja
Inventor
Toshiaki Fukunaka
敏昭 福中
Hidenori Hasegawa
秀則 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2012236896A priority Critical patent/JP6105898B2/ja
Priority to KR2020130008664U priority patent/KR20140002654U/ko
Priority to CN201320665569.0U priority patent/CN203536475U/zh
Priority to TW103119283A priority patent/TWI616006B/zh
Publication of JP2014086677A publication Critical patent/JP2014086677A/ja
Priority to KR20140069270A priority patent/KR101481368B1/ko
Priority to KR1020140130983A priority patent/KR101543970B1/ko
Application granted granted Critical
Publication of JP6105898B2 publication Critical patent/JP6105898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】薄型化されたペレットにおいて電流を逆方向に流した場合でも、リーク電流の増大を防止できるようにした磁気センサ及びその製造方法を提供する。
【解決手段】アイランド１１及び、該アイランド１１の周囲に配置された複数のリード端子１２〜１５を有するリードフレーム１０と、アイランド１１上に接着層を介して取り付けられたペレット２０と、ペレット２０が有する複数の電極部２３ａ〜２３ｄと複数のリード端子１２〜１５とをそれぞれ電気的に接続する複数の金属細線４１〜４４と、を備える。リード端子１２はアイランド１１に電気的に接続されたアイランド端子である。また、接着層は、アイランド１１とペレット２０との間を絶縁する絶縁ペースト３０、又は、ダイアタッチフィルム１５０の粘着層１３０である。
【選択図】図１

Description

本発明は、磁気センサ及びその製造方法に関し、特に、薄型化されたペレットにおいて電流を逆方向に流した場合でも、リーク電流の増大を防止できるようにした磁気センサ及びその製造方法に関する。
ホール効果を利用した磁気センサとして、例えば、磁気（磁界）を検出してその大きさに比例したアナログ信号を出力するホール素子や、磁気を検出してデジタル信号を出力するホールＩＣが知られている。例えば特許文献１には、リードフレームと、ペレット（即ち、磁気センサチップ）及び金属細線を備えた磁気センサが開示されている。この磁気センサにおいて、リードフレームは外部との電気的接続を得るために四隅に配置された端子を有し、ペレットはリードフレームのアイランドに搭載されている。そして、ペレットが有する電極とリードフレームが有する各端子とが金属細線で接続されている。
特開２００７−９５７８８号公報
ところで、特許文献１に開示された磁気センサでは、リードフレームが有する四隅に配置されたリード端子のうちの、接地電位に接続される端子（以下、接地端子）を、アイランドと一体としてもよい。これにより、アイランドの電位は接地電位となり、アイランドに電荷が溜まることを防ぐことができるため、磁気センサが磁気を検出する際にノイズが生じることを抑制することができる。
また近年、電子機器の小型化等に伴い、磁気センサの小型、薄型化も進展している。例えば、磁気センサのパッケージング後の大きさ（即ち、パッケージサイズ）は、縦１．６ｍｍ、横０．８ｍｍ、厚さ０．３８ｍｍを実現している。また、ペレットをさらに薄くすることによって、パッケージサイズの厚さを０．３０ｍｍとすることも可能である。
ここで、上記のように磁気センサの小型、薄型化が進むと、磁気センサを配線基板又はソケット等に取り付ける際に、平面視で磁気センサの向きを見間違える可能性が高くなる。例えば図８（ａ）に示すように、磁気センサ３００を配線基板４００に正しく取り付けた場合、リードフレームの接地端子３１１は配線基板４００の接地用配線４１１に接続され、リードフレームの電源端子３１３は配線基板４００の電源用配線４１３に接続される。しかし、磁気センサ３００が上記のように小型化すると、パッケージ表面に印刷された文字、符号等（例えば、Ａ、Ｂ、Ｃ、Ｄ）を肉眼で識別することが困難となり、これらの符号等に基づいて磁気センサ３００の向きを判断することが困難となる。その結果、例えば図８（ｂ）に示すように、磁気センサ３００を逆向きに取り付けて、接地端子３１１を電源用配線４１３に接続し、電源端子３１３を接地用配線４１１に接続してしまう可能性が高くなる。
なお、仮に、磁気センサ３００を図８（ｂ）に示したように逆向きに取り付けた場合、接地端子３１１から電源端子３１３に向けて（即ち、逆方向に）電流は流れるが、他のリード端子３１２、３１４間で電位差を測定することは可能である。また、アイランド３１５は電源電位に固定され、アイランド３１５に蓄積される電荷は一定量に保持されるため、ノイズが生じることを抑制することも可能である。このため、磁気センサ３００を逆向きに取り付けた場合でも、その動作には大きな問題は生じないはずである。
しかしながら、本発明者は、磁気センサ３００を逆向きに取り付けて、電流を逆方向に流すとリーク電流が大きくなること（第１の課題）を発見した。また、このリーク電流は、アイランド３１５上に配置されたペレットが薄くなるほど増大すること（第２の課題）を発見した。
そこで、本発明は、上記のように本発明者が発見した第１、第２の課題に鑑みてなされたものであって、薄型化された磁気センサに電流を逆方向に流した場合でも、リーク電流の増大を防止できる磁気センサ及びその製造方法の提供を目的とする。
本発明者は、上記第１、第２の課題が生じる原因（メカニズム）について、以下のように考察した。
図９（ａ）及び（ｂ）は、本発明者が考察したリーク電流増大のメカニズムを示す概念図である。図９（ａ）及び（ｂ）に示す磁気センサ３００において、ペレット３２０は、リードフレーム３１０のアイランド３１５上に銀（Ａｇ）ペースト３４０を介して取り付けられている。また、リードフレーム３１０は、アイランド３１５と一体となっているリード端子（即ち、アイランド端子）３１１と、アイランド３１５から分離している電源端子３１３とを有する。図９（ａ）に示すように、磁気センサ３００を配線基板又はソケット等に正しく取り付けた場合、アイランド端子３１１は接地端子となる。また、ペレット３２０とＡｇペースト３４０との接合面は、半導体（例えば、ＧａＡｓ）と金属（Ａｇ）のショットキー接合となる。
図９（ａ）に示す場合は、このショットキー接合に逆バイアスが印加されるため、ペレット３２０からアイランド３１５に電流は流れない。電流は、電源端子３１３から金属細線３５１、ペレット３２０の活性層３２１、金属細線３５２を通って、アイランド端子３１１に流れる。
一方、図９（ｂ）に示すように、磁気センサ３００を逆方向に取り付けた場合、アイランド端子３１１は電源端子となり、電源端子３１３は接地端子となる。この場合は、ペレット３２０とＡｇペースト３４０とのショットキー接合には、順バイアスが印加される。
ここで、ペレット３２０を構成している半導体（例えば、ＧａＡｓ）は半絶縁性（≒超高抵抗）であるため、ペレット３２０が厚いときはショットキー接合に順バイアスが印加されても電流はほとんど流れない。しかしながら、ペレット３２０を薄くしていくと、その厚みの減少分に比例して抵抗値が減少する。このため、ペレット３２０の薄型化に伴い、ショットキー接合の順方向に電流が流れ易くなる。即ち、アイランド端子３１１→アイランド３１５→Ａｇペースト３４０→ペレット３２０→金属細線３５１→電源端子３１３という経路でリーク電流が流れ易くなる。
以上の考察に基づき、本発明者は、第１、第２の課題を解決する手段として、アイランド端子を有する磁気センサではＡｇペーストの代わりに絶縁性接着層を用いることを提案する。
＜磁気センサ＞
即ち、本発明の一態様に係る磁気センサは、アイランド及び、該アイランドの周囲に配置された複数のリード端子を有するリードフレームと、前記アイランド上に接着層を介して取り付けられたペレットと、前記ペレットが有する複数の電極部と前記複数のリード端子とをそれぞれ電気的に接続する複数の導線と、を備え、前記複数のリード端子は、前記アイランドに電気的に接続されたアイランド端子を含み、且つ、前記接着層は、前記アイランドと前記ペレットとの間を絶縁する絶縁性接着層であることを特徴とする。ここで、「ペレット」とは磁気センサチップのことであり、例えば、ホール素子又はホールＩＣが挙げられる。
また、上記の磁気センサにおいて、前記絶縁性接着層は、その成分として熱硬化型樹脂を含むことを特徴としてもよい。
また、上記の磁気センサにおいて、前記絶縁性接着層は、その成分として紫外線硬化型樹脂をさらに含むことを特徴としてもよい。
また、上記の磁気センサにおいて、前記絶縁性接着層のうちの前記アイランドと前記ペレットとの間に介在する部分の厚さは、少なくとも２μｍ以上であることを特徴としてもよい。
＜磁気センサの製造方法＞
本発明の別の態様に係る磁気センサの製造方法は、アイランド及び、該アイランドの周囲に配置された複数のリード端子とを有するリードフレームの、前記アイランド上に接着層を介してペレットを取り付ける工程と、前記ペレットが有する複数の電極部と前記複数のリード端子とを複数の導線でそれぞれ電気的に接続する工程と、を備え、前記複数のリード端子は前記アイランドに電気的に接続されたアイランド端子を含み、且つ、前記ペレットを取り付ける工程では、前記接着層として絶縁性接着層を用いることにより、前記アイランドと前記ペレットとの間を絶縁することを特徴とする。
また、上記の磁気センサの製造方法において、前記磁気センサを取り付ける工程の前に、前記ペレットが複数作り込まれた基板の、前記各電極部を有する面の反対側の面にダイアタッチフィルムを貼付する工程と、前記ダイアタッチフィルムが貼付された前記基板をダイシングして、該基板に作り込まれた複数の前記ペレットを個片化する工程と、個片化された前記ペレットを前記ダイアタッチフィルムから分離する工程と、をさらに備え、前記ペレットを前記ダイアタッチフィルムから分離する工程では、該ダイアタッチフィルムの基材から絶縁性の粘着層を前記ペレットと共に剥離し、前記磁気センサを取り付ける工程では、前記絶縁性接着層として、前記基材から剥離した前記粘着層を用いることを特徴としてもよい。
本発明の一態様によれば、アイランドとペレットとの間は絶縁性接着層により絶縁されるため、アイランド（金属）とペレット（半導体）との間でショットキー接合が形成されることを防ぐことができ、このショットキー接合の順方向（即ち、金属から半導体に向かう方向）に電流が流れることを防ぐことができる。これにより、薄型化されたペレットにおいて電流を逆方向に流した場合でも、リーク電流の増大を防止することができる。
本発明の第１実施形態に係る磁気センサ１００の構成例を示す図。 磁気センサ１００の製造方法を示す工程順に示す図。 第１実施形態の効果を説明するための図。 入力電圧Ｖｉｎに対するオフセット電圧Ｖｕのばらつき低減の効果を模式的に示した図。 本発明の第２実施形態に係る磁気センサ２００の構成例を示す図。 第２実施形態に係る磁気センサ２００の製造方法を示す図。 絶縁性接着層として、絶縁ペースト３０を用いる場合と、ダイアタッチフィルム１５０の粘着層１３０を用いる場合とを比較した図。 課題を説明するための図。 課題が生じる原因について考察した図。
以下、本発明による実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する場合もある。
＜第１実施形態＞
（構成）
図１（ａ）〜（ｃ）は、本発明の第１実施形態に係る磁気センサ１００の構成例を示す断面図と平面図、及び外観図である。図１（ａ）は、図１（ｂ）を破線Ａ−Ａ´で切断した断面を示している。また、図１（ｂ）では、図面の複雑化を回避するために、モールド樹脂を省略して示している。
図１（ａ）〜（ｃ）に示すように、磁気センサ１００は、リードフレーム１０と、ペレット（即ち、磁気センサチップ）２０と、絶縁ペースト３０と、複数の金属細線４１〜４４と、モールド樹脂５０とを備える。
リードフレーム１０は、ペレット２０を載せるためのアイランド１１と、外部との電気的接続を得るための複数のリード端子１２〜１５とを有する。図１（ｂ）に示すように、リード端子１２〜１５は、アイランド１１の周囲（例えば、磁気センサ１００の四隅近傍）に配置されている。また、リード端子１２は、アイランド１１と一体となっており、アイランド１１と電気的に接続されている。以下、このリード端子１２をアイランド端子という。リードフレーム１０は、例えば銅（Ｃｕ）等の金属からなる。また、リードフレーム１０は、その面側又は裏面の一部がエッチング（即ち、ハーフエッチング）されていてもよい。
ペレット２０は、例えばホール素子であり、リードフレーム１０のアイランド１１上に絶縁ペースト３０を介して取り付けられている。ペレット２０は、例えば半絶縁性のガリウムヒ素（ＧａＡｓ）基板２１と、このＧａＡｓ基板２１上に形成された半導体薄膜からなる活性層（即ち、受感部）２２と、活性層２２に電気的に接続する電極２３ａ〜２３ｄとを有する。活性層２２は、例えば平面視で十字（クロス）型であり、クロスの４つの先端部上にそれぞれ電極２３ａ〜２３ｄが設けられている。平面視で向かい合う一対の電極２３ａ、２３ｃがホール素子に電流を流すための入力端子であり、電極２３ａ、２３ｃを結ぶ線と平面視で直交する方向で向かい合う他の一対の電極２３ｂ、２３ｄがホール素子から電圧を出力するための出力端子である。ペレット２０の厚さは、例えば０．１０ｍｍ以下である。
絶縁ペースト３０は、その成分として例えば、エポキシ系の熱硬化型樹脂と、フィラーとしてシリカ（ＳｉＯ２）と、バインダ樹脂とを含む。第１実施形態では、この絶縁ペースト３０によって、アイランド１１の表面にペレット２０の裏面（即ち、活性層２２を有する面の反対側の面）が接着されて固定されている。また、この絶縁ペースト３０によって、ペレット２０とアイランド１１の間が絶縁されている。ペレット２０とアイランド１１の間における絶縁ペースト３０の厚さは、フィラーサイズで決まり、例えば５μｍ以上である。
金属細線４１〜４４は、ペレット２０が有する電極２３ａ〜２３ｄと、アイランド端子１２又はリード端子１３〜１５をそれぞれ電気的に接続する導線であり、例えば金（Ａｕ）からなる。図１（ｂ）に示すように、金属細線４１はアイランド端子１２と電極２３ａとを接続し、金属細線４２はリード端子１３と電極２３ｂとを接続している。また、金属細線４３はリード端子１４と電極２３ｃとを接続し、金属細線４４はリード端子１５と電極２３ｄとを接続している。
モールド樹脂５０は、ペレット２０と金属細線４１〜４４及びリードフレーム１０の少なくとも表面側を覆って保護している。モールド樹脂５０は、例えばエポキシ系の熱硬化型樹脂からなり、リフロー時の高熱に耐えられるようになっている。
（動作）
上記の磁気センサ１００を用いて磁気（磁界）を検出する場合は、リード端子１４を正電位（＋）に接続すると共に、アイランド端子１２を接地電位（ＧＮＤ）に接続して、リード端子１４からアイランド端子１２に電流を流す。そして、リード端子１３、１５間の電位差Ｖ１−Ｖ２（＝ホール出力電圧ＶＨ）を測定する。ホール出力電圧ＶＨの大きさから磁界の大きさを検出し、ホール出力電圧ＶＨの正負から磁界の向きを検出する。
（製造方法）
図２（ａ）〜（ｅ）は、磁気センサ１００の製造方法を示す工程順に示す平面図である。なお、図２（ａ）〜（ｅ）において、ダイシングのブレード幅（即ち、カーフ幅）の図示は省略している。図２（ａ）に示すように、まず、リードフレーム基板１１０を用意する。このリードフレーム基板１１０は、図１（ｂ）に示したリードフレーム１０が平面視で縦方向及び横方向に複数繋がっている基板である。
次に、図２（ｂ）に示すように、リードフレーム基板１１０の各アイランド１１上に絶縁ペースト３０を塗布する。ここでは、完成後の磁気センサ１００において、アイランド１１とペレット２０との間に隙間が生じたり、アイランド１１とペレット２０が接触したりすることがないように、絶縁ペースト３０の塗布条件（例えば、塗布する範囲、塗布する厚さ等）を調整する。
次に、図２（ｃ）に示すように、絶縁ペースト３０が塗布されたアイランド１１上にペレット２０を配置する（即ち、ダイボンディングを行う。）。そして、ボンディング後に熱処理（即ち、キュア）を行って、絶縁ペースト３０を硬化させる。
次に、図２（ｄ）に示すように、金属細線４１〜４４の一端をアイランド端子１２又はリード端子１３〜１５にそれぞれ接続し、金属細線４１〜４４の他端を電極２３ａ〜２３ｄにそれぞれ接続する（即ち、ワイヤーボンディングを行う。）。
そして、図２（ｅ）に示すように、ペレット２０と金属細線４１〜４４及び、リードフレーム１０の少なくとも表面側をモールド樹脂５０で覆って保護する（即ち、樹脂封止を行う。）。樹脂封止後は、モールド樹脂５０の表面に例えば符号等（図示せず）をマーキングする。そして、例えば２点鎖線に沿って、リードフレーム基板１１０に対してブレードを相対的に移動させて、モールド樹脂５０及びリードフレーム基板１１０を切断する（即ち、ダイシングを行う。）以上の工程を経て、図１（ａ）〜（ｃ）に示した磁気センサ１００が完成する。
この第１実施形態では、絶縁ペースト３０が本発明の「絶縁性接着層」に対応し、金属細線４１〜４４が本発明の「複数の導線」に対応している。
（第１実施形態の効果）
本発明の第１実施形態は、以下の効果を奏する。
（１）アイランド１１とペレット２０の間は絶縁性接着層（例えば、絶縁ペースト３０）で絶縁される。これにより、アイランド１１（金属）とペレット２０（半導体）との間でショットキー接合が形成されることを防ぐことができ、このショットキー接合の順方向（即ち、金属から半導体に向かう方向）に電流が流れることを防ぐことができる。例えば図３に示すように、電流を本来とは逆方向（即ち、アイランド端子１２→金属細線４１→電極２３ａ→活性層２２→電極２３ｃ→金属細線４３→リード端子１４の方向）に流した場合でも、アイランド１１からペレット２０へ電流が流れることを防ぐことができる。このため、薄型化された磁気センサ１００を逆向きに取り付けて、電流を逆方向に流した場合でも、リーク電流の増大を防止することができる。
図４は、入力電圧Ｖｉｎに対するオフセット電圧Ｖｕのばらつき低減の効果を模式的に示した図である。図４の横軸は磁気センサに対する入力電圧Ｖｉｎを示し、縦軸は磁気センサのオフセット電圧Ｖｕを示す。入力電圧Ｖｉｎは、磁気センサの入力端子間の電位差である。Ｖｉｎのプラス（＋）は電源端子からアイランド端子へ電流を流す方向に電圧を印加した場合であり、マイナス（−）は本来とは逆方向に電流を流す方向に電圧を印加した場合である。また、オフセット電圧Ｖｕは、磁気の無い環境下での出力端子間の電位差である。オフセット電圧Ｖｕは、入力電圧Ｖｉｎの大きさに関わらずゼロ（０）となることが理想的である。
ペレットの取り付けにＡｇペーストを用いた構造では、入力電圧がマイナス（−）の場合、ショットキー接合に対して順バイアスとなりアイランドからペレットへ電流が流れる。ペレットを薄型化するとショットキー接合の順方向に流れる電流が大きくなるため、図４の破線で示すようにオフセット電圧Ｖｕのばらつきが大きくなる。これに対して、本発明の第１実施形態で説明した構造（即ち、ペレットの取り付けに絶縁性接着層を用いた構造）では、アイランドとペレットとの間は絶縁されているので、ペレットを薄型化してもアイランドとペレットとの間で電流は流れない。このため、薄型化された磁気センサにおいて入力電圧をマイナス（−）とした場合でも、図４の実線で示すように、オフセット電圧Ｖｕのばらつきは小さい。このように、絶縁性接着層を用いた構造は、Ａｇペーストを用いた構造と比較して、入力電圧がマイナス（−）のときのオフセット電圧のばらつきを低減することができる。
（２）また、リーク電流の増大を防止できるため、ペレット２０のさらなる薄型化を進展させることができる。このため、磁気センサ１００のさらなる小型、薄型化に寄与することができる。
（３）また、リーク電流の増大を防止できるため、消費電力の増大を抑制することができる。
（４）また、絶縁性接着層は、その成分として例えばエポキシ系の熱硬化型樹脂を含む。このため、ダイボンディング後にキュアを行うことにより、ペレット２０をアイランド１１上に容易に固定することができる。
（５）なお、絶縁性接着層のうちのペレット２０とアイランド１１との間に介在する部分の厚さは、少なくとも２μｍ以上確保されていることが好ましい。本発明者の知見によれば、上記厚さが少なくとも２μｍ以上であれば、ペレット２０とアイランド１１との間の絶縁の信頼性を高め、ショットキー接合が形成されることを防ぐことができる。
（変形例）
上記の第１実施形態において、ペレット２０はホール素子ではなく、ホールＩＣでもよい。このような構成であっても、第１実施形態の効果（１）〜（５）を奏する。
＜第２実施形態＞
上記の第１実施形態では、ペレット２０とアイランド１１との間を絶縁する絶縁性接着層として、絶縁ペースト３０を用いる場合について説明した。しかしながら、本発明において、絶縁性接着層は、絶縁性と接着性を備えるものであればよく、絶縁ペースト３０に限定されるものではない。絶縁性接着層として、例えばダイアタッチフィルム（即ち、ダイシング・ダイボンディング一体型フィルム）の粘着層を用いてもよい。第２実施形態では、この点について説明する。
（構成）
図５（ａ）〜（ｃ）は、本発明の第２実施形態に係る磁気センサ２００の構成例を示す断面図と平面図、及び外観図である。図５（ａ）は、図５（ｂ）を破線Ｂ−Ｂ´で切断した断面を示している。また、図５（ｂ）では、図面の複雑化を回避するために、モールド樹脂５０を省略して示している。
図５（ａ）〜（ｃ）に示すように、磁気センサ２００は、リードフレーム１０と、ペレット２０と、絶縁性の粘着層１３０と、複数の金属細線４１〜４４と、モールド樹脂５０とを備える。これらの中で、粘着層１３０は、例えば、その成分として、エポキシ系の熱硬化型樹脂と、紫外線（ＵＶ）硬化型樹脂と、バインダ樹脂とを含む。第２実施形態では、この粘着層１３０によって、アイランド１１の表面にペレット２０の裏面（即ち、活性層２２を有する面の反対側の面）が接着されて固定されている。また、この粘着層１３０によって、ペレット２０とアイランド１１の間が絶縁されている。ペレット２０とアイランド１１の間における粘着層１３０の厚さは例えば１０μｍ以上である。
なお、磁気センサ２００の、粘着層１３０以外の構成は、例えば第１実施形態で説明した磁気センサ１００と同じである。また、磁気センサ２００の動作も、磁気センサ１００と同じである。
（製造方法）
図６（ａ）〜（ｅ）は、本発明の第２実施形態に係る磁気センサ２００の製造方法を工程順に示す断面図である。
図６（ａ）に示すように、まず、ダイアタッチフィルム１５０を用意する。ダイアタッチフィルム１５０は、フィルム基材１４０と、フィルム基材１４０の一方の面上に配置された絶縁性の粘着層１３０とを有する。このダイアタッチフィルム１５０の粘着層１３０に、複数のペレット２０が作り込まれた半導体ウエーハ１６０の裏面（即ち、活性層２２を有する面の反対側の面）を接触させて接着する（即ち、ウエーハマウントを行う）。
なお、この第２実施形態では、後述する図６（ｂ）の工程では粘着層１３０によるペレット２０とフィルム基材１４０との接着を維持しつつ、図６（ｃ）の工程では粘着層１３０がフィルム基材１４０から剥がれ易くするために、粘着層１３０の粘着力を調整する処理を行っても良い。この粘着力を調整する処理は、ウエーハマウントを行うタイミング又はその前後のタイミングで行う。例えば、ウエーハマウントを行う際に、ダイアタッチフィルム１５０をステージを介して加熱して、粘着層１３０の成分の一つであるバインダ樹脂成分の粘着力を高め半導体ウエーハ１６０と粘着層１３０をより強く粘着する方向に調整してもよい。また、ウエーハマウントを行った後で、ダイアタッチフィルム１５０の粘着層１３０を有する面の反対側から、該ダイアタッチフィルム１５０に向けてＵＶを照射して、粘着層１３０の成分の一つであるＵＶ硬化型樹脂成分を硬化させ、固くなることによりダイシングが容易になる方向に、またダイボンド時にフィルム基剤１４０と粘着層１３０との粘着力を小さくする方向に調整してもよい。上記のように、ステージを介した加熱又はＵＶ照射の少なくとも一方を行うことにより、粘着層１３０の粘着力を高めたり、多少硬化させて、その粘着力を小さくする方向に調整することが可能である。
次に、図６（ｂ）に示すように、例えばブレード１７０を用いて半導体ウエーハ１６０をダイシングして、半導体ウエーハ１６０に作り込まれた複数のペレット２０を個片化する。ここでは、半導体ウエーハ１６０のみならず粘着層１３０も一緒にダイシングする。
次に、図６（ｃ）に示すように、針状の突き上げピン１８０でペレット２０の裏面を押し上げると共に、ペレット２０の表面をコレット１９０で吸着して持ち上げる（即ち、ピックアップする）。なお、ダイアタッチフィルム１５０の粘着層１３０は、上述したように、例えば加熱又はＵＶ照射の少なくとも一方を行うことによってその粘着力を小さくする方向に予め調整されている。このため、ペレット２０をピックアップする工程では、粘着層１３０はペレット２０の裏面に接着した状態で、フィルム基材１４０から剥離する。
次に、図６（ｄ）に示すように、ペレット２０の裏面側を粘着層１３０を介して、リードフレーム基板１１０のアイランド１１上に取り付ける。ここでは、予め設定した荷重で、ペレット２０をアイランド１１側へ押圧することにより、ペレット２０をアイランド１１に接着して固定する。また、この取り付けに際し、ステージ２１０を介してリードフレーム１０及び粘着層１３０を加熱してもよい。荷重に加えて、加熱を行うことにより、ペレット２０とアイランド１１の接着力を向上できる場合がある。この取り付け後、熱処理（キュア）を実施し、エポキシ樹脂系の熱効果型樹脂成分を硬化させ、更に十分な接着強度を得る。これ以降の工程は、第１実施形態と同じである。即ち、図６（ｅ）に示すようにワイヤーボンディングを行い、その後、樹脂封止を行う。そして、モールド樹脂５０及びリードフレーム基板１１０をダイシングする。このような工程を経て、図５（ａ）〜（ｃ）に示した磁気センサ２００が完成する。
この第２実施形態では、半導体ウエーハ１６０が本発明の「基板」に対応している。また、粘着層１３０が本発明の「絶縁性接着層」に対応し、フィルム基材１４０が本発明の「基材」に対応している。その他の対応関係は第１実施形態と同じである。
（第２実施形態の効果）
本発明の第２実施形態は、第１実施形態の効果（１）〜（５）の効果に加え、以下の効果を奏する。
（１）ペレット２０とアイランド１１との間を接着し、且つ絶縁する絶縁性接着層として、ダイアタッチフィルム１５０の粘着層１３０を用いる。これにより、複数のペレット２０の各々に（又は、アイランド１１の各々に）、絶縁ペースト３０を塗布する必要はないので、工程数の削減に寄与することができる。
（２）また、粘着層１３０は、例えば、その成分としてバインダー樹脂と、ＵＶ硬化型樹脂とを含む。このため、熱処理を行うことによって、粘着層１３０の粘着力を高め半導体ウエーハ１６０と粘着層１３０をより強く粘着する方向に、また、ＵＶ照射を行うことによって、ダイシングが容易になる方向に、そしてフィルム基剤１４０と粘着層１３０との粘着力を小さくする方向に調整することができる。これにより、ペレット２０をピックアップする工程では、ペレット２０と共に、粘着層１３０をフィルム基材１４０から容易に剥がすことができる。
（３）また、粘着層１３０は粘性が高いので、絶縁ペースト３０を用いる場合と比べて、ペレット２０の側面における這い上がりを極めて小さくすることができる。これにより、ペレット２０の表面に樹脂が付着する不良が発生することは無く、また粘着層１３０の厚さも薄くならず厚さを均一化できるという利点がある。
（４）また、図７に示すように、粘着層１３０を用いる場合は、その保管条件について、冷凍ではなく冷蔵で保管することができる、という利点がある。冷蔵保管の場合は、絶縁性接着層の解凍は不要であり、必要なときに直ぐに使用することができるという利点がある。さらに、工程条件についても、塗布量の管理が不要で、濡れ広がりが小さく、這い上がりが小さく、厚みのばらつきが小さい等の利点がある。
（変形例）
第２実施形態においても、第１実施形態で説明した変形例を適用してよい。即ち、ペレット２０はホール素子ではなく、ホールＩＣでもよい。このような構成であっても、第１実施形態の効果（１）〜（５）に加え、第２実施形態の効果（１）〜（４）を奏する。
＜その他＞
本発明は、以上に記載した各実施形態に限定されうるものではない。当業者の知識に基づいて各実施形態に設計の変更等を加えることが可能であり、そのような変更等を加えた態様も本発明の範囲に含まれる。
１０ リードフレーム
１１ アイランド
１２ アイランド端子（アイランドに接続されたリード端子）
１３〜１５ リード端子
２０ ペレット
２１ ＧａＡｓ基板
２２ 活性層
２３ａ〜２３ｄ 電極
３０ 絶縁ペースト
４１〜４４ 金属細線
５０ モールド樹脂
１００ 磁気センサ
１１０ リードフレーム基板
１３０ 粘着層
１４０ フィルム基材
１５０ ダイアタッチフィルム
１６０ 半導体ウエーハ
１７０ ブレード
１８０ 突き上げピン
１９０ コレット
２００ 磁気センサ
２１０ ステージ

Claims (6)

  1. アイランド及び、該アイランドの周囲に配置された複数のリード端子を有するリードフレームと、
    前記アイランド上に接着層を介して取り付けられたペレットと、
    前記ペレットが有する複数の電極部と前記複数のリード端子とをそれぞれ電気的に接続する複数の導線と、を備え、
    前記複数のリード端子は、前記アイランドに電気的に接続されたアイランド端子を含み、且つ、
    前記接着層は、前記アイランドと前記ペレットとの間を絶縁する絶縁性接着層であることを特徴とする磁気センサ。
  2. 前記絶縁性接着層は、その成分として熱硬化型樹脂を含むことを特徴とする請求項１に記載の磁気センサ。
  3. 前記絶縁性接着層は、その成分として紫外線硬化型樹脂をさらに含むことを特徴とする請求項２に記載の磁気センサ。
  4. 前記絶縁性接着層のうちの前記アイランドと前記ペレットとの間に介在する部分の厚さは、少なくとも２μｍ以上であることを特徴とする請求項１から請求項３の何れか一項に記載の磁気センサ。
  5. アイランド及び、該アイランドの周囲に配置された複数のリード端子とを有するリードフレームの、前記アイランド上に接着層を介してペレットを取り付ける工程と、
    前記ペレットが有する複数の電極部と前記複数のリード端子とを複数の導線でそれぞれ電気的に接続する工程と、を備え、
    前記複数のリード端子は前記アイランドに電気的に接続されたアイランド端子を含み、且つ、
    前記ペレットを取り付ける工程では、前記接着層として絶縁性接着層を用いることにより、前記アイランドと前記ペレットとの間を絶縁することを特徴とする磁気センサの製造方法。
  6. 前記磁気センサを取り付ける工程の前に、
    前記ペレットが複数作り込まれた基板の、前記各電極部を有する面の反対側の面にダイアタッチフィルムを貼付する工程と、
    前記ダイアタッチフィルムが貼付された前記基板をダイシングして、該基板に作り込まれた複数の前記ペレットを個片化する工程と、
    個片化された前記ペレットを前記ダイアタッチフィルムから分離する工程と、をさらに備え、
    前記ペレットを前記ダイアタッチフィルムから分離する工程では、該ダイアタッチフィルムの基材から絶縁性の粘着層を前記ペレットと共に剥離し、
    前記磁気センサを取り付ける工程では、前記絶縁性接着層として、前記基材から剥離した前記粘着層を用いることを特徴とする請求項５に記載の磁気センサの製造方法。
JP2012236896A 2012-10-26 2012-10-26 磁気センサ及びその製造方法 Active JP6105898B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012236896A JP6105898B2 (ja) 2012-10-26 2012-10-26 磁気センサ及びその製造方法
KR2020130008664U KR20140002654U (ko) 2012-10-26 2013-10-22 자기 센서
CN201320665569.0U CN203536475U (zh) 2012-10-26 2013-10-25 磁传感器以及磁传感器装置
TW103119283A TWI616006B (zh) 2012-10-26 2013-10-25 磁性感測器
KR20140069270A KR101481368B1 (ko) 2012-10-26 2014-06-09 자기 센서
KR1020140130983A KR101543970B1 (ko) 2012-10-26 2014-09-30 자기 센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012236896A JP6105898B2 (ja) 2012-10-26 2012-10-26 磁気センサ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014086677A true JP2014086677A (ja) 2014-05-12
JP6105898B2 JP6105898B2 (ja) 2017-03-29

Family

ID=50422652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012236896A Active JP6105898B2 (ja) 2012-10-26 2012-10-26 磁気センサ及びその製造方法

Country Status (4)

Country Link
JP (1) JP6105898B2 (ja)
KR (3) KR20140002654U (ja)
CN (1) CN203536475U (ja)
TW (1) TWI616006B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004918A (ja) * 2014-06-17 2016-01-12 旭化成エレクトロニクス株式会社 ホールセンサ
GB2535683A (en) * 2014-11-03 2016-08-31 Melexis Technologies Nv Magnetic field sensor and method for making same
JP2017120927A (ja) * 2014-06-17 2017-07-06 旭化成エレクトロニクス株式会社 ホールセンサ
US10153424B2 (en) 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
JP2020065045A (ja) * 2018-10-11 2020-04-23 旭化成エレクトロニクス株式会社 半導体素子
US11067643B2 (en) 2014-11-03 2021-07-20 Melexis Technologies Nv Magnetic field sensor and method for making same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185900B (zh) * 2014-06-17 2018-07-06 旭化成微电子株式会社 霍尔传感器
JP6392882B2 (ja) * 2014-09-22 2018-09-19 旭化成エレクトロニクス株式会社 ホールセンサ及びレンズモジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244751A (ja) * 1988-08-05 1990-02-14 Hitachi Ltd 半導体装置の製造方法
JPH02170584A (ja) * 1988-12-23 1990-07-02 Asahi Chem Ind Co Ltd 磁電変換素子およびその製造方法
JPH11121830A (ja) * 1997-10-17 1999-04-30 Asahi Kasei Denshi Kk 薄型高感度ホール素子とその製造方法
JP2008101183A (ja) * 2006-09-20 2008-05-01 Hitachi Chem Co Ltd 粘接着シート、これを用いて製造される半導体装置及び半導体装置の製造方法
JP2010003962A (ja) * 2008-06-23 2010-01-07 Denso Corp 電子部品の製造装置および製造方法
US20130015839A1 (en) * 2011-07-13 2013-01-17 Joerg Franke Integrated current sensor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1387146A3 (en) * 2002-07-29 2006-05-31 Yamaha Corporation Manufacturing method for magnetic sensor and lead frame therefor
JP4980600B2 (ja) * 2005-09-27 2012-07-18 旭化成エレクトロニクス株式会社 磁気センサ
JP2008071816A (ja) 2006-09-12 2008-03-27 Renesas Technology Corp 半導体装置の製造方法
JP2008141140A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置
JP2009289966A (ja) * 2008-05-29 2009-12-10 Denso Corp 半導体装置及びその製造方法
JP2010109253A (ja) 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244751A (ja) * 1988-08-05 1990-02-14 Hitachi Ltd 半導体装置の製造方法
JPH02170584A (ja) * 1988-12-23 1990-07-02 Asahi Chem Ind Co Ltd 磁電変換素子およびその製造方法
JPH11121830A (ja) * 1997-10-17 1999-04-30 Asahi Kasei Denshi Kk 薄型高感度ホール素子とその製造方法
JP2008101183A (ja) * 2006-09-20 2008-05-01 Hitachi Chem Co Ltd 粘接着シート、これを用いて製造される半導体装置及び半導体装置の製造方法
JP2010003962A (ja) * 2008-06-23 2010-01-07 Denso Corp 電子部品の製造装置および製造方法
US20130015839A1 (en) * 2011-07-13 2013-01-17 Joerg Franke Integrated current sensor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004918A (ja) * 2014-06-17 2016-01-12 旭化成エレクトロニクス株式会社 ホールセンサ
JP2017120927A (ja) * 2014-06-17 2017-07-06 旭化成エレクトロニクス株式会社 ホールセンサ
JP2018137470A (ja) * 2014-06-17 2018-08-30 旭化成エレクトロニクス株式会社 ホールセンサ
GB2535683A (en) * 2014-11-03 2016-08-31 Melexis Technologies Nv Magnetic field sensor and method for making same
US10620277B2 (en) 2014-11-03 2020-04-14 Melexis Technologies Nv Magnetic field sensor and method for making same
US11067643B2 (en) 2014-11-03 2021-07-20 Melexis Technologies Nv Magnetic field sensor and method for making same
US10153424B2 (en) 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
US10535813B2 (en) 2016-08-22 2020-01-14 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
JP2020065045A (ja) * 2018-10-11 2020-04-23 旭化成エレクトロニクス株式会社 半導体素子

Also Published As

Publication number Publication date
CN203536475U (zh) 2014-04-09
KR20140092791A (ko) 2014-07-24
KR20140002654U (ko) 2014-05-08
TW201436314A (zh) 2014-09-16
KR101543970B1 (ko) 2015-08-11
KR101481368B1 (ko) 2015-01-14
TWI616006B (zh) 2018-02-21
KR20140128911A (ko) 2014-11-06
JP6105898B2 (ja) 2017-03-29

Similar Documents

Publication Publication Date Title
JP6105898B2 (ja) 磁気センサ及びその製造方法
JP5676826B2 (ja) 磁気センサの製造方法
US8426255B2 (en) Chip package structure and method for manufacturing the same
US9793222B1 (en) Substrate designed to provide EMI shielding
US10930581B2 (en) Semiconductor package with wettable flank
US8779569B2 (en) Semiconductor device and method for manufacturing the same
JP2015090350A (ja) 磁気センサ及び磁気センサ装置、磁気センサの製造方法
US20180122728A1 (en) Semiconductor packages and methods for forming same
KR101868760B1 (ko) 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈
CN102468194A (zh) 半导体器件封装方法及半导体器件封装
JP6433769B2 (ja) ホールセンサ及びホールセンサの製造方法
US9123764B2 (en) Method of manufacturing a component comprising cutting a carrier
US7271469B2 (en) Methods of making integrated circuits
US8987054B2 (en) Semiconductor devices and methods of making the same
CN107017221B (zh) 集成电路组合件
JP2012099693A (ja) 半導体装置の製造方法
JP2011103337A (ja) 半導体装置及びその製造方法
US8969135B2 (en) Semiconductor device and method of assembling same
US9123699B1 (en) Formation of package pins in semiconductor packaging
JP2009158824A (ja) 半導体装置およびその製造方法
US20120074561A1 (en) Backmetal replacement for use in the packaging of integrated circuits
JP2011044585A (ja) 半導体装置及びその製造方法、並びに電子機器
JP2008300581A (ja) 半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法
KR20130078961A (ko) 반도체 패키지 및 반도체 패키지 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170303

R150 Certificate of patent or registration of utility model

Ref document number: 6105898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350