JP2008071816A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008071816A
JP2008071816A JP2006246993A JP2006246993A JP2008071816A JP 2008071816 A JP2008071816 A JP 2008071816A JP 2006246993 A JP2006246993 A JP 2006246993A JP 2006246993 A JP2006246993 A JP 2006246993A JP 2008071816 A JP2008071816 A JP 2008071816A
Authority
JP
Japan
Prior art keywords
chip
island
lead frame
insulating paste
paste material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006246993A
Other languages
English (en)
Inventor
Hiroyuki Sakamoto
弘幸 坂本
Takayasu Takeuchi
隆泰 竹内
Hirohiko Hayakawa
博彦 早川
Katsumi Kudo
勝美 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006246993A priority Critical patent/JP2008071816A/ja
Publication of JP2008071816A publication Critical patent/JP2008071816A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】リードフレームのアイランドと、アイランド上に搭載されるチップとを絶縁することのできる技術を提供する。
【解決手段】リードフレーム５のアイランド５ａ上に第１絶縁ペースト材６ａを載せて、ここにｎ型の導電性を示す基板からなるダミーチップ４を貼り付け、続いてダミーチップ４上に第２絶縁ペースト材６ｂを載せた後、ここにｐ型の導電性を示す基板からなり、集積回路が形成されたチップ３を集積回路が形成された回路形成面を上にして貼り付け、続いてチップ３の回路形成面に形成されたボンディングパッド７と、リードフレーム５のアイランド５ａ及びリード５ｂとをワイヤ８で接続する。
【選択図】図６

Description

本発明は、半導体装置の製造技術に関し、特に、半導体チップをリードフレーム上に搭載するマウンティング工程に適用して有効な技術に関するものである。
リードフレームのアイランド上にチップを搭載するマウンティング工程では、例えば銀メッキされたアイランド上に銀ペースト樹脂を載せて、ここにチップを軽く押しつけて接着する、または金メッキされたアイランドとチップとの間に金テープの小片を挟み、金とシリコンとの共晶を作るなどの方法により、リードフレームのアイランドにチップが貼り付けられている（例えば非特許文献１参照）。また、例えばＬＯＣ（Lead On Chip）実装等のリードフレームとチップとの絶縁が要求されるパッケージでは、絶縁フィルムが貼り付けられたリードフレームが用いられており、インナーリードの下に絶縁フィルムを介してチップが取り付けられている（非特許文献２及び３参照）。
菊池正典著、「半導体のすべて」、日本実業出版社、１９９８年１０月２５日、ｐ．１４４−１４５ "ニュースリリース、１９９２年１１月１８日、ＬＯＣ実装用絶縁フィルム付きリードフレームの量産開始"、［online］、［平成１８年８月１６日検索］、インターネット＜ＵＲＬ：http://www2.hitachi-cable.co.jp/apps/hnews.nsf/n1992＞ "日立化成工業株式会社＞製品紹介＞機能性材料関連製品＞機能性樹脂・材料＞高耐熱接着絶縁材"、［online］、［平成１８年８月１６日検索］、インターネット＜ＵＲＬ： http://www.hitachi-chem.co.jp/japanese/products/aprm/008.html＞
チップの回路形成面に形成されたボンディングパッドと、リードフレームのリードとをワイヤ、例えば金細線によって接続することにより、チップに形成された集積回路と外部との間で電気信号のやり取りを行うことができる。ところで、近年、リードフレームのリードの形状を変更することなく、ボンディングパッドの配置を自在に変更したいという顧客側からの要求があり、そのため、リードフレームのアイランド及びリードの電位をボンディングパッドの配置に応じて変更することが必要とされている。
そこで、本発明者らは、リードフレームのアイランドの電位を変更可能とするために、アイランド上に、絶縁ペースト材を介してチップを搭載して、アイランドとチップとを絶縁する方法を検討した。しかしながら、この方法では、アイランドと、アイランドに絶縁ペースト材を介して貼り付けられたチップとの間でリーク電流が生じ、製品不良が発生するという問題が生じた。また、絶縁フィルムを介してチップを搭載して、アイランドとチップとを絶縁する方法では、製品の温度サイクル試験において、絶縁フィルムの軟化（弾性率の変化）に起因したワイヤの剥がれが発生することもある。
本発明の目的は、リードフレームのアイランドと、アイランド上に搭載されるチップとを絶縁することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置の製造方法は、リードフレームのアイランド上に絶縁ペースト材を載せて、ここに第１の導電型を示す基板からなるダミーチップを貼り付け、続いてダミーチップ上に絶縁ペースト材を載せた後、ここに第１の導電型とは異なる第２の導電型を示す基板からなり、集積回路が形成されたチップを集積回路が形成された回路形成面を上にして貼り付け、続いてチップの回路形成面に形成されたボンディングパッドと、リードフレームのアイランド及びリードとをワイヤで接続する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
リードフレームのアイランドと、アイランド上に搭載されるチップとを絶縁することができる。
本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値及び範囲についても同様である。
また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
本発明の一実施の形態による半導体装置の製造方法を図１〜図８を用いて工程順に説明する。図１は、本実施の形態による半導体装置の製造方法の工程図、図２は、本実施の形態によるダイシング工程における半導体ウエハの要部平面図、図３（ａ）及び（ｂ）は、それぞれ本実施の形態による半導体装置の要部断面図及び要部平面図、図４は、本実施の形態によるリードフレームの平面図、図５〜図７（ａ）及び（ｂ）は、それぞれ本実施の形態による半導体装置の要部断面図及び要部平面図、図８は、本実施の形態による半導体装置の要部平面図である。なお、以下の説明では、主として半導体ウエハ上に回路パターンを形成した後のウエハ検査工程から個片化したチップを樹脂封止するモールド工程までの各工程について説明する。また、本実施の形態では、チップに形成される集積回路としてＣＭＯＳレギュレータを例示する。
まず、半導体ウエハの回路形成面に集積回路を形成する（図１の集積回路形成工程）。半導体ウエハは、ｐ型の導電性を示すシリコン単結晶からなり、集積回路は半導体ウエハのチップ単位で形成される。
次に、半導体ウエハに作られた集積回路の検査をチップ単位で行う（図１のウエハ検査工程）。このウエハ検査工程では、種々の装置や手法を用いてパターン欠陥の検出、パーティクルの種類の同定や量の測定、電気的特性の測定などが行われる。例えば電気的な検査では、各チップの集積回路のボンディングパッドにプローブ（探針）を接触させて、テスターからプローブに電気信号を送り、チップの動作の良否を判定する。製品として不的確と判断されたチップには、不良のマーキングが打たれる。
次に、半導体ウエハの回路形成面に保護テープを貼り付けた後、半導体ウエハの裏面（回路形成面と反対側の面）を研削して、半導体ウエハの厚さを、例えば２００〜３００μｍの所定の厚さまで薄くする。その後、半導体ウエハの裏面に半導体ウエハ全体をフレームに固定するダイシングテープを貼り付けて、半導体ウエハの回路形成面に貼り付けた保護テープを剥離する。
次に、図２に示すように、半導体ウエハ１をダイシングする（図１のダイシング工程）。このダイシング工程では、ダイヤモンド・ソーと呼ばれるダイヤモンド微粒を貼り付けた極薄の円形刃２を用いて、半導体ウエハ１をスクライブラインに沿って縦、横に切断して、１個１個のチップ３に切り分ける。チップ３の寸法として、例えば長さ０．８５ｍｍ、幅０．７０ｍｍ、厚さ０．２５ｍｍを例示することができる。
次に、図３（ａ）及び（ｂ）に示すように、ダミーチップ４をリードフレーム５のアイランド５ａに第１絶縁ペースト材６ａを用いて貼り付ける（図１のサブマウンティング工程）。ダミーチップ４は、ｎ型の導電性を示すシリコン単結晶からなる半導体ウエハを前述したダイシングと同様にして切り分けたチップであり、その寸法として、例えば長さ１．００ｍｍ、幅１．１５ｍｍ、厚さ０．１５ｍｍを例示することができる。なお、ダミーチップ４には集積回路等は形成されていない。また、本実施の形態では、ダミーチップ４の厚さを０．１５ｍｍとしたが、取り扱いの容易性や信頼性などから０．１０ｍｍ以上が望ましい。但し、ダミーチップ４を厚くするとパッケージ全体の厚さも厚くなることから、ダミーチップ４の厚さはパッケージ全体の厚さによっても制限される。リードフレーム５は、例えば銅からなり、図４に示すように、長手方向を列とし、これに直交する方向を行とすると、製品が１つ形成される単位フレームが複数行１列に配置された構成となっている。また、リードフレーム５の単位フレームは、チップ３及びダミーチップ４を載せるアイランド５ａと、チップ３の回路形成面に形成されたボンディングパッドとワイヤを介して繋がるリード５ｂとから構成されている。
このサブマウンティング工程では、まず、ダイシングテープの裏面側からＵＶを照射して、ダイシングテープの各ダミーチップと接する面の粘着力を低下させた後、ダミーチップ４を裏面から突き上げピンにより押圧してダイシングテープから剥離する。続いて剥離したダミーチップ４の表面をコレットにより真空吸着して、ダイシングテープから引き剥がす。コレットは、例えば略円筒形の外形を有し、その底部に位置する吸着部は、例えば軟質の合成ゴムなどで構成されている。
次に、ピックアップされたダミーチップ４をコレットに吸着、保持した状態で、リードフレーム５上の所定位置に搬送する。続いてリードフレーム５のアイランド５ａ上に第１絶縁ペースト材６ａを載せて、ここにダミーチップ４を軽く押し付け、２００℃程度の温度により硬化処理を行う。これによりダミーチップ４をリードフレーム５のアイランド５ａに貼り付ける。第１絶縁ペースト材６ａはアクリル系樹脂を例示することができる。また、硬化後の第１絶縁ペースト材６ａの厚さは、例えば５μｍ程度である。
次に、図５（ａ）及び（ｂ）に示すように、チップ３をダミーチップ４に第２絶縁ペースト材６ｂを用いて貼り付ける（図１のマウンティング工程）。このマウンティング工程では、まず、ダイシングテープの裏面側からＵＶを照射して、ダイシングテープの各チップと接する面の粘着力を低下させた後、前述したウエハ検査工程において良品と判断されたチップ３を裏面から突き上げピンにより押圧してダイシングテープから剥離する。続いて剥離したチップ３の回路形成面をコレットにより真空吸着して、ダイシングテープから引き剥がす。
次に、ピックアップされたチップ３をコレットに吸着、保持した状態で、ダミーチップ４上の所定位置に搬送する。続いてダミーチップ４上に第２絶縁ペースト材６ｂを載せて、ここにチップ３を軽く押し付け、２００℃程度の温度により硬化処理を行う。これによりチップ３をダミーチップ４に貼り付ける。第２絶縁ペースト材６ｂはアクリル系樹脂を例示することができる。また、硬化後の第２絶縁ペースト材６ｂの厚さは、例えば５μｍ程度である。
集積回路が形成されたチップ３の基板の導電性はｐ型であり、リードフレーム５のアイランド５ａと上記チップ３との間に置かれたダミーチップ４の基板の導電性はｎ型であり、チップ３の基板とダミーチップ４の基板とはｐｎ接合となる。従って、ダミーチップ４に対してチップ３の基板の電位が負となるように両者の電位を設定することにより、チップ３とダミーチップ４との間に電流が流れなくなり、チップ３とリードフレーム５との間を絶縁することができる。
次に、図６（ａ）及び（ｂ）に示すように、チップ３の回路形成面に形成されたボンディングパッド７とリードフレーム５のアイランド５ａ及びリード５ｂとを１つずつワイヤ８により接続する（図１のワイヤボンディング工程）。ワイヤ８は、例えば径３５μｍの金細線を用いることができる。ワイヤボンディングには、種々の方式があるが、例えば一定の荷重と熱、さらに超音波振動をワイヤに伝えて圧接する超音波併用熱圧着方式を採用する。この超音波併用熱圧着方式によるワイヤボンディング工程では、まず、リードフレーム５のアイランド５ａを真空吸着によりヒートステージに固定し、リードフレーム５のリード５ｂを押さえによりヒートステージに固定する。次に、キャピラリの先端に形成されたワイヤ８の端部のボールを、キャピラリの下降に伴いチップ３の回路形成面に形成されたボンディングパッド７に押しつけて接合する。この際、キャピラリを介して超音波発振子の振動エネルギーをワイヤ８に伝える。続いてキャピラリからワイヤ８を繰り出しながらキャピラリをアイランド５ａまたはリード５ｂ上に移動して、キャピラリの先端に形成されたワイヤ８の端部のボールを、キャピラリの下降に伴いアイランド５ａまたはリード５ｂに押しつけて接合する。この際、キャピラリを介して超音波発振子の振動エネルギーをワイヤ８に伝える。その後、キャピラリは上昇し、その際、クランプが閉じることによりワイヤ８は切り離される。これにより、チップ３の回路形成面に形成されたボンディングパッド７とアイランド５ａ及びリード５ｂとがワイヤ８によって接続される。なお、本実施の形態では、ボンディングパッド７とアイランド５ａ及びリード５ｂとをワイヤ８によって接続したが、アイランド５ａには接続せずに、ボンディングパッド７とリード５ｂとのみをワイヤ８によって接続する場合もある。
次に、図７（ａ）及び（ｂ）に示すように、チップ３と、ダミーチップ４と、ワイヤ８と、リードフレーム５のアイランド５ａ及びリード５ｂとをモールド樹脂９、例えばエポキシ系樹脂により封入してゴミや水分などからチップ３を保護する（図１のモールド工程）。このモールド工程では、チップ３及びダミーチップ４を搭載したリードフレーム５を金型にセットした後、高温で液状化したモールド樹脂９を金型に圧送して流し込むことで封入する。
次に、リードフレーム５の余分な樹脂やバリを取った後、リードフレーム５の表面を半田メッキ処理する（図１の半田メッキ工程）。次に、図８に示すように、モールド樹脂９上にレーザビームを用いて社名や製品名などを捺印し、さらにリードフレーム５を切断して１個１個のパッケージに分離する（図１のマーク工程、切断工程）。その後、仕上がったパッケージを製品規格に沿って選別し、検査工程を経て製品が完成する。
なお、本実施の形態では、集積回路が形成されるチップ３の基板をｐ型の導電性を示すシリコン単結晶とし、ダミーチップ４の基板をｎ型の導電性を示すシリコン単結晶としたが、集積回路が形成されるチップ３の基板がｎ型の導電性を示すシリコン単結晶の場合は、ダミーチップ４の基板はｐ型の導電性を示すシリコン単結晶となる。
また、本実施の形態では、ダミーチップ４をリードフレーム５のアイランド５ａに貼り付ける際及びチップ３をダミーチップ４に貼り付ける際に用いる第１及び第２絶縁ペースト材６ａ，６ｂとして、アクリル系樹脂を例示したが、これに限定されるものではなく、例えばエポキシ系樹脂、ポリイミド系樹脂、シリコーン系樹脂を用いることもできる。
このように、本実施の形態によれば、集積回路が形成されたチップ３とリードフレーム５のアイランド５ａとの間に、チップ３とは異なる導電型の基板からなるダミーチップ４を置いて、チップ３の基板とダミーチップ４の基板とでｐｎ接合部を形成することにより、チップ３とリードフレーム５のアイランドａとの間を絶縁することができる。これにより、チップ３のボンディングパッド７の配置を自在に変更したいという顧客側からの要求があった場合は、リードフレーム５のリード５ｂの形状を変更することなく、リードフレーム５のアイランド５ａ及びリード５ｂの電位をボンディングパッド７の配置に応じて変更することが可能となり、顧客側からの要求を容易に満たすことができる。また、チップ３の基板とダミーチップ４の基板とでｐｎ接合部を形成することにより、チップ３とリードフレーム５のアイランド５ａとの間の高い絶縁性を得ることができる（例えばリーク電流等を防止することができる）ので、高信頼度を実現することができる。なお、ダミーチップ４を用いることにより製品単価が高くなることが懸念されるが、製品歩留まりの向上により、製品単価の上昇を１．１〜１．２倍程度に抑えることが可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば前記実施の形態では、ＣＭＯＳレギュレータ用チップを搭載する１つのアイランド及び２つのリードを備えた単位フレームを有するリードフレームを例示したが、これに限定されるものではなく、ワイヤボンディングを採用する如何なるリードフレームにも適用することが可能である。
本発明の半導体装置の製造方法は、半導体装置の製造過程におけるマウンティング工程に適用することができる。
本発明の一実施の形態による半導体装置の製造方法の工程図である。 本発明の一実施の形態によるダイシング工程における半導体ウエハの要部平面図である。 （ａ）及び（ｂ）は、それぞれ本発明の一実施の形態による半導体装置の要部断面図及び要部平面図である。 本発明の一実施の形態によるリードフレームの平面図である。 （ａ）及び（ｂ）は、それぞれ本発明の一実施の形態による半導体装置の要部断面図及び要部平面図である。 （ａ）及び（ｂ）は、それぞれ本発明の一実施の形態による半導体装置の要部断面図及び要部平面図である。 （ａ）及び（ｂ）は、それぞれ本発明の一実施の形態による半導体装置の要部断面図及び要部平面図である。 本発明の一実施の形態による半導体装置の要部平面図である。
符号の説明
１ 半導体ウエハ
２ 円形刃
３ チップ
４ ダミーチップ
５ リードフレーム
５ａ アイランド
５ｂ リード
６ａ 第１絶縁ペースト材
６ｂ 第２絶縁ペースト材
７ ボンディングパッド
８ ワイヤ
９ モールド樹脂

Claims (5)

  1. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）リードフレームのアイランド上に第１絶縁ペースト材を載せた後、第１の導電型を示す第１基板からなるダミーチップを、前記第１絶縁ペースト材を介して前記アイランドに貼り付ける工程、
    （ｂ）前記ダミーチップ上に第２絶縁ペースト材を載せた後、前記第１の導電型とは異なる第２の導電型を示す第２基板からなり、集積回路が形成されたチップを、前記第２絶縁ペースト材を介して前記ダミーチップに前記集積回路が形成された回路形成面を上にして貼り付ける工程、
    （ｃ）前記チップの回路形成面に形成されたボンディングパッドと、前記リードフレームの前記リードまたは前記アイランドとをワイヤで接続する工程。
  2. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）リードフレームのアイランド上に第１絶縁ペースト材を載せた後、第１の導電型を示す第１基板からなるダミーチップを、前記第１絶縁ペースト材を介して前記アイランドに貼り付ける工程、
    （ｂ）前記ダミーチップ上に第２絶縁ペースト材を載せた後、前記第１の導電型とは異なる第２の導電型を示す第２基板からなり、集積回路が形成されたチップを、前記第２絶縁ペースト材を介して前記ダミーチップに前記集積回路が形成された回路形成面を上にして貼り付ける工程、
    （ｃ）前記チップの回路形成面に形成されたボンディングパッドと、前記リードフレームの前記リードとをワイヤで接続する工程。
  3. 請求項１または２記載の半導体装置の製造方法において、前記ダミーチップの厚さは０．１０ｍｍ以上であることを特徴とする半導体装置の製造方法。
  4. 請求項１または２記載の半導体装置の製造方法において、前記第１及び第２絶縁ペースト材はアクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂またはシリコーン系樹脂であることを特徴とする半導体装置の製造方法。
  5. 請求項１または２記載の半導体装置の製造方法において、前記集積回路はＣＭＯＳレギュレータであることを特徴とする半導体装置の製造方法。
JP2006246993A 2006-09-12 2006-09-12 半導体装置の製造方法 Pending JP2008071816A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006246993A JP2008071816A (ja) 2006-09-12 2006-09-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006246993A JP2008071816A (ja) 2006-09-12 2006-09-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008071816A true JP2008071816A (ja) 2008-03-27

Family

ID=39293179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006246993A Pending JP2008071816A (ja) 2006-09-12 2006-09-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008071816A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101481368B1 (ko) 2012-10-26 2015-01-14 아사히 가세이 일렉트로닉스 가부시끼가이샤 자기 센서

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101481368B1 (ko) 2012-10-26 2015-01-14 아사히 가세이 일렉트로닉스 가부시끼가이샤 자기 센서
KR101543970B1 (ko) 2012-10-26 2015-08-11 아사히 가세이 일렉트로닉스 가부시끼가이샤 자기 센서

Similar Documents

Publication Publication Date Title
US10236269B2 (en) Semiconductor device having semiconductor chip with large and small irregularities on upper and lower side surface portions thereof
JP2003332521A (ja) 半導体装置及びその製造方法
JP2003234359A (ja) 半導体装置の製造方法
JP2010062365A (ja) 半導体装置およびその製造方法
JP2011071317A (ja) 半導体装置
JPH08306738A (ja) 半導体装置およびその製造方法
JP4057875B2 (ja) 半導体装置の製造方法
US20070117259A1 (en) Semiconductor component and method of manufacture
JP2000114206A (ja) 半導体パッケージの製造方法
JP2008071816A (ja) 半導体装置の製造方法
US7960213B2 (en) Electronic package structure and method
WO1998012568A1 (en) Process for producing semiconductor device and semiconductor device
US6472234B2 (en) Failure analysis method for chip of ball grid array type semiconductor device
WO2007049356A1 (ja) 半導体装置およびその製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP2008053324A (ja) 半導体装置の製造方法
JP4850852B2 (ja) 半導体装置の製造方法
Hilleringmann Packaging of Integrated Circuits
Malik et al. Die-Level Thinning for Flip-Chip Integration on Flexible Sub-Strates. Electronics 2022, 11, 849
JP2014049682A (ja) 半導体装置の製造方法
JP2000012621A (ja) 半導体装置およびその製造方法
JPH0637221A (ja) 樹脂封止型半導体装置
KR100728956B1 (ko) 반도체 패키지의 제조방법
JPH11233708A (ja) リードフレームおよびそれを用いた半導体装置