JP2706058B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2706058B2
JP2706058B2 JP7194369A JP19436995A JP2706058B2 JP 2706058 B2 JP2706058 B2 JP 2706058B2 JP 7194369 A JP7194369 A JP 7194369A JP 19436995 A JP19436995 A JP 19436995A JP 2706058 B2 JP2706058 B2 JP 2706058B2
Authority
JP
Japan
Prior art keywords
pellet
adhesive
wafer
resin
resin substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7194369A
Other languages
English (en)
Other versions
JPH0851142A (ja
Inventor
力 巳亦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16323450&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2706058(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7194369A priority Critical patent/JP2706058B2/ja
Publication of JPH0851142A publication Critical patent/JPH0851142A/ja
Application granted granted Critical
Publication of JP2706058B2 publication Critical patent/JP2706058B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に半導
体装置の製造におけるペレット付けに適用して有効な技
術に関する。
【０００２】
【従来の技術】半導体装置の製造工程において、ダイシ
ング完了後の半導体ペレット（以下単に「ペレット」と
略称する）をリードフレームのタブあるいはパッケージ
基板等の取付け部位に対して固定する技術としては以下
のものが知られている。
【０００３】第１は、加熱を利用した接合方法であり、
リードフレームのタブ上に予め金（Ａｕ）あるいは半田
を被着させておき、これらの金属を加熱により溶融させ
てペレットを固定する技術である。
【０００４】第２は、接着剤による接合方法であり、銀
（Ａｇ）等を混入した樹脂系の接着剤をリードフレーム
のタブ上に塗布し、樹脂の接着力によりペレットを固定
する技術である。
【０００５】
【発明が解決しようとする課題】ところが、上記各技術
においては下記のような問題点のあることが本発明者に
よって見い出されている。
【０００６】上記第１の技術による接合方法では、加熱
温度が金属の融点に依存するためペレットボンディング
に際して高温度の加熱温度とする必要があった。
【０００７】すなわち、金を用いた場合には、金−シリ
コン（Ｓｉ）共晶のために４００℃程度の高温とする必
要があり、半田の場合にも２５０℃程度の温度条件が必
要となっていた。このために、加熱手段としてヒートブ
ロック等の加熱機構を付加する等、装置構造が複雑とな
り、また、熱によって受けるペレット上の回路に対する
影響も懸念されていた。さらに、金あるいは半田箔等の
比較的高価な金属材料を必要としているため、半導体装
置の製造コストを高めているという問題もあった。
【０００８】第２の技術においては、接着剤の特性によ
っては、タブ面全体に対する接着剤の供給量にばらつき
があると、タブ面上においてペレットの傾きを生じる可
能性があり、しかもこの傾き量が大きい場合には、ペレ
ットの裏面とタブ面との間に隙間を生じ、樹脂モールド
時において該隙間に樹脂が入り込み、場合によっては樹
脂圧によってペレットの割れを生じる可能性もあった。
【０００９】供給量の精密な制御が可能となったとして
も、ディスペンサー等の接着剤の供給ユニット等が複雑
化するために、装置の全体構成が大規模になってしまう
という問題もあった。
【００１０】なお、この種の技術としては、本出願人に
よる特開昭５８−２２２５３０号公報がある。該公報に
おいて本出願人は、リボン状の樹脂材料の切断片上にペ
レット付けを行う技術を提案している。
【００１１】本発明の目的は、上記公報において本出願
人が開示した技術をさらに一歩すすめ、複雑な工程の付
加あるいは機構の付加を必要とすることなく信頼性の高
いペレット付けを効率的に実現可能な技術を提供するこ
とにある。
【００１２】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、剥離材が貼着された貼着面を有
する樹脂基板をウエハの裏面つまり回路形成面とは反対
側の面に被着し、ウエハを枠部材に張設された樹脂フィ
ルムに樹脂基板を介して貼着した後に、ウエハを樹脂基
板とともに半導体ペレット毎に切断する。半導体ペレッ
トをピックアップすると、剥離材は樹脂フィルムに貼着
されたままの状態となり、半導体ペレットがピックアッ
プされると剥離材は半導体ペレットから剥離され、半導
体ペレットはインナーリード、タブあるいはパッケージ
基板等の取付け部位に対して樹脂基板を介してペレット
ボンディングされる。樹脂基板としては絶縁性のものが
用いられる。
【００１５】
【作用】上記した手段によれば、予めウエハの裏面に樹
脂基板を被着しておき、この樹脂基板とともにウエハを
ダイシングすることにより、裏面に樹脂基板を備えたペ
レットを容易に得ることができ、装置の機構の追加ある
いは工程の大幅な変更等を行うことなく、信頼性の高い
ペレットボンディング作業を効率的に実施することが可
能となる。
【００１６】特に、樹脂基板に粘着面を形成しその粘着
面に剥離材を貼着した状態でウエハのダイシングを行う
ことにより、ペレット裏面の樹脂基板が粘着面となった
状態でペレットボンディングが可能となるため、加熱処
理等を必要とすることなく、全くの常温環境下でのペレ
ットボンディングが可能となる。この場合には、ペレッ
トと樹脂基板とが同時に切断されているため、ペレット
と樹脂基板の切断形状、すなわち側端が一致している。
このため、あらかじめ取付け部位にペレットより僅かに
大形の樹脂基板を被着した後にペレットボンディングを
実施した場合と異なり、ペレットと樹脂基板の大きさが
一致しているため、ペレットの取付け位置は最小限の面
積で足りる。
【００１７】半導体ペレットをピックアップする際に
は、剥離材は樹脂基板から剥離することになり、ピック
アップ動作によって容易に半導体ペレットを樹脂フィル
ムから分離することができる。この技術はタブレスリー
ド方式等の今後のパッケージ構造において特に有効であ
り、半導体装置の高集積化をさらに促進することができ
る。
【００１８】
【実施例】図１（ａ）〜図１（ｃ）および図２は本発明
の一実施例における半導体装置の製造工程の一部を示す
概略断面説明図、図３（ａ）および（ｂ）はそれぞれ上
記図１の部分拡大断面図、図４は本実施例においてタブ
レスリード上にペレットの装着された状態を示す説明
図、図５は本発明により得られる半導体装置を示す断面
図、図６（ａ）は本発明の半導体装置の製造方法による
ワイヤループ形状を示す部分断面図、図６（ｂ）は従来
技術によるワイヤループ形状を示す部分断面図である。
【００１９】本実施例において、半導体装置の製造に用
いられるウエハ１は、たとえば単結晶引き上げ法等によ
り形成されたシリコン（Ｓｉ）のインゴットをスライス
して得られる円板状の基板の一面に拡散等の工程を通じ
て所定の回路を構成したものであり、図１においては該
回路形成面（一面）を上面とした状態で位置されてい
る。
【００２０】このようなウエハ１の裏面（他面）にまず
絶縁樹脂フィルム２を被着する。この絶縁樹脂フィルム
２は、たとえばポリイミド樹脂等からなる絶縁性のフィ
ルム基板３の両面に粘着剤４ａ，４ｂが被着された、い
わゆる両面粘着構造のものであり、一方の粘着剤４ａか
らなる粘着面は上記ウエハ１の裏面と接面され、他方の
粘着剤４ｂからなる面には剥離材としての剥離紙５が貼
着されている。該剥離紙５について簡単に説明すると、
たとえば一面にシリコーンオイルが薄く塗布されて、そ
の剥離が容易となるようになされた剥離容易面５ａが形
成されており、上記粘着剤４ｂの粘着力を該剥離紙５の
剥離容易面５ａとの間では弱める機能を有している。な
お、他方の面には上記シリコーンオイルは塗布されてい
ない。
【００２１】一方、図１（ｂ）においてウエハ１の下方
に位置される枠状部材としてのリング６は、金属からな
る枠部７に対して、図中下方より粘着フィルム８を張設
したものである。当該粘着フィルム８は、たとえばポリ
イミド樹脂からなるフィルムベース８ａの一面にのみ粘
着剤４ｃが被着されたものであり、該粘着剤４ｃによる
粘着面を図中の上方となるように配置した状態で枠部７
に対して張設されている。
【００２２】上記粘着フィルム８の粘着面４ｃに対し
て、まずウエハ１の位置決めを行った後、ウエハ１を徐
々に下降させると、剥離紙５の他面側、すなわち剥離容
易面５ａの裏面側が粘着フィルム８の粘着剤４ｃに接着
されて粘着フィルム８上にウエハ１が固定される。
【００２３】この状態で、上記リング６は図示されない
ダイシングテーブル上に配置され、高速回転状態のダイ
シングブレードによるウエハ１のダイシングが行われ
る。このとき、本実施例におけるダイシング方式は、ウ
エハ１の表裏面を完全に切断する、いわゆるフルダイシ
ング方式であり、このときウエハ１と同時に絶縁樹脂フ
ィルム２も完全に切断されるよう制御されている（図１
（ｃ））。このような切断深さの制御は従来のダイシン
グ装置で容易に可能である。
【００２４】このようにしてウエハ１上の全ての回路領
域、すなわちペレット１０毎にウエハ１の切断を完了し
た後、下記のボンディング工程に移行する。
【００２５】ボンディング工程では、図２に示すよう
に、まずリング６の位置決めが行われた後、ボンディン
グを行うペレット１０の下方に突き上げピン１１が位置
され、上方にはコレット１２が配置される。この状態
で、まず下方より突き上げピン１１が上昇すると、該突
き上げピン１１は粘着フィルム８、剥離紙５および絶縁
樹脂フィルム２を貫通してペレット１０自体を上方に押
し上げる。このとき、粘着強度の最も低い剥離紙５の剥
離容易面５ａと絶縁樹脂フィルム２の下面側の粘着剤４
ｂ面とが互いに剥離し、この結果、上記剥離紙５はリン
グ６の粘着フィルム８面上に残着され、一方絶縁樹脂フ
ィルム２はペレット１０に被着された状態のままペレッ
ト１０とともに押し上げられる。
【００２６】これにともない、上方からはコレット１２
が降下し上記ペレット１０を吸着する。ペレット１０を
吸着した後、コレット１２は一旦所定高さまで上昇し、
水平移動してリードフレーム１３の取付け部位の上方に
停止する。続いて、コレット１２は下降を開始してリー
ドフレーム１３の取付け部位に上記ペレット１０を載置
する。
【００２７】ここで、本実施例で用いられるリードフレ
ーム１３は、いわゆるタブレス方式のものであり、図４
に示されるように、インナーリード１３ａ自体の表面で
ペレット１０を支持する構造となっている。このような
ペレットボンディング時において、本実施例では絶縁樹
脂フィルム２における他面（図３中、下面）の粘着剤４
ｂ面が露出された状態のままペレット１０がインナーリ
ード１３ａ上に載置されるため、上記粘着剤４ｂ面の粘
着力により他の接合材を介在させることなくインナーリ
ード１３ａ上へのペレット１０の固定が実現される。
【００２８】このとき、上記ペレット１０および絶縁板
としての絶縁樹脂フィルム２はダイシング工程において
同時に切断されているため、両者は側端部が互いに一致
した状態となっている。このため、インナーリード１３
ａ上におけるペレットボンディングのための必要面積は
ペレット１０の形状そのもので足りる。このため、イン
ナーリード１３ａの上面を効率的に使用することが可能
となり、半導体装置１４の高集積化をさらに促進するこ
とができる。
【００２９】なお、このとき、インナーリード１３ａと
絶縁樹脂フィルム２を介したペレット１０との粘着力
は、粘着剤４ｂ面と対面されるインナーリード１３ａの
総面積に比例するが、樹脂モールド時における樹脂注入
圧によってもペレット流れが生じない程度の粘着力が確
保されていればよい。
【００３０】上記のペレットボンディングが完了した
後、ペレット１０の表面に形成されたパッド１５とイン
ナーリード１３ａとが金（Ａｕ）、銅（Ｃｕ）、アルミ
ニウム（Ａｌ）等からなるワイヤ１６により結線され
る。このようなワイヤ１６による結線、すなわちワイヤ
ボンディングでは、まずワイヤ１６の先端を溶融させて
球状に形成した後、該球状部を上記パッド１５に押圧し
ながら超音波振動を印加し、これを接合する。次に、所
定のループ形状を描くようにしてワイヤ１６の後端をイ
ンナーリード１３ａ上に超音波接合する（図６
（ａ））。
【００３１】このような作業を全てのパッド１５とイン
ナーリード１３ａとについて所定サイクル繰り返すこと
によりワイヤボンディング工程を完了する。このような
ワイヤボンディング工程に際して、本実施例によればペ
レット１０および絶縁樹脂フィルム２は上記のようにダ
イシング工程において同時に切断されているため、両者
の側端部（エッジ）は互いに一致した状態となってい
る。したがって、図６（ｂ）に示した従来技術のように
あらかじめペレット１０より僅かに大形の絶縁フィルム
等の絶縁板１７を被着しておく場合と異なり、ペレット
１０と絶縁樹脂フィルム２の大きさが一致しているた
め、ペレットボンディングに必要なインナーリード１３
ａ上での占有面積は最小限で足りる。このため、図６
（ａ）に示されるようにワイヤボンディングにおけるワ
イヤループもペレット１０のエッジショートを生じない
範囲の最小限のループで足り、ワイヤループの強化、な
らびにワイヤ材料の小量化によるコストの低減が可能と
なる。
【００３２】上記ワイヤボンディングの完了後、樹脂モ
ールド工程に移行される。該樹脂モールド工程では、上
記ペレット１０の装着されたリードフレーム１３は、一
旦図示されない金型内に固定され、該金型内に溶融状態
の樹脂が高圧注入される。このとき、本実施例では、ワ
イヤループが必要最小限のループ形状となっているた
め、ループ形状が強化されており、上記溶融樹脂の注入
圧によるワイヤ流れ等を生じることがない。また、ペレ
ット１０は絶縁樹脂フィルム２を介して複数のインナー
リード１３ａ上に固定されているため、タブを用いた樹
脂ペーストによる接合のようにタブ上のペレット１０が
傾いて接合されるおそれがない。このため、タブとペレ
ット１０との間に溶融樹脂が入り込んで生じるペレット
割れが無く、樹脂モールドにおいて生じる製品不良を大
幅に低減できる。このようにして注入された樹脂が冷却
・硬化され上記金型から取り出されることにより、パッ
ケージ本体１８が完成する。この後はパッケージ本体１
８より突出されたリードフレーム１３の各部を切断加工
して各リード１３ａ毎に独立させることにより、図５に
示される半導体装置１４が得られる。
【００３３】なお、樹脂基板としてのフィルム基板３自
体を加熱により溶融されてペレット１０をインナーリー
ド１３ａと熱圧着してもよい。また、図４に示すように
インナーリード１３ａ上にペレット１０を固定した例に
ついて説明したが、たとえばタブを備えた従来形状のリ
ードフレームのタブ面に対してペレットボンディングを
行ってもよい。この場合にも上記のようにフィルム基板
３自体を溶融させてタブ面に対してペレット１０を熱圧
着することができる。
【００３４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００３５】たとえば、ペレット１０の取付け部位とし
てはタブレスリードフレームにおけるインナーリード１
３ａあるいはタブ面等で説明したが、これらに限らずた
とえばセラミックパッケージ等のパッケージ基板面であ
ってもよい。
【００３６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００３７】すなわち、本発明によれば裏面に樹脂基板
を備えたペレットを容易に得ることができ、装置の機構
の追加あるいは工程の大幅な変更等を行うことなく、信
頼性の高いペレットボンディング作業を効率的に実施す
ることが可能となる。
【００３８】また、ペレット裏面の樹脂基板面が粘着面
となった状態でペレットボンディングが可能となるた
め、加熱処理等を必要とすることなく、全くの常温環境
下でのペレットボンディングが可能となる。
【００３９】さらに、ペレットと樹脂基板の大きさが一
致した状態でペレットボンディングが可能となっている
ため、取付け部位における最小面積でのペレットボンデ
ィングが実現でき、半導体装置の高集積化を促進するこ
とができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の一実施例における半
導体装置の製造工程の一部を示す概略断面説明図であ
る。
【図２】半導体ペレットをピックアップし、樹脂基板を
介して取付け部位に対してペレットボンディングを行っ
ている状態を示す概略断面説明図である。
【図３】（ａ），（ｂ）はそれぞれ図１の部分拡大断面
図である。
【図４】タブレスリード上にペレットの装着された状態
を示す説明図である。
【図５】本発明の製造方法によって得られた半導体装置
を示す断面図である。
【図６】（ａ）は本発明の半導体装置の製造方法による
ワイヤループ形状を示す部分断面図であり、（ｂ）は従
来技術によるワイヤループ形状を示す部分断面図であ
る。
【符号の説明】
１ ウエハ ２ 絶縁樹脂フィルム ３ フィルム基板 ４ａ，４ｂ，４ｃ 粘着剤 ５ 剥離紙 ５ａ 剥離容易面 ６ リング ７ 枠部 ８ 粘着フィルム ８ａ フィルムベース １０ ペレット １１ 突き上げピン １２ コレット １３ リードフレーム １３ａ インナーリード １４ 半導体装置 １５ パッド １６ ワイヤ １７ 絶縁板 １８ パッケージ本体

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 一面側に回路形成面を備えたウエハの他
    面側において、剥離材が貼着された貼着面を有する樹脂
    基板を被着し、上記ウエハをその剥離材側が当接面とな
    るようにして枠部材に張設された樹脂フィルム上に貼着
    した後、上記ウエハを上記樹脂基板とともに半導体ペレ
    ット毎に切断し、ピックアップの際に上記剥離材は上記
    樹脂フィルム面に残着され、上記樹脂基板は半導体ペレ
    ットの他面側に被着された状態のまま取付け部位に対し
    てペレットボンディングを行うことを特徴とする半導体
    装置の製造方法。
  2. 【請求項２】 上記樹脂基板は絶縁性の樹脂基板である
    ことを特徴とする請求項１記載の半導体装置の製造方
    法。
JP7194369A 1995-07-31 1995-07-31 半導体装置の製造方法 Expired - Lifetime JP2706058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7194369A JP2706058B2 (ja) 1995-07-31 1995-07-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7194369A JP2706058B2 (ja) 1995-07-31 1995-07-31 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19586288A Division JP2680364B2 (ja) 1988-08-05 1988-08-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0851142A JPH0851142A (ja) 1996-02-20
JP2706058B2 true JP2706058B2 (ja) 1998-01-28

Family

ID=16323450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7194369A Expired - Lifetime JP2706058B2 (ja) 1995-07-31 1995-07-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2706058B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5176186B2 (ja) * 2008-10-03 2013-04-03 ルネサスエレクトロニクス株式会社 半導体チップのピックアップ方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0851142A (ja) 1996-02-20

Similar Documents

Publication Publication Date Title
JP2994510B2 (ja) 半導体装置およびその製法
TWI295500B (ja)
US5888847A (en) Technique for mounting a semiconductor die
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP3744927B2 (ja) カプセル化電子部品、特に集積回路の製造方法
JPH11163006A (ja) ペレットボンディング方法
JP2680364B2 (ja) 半導体装置の製造方法
JPH10189690A (ja) 半導体チップのピックアップ方法及びピックアップ装置
JP3535760B2 (ja) 樹脂封止型半導体装置，その製造方法及びリードフレーム
JP2706058B2 (ja) 半導体装置の製造方法
JP2626621B2 (ja) 半導体装置の製造方法
JP2001313301A (ja) ボンディング方法
JP4590788B2 (ja) 樹脂封止型半導体装置の製造方法
JP3507819B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2004079597A (ja) 半導体チップの加工方法
JP3707451B2 (ja) 樹脂封止型半導体装置の製造方法
JP2004071608A (ja) 半導体装置の製造装置
JPH09116251A (ja) 半導体ベアチップの取付方法および取付構造
JP3823651B2 (ja) 樹脂封止型半導体装置の製造方法
JP3267422B2 (ja) バンプ転写体および半導体集積回路装置の製造方法
JPH11204582A (ja) バンプ付きテープの製造方法及び半導体チップの製造方法並びにバンプ形成装置
JP2001176890A (ja) 半導体装置及び半導体装置の製造方法
JPH04142042A (ja) 半導体装置の製造方法
JPH0629299A (ja) スタッドバンプ付きｉｃチップの製造方法
JP2956670B2 (ja) 半導体装置および半導体装置用リードフレーム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11

EXPY Cancellation because of completion of term