JP2956670B2 - 半導体装置および半導体装置用リードフレーム - Google Patents
半導体装置および半導体装置用リードフレームInfo
- Publication number
- JP2956670B2 JP2956670B2 JP9322372A JP32237297A JP2956670B2 JP 2956670 B2 JP2956670 B2 JP 2956670B2 JP 9322372 A JP9322372 A JP 9322372A JP 32237297 A JP32237297 A JP 32237297A JP 2956670 B2 JP2956670 B2 JP 2956670B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead frame
- film
- present
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置用リー
ドフレーム及び半導体装置に関し、特に、マウント材と
して単層フィルムを具備したリードフレームおよび該リ
ードフレームを用いた半導体装置に関するものである。
ドフレーム及び半導体装置に関し、特に、マウント材と
して単層フィルムを具備したリードフレームおよび該リ
ードフレームを用いた半導体装置に関するものである。
【０００２】
【従来の技術】最近の高機能デバイス、特にＡＳＩＣ
（Ａｐｌｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）
製品においては、半導体素子のサイズが大型化する傾向
にあり、なおかつ、半導体製品搭載機器の小型化・軽量
化が急速に進む中、半導体装置（主にプラスチックパッ
ケージ）は薄型化を余儀なくされている。こうした動き
の中で、薄型のパッケージに大チップを搭載した製品の
信頼性が今問題になってきている。つまり、信頼性試験
（特に温度サイクル試験）にかけた場合、厚型のパッケ
ージに比べて極度に外部クラックが発生しやすいといっ
た問題があり、これは、従来のマウント材（Ａｇペース
ト）の接着性に原因があることが分かっている。
（Ａｐｌｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）
製品においては、半導体素子のサイズが大型化する傾向
にあり、なおかつ、半導体製品搭載機器の小型化・軽量
化が急速に進む中、半導体装置（主にプラスチックパッ
ケージ）は薄型化を余儀なくされている。こうした動き
の中で、薄型のパッケージに大チップを搭載した製品の
信頼性が今問題になってきている。つまり、信頼性試験
（特に温度サイクル試験）にかけた場合、厚型のパッケ
ージに比べて極度に外部クラックが発生しやすいといっ
た問題があり、これは、従来のマウント材（Ａｇペース
ト）の接着性に原因があることが分かっている。
【０００３】大チップを搭載した薄型パッケージではＡ
ｇペーストの部分に剥離が生じると、温度サイクル試験
中に、直ちに外部クラックに至ってしまう。従来のＡｇ
ペーストでは、これ以上の接着性の改善は困難であり、
大チップを搭載した薄型パッケージへの適用には大きな
課題を抱えているのが現状である。
ｇペーストの部分に剥離が生じると、温度サイクル試験
中に、直ちに外部クラックに至ってしまう。従来のＡｇ
ペーストでは、これ以上の接着性の改善は困難であり、
大チップを搭載した薄型パッケージへの適用には大きな
課題を抱えているのが現状である。
【０００４】これに対し、従来のＡｇペーストに代わ
り、接着性の向上を図るため、フィルム（テープ）を用
いてマウントする方法が実用化されつつある。一般にフ
ィルム材を使用すると、その材質にもよるが、Ａｇペー
ストに比べて、遙かに均一な面内密着性が得られ、温度
サイクル試験でも優れた耐久性（耐クラック性）を示す
ことがわかっている。
り、接着性の向上を図るため、フィルム（テープ）を用
いてマウントする方法が実用化されつつある。一般にフ
ィルム材を使用すると、その材質にもよるが、Ａｇペー
ストに比べて、遙かに均一な面内密着性が得られ、温度
サイクル試験でも優れた耐久性（耐クラック性）を示す
ことがわかっている。
【０００５】フィルムによるマウント方法には、これ以
外にも様々な利点があり、マウント性の向上を狙いとし
たものとしては、例えば特開平５−２２６３８７号公報
には、図６に示すように、両面接着テープを使ったマウ
ント方法、および、これを用いて組み立てられた半導体
装置が提案されている。すなわち、図６を参照すると、
リードフレームのアイランド部（ダイパッド）１ａと半
導体チップ５の接着を両面テープ８で行うものである。
外にも様々な利点があり、マウント性の向上を狙いとし
たものとしては、例えば特開平５−２２６３８７号公報
には、図６に示すように、両面接着テープを使ったマウ
ント方法、および、これを用いて組み立てられた半導体
装置が提案されている。すなわち、図６を参照すると、
リードフレームのアイランド部（ダイパッド）１ａと半
導体チップ５の接着を両面テープ８で行うものである。
【０００６】また最近では、単層のフィルムを貼り付け
たり、その貼付方法などについても様々な検討がなされ
ている。さらに、フィルムの形状に関しても、貼付性の
向上を図って、□抜きのアイランド上に、同じく□抜き
のフィルムを貼り付けた例もある。
たり、その貼付方法などについても様々な検討がなされ
ている。さらに、フィルムの形状に関しても、貼付性の
向上を図って、□抜きのアイランド上に、同じく□抜き
のフィルムを貼り付けた例もある。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術は下記記載の問題点を有している。
た従来技術は下記記載の問題点を有している。
【０００８】第１の問題点は、上記特開平５−２２６３
８７号公報に記載された従来の技術では、ワイヤーボン
ディング性が極度に落ちてしまう、ということである。
８７号公報に記載された従来の技術では、ワイヤーボン
ディング性が極度に落ちてしまう、ということである。
【０００９】その理由は、両面テープは通常ポリイミド
系のベースフィルムの両面に適当な接着剤（主にエポキ
シ系）を塗布した構造になっているため、テープ全体の
弾性率が非常に低く、チップ側のボンディング性が悪い
上、接着剤層からのアウトガスにより、リード側のボン
ディング性も極度に落ちてしまうからである。
系のベースフィルムの両面に適当な接着剤（主にエポキ
シ系）を塗布した構造になっているため、テープ全体の
弾性率が非常に低く、チップ側のボンディング性が悪い
上、接着剤層からのアウトガスにより、リード側のボン
ディング性も極度に落ちてしまうからである。
【００１０】第２の問題点は、単層、両面に関わらず、
大面積（約１０ｍｍ□以上）のフィルムを貼り付ける
と、チップの接着不良が生じやすくなり、組立性が落ち
るとともに、パッケージの信頼性も悪くなってしまう、
ということである。
大面積（約１０ｍｍ□以上）のフィルムを貼り付ける
と、チップの接着不良が生じやすくなり、組立性が落ち
るとともに、パッケージの信頼性も悪くなってしまう、
ということである。
【００１１】その理由は、フィルムの貼付面積が増える
と、フィルムの貼付時にボイドを巻き込みやすくなり、
フィルム中にボイドが混入すると、フィルム面とチップ
裏面が平行に密着せず、部分的に接着された状態になり
やすい。特に、チップ表面の傷を避けるため低圧（２０
０ｇｆ）で接着すると、かなりの接着ムラが生じ、最悪
の場合、チップの一端しか接着されないといった状態に
なる。このような状態では、十分なボンディング性を確
保できないばかりか、温度サイクル試験中に、半導体チ
ップとアイランドが簡単に剥離してしまい、Ａｇペース
トと同様、外部クラックに至ってしまう。
と、フィルムの貼付時にボイドを巻き込みやすくなり、
フィルム中にボイドが混入すると、フィルム面とチップ
裏面が平行に密着せず、部分的に接着された状態になり
やすい。特に、チップ表面の傷を避けるため低圧（２０
０ｇｆ）で接着すると、かなりの接着ムラが生じ、最悪
の場合、チップの一端しか接着されないといった状態に
なる。このような状態では、十分なボンディング性を確
保できないばかりか、温度サイクル試験中に、半導体チ
ップとアイランドが簡単に剥離してしまい、Ａｇペース
トと同様、外部クラックに至ってしまう。
【００１２】第３の問題点は、ボイドを低減するため、
□抜きのアイラドに□抜きのフィルムを貼り付けた場
合、ボンディング性が落ちる上、コスト高となる、とい
うことである。
□抜きのアイラドに□抜きのフィルムを貼り付けた場
合、ボンディング性が落ちる上、コスト高となる、とい
うことである。
【００１３】その理由は、アイランドが□抜きになって
いるため、ボンディング時の熱がチップ表面に伝わりに
くく、半導体チップ側のボンディング性が低下してしま
うからである。また、各チップサイズに対応した、アイ
ランドを設計する必要があり、パターン数が増えコスト
アップは免れない。
いるため、ボンディング時の熱がチップ表面に伝わりに
くく、半導体チップ側のボンディング性が低下してしま
うからである。また、各チップサイズに対応した、アイ
ランドを設計する必要があり、パターン数が増えコスト
アップは免れない。
【００１４】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、マウント材とし
て、単層のフィルムを最適な形状で貼り付けることによ
り信頼性向上および生産性の向上を図るリードフレーム
を提供することにある。また本発明の他の目的は、組立
性向上（生産性向上）を図ると共に、信頼性向上も併せ
て実現する半導体装置を提供することにある。
なされたものであって、その目的は、マウント材とし
て、単層のフィルムを最適な形状で貼り付けることによ
り信頼性向上および生産性の向上を図るリードフレーム
を提供することにある。また本発明の他の目的は、組立
性向上（生産性向上）を図ると共に、信頼性向上も併せ
て実現する半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置用リードフレームは、半導
体素子を載置するアイランドを備えた半導体装置用リー
ドフレームにおいて、前記アイランド部には前記半導体
素子を接着固定するための単層フィルムが貼り付けてあ
り、かつ、前記単層フィルムは、その外縁部が、搭載す
る前記半導体素子の外縁部よりも内側に位置するととも
に、少なくとも２分割されている、ことを特徴とする。
本発明において、前記単層フィルムは、好ましくはポリ
イミド系材料よりなる。
め、本発明に係る半導体装置用リードフレームは、半導
体素子を載置するアイランドを備えた半導体装置用リー
ドフレームにおいて、前記アイランド部には前記半導体
素子を接着固定するための単層フィルムが貼り付けてあ
り、かつ、前記単層フィルムは、その外縁部が、搭載す
る前記半導体素子の外縁部よりも内側に位置するととも
に、少なくとも２分割されている、ことを特徴とする。
本発明において、前記単層フィルムは、好ましくはポリ
イミド系材料よりなる。
【００１６】本発明の半導体装置は、上記半導体装置用
リードフレームの前記単層フィルム上に半導体素子を熱
圧着し、前記半導体素子の電極部とインナーリードの一
端を金属細線で接続し、樹脂封止して構成される。
リードフレームの前記単層フィルム上に半導体素子を熱
圧着し、前記半導体素子の電極部とインナーリードの一
端を金属細線で接続し、樹脂封止して構成される。
【００１７】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明の半導体装置用リードフレームは、その好
ましい実施の形態においては、あらかじめリードフレー
ムのアイランド部分に、少なくとも２分割以上された単
層フィルム（図１、図３、図４の２参照）を、その外縁
部が完全にチップの外縁部の内側に位置するように、熱
圧着したものである。単層フィルムとしては、例えばポ
リイミド系のものが用いられる。
する。本発明の半導体装置用リードフレームは、その好
ましい実施の形態においては、あらかじめリードフレー
ムのアイランド部分に、少なくとも２分割以上された単
層フィルム（図１、図３、図４の２参照）を、その外縁
部が完全にチップの外縁部の内側に位置するように、熱
圧着したものである。単層フィルムとしては、例えばポ
リイミド系のものが用いられる。
【００１８】また、本発明の半導体装置は、その好まし
い実施の形態において、あらかじめリードフレームのア
イランド部分に、少なくとも２分割以上された単層フィ
ルムを、その外縁部が完全にチップの外縁部の内側に位
置するように、熱圧着してなる半導体装置用リードフレ
ームを備え、この半導体装置用リードフレームの前記単
層フィルム（図５の２）上に半導体素子（図５の５）を
熱圧着し、半導体素子（図１の５）の電極部とインナー
リードの一端を金属細線（図１の６）で接続し、樹脂封
止して構成される。
い実施の形態において、あらかじめリードフレームのア
イランド部分に、少なくとも２分割以上された単層フィ
ルムを、その外縁部が完全にチップの外縁部の内側に位
置するように、熱圧着してなる半導体装置用リードフレ
ームを備え、この半導体装置用リードフレームの前記単
層フィルム（図５の２）上に半導体素子（図５の５）を
熱圧着し、半導体素子（図１の５）の電極部とインナー
リードの一端を金属細線（図１の６）で接続し、樹脂封
止して構成される。
【００１９】本発明の実施の形態の原理・作用について
説明する。フィルムサイズが一定以上の値になると、ボ
イド混入確率が激増する。そのサイズは、フィルムの材
質、貼付装置等によってかなり差がでるため、一概には
決まらないが、５ｍｍ□程度であれば、ボイドを混入さ
せずに貼付が可能である。
説明する。フィルムサイズが一定以上の値になると、ボ
イド混入確率が激増する。そのサイズは、フィルムの材
質、貼付装置等によってかなり差がでるため、一概には
決まらないが、５ｍｍ□程度であれば、ボイドを混入さ
せずに貼付が可能である。
【００２０】従って、大チップ搭載用に、大面積のフィ
ルムを貼り付ける際には、少なくとも２つ以上にフィル
ムを分割し、１ヶ当たりの貼付面積を減らせば、アイラ
ンドを□抜き形状にしなくてもボイドの混入を防ぐこと
が可能である。
ルムを貼り付ける際には、少なくとも２つ以上にフィル
ムを分割し、１ヶ当たりの貼付面積を減らせば、アイラ
ンドを□抜き形状にしなくてもボイドの混入を防ぐこと
が可能である。
【００２１】さらに、本発明の実施の形態においては、
両面テープに比べて弾性率の点で優っている単層フィル
ムを使用しているため、ボイドの混入を防止すれば、十
分なボンディング性と、信頼性を確保することができ
る。
両面テープに比べて弾性率の点で優っている単層フィル
ムを使用しているため、ボイドの混入を防止すれば、十
分なボンディング性と、信頼性を確保することができ
る。
【００２２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）、図１（ｂ）は、本発明の半導
体装置用リードフレームの一実施例の平面図および断面
図である。図２（ａ）〜図２（ｃ）は、本発明の半導体
装置用リードフレームの一実施例を製造工程順にその断
面を示した工程断面図である。図５は、本発明の半導体
装置用リードフレームの一実施例を用いて組み立てた半
導体装置の断面図である。
て説明する。図１（ａ）、図１（ｂ）は、本発明の半導
体装置用リードフレームの一実施例の平面図および断面
図である。図２（ａ）〜図２（ｃ）は、本発明の半導体
装置用リードフレームの一実施例を製造工程順にその断
面を示した工程断面図である。図５は、本発明の半導体
装置用リードフレームの一実施例を用いて組み立てた半
導体装置の断面図である。
【００２３】本発明の一実施例について説明する。
【００２４】図１を参照すると、本発明の半導体装置用
リードフレームの一実施例において、アイランド１ａ上
には４分割された厚さ０．０２５ｍｍ〜０．３５ｍｍの
単層フィルムが熱圧着により貼り付けられている。ここ
でフィルム材としては、主に熱可塑性のポリイミドが用
いられるが、その他にも熱硬化性フィルム、あるいは、
熱可塑性ポリイミドに若干熱硬化樹脂を混ぜて形成した
フィルム等も使用される。なお、これらフィルムのＴｇ
に関しては使用するリードフレームがＣｕ材の場合、チ
ップマウント時の酸化を抑制する意味でも、最大１６０
℃程度に抑える必要がある。４２合金を用いる場合に
は、Ｃｕ材ほど酸化に注意しなくてもよいが、作業性
（フィルムの貼付性）、組立性および熱変形等を考慮す
ると、Ｃｕ材の場合と同じ程度にしておくのが望まし
い。
リードフレームの一実施例において、アイランド１ａ上
には４分割された厚さ０．０２５ｍｍ〜０．３５ｍｍの
単層フィルムが熱圧着により貼り付けられている。ここ
でフィルム材としては、主に熱可塑性のポリイミドが用
いられるが、その他にも熱硬化性フィルム、あるいは、
熱可塑性ポリイミドに若干熱硬化樹脂を混ぜて形成した
フィルム等も使用される。なお、これらフィルムのＴｇ
に関しては使用するリードフレームがＣｕ材の場合、チ
ップマウント時の酸化を抑制する意味でも、最大１６０
℃程度に抑える必要がある。４２合金を用いる場合に
は、Ｃｕ材ほど酸化に注意しなくてもよいが、作業性
（フィルムの貼付性）、組立性および熱変形等を考慮す
ると、Ｃｕ材の場合と同じ程度にしておくのが望まし
い。
【００２５】また、各々分割されたフィルムのサイズに
ついては、１ヶあたり２５ｍｍ2程度にすれば、確実に
ボイドの混入を防止できるが、これは貼付装置および使
用するフィルムの材質によって適宜調整する必要があ
る。
ついては、１ヶあたり２５ｍｍ2程度にすれば、確実に
ボイドの混入を防止できるが、これは貼付装置および使
用するフィルムの材質によって適宜調整する必要があ
る。
【００２６】次に、本発明の半導体装置用リードフレー
ムを使用して組み立てた半導体装置の実施例の構成につ
いて説明する。
ムを使用して組み立てた半導体装置の実施例の構成につ
いて説明する。
【００２７】アイランド１ａ上には４分割された単層フ
ィルム２が熱圧着されており、さらに、フィルムの表面
を完全に被覆する形でチップ５の裏面がフィルム表面に
熱圧着されている。なお、１５ｍｍ□程度のＳｉチップ
に対し、フィルムの種類にもよるが、荷重；２００ｇ
ｆ、温度；２６０℃、加熱圧着時間；２ｓｅｃ程度で十
分強固な接着が得られることが分かっている。チップの
各電極と各リード１ｂとはワイヤー６で電気的に接続さ
れ、アイランド１ａ、フィルム２、チップ５、ワイヤー
６およびリード１ｂの一部は封止樹脂７によって被覆さ
れている。
ィルム２が熱圧着されており、さらに、フィルムの表面
を完全に被覆する形でチップ５の裏面がフィルム表面に
熱圧着されている。なお、１５ｍｍ□程度のＳｉチップ
に対し、フィルムの種類にもよるが、荷重；２００ｇ
ｆ、温度；２６０℃、加熱圧着時間；２ｓｅｃ程度で十
分強固な接着が得られることが分かっている。チップの
各電極と各リード１ｂとはワイヤー６で電気的に接続さ
れ、アイランド１ａ、フィルム２、チップ５、ワイヤー
６およびリード１ｂの一部は封止樹脂７によって被覆さ
れている。
【００２８】ここで、チップサイズとフィルムサイズの
関係について説明を加える。まず、図５から分かるよう
に、フィルム２はチップ５のエッジより外側にはみ出さ
ないように、分割して貼られていなければならないわけ
であるが、これは、特にフィルムがポリイミド系の場
合、封止樹脂７との密着性が劣るため、フィルム２がチ
ップ５のエッジより外側にはみ出し、封止樹脂７との接
触面積が増えると、そこから剥離が生じやすくなり、信
頼性的に望ましくないためである。
関係について説明を加える。まず、図５から分かるよう
に、フィルム２はチップ５のエッジより外側にはみ出さ
ないように、分割して貼られていなければならないわけ
であるが、これは、特にフィルムがポリイミド系の場
合、封止樹脂７との密着性が劣るため、フィルム２がチ
ップ５のエッジより外側にはみ出し、封止樹脂７との接
触面積が増えると、そこから剥離が生じやすくなり、信
頼性的に望ましくないためである。
【００２９】次に、本発明の実施例の製造工程について
図２を参照して説明する。
図２を参照して説明する。
【００３０】まず半導体装置用リードフレーム１を、ヒ
ーターブロック４上に固定し、アイランド１ａ部分を加
熱する（図２（ａ））。その状態で、打ち抜き金型３に
よって、リール状のフィルム２を所望の形状に打ち抜く
とともに、アイランド１ａ上に熱圧着すると（図２
（ｂ））、図２（ｃ）に示すように、アイランド１ａ上
には４分割されたフィルムが熱圧着により貼り付けられ
た半導体装置用リードフレームが得られる。なお、図２
に示した貼付方法は、一例であり、これ以外にも、ヒー
ターブロックを打ち抜き金型の方にも取り付けたタイ
プ、あるいは、仮貼りと本貼りの２ステージ構成にした
タイプ等様々なものがある。本発明の半導体装置用リー
ドフレームにおいては、フィルムの形状およびフィルム
の材質によって適宜最適な方法で貼付を行う。
ーターブロック４上に固定し、アイランド１ａ部分を加
熱する（図２（ａ））。その状態で、打ち抜き金型３に
よって、リール状のフィルム２を所望の形状に打ち抜く
とともに、アイランド１ａ上に熱圧着すると（図２
（ｂ））、図２（ｃ）に示すように、アイランド１ａ上
には４分割されたフィルムが熱圧着により貼り付けられ
た半導体装置用リードフレームが得られる。なお、図２
に示した貼付方法は、一例であり、これ以外にも、ヒー
ターブロックを打ち抜き金型の方にも取り付けたタイ
プ、あるいは、仮貼りと本貼りの２ステージ構成にした
タイプ等様々なものがある。本発明の半導体装置用リー
ドフレームにおいては、フィルムの形状およびフィルム
の材質によって適宜最適な方法で貼付を行う。
【００３１】図３は、本発明の第２の実施例の半導体装
置用リードフレームの平面図である。図３を参照する
と、本発明の第２の実施例では、前記第１の実施例とは
そのフィルムの形状が相違している。すなわち、フィル
ムの形状が２分割されたパターンとなっている。
置用リードフレームの平面図である。図３を参照する
と、本発明の第２の実施例では、前記第１の実施例とは
そのフィルムの形状が相違している。すなわち、フィル
ムの形状が２分割されたパターンとなっている。
【００３２】図４に、本発明の第３の実施例の半導体装
置用リードフレームの平面図である。図４を参照する
と、本発明の第３の実施例では、フィルムが９分割され
ている。
置用リードフレームの平面図である。図４を参照する
と、本発明の第３の実施例では、フィルムが９分割され
ている。
【００３３】上記第２、第３の実施例で説明したよう、
本発明においては、に２つ以上に分割され、かつ、チッ
プエッジよりはみ出さないように単層フィルムを貼り付
けるのであれば、個々の分割されたフィルムの形状はど
のようなものであってもよいことは言うまでもない。
本発明においては、に２つ以上に分割され、かつ、チッ
プエッジよりはみ出さないように単層フィルムを貼り付
けるのであれば、個々の分割されたフィルムの形状はど
のようなものであってもよいことは言うまでもない。
【００３４】上記各実施例においては、マウント材であ
る単層フィルムをボイドの混入しないサイズに分割して
貼り付けるため、ボイドレスの状態が得られ、チップマ
ウント時にチップ裏面とフィルム表面の平行度が確保さ
れ、良好な密着性が得られるため、接着ムラを完全に抑
制できる。１５ｍｍ□の単層フィルムを貼り付けた場
合、これまで、９０％以上ボイドが混入しており、５０
％程度が接着不良を起こしていたのに対し、上記実施例
の半導体装置用リードフレームでは接着不良は０％であ
った。
る単層フィルムをボイドの混入しないサイズに分割して
貼り付けるため、ボイドレスの状態が得られ、チップマ
ウント時にチップ裏面とフィルム表面の平行度が確保さ
れ、良好な密着性が得られるため、接着ムラを完全に抑
制できる。１５ｍｍ□の単層フィルムを貼り付けた場
合、これまで、９０％以上ボイドが混入しており、５０
％程度が接着不良を起こしていたのに対し、上記実施例
の半導体装置用リードフレームでは接着不良は０％であ
った。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
ボイドの混入を完全に防止することで、十分な組立性・
生産性を確保でき、さらに、半導体装置の信頼性を特段
に向上する、という効果を奏する。
ボイドの混入を完全に防止することで、十分な組立性・
生産性を確保でき、さらに、半導体装置の信頼性を特段
に向上する、という効果を奏する。
【００３６】その理由は次の通りである。本発明におい
ては、マウント材である単層フィルムをボイドの混入し
ないサイズに分割して貼り付けるため、ボイドレスの状
態が得られる。これにより、チップマウント時にチップ
裏面とフィルム表面の平行度が確保され、良好な密着性
が得られるため、接着ムラを完全に抑制できる。本発明
の効果の一例として、１５ｍｍ□の単層フィルムを貼り
付けた場合、従来、９０％以上ボイドが混入しており、
５０％程度が接着不良を起こしていたのに対し、本発明
による半導体装置用リードフレームでは接着不良は０％
となっている。
ては、マウント材である単層フィルムをボイドの混入し
ないサイズに分割して貼り付けるため、ボイドレスの状
態が得られる。これにより、チップマウント時にチップ
裏面とフィルム表面の平行度が確保され、良好な密着性
が得られるため、接着ムラを完全に抑制できる。本発明
の効果の一例として、１５ｍｍ□の単層フィルムを貼り
付けた場合、従来、９０％以上ボイドが混入しており、
５０％程度が接着不良を起こしていたのに対し、本発明
による半導体装置用リードフレームでは接着不良は０％
となっている。
【図１】本発明の半導体装置用リードフレームの一実施
例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）の
Ａ−Ａ線の断面図である。
例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）の
Ａ−Ａ線の断面図である。
【図２】（ａ）〜（ｃ）は本発明の半導体装置用リード
フレームの一実施例の製造工程を工程順に示した断面図
である。
フレームの一実施例の製造工程を工程順に示した断面図
である。
【図３】本発明の半導体装置用リードフレームの第２の
実施例を示す平面図である。
実施例を示す平面図である。
【図４】本発明の半導体装置用リードフレームの第３の
実施例を示す平面図である。
実施例を示す平面図である。
【図５】本発明の半導体装置用リードフレームの一実施
例を用いて組み立てた半導体装置の断面図である。
例を用いて組み立てた半導体装置の断面図である。
【図６】従来の半導体装置の断面図である。
１ リードフレーム １ａ アイランド １ｂ リード ２ フィルム ３ 打ち抜き金型 ４ ヒーターブロック ５ チップ ６ ワイヤー ７ 封止樹脂
Claims (4)
- 【請求項１】半導体素子を載置するアイランドを備えた
半導体装置用リードフレームにおいて、 前記アイランド部には前記半導体素子を接着固定するた
めの単層フィルムが貼り付けてあり、かつ、前記単層フ
ィルムは、その外縁部が、搭載する前記半導体素子の外
縁部よりも内側に位置するとともに、少なくとも２分割
されている、ことを特徴とする半導体装置用リードフレ
ーム。 - 【請求項２】前記単層フィルムが、ポリイミド系材料よ
りなることを特徴とする請求項１記載の半導体装置用リ
ードフレーム。 - 【請求項３】請求項１または２記載の半導体装置用リー
ドフレームの前記単層フィルム上に半導体素子を熱圧着
し、前記半導体素子の電極部とインナーリードの一端を
金属細線で接続し、樹脂封止してなることを特徴とする
半導体装置。 - 【請求項４】半導体素子を載置するアイランドを備えた
半導体装置用リードフレームにおいて、 前記アイランド部において、載置する前記半導体素子の
外縁部よりも内側に、所定の形状の複数の領域に分割さ
れてなる、単層フィルムが貼付けられてなることを特徴
とする半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322372A JP2956670B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置および半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322372A JP2956670B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置および半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145372A JPH11145372A (ja) | 1999-05-28 |
| JP2956670B2 true JP2956670B2 (ja) | 1999-10-04 |
Family
ID=18142918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9322372A Expired - Lifetime JP2956670B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置および半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956670B2 (ja) |
-
1997
- 1997-11-07 JP JP9322372A patent/JP2956670B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145372A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3255646B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| JPH09129811A (ja) | 樹脂封止型半導体装置 | |
| JP2008166417A (ja) | リードフレーム及びその製造方法、及び半導体装置 | |
| JP4357754B2 (ja) | 半導体装置の製造方法 | |
| JP2956670B2 (ja) | 半導体装置および半導体装置用リードフレーム | |
| JP2956617B2 (ja) | 樹脂封止型半導体装置 | |
| JPH09293823A (ja) | 半導体チップへのリード取付方法 | |
| JP2694871B2 (ja) | 半導体装置 | |
| JP2596387B2 (ja) | 樹脂封止型半導体装置 | |
| JP3443406B2 (ja) | 樹脂封止型半導体装置 | |
| JP2822989B2 (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JPH08111493A (ja) | 半導体装置 | |
| JP3482837B2 (ja) | 半導体装置 | |
| JPH09326463A (ja) | 樹脂封止型半導体装置 | |
| JPH05308083A (ja) | 半導体装置 | |
| JP5275159B2 (ja) | 半導体装置の製造方法 | |
| JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
| JPH07283265A (ja) | ボンディング用加熱装置 | |
| JPH11135539A (ja) | 半導体装置及びその製造方法 | |
| JPH09252064A (ja) | Ｂｇａ型半導体装置 | |
| JPH09237863A (ja) | 半導体リードフレーム及び半導体パッケージ方法 | |
| JPH04278548A (ja) | 樹脂封止型半導体装置 | |
| JP2001057403A (ja) | 樹脂封止型半導体装置及びこれに用いられる基材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |