JPH09293823A - 半導体チップへのリード取付方法 - Google Patents

半導体チップへのリード取付方法

Info

Publication number
JPH09293823A
JPH09293823A JP8349259A JP34925996A JPH09293823A JP H09293823 A JPH09293823 A JP H09293823A JP 8349259 A JP8349259 A JP 8349259A JP 34925996 A JP34925996 A JP 34925996A JP H09293823 A JPH09293823 A JP H09293823A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
lead
tape
polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8349259A
Other languages
English (en)
Inventor
Sung M Sim
成 ミン 沈
Eiki So
永 僖 宋
Neido Ken
寧 度 權
Kaitei Son
海 鼎 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09293823A publication Critical patent/JPH09293823A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 界面の数及びチップに加えられる応力を減少
させることができると共に、製造費用を節減させること
ができるリードとＬＯＣ型半導体チップの取付方法を提
供すること。 【解決手段】 （ａ）その上面に不完全硬化状態のポリ
イミドコーティング層５０が設けられた半導体チップ１
０を用意する段階と、（ｂ）ポリイミドテープ８２を前
記リードの下面に接着させる段階と、（ｃ）前記ポリイ
ミドテープ８２の下面の無接着層面が前記半導体チップ
上面の不完全硬化状態のポリイミドコーティング層５０
に接触するように、前記リードに接着された前記ポリイ
ミドテープを前記半導体チップに載置し、前記ポリイミ
ドテープを押圧して前記半導体チップに該ポリイミドテ
ープを取付ける段階と、（ｄ）不完全硬化状態のポリイ
ミドコーティング層を完全に硬化させる段階とにより構
成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＯＣ型半導体チ
ップパッケージ素子の製造における半導体チップへのリ
ード取付方法に係わり、より詳細には、パッケージ信頼
性の向上及び製造費用の節減を図ることができる不完全
硬化状態のポリイミドを利用した、半導体チップへのリ
ード取付方法に関する。
【０００２】
【従来の技術】現在、電子分野では、電子製品及び電子
機構のサイズや重さの縮小化傾向に対応するため、半導
体チップパッケージ素子の小型化が要望されている。し
かし、半導体素子を支持すると共に、素子と外部システ
ム間の電気的な連結を提供するリードフレームを利用し
た面実装型パッケージは、そのサイズを減らすに限界が
ある。なぜならば、ダイパッドとリードの間に、リード
フレームの厚さに相当するスペースが確保されなければ
ならないからである。従って、実際にパッケージに実装
可能なチップのサイズは、パッケージの全体幅の約７０
％が最大であった。
【０００３】この限界を克服するため、新たなチップ実
装技術が提案されているが、そのうち、ＬＯＣ（リード
オンチップ）技術は、ダイパッドを除去してチップをリ
ードに直接取り付けるものである。
【０００４】従来のＬＯＣ型半導体チップパッケージ素
子を図３及び図４に示す。図３は、従来のＬＯＣ型半導
体チップパッケージ素子を示す平面図であり、図４は、
従来のＬＯＣ型半導体チップパッケージ素子の一実施例
による半導体チップにリードを取付けた状態を示す断面
図である。
【０００５】図３を示すように、ＬＯＣ型半導体チップ
パッケージ素子１００は、半導体チップ（以下「チップ
１０」という）が、両面接着ポリイミドテープ６０によ
りリードフレーム２０のリード２２の下面に取り付けら
れている構造である。チップ１０上面のボンディングパ
ッド１２は、電気的に連結するために金線３０により各
々の対応するリード２２に配線されており、リード２２
と、チップ１０と、タイバー２４及び電気的な連結部分
は、成形樹脂により封止されて、パッケージ胴体４０を
形成する。
【０００６】ここで、両面接着テープとしては、一般的
にポリイミドフィルム６２の両面に接着剤６４が塗布さ
れた両面接着ポリイミドテープ６０が用いられる。この
両面接着ポリイミドテープ６０は、一方の面がリード２
２の下面に接着され、他方の面がチップ１０の上面に接
着されることにより、チップ１０とリード２２とを該テ
ープ６０を介して取り付けることができる。
【０００７】ＬＯＣ型半導体チップパッケージ素子を製
造するに際して両面接着ポリイミドテープを使用する理
由は、半導体チップに、テープ付きのリードを載置し
て、加圧手段にて加圧してこれらを取り付けるとき、加
圧手段に起因して半導体チップに加えられる応力を緩和
させることができるからである。
【０００８】そして、チップ１０は、その上面にポリイ
ミドコーティング層５０が設けられている。これによ
り、リードをチップに取り付けられるときに加えられる
加圧手段の圧力により半導体チップが損傷を受ける可能
性を回避することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、前記両
面接着ポリイミドテープは、両面接着性を有するべきで
あるので、使用が容易でなく、かつ高価であるので、製
造費用を上昇させるという欠点を有する。また、パッケ
ージ素子の内部に存在する面と面の接合部（以下「界
面」という）の増加により、パッケージクラックや前記
界面の剥離等のパッケージ不良を増加してしまい、これ
によりパッケージの信頼性が低下してしまっていた。
【００１０】両面接着テープに係る前記の問題点を解決
するため、図５に示すように、その一面にポリイミドコ
ーティング層５０が設けられたチップ１０を、接着剤７
０を用いて直接リード２２に取り付ける方法も提案され
ている。しかしながら、この場合、加圧手段による取付
工程でチップ１０に加えられる応力が、上述の両面接着
テープの使用の場合より増加するので、チップ１０の表
面に損傷を与える可能性が高くなる。
【００１１】そこで、本発明の目的は、界面の数及び半
導体チップに加えられる応力を減少させることができる
と共に製造費用を節減することができる半導体チップへ
のリード取付方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、上述事情に鑑
みなされたものであって、半導体チップに該半導体チッ
プの上側に位置するリードを取付ける半導体チップへの
リード取付方法において、（ａ）その上面に不完全硬化
状態のポリイミドコーティング層が設けられた半導体チ
ップを用意する段階と、（ｂ）ポリイミドテープを前記
リードの下面に接着させる段階と、（ｃ）前記ポリイミ
ドテープの下面の無接着層面が前記半導体チップ上面の
不完全硬化状態のポリイミドコーティング層に接触する
ように、前記リードに接着された前記ポリイミドテープ
を前記半導体チップに載置し、前記ポリイミドテープを
押圧して前記半導体チップに該ポリイミドテープを取付
ける段階と、（ｄ）前記不完全硬化状態のポリイミドコ
ーティング層を完全に硬化させる段階と、により構成さ
れること、を特徴とする半導体チップへのリード取付方
法にある。
【００１３】また、前記段階（ｂ）が、上面に接着層が
設けられたポリイミドフィルムを前記リードの下面に接
着させることにより行われると良い。
【００１４】更に、前記段階（ｂ）が、不完全硬化状態
のポリイミドテープを前記リードに接触させた後、該不
完全硬化状態のポリイミドテープを硬化させて接着力を
付与することにより行われても良い。
【００１５】また、前記段階（ｃ）の不完全硬化状態の
ポリイミドコーティング層が、２００〜２５０℃の温度
で０．５〜１時間保たれることにより、硬化して形成さ
れると好ましい。
【００１６】前記不完全硬化状態のポリイミドテープ
が、２００〜２５０℃の温度で０．５〜１時間保たれる
ことにより硬化して形成される構成であっても良い。
【００１７】そして、前記段階（ｃ）は、前記半導体チ
ップに前記ポリイミドテープを載置する前に、該ポリイ
ミドテープの下面の無接着層面に、追加的に接着剤を塗
布する段階を含んでも良い。
【００１８】
【発明の実施の形態】以下、添付の図面を参照として本
発明をより詳細に説明する。
【００１９】図１は、本発明に基づく半導体チップへの
リード取付方法の一実施の形態を示すＬＯＣ型半導体チ
ップパッケージ素子の断面図である。
【００２０】片面（上面）のみに接着層を形成したポリ
イミドテープ（以下「単面接着ポリイミドテープ８０」
という）は、ポリイミドフィルム８２と、該ポリイミド
フィルム８２の上面に被覆された接着層８４とからな
る。ポリイミドテープ８０の接着層８４は、リード２２
の下面に接着されている。また、接着層が設けられてい
ないポリイミドテープ８０の下面が、チップ１０のポリ
イミドコーティング層５０に接着されている。チップ１
０の上面に設けられているボンディングパッド１２は、
金線３０（ボンディングワイヤ）によりリード２２に配
線（ワイヤボンディング）されている。
【００２１】上記した構造を有するＬＯＣ型半導体チッ
プパッケージは、下記の工程により製造することができ
る。
【００２２】図１を参照すると、まず、その上面に不完
全硬化状態のポリイミドコーティング層５０が設けられ
たチップ１０を用意する。ポリイミドコーティング層５
０は、ウェーハ製造工程の間、チップ１０の上面にポリ
イミド溶液を塗布し、さらにそれを不完全硬化させるこ
とにより形成される。ポリイミドコーティング層５０
は、完全硬化、すなわち９０％以上イミダイゼーション
(Imidization)が行われると、接着力を維持することが
できないが、チップの上面に塗布されたポリイミド溶液
を、２００〜２５０℃の温度で約０．５〜１時間硬化さ
せて、ポリイミド内に含有されたソルベント(solvent)
成分を揮発させると、不完全硬化状態になり、これに熱
又は圧力を加えると、接着力が得られる。２５０℃以上
の温度で硬化を実行する方法も可能であるが、当該方法
は、２００〜２５０℃の温度で実行することに比べて、
得られる不完全硬化状態のポリイミドコーティング層が
低接着力を有する。
【００２３】次に、単面接着ポリイミドテープ８０の接
着層８４を、リード２２の下面に接着させる（リード−
テープ取付）。単面接着ポリイミドテープとしては、両
面接着ポリイミドテープより安い従来の内部リード支持
用テープ等を使用することができる。
【００２４】その後、リード２２に接着された単面接着
ポリイミドテープ８０をチップ１０に取り付ける（テー
プ−チップ取付）。詳細には、単面接着ポリイミドテー
プ８０の無接着層面、つまり接着層を有しない面が、チ
ップ１０上面に設けられた不完全硬化状態のポリイミド
コーティング層５０と接触するように、単面接着ポリイ
ミドテープ８０が取り付けられたリードフレーム（図示
せず）をチップ１０の上側に整列した後、加圧手段（図
示せず）により１９６．１３３〜３９２．２６６ｋＰａ
（２−４kgf/cm2 ）の圧力でリードフレームを押圧する
ことにより、単面接着ポリイミドテープ８０とチップ１
０とを取り付ける。この際、チップ１０は、３８０〜４
２０℃の温度を有する熱板（図示せず）の上に位置す
る。図２は、本発明のＬＯＣ型半導体チップパッケージ
素子の他の実施の形態により半導体チップにリードを取
付ける状態を示す断面図である。
【００２５】ここで、ポリイミドテープ９０は、接着層
無しにリード２２に直接接着されている。これは、不完
全硬化状態のポリイミドを使用することにより、可能に
なる。ポリイミドフィルムを、約２００〜２５０℃の温
度で約０．５〜１時間硬化させて、ポリイミド内に含有
されたソルベント成分を揮発させると、不完全硬化状態
のポリイミドテープ９０が得られる。ポリイミドフィル
ムを２５０℃以上の温度で硬化させる方法もよいが、当
該方法は、２００〜２５０℃の温度で硬化させることに
比べて、得られるポリイミドテープ９０の接着強度が低
い。得られたポリイミドテープ９０を、リード２２とチ
ップ１０の間に介在し、１９６．１３３〜３９２．２６
６ｋＰａ（２−４kgf/cm2 ）の圧力を加える。この際、
チップ１０は、３８０〜４２０℃の温度を有する熱板
（図示せず）の上に位置する。
【００２６】なお、本発明は上述の実施の形態に限定さ
れることはなく、例えばリードに接着された単面接着ポ
リイミドテープ８０の無接着層面に、追加的に接着剤を
塗布して、両面接着ポリイミドテープとして機能するよ
うにしてもよい。
【００２７】
【発明の効果】以上説明したように、本発明によると、
ウェーハレベルで半導体チップの上面に塗布された不完
全硬化状態のポリイミドコーティング層を用いることに
より、リードを下面に接着層を設けた半導体チップに直
接接着することができるため、取付けが容易となり、生
産費用を節減することができる。
【００２８】また、リードと半導体チップ間の界面の数
が減少されるので、チップクラックやパッケージクラッ
クを非常に減少させることができると共に、ポリイミド
テープを介することにより、半導体チップへのリードの
取付時の加圧手段による応力に起因して生ずる半導体チ
ップ表面の損傷を回避することができ、製品の品質を向
上させることができる。
【図面の簡単な説明】
【図１】本発明に基づく半導体チップへのリード取付方
法の一実施の形態を示すＬＯＣ型半導体チップパッケー
ジ素子の断面図。
【図２】他の実施の形態により半導体チップにリードを
取付けた状態を示す断面図。
【図３】ＬＯＣ型半導体チップパッケージ素子を示す平
面図。
【図４】従来のＬＯＣ型半導体チップパッケージ素子の
一実施例により半導体チップにリードを取付けた状態を
示す断面図。
【図５】従来のＬＯＣ型半導体チップパッケージ素子の
他の実施例により半導体チップにリードを取付けた状態
を示す断面図。
【符号の説明】
１０ 半導体チップ １２ ボンディングパッド ２２ リード ３０ 金線（ボンディングワイヤ） ５０ ポリイミドコーティング層 ８０ ポリイミドテープ（単面接着ポリイミドテープ） ８２ ポリイミドフィルム ８４ 接着層 ９０ 不完全硬化状態のポリイミドテープ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 孫 海 鼎 大韓民国京畿道水原市八達区梅灘洞林光ア パートメント４−1306号

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップに該半導体チップの上側に
    位置するリードを取付ける半導体チップへのリード取付
    方法において、 （ａ）その上面に不完全硬化状態のポリイミドコーティ
    ング層が設けられた半導体チップを用意する段階と、 （ｂ）ポリイミドテープを前記リードの下面に接着させ
    る段階と、 （ｃ）前記ポリイミドテープの下面の無接着層面が前記
    半導体チップ上面の不完全硬化状態のポリイミドコーテ
    ィング層に接触するように、前記リードに接着された前
    記ポリイミドテープを前記半導体チップに載置し、前記
    ポリイミドテープを押圧して前記半導体チップに該ポリ
    イミドテープを取付ける段階と、 （ｄ）前記不完全硬化状態のポリイミドコーティング層
    を完全に硬化させる段階と、により構成されること、を
    特徴とする半導体チップへのリード取付方法。
  2. 【請求項２】 前記段階（ｂ）が、上面に接着層が設け
    られたポリイミドフィルムを前記リードの下面に接着さ
    せることにより行われること、を特徴とする請求項１記
    載の半導体チップへのリード取付方法。
  3. 【請求項３】 前記段階（ｂ）が、不完全硬化状態のポ
    リイミドテープを前記リードに接触させた後、該不完全
    硬化状態のポリイミドテープを硬化させて接着力を付与
    することにより行われること、を特徴とする、 請求項１記載の半導体チップへのリード取付方法。
  4. 【請求項４】 前記段階（ｃ）の不完全硬化状態のポリ
    イミドコーティング層が、２００〜２５０℃の温度で
    ０．５〜１時間保たれることにより、硬化して形成され
    ること、を特徴とする、 請求項１記載の半導体チップへのリード取付方法。
  5. 【請求項５】 前記不完全硬化状態のポリイミドテープ
    が、２００〜２５０℃の温度で０．５〜１時間保たれる
    ことにより硬化して形成されること、を特徴とする、 請求項３記載の半導体チップへのリード取付方法。
  6. 【請求項６】 前記段階（ｃ）は、前記半導体チップに
    前記ポリイミドテープを載置する前に、該ポリイミドテ
    ープの下面の無接着層面に、追加的に接着剤を塗布する
    段階を含むこと、を特徴とする、 請求項１記載の半導体チップへのリード取付方法。
JP8349259A 1996-04-18 1996-12-27 半導体チップへのリード取付方法 Pending JPH09293823A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996-11812 1996-04-18
KR1019960011812A KR100196285B1 (ko) 1996-04-18 1996-04-18 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법

Publications (1)

Publication Number Publication Date
JPH09293823A true JPH09293823A (ja) 1997-11-11

Family

ID=19456070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8349259A Pending JPH09293823A (ja) 1996-04-18 1996-12-27 半導体チップへのリード取付方法

Country Status (3)

Country Link
US (1) US5933708A (ja)
JP (1) JPH09293823A (ja)
KR (1) KR100196285B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791194B1 (en) * 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
KR100468024B1 (ko) * 1997-06-30 2005-05-18 삼성전자주식회사 Loc패키지
US6163068A (en) * 1999-04-22 2000-12-19 Yao; Hsia Kuang Multi-chip semiconductor encapsulation method and its finished product
US6534861B1 (en) 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6603195B1 (en) * 2000-06-28 2003-08-05 International Business Machines Corporation Planarized plastic package modules for integrated circuits
TWM269568U (en) * 2004-12-16 2005-07-01 Domintech Co Ltd Chip package capable of reducing characteristic resistance
JP6722568B2 (ja) * 2016-11-17 2020-07-15 サンコール株式会社 半導体素子取付用基板端子板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163799A (ja) * 1992-06-04 1994-06-10 Mitsui High Tec Inc リードフレームおよび半導体装置
JPH07176557A (ja) * 1993-12-21 1995-07-14 Toshiba Corp 半導体装置
JPH07245368A (ja) * 1994-03-07 1995-09-19 Hitachi Cable Ltd 半導体装置用リードフレーム及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163799A (ja) * 1992-06-04 1994-06-10 Mitsui High Tec Inc リードフレームおよび半導体装置
JPH07176557A (ja) * 1993-12-21 1995-07-14 Toshiba Corp 半導体装置
JPH07245368A (ja) * 1994-03-07 1995-09-19 Hitachi Cable Ltd 半導体装置用リードフレーム及びその製造方法

Also Published As

Publication number Publication date
KR970072337A (ko) 1997-11-07
US5933708A (en) 1999-08-03
KR100196285B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US9064973B2 (en) Die attached to a support member by a plurality of adhesive members
KR100555860B1 (ko) 접착제 및 밀봉제를 공 경화하여 전자 패키지를 제조하는 방법
TW200409252A (en) Packaging process for improving effective die-bonding area
JPH09293823A (ja) 半導体チップへのリード取付方法
JPS61194732A (ja) 半導体ペレツトと基板の接合方法
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
US6383843B1 (en) Using removable spacers to ensure adequate bondline thickness
TWI250597B (en) Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips
JP2570123B2 (ja) 半導体装置及びその製造方法
JP2002252326A (ja) 半導体装置の製造方法
JP2002319650A (ja) フリップチップ実装体及び半導体チップの実装方法
JP2000174066A (ja) 半導体装置の実装方法
JPH079378Y2 (ja) 半導体装置
JPH1032286A (ja) 半導体装置
JP4408015B2 (ja) 半導体装置の製造方法
TWI384565B (zh) 半導體封裝方法
JP3440677B2 (ja) 電子部品の実装方法
JPH02210843A (ja) 樹脂封止型半導体装置
JPH09237863A (ja) 半導体リードフレーム及び半導体パッケージ方法
JP2003007913A (ja) 半導体装置及び半導体モジュールの製造方法
JPS6245133A (ja) ペレツト付方法
JPH07263487A (ja) 半導体装置の製造方法
JPH01187833A (ja) 半導体装置
JPH07169894A (ja) 多層リードフレームの製造方法
JPH04278548A (ja) 樹脂封止型半導体装置