JPH01187833A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01187833A
JPH01187833A JP1066688A JP1066688A JPH01187833A JP H01187833 A JPH01187833 A JP H01187833A JP 1066688 A JP1066688 A JP 1066688A JP 1066688 A JP1066688 A JP 1066688A JP H01187833 A JPH01187833 A JP H01187833A
Authority
JP
Japan
Prior art keywords
conductive
conductive film
semiconductor device
mounting board
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1066688A
Other languages
English (en)
Inventor
Takahiro Naito
孝洋 内藤
Wahei Kitamura
北村　和平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1066688A priority Critical patent/JPH01187833A/ja
Publication of JPH01187833A publication Critical patent/JPH01187833A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の技術に関し、特にＩＪ　−ドレ
スやワイヤボンディングレス構造の半導体装置に適用し
て有効な技術に関する。
〔従来の技術〕
半導体装置の技術分野においては、小形化、多ビン化、
微細ピッチ化、基板への高密度実装化等の傾向が進んで
いるが、この傾向に応じるべき半導体装置の技術として
、リードレスやワイヤボンディングレス構造の半導体装
置がある。
このような半導体装置は、たとえば株式会社プレスジャ
ーナル、昭和６２年９月２８日発行、ｒｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ　　ＷｏｒｌｄＪ臨時増刊号、Ｐ１７５〜
Ｐ１７９に記載されている。
その概要は、半導体ペレットの裏面にバンプが形成され
、このバンブとガラス実装基板とがエポキシ系の導電性
接着剤により接着固定されるとともに電気的接続が行わ
れ、その後に樹脂封止される構造とされている。
〔発明が解決しようとする課題〕
しかしながら、前記した半導体装置は、バンプと実装基
板とを導電性接着剤によって接続した後に、それらのバ
ンブの間の隙間に樹脂を流し込んで製造するため、製造
工程が複雑化し、製造コスト高となり、またバンブと樹
脂と導電性接着剤等との熱膨張係数差等によりストレス
が生じてクラック等が発生し易いという問題点があるこ
とが本発明者によって明らかにされた。
本発明の目的は、製造工程の簡易化、製造コストの低廉
化を図ることができ、また装置の信頼性の向上を図るこ
とができる半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、導電性フィルムと半導体ペレットとが接合さ
れ、この導電性フィルムの導電部を介して前記半導体ペ
レットのパッドと実装基板の配線構造とが電気的に接続
される半導体装置である。
〔作用〕
前記した手段によれば、導電性フィルムによって半導体
ペレットのパッドと実装基板の配線構造とが電気的に接
続されていることにより、リードやワイヤボンディング
等の接続手段を不要とすることができる。
この場合に、導電性フィルムは、その導電部と絶縁部と
が予め一体化されて形成されているので、半導体装置の
実装基板への接続後に樹脂等の流し込みによって絶縁部
を形成する必要性がなく、製造工程の簡易化を図ること
ができ、また導電部と絶縁部とに対する信頼性の向上を
図ることができる。
更に、実装基板への実装に際しても導電性フィルムを実
装基板に接合するだけで、実装することができる。
〔実施例〕
第１図は本発明の一実施例である半導体装置を示す断面
図である。
本実施例の半導体装置１は、半導体ペレット２の裏面に
導電性フィルム３が、たとえば熱圧着等によって接合さ
れ、これらの半導体ペレッ２と導電性フィルム３との全
体の表面側と西側面側とがモールド成形によってエポキ
シ樹脂等の合成樹脂層４によって被覆された構造とされ
ている。
前記半導体ペレット２の裏面には、パッド２ａが形成さ
れている。
前記導電性フィルム３は、たとえばＳＢＲ，ＢＲ，ＥＰ
ＤＭ、　　ウレタン、シリコンゴム等の高分子にカーボ
ンブラック、金属粉末、金属繊維等の導電材を厚さ方向
に部分的に配合して導電部３ａが形成され、この導電部
３ａの以外の残存部位が絶縁部３ｂとされている。
この場合に、導電性フィルム３は、たとえば有機系の高
分子化合物自体をその分子構造的に部分的に導電性をも
たせて導電部３ａを形成したものを適用することも可能
である。
導電性フィルム３の導電部３ａは、半導体ペレット２の
パッド２ａと電気的に接続されている。
また、このような構造の半導体装置ｌは、樹脂やセラミ
ック等からなる実装基板４に搭載されて、その導電性フ
ィルム３が、たとえば熱圧着等によって接合され、その
導電性フィルム３の導電部３ａと実装基板４との配線構
造４ａとが電気的に接続される構造とされている。
次に、本実施例の作用について説明する。
たとえば、本実施例の半導体装１ｔｌは、次のようにし
て製造される。
半導体ペレット２と導電性フィルム３とを夫々のパッド
２ａと導電部３ａとを対応させて重合させ、熱圧着によ
って両者を接合させる。
次いで、このようにして接合された半導体ペレット２と
導電性フィルム３の全体の表面側と西側面側とをモール
ド成形によってエポキシ樹脂等の合成樹脂層４によって
被覆する。
このようにして製造された半導体装置ｌの実装基板４へ
の実装に際しては、導電性フィルム３と実装基板４とを
夫々の導電部３ａと配線構造４ａとを対応させて熱圧着
することによって、半導体装置ｌを実装基板４に搭載さ
せる。
この熱圧着の際に、半導体装置１と実装基板４を挟圧す
る治具等を用いて該半導体装置１と実装基板４とが挟圧
されるようにすれば、導電性フィルム３の導電部３ａと
実装基板４の配線構造４ａとを確実に電気的に接続する
ことができる。
本実施例の半導体装置１は、たとえばこのようにして製
造され、また実装基板４に実装される。
この場合に、本実施例の半導体装置１によれば、導電性
フィルム３の導電部３ａを介して半導体ペレット２のバ
ッド２ａと実装基板４の配線構造４ａとが電気的に接続
されているので、リードやワイヤボンディング等の接続
手段を不要とすることができ、したがってリード曲がり
等に伴う実装不能あるいは短絡等の問題がなく、また装
置の薄形化等による装置の小形化２多ピン化、微細ピッ
チ化、基板への実装の高密度化等を図ることができる。
また、導電性フィルム３は、その導電部３ａと絶縁部３
ｂとが予め一体化された構造とされているので、半導体
装置１の実装基板４への接続後に樹脂等の流し込みによ
って絶縁部３ｂを形成する必要性がなく、製造の簡易化
、製造コストの低廉化を図ることができる。また、導電
部３ａと絶縁部３ｂとの信頼性の向上を図ることができ
る。
更に、半導体装置１の実装基板４への実装に際しては導
電性フィルム３を熱圧着等によって実装基板４に接合す
るだけで実装することができるので、実装基板４への実
装の簡易化を図ることができる。
また、導電性フィルム３を耐湿性の材質で形成すれば、
半導体装置１の実装基板４側における耐湿性の向上を容
易に図ることができる。
このように本実施例によれば、以下の効果を得ることが
できる。
（１）、導電性フィルム３の導電部３ａを介して半導体
ペレット２のバッド２ａと実装基板４の配線構造４ａと
が電気的に接続されているので、リードやワイヤボンデ
ィング等の接続手段を不要とすることができ、したがっ
てリード曲がり等に伴う問題がなく、また装置の薄形化
等による装置の小形化、多ピン化、微細ピッチ化、基板
への実装の高密度化等を図ることができる。
（２）、導電性フィルム３は、その導電部３ａと絶縁部
３ｂとが予め一体化された構造とされているので、半導
体装置１の実装基板４への接続後に樹脂等の流し込みに
よって絶縁部３ｂを形成する必要性がなく、製造の簡易
化、製造コストの低廉化を図ることができる。
（３）、前記した（２）と同様の理由により、導電部３
ａと絶縁部３ｂとに対する信頼性の向上を図ることがで
きる。
（４）、半導体装置１の実装基板４への実装に際しては
導電性フィルム３を熱圧着等によって実装基板４に接合
するだけで実装することができるので、実装基板４への
実装の簡易化を図ることができる。
（５）、導電性フィルム３を耐湿性の材質で形成すれば
、半導体装置１の実装基板４（ｌｌ！Ｉにおける耐湿性
の向上を容易に図ることができる。
（６）、前記した（３）と（５）の効果により、半導体
装置の信頼性の向上を図ることができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、本実施例において、半導体ペレット２と導電
性フィルム３との接合手段は、熱圧着手段とされている
が、本発明においては半導体ペレット２と導電性フィル
ム３との接合手段はそのような熱圧着手段に適用に限定
されるものではなく、たとえば導電性の接着剤等によっ
て半導体ペレット２と導電性フィルム３とが接合される
ようにしても良い。
また、本実施例においては、実装基板４への実装に際し
ては導電性フィルム３を熱圧着等によって実装基板４に
接合して実装したが、前記したと同様に、たとえば導電
性の接着剤等によって導電性フィルム３と実装基板４と
が接合されて実装基板４に実装されるようにしても良い
。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
すなわち、導電性フィルムは、その導電部と絶縁部とが
予め一体化された構造とされているので、半導体装置の
実装基板への接続後に樹脂等の流し込みによって絶縁部
を形成する必要性がなく、したがって、製造の簡易化、
製造コストの低廉化を図ることができ、また導電部と絶
縁部とに対する信頼性の向上を図ることができる。
【図面の簡単な説明】
第１図は本発明の一実施例である半導体装置を示す断面
図である。 １・・・半導体装置、２・・・半導体ペレット、２ａ・
・・パッド、３・・・導電性フィルム、３ａ・・・導電
部、３ｂ・・・絶縁部、４・・・実装基板、４ａ・・・
配線構造。

Claims (1)

  1. 【特許請求の範囲】 １、導電性フィルムと半導体ペレットとが接合され、こ
    の導電性フィルムの所要個所に形成された導電部を介し
    て前記半導体ペレットのパッドと実装基板の配線構造と
    が電気的に接続されることを特徴とする半導体装置。 ２、前記導電性フィルムの導電部が導電性材を配合して
    形成されていることを特徴とする請求項１記載の半導体
    装置。 ３、前記導電性フィルムの導電部が高分子化合物自体を
    分子構造的に導電性をもたせて形成されていることを特
    徴とする請求項１記載の半導体装置。
JP1066688A 1988-01-22 1988-01-22 半導体装置 Pending JPH01187833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1066688A JPH01187833A (ja) 1988-01-22 1988-01-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1066688A JPH01187833A (ja) 1988-01-22 1988-01-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH01187833A true JPH01187833A (ja) 1989-07-27

Family

ID=11756566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1066688A Pending JPH01187833A (ja) 1988-01-22 1988-01-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH01187833A (ja)

Similar Documents

Publication Publication Date Title
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
EP0645805B1 (en) Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3129928B2 (ja) 樹脂封止型半導体装置
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
US20050239234A1 (en) Method of making assemblies having stacked semiconductor chips
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
US7176563B2 (en) Electronically grounded heat spreader
JPS61194732A (ja) 半導体ペレツトと基板の接合方法
US5973927A (en) Mounting structure for an integrated circuit
JP2000277649A (ja) 半導体装置及びその製造方法
JP3061059B2 (ja) Ｉｃパッケージ
JPH01187833A (ja) 半導体装置
JPH0342860A (ja) フレキシブルプリント配線板
JP2002289741A (ja) 半導体装置
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JPH1197569A (ja) 半導体パッケージ
JP2743157B2 (ja) 樹脂封止型半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JP2002252326A (ja) 半導体装置の製造方法
JP3482837B2 (ja) 半導体装置
JP2743156B2 (ja) 樹脂封止型半導体装置