JPH06163799A - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置Info
- Publication number
- JPH06163799A JPH06163799A JP18856792A JP18856792A JPH06163799A JP H06163799 A JPH06163799 A JP H06163799A JP 18856792 A JP18856792 A JP 18856792A JP 18856792 A JP18856792 A JP 18856792A JP H06163799 A JPH06163799 A JP H06163799A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- inner lead
- insulating tape
- chip
- thermosetting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リードフレームのインナーリードにチップを
絶縁テープを介し組立てる際、剥離や接着位置ズレなど
の不都合を生ぜずに出来る信頼性の高いリードフレーム
および半導体装置を得ることを目的とする。 【構成】 アウターリード、インナーリードが形成され
たリードフレームにおいて、インナーリードの上面また
は下面側に、接着温度を変えた熱硬化性接着材を有する
絶縁テープを接着させ、チップの接着組立ては異なる温
度で行えるようにしたリードフレームにある。さらに該
リードフレームにより組立てられた半導体装置にある。 【効果】 インナーリードの下面または上面に接着させ
た絶縁テープには、その接着温度と異なる熱硬化性接着
材が他面側に設けられているので、チップを接着し組立
てる際は他に支障なくでき、剥離や位置ズレなどが生じ
ない。
絶縁テープを介し組立てる際、剥離や接着位置ズレなど
の不都合を生ぜずに出来る信頼性の高いリードフレーム
および半導体装置を得ることを目的とする。 【構成】 アウターリード、インナーリードが形成され
たリードフレームにおいて、インナーリードの上面また
は下面側に、接着温度を変えた熱硬化性接着材を有する
絶縁テープを接着させ、チップの接着組立ては異なる温
度で行えるようにしたリードフレームにある。さらに該
リードフレームにより組立てられた半導体装置にある。 【効果】 インナーリードの下面または上面に接着させ
た絶縁テープには、その接着温度と異なる熱硬化性接着
材が他面側に設けられているので、チップを接着し組立
てる際は他に支障なくでき、剥離や位置ズレなどが生じ
ない。
Description
【０００１】
【産業上の利用分野】本発明は電気的特性の優れたリー
ドフレームおよび半導体装置に関する。
ドフレームおよび半導体装置に関する。
【０００２】
【従来の技術】電気機器に不可欠な半導体装置は、高機
能、高応答性、さらに小型化や薄型化することを要請さ
れている。これらへの対応には半導体チップ（以下 チ
ップという）の高集積化、チップの面積率を高める半導
体装置の構築、チップ内の配線を短縮しての応答高速化
が検討されている。
能、高応答性、さらに小型化や薄型化することを要請さ
れている。これらへの対応には半導体チップ（以下 チ
ップという）の高集積化、チップの面積率を高める半導
体装置の構築、チップ内の配線を短縮しての応答高速化
が検討されている。
【０００３】例えば特公平４−１５０３号公報に開示さ
れているように、チップの上部にリードフレームのイン
ナーリードを絶縁テープを介して重ねて設けることで、
半導体装置の外形寸法は従来と同じでも前記重ねた分だ
けチップを大きくできるようにしたものがある。これで
はさらに、チップ端子とインナーリードの電気配線の長
さを短くできることから、チップ内の応答高速化やイン
ピーダンスの低減、配線の短絡防止などの効果が奏され
る。
れているように、チップの上部にリードフレームのイン
ナーリードを絶縁テープを介して重ねて設けることで、
半導体装置の外形寸法は従来と同じでも前記重ねた分だ
けチップを大きくできるようにしたものがある。これで
はさらに、チップ端子とインナーリードの電気配線の長
さを短くできることから、チップ内の応答高速化やイン
ピーダンスの低減、配線の短絡防止などの効果が奏され
る。
【０００４】
【この発明が解決しようとする課題】前記のようにリー
ドフレームのインナーリードをチップの上に積層する形
で設けた半導体装置は、接着材を両面に付した絶縁テー
プで前記両者を接着・組立てている。
ドフレームのインナーリードをチップの上に積層する形
で設けた半導体装置は、接着材を両面に付した絶縁テー
プで前記両者を接着・組立てている。
【０００５】従来の前記接着における絶縁テープには同
質の熱硬化性接着材が設けられ、インナーリードとチッ
プの接着は同様な温度に加熱してなされている。かかる
接着の際には、先に接着させていた箇所例えばインナー
リードと絶縁テープとの間に剥離が生じたり位置ズレが
発生することがある。
質の熱硬化性接着材が設けられ、インナーリードとチッ
プの接着は同様な温度に加熱してなされている。かかる
接着の際には、先に接着させていた箇所例えばインナー
リードと絶縁テープとの間に剥離が生じたり位置ズレが
発生することがある。
【０００６】また、高集積化、高応答性とした半導体装
置では使用時の電流が増える関係から、リードフレーム
は熱放散性を高くするように銅材を素材として製作され
るのが多くなっている。該リードフレームでは接着時の
加熱で表面酸化を生じ、前記剥離が多発するおそれがあ
り信頼性が低下する。
置では使用時の電流が増える関係から、リードフレーム
は熱放散性を高くするように銅材を素材として製作され
るのが多くなっている。該リードフレームでは接着時の
加熱で表面酸化を生じ、前記剥離が多発するおそれがあ
り信頼性が低下する。
【０００７】本発明はインナーリードとチップの接着組
立が、剥離や接着位置ズレなどの不都合を生ぜずに出
来、信頼性の高いリードフレームおよび半導体装置を得
ることを目的とする。
立が、剥離や接着位置ズレなどの不都合を生ぜずに出
来、信頼性の高いリードフレームおよび半導体装置を得
ることを目的とする。
【０００８】
【課題を解決するための手段】本発明の要旨は、アウタ
ーリード、インナーリードが形成されたリードフレーム
において、インナーリードの上面または下面側に、接着
温度が両面で異なる熱硬化性接着材を設けた絶縁テープ
を接着させ、チップの接着組立てを異なる温度で行える
ようにしたことを特徴とするリードフレームにある。他
の要旨は、リードフレームのインナーリードの上面また
は下面にチップを配置した半導体装置において、前記イ
ンナーリードとチップが両面の接着温度が異なる熱硬化
性接着材を設けた絶縁テープでそれぞれ接着組立てら
れ、インナーリードとチップ端子が電気的結線されると
ともに封止材で封止された半導体装置にある。
ーリード、インナーリードが形成されたリードフレーム
において、インナーリードの上面または下面側に、接着
温度が両面で異なる熱硬化性接着材を設けた絶縁テープ
を接着させ、チップの接着組立てを異なる温度で行える
ようにしたことを特徴とするリードフレームにある。他
の要旨は、リードフレームのインナーリードの上面また
は下面にチップを配置した半導体装置において、前記イ
ンナーリードとチップが両面の接着温度が異なる熱硬化
性接着材を設けた絶縁テープでそれぞれ接着組立てら
れ、インナーリードとチップ端子が電気的結線されると
ともに封止材で封止された半導体装置にある。
【０００９】
【作用】本発明のリードフレームは、インナーリードの
上面または下面に接着能温度域を変えた熱硬化性接着材
で接着した絶縁テープが設けられているので、当該絶縁
テープの他面にチップを接着する際は先の接着と異なる
温度例えば低い温度ででき、先の接着部は軟化や剥離が
なく、チップも確実に接着組立てられる。また、インナ
ーリードに前記絶縁テープを介して重ねた形でチップが
組立てられるから、半導体装置におけるチップの面積率
が高まる効果も確保される。
上面または下面に接着能温度域を変えた熱硬化性接着材
で接着した絶縁テープが設けられているので、当該絶縁
テープの他面にチップを接着する際は先の接着と異なる
温度例えば低い温度ででき、先の接着部は軟化や剥離が
なく、チップも確実に接着組立てられる。また、インナ
ーリードに前記絶縁テープを介して重ねた形でチップが
組立てられるから、半導体装置におけるチップの面積率
が高まる効果も確保される。
【００１０】
【実施例】次に本発明について１実施例に基ずき図面を
参照して詳細に説明する。図面において、１はインナー
リードで、アウターリード２と連なっている。３はタイ
バーで、４はサイドレールである。
参照して詳細に説明する。図面において、１はインナー
リードで、アウターリード２と連なっている。３はタイ
バーで、４はサイドレールである。
【００１１】この実施例のリーフレーム５にはパッドを
設けていないが、これを形成したものであってもよい。
設けていないが、これを形成したものであってもよい。
【００１２】リードフレーム５はプレスまたはエッチン
グ、あるいはそれを併用して製作されるが、インナーリ
ード１とアウターリード２が少なくとも形成されていれ
ばよい。また、その他のタイバー、パッド、サポートバ
ー、リード連結片等をさらに形成したものでも構わな
い。
グ、あるいはそれを併用して製作されるが、インナーリ
ード１とアウターリード２が少なくとも形成されていれ
ばよい。また、その他のタイバー、パッド、サポートバ
ー、リード連結片等をさらに形成したものでも構わな
い。
【００１３】６は絶縁テープで例えばポリミイド、ポリ
エーテルイミド、ポリフェニンサルファイドなどが用い
られ、この両面には接着能温度域を異ならせた熱硬化性
接着材７、７−１が設けられている。該絶縁テープ６は
インナーリード１のチップ配置領域に接着される。
エーテルイミド、ポリフェニンサルファイドなどが用い
られ、この両面には接着能温度域を異ならせた熱硬化性
接着材７、７−１が設けられている。該絶縁テープ６は
インナーリード１のチップ配置領域に接着される。
【００１４】インナーリード１に接着する側の熱硬化性
接着材７は接着能発揮温度を、他面側よりこの実施例で
は高くしている。熱硬化性接着材は例えばポリミイド樹
脂、エポキシ樹脂、ポリステル樹脂などを主成分とし、
前記接着能発揮温度を高めた側の接着材７はそれらの配
合成分の調整や、接着温度上昇剤を添加し、その温度を
例えば２５０〜３００℃としている。他面側の熱硬化性
接着材７−１は前記樹脂の成分配合を調合し接着能発揮
温度を１５０〜１８０℃としている。
接着材７は接着能発揮温度を、他面側よりこの実施例で
は高くしている。熱硬化性接着材は例えばポリミイド樹
脂、エポキシ樹脂、ポリステル樹脂などを主成分とし、
前記接着能発揮温度を高めた側の接着材７はそれらの配
合成分の調整や、接着温度上昇剤を添加し、その温度を
例えば２５０〜３００℃としている。他面側の熱硬化性
接着材７−１は前記樹脂の成分配合を調合し接着能発揮
温度を１５０〜１８０℃としている。
【００１５】インナーリード１には前記のように熱硬化
性接着材７を介して絶縁テープ６が接着されているが、
この接着は図２に示すように接着装置８のヒートブロツ
ク９側にインナーリード１を置き加熱して例えば２５０
〜３００℃に加熱し対向した押圧ブロック１０で力をか
けて行う。
性接着材７を介して絶縁テープ６が接着されているが、
この接着は図２に示すように接着装置８のヒートブロツ
ク９側にインナーリード１を置き加熱して例えば２５０
〜３００℃に加熱し対向した押圧ブロック１０で力をか
けて行う。
【００１６】この際、反対面側の熱硬化性接着材７−１
は加熱しない押圧ブロック１０に接して、前記加熱時間
は数秒未満の短時間であるので軟化せず、また接着性能
が劣化するようなことがない。
は加熱しない押圧ブロック１０に接して、前記加熱時間
は数秒未満の短時間であるので軟化せず、また接着性能
が劣化するようなことがない。
【００１７】インナーリード１に絶縁テープ６を接着
後、以降の工程で前記他面側の熱硬化性接着材７−１を
介してチップ１１を、配置領域１２に接着させる。該接
着は図３に示すように押圧ブロック１３にインナーリー
ド１を配し、前記熱硬化性接着材７−１にチップ１１を
当てヒートブロック１４で例えば１５０〜１８０℃に加
熱して当該チップ１１を接着する。
後、以降の工程で前記他面側の熱硬化性接着材７−１を
介してチップ１１を、配置領域１２に接着させる。該接
着は図３に示すように押圧ブロック１３にインナーリー
ド１を配し、前記熱硬化性接着材７−１にチップ１１を
当てヒートブロック１４で例えば１５０〜１８０℃に加
熱して当該チップ１１を接着する。
【００１８】この際、先に接着されたインナーリード１
側は押圧ブロック１３で支承されていて、また熱硬化性
接着材６の接着能温度域は高いので、接着箇所が軟化し
位置ズレや剥離を生じるようなことがない。チップ１１
は絶縁テープ６を挟んでインナーリード１に重なった形
でその配置領域１２の中央箇所を中心として図４に示す
ように所定位置に接着組立てられる。
側は押圧ブロック１３で支承されていて、また熱硬化性
接着材６の接着能温度域は高いので、接着箇所が軟化し
位置ズレや剥離を生じるようなことがない。チップ１１
は絶縁テープ６を挟んでインナーリード１に重なった形
でその配置領域１２の中央箇所を中心として図４に示す
ように所定位置に接着組立てられる。
【００１９】その後、チップ１１の端子とインナーリー
ド１を金属線１５で接続し、樹脂等で封止し半導体装置
が図５のように製作される。
ド１を金属線１５で接続し、樹脂等で封止し半導体装置
が図５のように製作される。
【００２０】この実施例では、パッドを有しないリード
フレーム５のインナーリード１の下面にチップ１１を設
けたが、これに限らずパッドを備えたリードフレームの
インナーリードの上面側に前記熱硬化性接着材７を介し
て絶縁テープ６を接着させ、その上にチップ１１を接着
し半導体装置としてもよい。
フレーム５のインナーリード１の下面にチップ１１を設
けたが、これに限らずパッドを備えたリードフレームの
インナーリードの上面側に前記熱硬化性接着材７を介し
て絶縁テープ６を接着させ、その上にチップ１１を接着
し半導体装置としてもよい。
【００２１】また、実施例ではチップをインナーリード
１に重合する形で配設しているが、しかしこれに限らず
重合、非重合の関係なく設けることができる。
１に重合する形で配設しているが、しかしこれに限らず
重合、非重合の関係なく設けることができる。
【００２２】
【発明の効果】本発明のリードフレームは、インナーリ
ードの下面または上面に、接着させた絶縁テープには、
その接着温度と異なる熱硬化性接着材が他面側に設けら
れているので、それぞれの接着は独自に他に支障なくで
き、剥離や位置ズレなどが生ぜず信頼性が優れる。
ードの下面または上面に、接着させた絶縁テープには、
その接着温度と異なる熱硬化性接着材が他面側に設けら
れているので、それぞれの接着は独自に他に支障なくで
き、剥離や位置ズレなどが生ぜず信頼性が優れる。
【図１】本発明の１実施例におけるリードフレームを示
す図。
す図。
【図２】本発明の１実施例においてインナーリードと絶
縁テープの接着を説明すための図。
縁テープの接着を説明すための図。
【図３】本発明の１実施例においてインナーリードに接
着された絶縁テープを介してチップの接着を説明するた
めの図
着された絶縁テープを介してチップの接着を説明するた
めの図
【図４】本発明の１実施例によるリードフレームの側断
面図。
面図。
【図５】本発明の１実施例による半導体装置の側断面
図。
図。
１ インナーリード ２ アウターリード ３ タイバー ４ サイドレール ５ リードフレーム ６ 絶縁テープ ７ 熱硬化性接着材 ７−１ 熱硬化性接着材 ８ 接着装置 ９ ヒートブロック １０ 押圧ブロック １１ チップ １２ 配置領域 １３ 押圧ブロック １４ ヒートブロック １５ 金属線
Claims (2)
- 【請求項１】 アウターリード、インナーリードが形成
されたリードフレームにおいて、インナーリードの上面
または下面側に、接着温度が両面で異なる熱硬化性接着
材を設けた絶縁テープを接着させ、チップの接着組立て
を異なる温度で行えるようにしたことを特徴とするリー
ドフレーム。 - 【請求項２】 リードフレームのインナーリードの上面
または下面にチップを配置した半導体装置において、前
記インナーリードとチップが両面の接着温度が異なる熱
硬化性接着材を設けた絶縁テープでそれぞれ接着組立て
られ、インナーリードとチップ端子が電気的結線される
とともに封止材で封止されたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18856792A JPH06163799A (ja) | 1992-06-04 | 1992-06-04 | リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18856792A JPH06163799A (ja) | 1992-06-04 | 1992-06-04 | リードフレームおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163799A true JPH06163799A (ja) | 1994-06-10 |
Family
ID=16225950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18856792A Pending JPH06163799A (ja) | 1992-06-04 | 1992-06-04 | リードフレームおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163799A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293823A (ja) * | 1996-04-18 | 1997-11-11 | Samsung Electron Co Ltd | 半導体チップへのリード取付方法 |
-
1992
- 1992-06-04 JP JP18856792A patent/JPH06163799A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293823A (ja) * | 1996-04-18 | 1997-11-11 | Samsung Electron Co Ltd | 半導体チップへのリード取付方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| JPH1140694A (ja) | 半導体パッケージおよび半導体装置とその製造方法 | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2003124262A5 (ja) | ||
| JPH0582977B2 (ja) | ||
| JP2002368159A (ja) | 半導体装置およびその製造方法 | |
| JPS6050354B2 (ja) | 樹脂封止型半導体装置 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH0831879A (ja) | 半導体装置とｔａｂテープ及びそれぞれの製造方法 | |
| JPH06163799A (ja) | リードフレームおよび半導体装置 | |
| JP2754534B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPS63155734A (ja) | 半導体チツプの実装方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH06151691A (ja) | リードフレームおよび半導体装置 | |
| JP2871575B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP3232697B2 (ja) | 樹脂封止型半導体装置 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP2004228402A (ja) | 半導体装置 | |
| JPS63107126A (ja) | 半導体装置 |