JP2001176890A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP2001176890A
JP2001176890A JP36223799A JP36223799A JP2001176890A JP 2001176890 A JP2001176890 A JP 2001176890A JP 36223799 A JP36223799 A JP 36223799A JP 36223799 A JP36223799 A JP 36223799A JP 2001176890 A JP2001176890 A JP 2001176890A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
solder
metal portion
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36223799A
Other languages
English (en)
Other versions
JP4544675B2 (ja
Inventor
Mototsugu Orito
基嗣 折戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP36223799A priority Critical patent/JP4544675B2/ja
Publication of JP2001176890A publication Critical patent/JP2001176890A/ja
Application granted granted Critical
Publication of JP4544675B2 publication Critical patent/JP4544675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 はんだＳのプリフォーム工程をなくすととも
に、リードフレームのダイパッドサイズとほぼ同等のサ
イズのチップをダイボンディングすること。 【解決手段】 複数の半導体素子が作り込まれており、
裏面にメタル部１１ａが形成されている半導体ウエハ
と、このウエハの裏面のメタル部に接合されたはんだ材
１２とを、この半導体ウエハ１１に作り込まれている半
導体素子単位にダイシングすることで、半導体素子の裏
面メタル部にほぼ同一寸法のはんだが設けられている半
導体チップを形成する。この半導体チップを用いること
で、リードフレームのダイパッドに従来より大きな寸法
の半導体チップを搭載しダイボンディングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パワートランジス
タ、パワーＩＣのようなはんだダイボンディングを行う
のに適した構造の半導体装置および半導体装置の製造方
法に関する。
【０００２】
【従来の技術】パワートランジスタ、パワーＩＣなどの
半導体チップをリードフレームに固定する手段として、
リードフレームのダイパッドにはんだを設け、その上に
半導体チップをダイボンディングすることが行われてい
る。
【０００３】図４は、従来行われているはんだを用いた
ダイボンディング工程を示す図である。先ず、図４
（ａ）のように、リードフレーム４１のダイパッド４２
にはんだワイヤ４３を溶解して供給するか、或いは、図
４（ｂ）のように、はんだリボン４４をある一定長にカ
ットし、リードフレーム４１のダイパッド４２に置いて
溶解供給する。
【０００４】次に、図４（ｃ）のように、ダイパッド４
２上に溶解供給されたはんだＳを、プレスピン（或いは
攪拌ピン）４５によってプリフォームし、その大きさを
拡げる。
【０００５】続いて、図４（ｄ）のように半導体チップ
４６をコレット４７で吸着して、ダイパッド４２上の拡
げられたはんだＳの上に載置して、図４（ｅ）のように
リードフレーム４１に接合する。
【０００６】従来の半導体チップ４６のリードフレーム
４１へのダイボンディングは、以上のように行われる。
この時、プレスピン（或いは攪拌ピン）４５によってお
こなわれるはんだＳのプリフォームによる拡大は、ダイ
パッド４２やチップ４６の形状である正方形や長方形に
広がりにくく、円形、楕円形に近い歪んだ形状となって
しまうことが多い。
【０００７】一方、ダイボンディングできる半導体チッ
プ４６のサイズは、ダイパッド４２のサイズによって決
まるのではなく、プリフォームにより拡げられたはんだ
Ｓの面積の大きさによって、ダイボンディングすること
ができる半導体チップ４６の最大のチップサイズが定ま
る。
【０００８】これは半導体チップ４６の裏面全面がダイ
パッド４２にはんだＳによって接合されていることが、
半導体チップ４６の放熱対策上、信頼性向上等から必要
とされるからである。
【０００９】しかし、はんだＳのプリフォームによる拡
大は、上述のように正方形や長方形に広がりにくく、ダ
イパッド４２の面積に比して小さいサイズのチップしか
搭載することができないと言う問題があった。
【００１０】
【発明が解決しようとする課題】そこで、本発明では、
はんだＳのプリフォーム工程をなくすとともに、リード
フレームのダイパッドサイズとほぼ同等のサイズのチッ
プをダイボンディングするに適した構造の半導体装置お
よび半導体装置の製造方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】請求項１の半導体装置
は、複数の半導体素子が作り込まれており、裏面にメタ
ル部が形成されている半導体ウエハと、この半導体ウエ
ハの裏面のメタル部に接合されたはんだ材と、を有する
ことを特徴とする。
【００１２】この請求項１の半導体装置では、接合され
ているはんだ材と半導体ウエハとを、この半導体ウエハ
に作り込まれている半導体素子単位にダイシングするこ
とで、半導体素子の裏面メタル部にほぼ同一寸法のはん
だが設けられている半導体チップが形成される。
【００１３】したがって、この半導体チップを用いるこ
とで、リードフレームのダイパッドに従来より大きな寸
法の半導体チップを搭載しダイボンディングすることが
できる。また、従来と同じ寸法の半導体チップで良けれ
ば、小さいサイズのダイパッドで済むから、半導体装置
としてのパッケージの小型化を図ることができる。
【００１４】請求項２の半導体装置の製造方法は、複数
の半導体素子が作り込まれており、裏面にメタル部が形
成されている半導体ウエハと、この半導体ウエハの裏面
のメタル部側に配置されたはんだ材とを、真空圧着装置
のステージ上に用意する第１工程と、はんだ材側に圧力
を均一に掛けるためのシートを配置する第２工程と、真
空圧着装置の金型部を閉じて真空引きを行い、真空引き
の終了後に前記はんだ材の融点以下の温度で圧着を行う
第３工程とを、順次行うことを特徴とする。
【００１５】この請求項２の半導体装置の製造方法で
は、半導体ウエハの裏面のメタル部側に配置されたはん
だ材に、シートにより均一に圧力が加えられるから、半
導体ウエハに多数設けられているそれぞれの半導体素子
にはんだ材が等しく圧着され安定した性能が得られる。
【００１６】また、その圧着に際して、はんだ材の融点
以下の温度で熱圧着するので、はんだ材に影響を与える
ことが少なく、半導体素子単位にダイシングして形成さ
れる半導体チップは、その裏面にダイボンディング用の
はんだ層を支障無く形成できる。
【００１７】請求項３の半導体装置は、裏面にメタル部
が形成されている半導体素子と、この半導体素子とほぼ
同一寸法の面積を有し、その裏面のメタル部に接合され
たはんだ材とで、形成された半導体チップと、この半導
体チップとほぼ同一形状のダイパッドをもつリードフレ
ームと、を有することを特徴とする。
【００１８】この請求項３の半導体装置では、この半導
体チップを用いることで、リードフレームのダイパッド
に従来より大きな寸法の半導体チップを搭載しダイボン
ディングすることができる。また、従来と同じ寸法の半
導体チップで良ければ、小さいサイズのダイパッドで済
むから、半導体装置としてのパッケージの小型化を図る
ことができる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して、順次説明する。
【００２０】図１は、本発明の第１の実施の形態に係
る、半導体装置の製造方法を示す図である。
【００２１】図１において、半導体ウエハ１１は、複数
の半導体素子が作り込まれており、その裏面にメタル部
１１ａが形成されている。この半導体ウエハ１１の裏面
メタル部１１ａを上にした状態で、真空圧着装置の下金
型１５のステージ１５ｂ上に配置する。なお、１５ａは
下金型に設けられているシリコンパッキングである。
【００２２】次に、半導体ウエハ１１の裏面メタル部１
１ａの上に、はんだ材であるはんだテープ１２を載せ
る。このはんだテープは、Ｓｎ／Ｓｂ系のもの、或いは
Ｐｂ／Ｓｎ／Ａｇ系等のはんだが用いられる。この時、
半導体ウエハ１１とはんだテープ１２を挟み込むように
離型用のフィルムを上下に設けても良い。
【００２３】次に、はんだテープ１２の上にはんだ材１
２に圧力を均一に掛けるためのシリコンゴムなどのシー
ト１３を配置する。このシート１３は、金型表面上に配
置しても良い。
【００２４】次に、この状態で、真空圧着装置の上金型
１４，下金型１５からなる金型部を閉じて真空引きを行
う。この時の真空到達度は例えば５Ｔｏｒｒ以下とする
ことが好ましい。
【００２５】次に、真空引きが終了したら、圧着部の熱
ヘッドを接触させ、はんだの融点温度以下の温度、例え
ば１５０℃以下の温度、所定の圧力、例えば２００Ｋｇ
ｆ／ｃｍ2以下の圧力で、はんだテープ１２を半導体ウ
エハ１１の裏面メタル部１１ａに熱圧着する。
【００２６】この熱圧着された状態は図２（ａ）、
（ｂ）に示されるように、円形の半導体ウエハ１１の裏
面メタル部１１ａ側に、同じく円形のはんだテープ１２
が接合された半導体装置となる。
【００２７】この半導体装置の製造方法では、半導体ウ
エハ１１の裏面のメタル部１１ａ側に配置されたはんだ
テープ１２に、シリコンゴムシート１３により均一に圧
力が加えられるから、半導体ウエハ１１に多数設けられ
ているそれぞれの半導体素子にはんだテープ１２が等し
く圧着され安定した性能が得られる。
【００２８】また、その圧着に際して、はんだテープ１
２の融点以下の温度で熱圧着するので、はんだに影響を
与えることが無く、半導体素子単位にダイシングして形
成される半導体チップは、その裏面にダイボンディング
用のはんだ層を支障無く形成できる。
【００２９】そして、図２のように接合されているはん
だテープ１２と半導体ウエハ１１とを、この半導体ウエ
ハ１１に作り込まれている半導体素子単位にダイシング
することで、図に示されるように、半導体素子３１の裏
面メタル部にほぼ同一寸法のはんだ層３２が設けられて
いる半導体チップ３０が形成される。
【００３０】図３のように、半導体素子３１にほぼ同一
寸法、略同一形状のはんだ層３２が設けられている半導
体チップ３０を、リードフレーム３４のダイパッド３３
にはんだ層３２を溶融させることで、全面的に接合させ
ることができる。
【００３１】したがって、この半導体チップを用いるこ
とで、リードフレーム３４のダイパッド３３に従来より
大きな寸法の半導体チップを搭載しダイボンディングす
ることができる。また、従来と同じ寸法の半導体チップ
で良ければ、小さいサイズのダイパッド３３で済むか
ら、半導体装置としてのパッケージの小型化を図ること
ができる。
【００３２】以上のことから、本発明の半導体装置に依
れば、リードフレーム３４のダイパッド３３にはんだを
溶かし込んだり、拡げたりする機構が不要になり、生産
性が向上し、設備の一部が簡略化できる。
【００３３】さらに、ダイパッド３３のサイズとほぼ同
サイズの半導体チップがダイボンディングできるので、
半導体製品の電気的特性、例えばトランジスタの低オン
抵抗化、大電流化、低飽和電圧化等、の向上が可能にな
る。
【００３４】また、ダイボンディング設備停止時に従来
は溶かし込んだはんだが徐々に酸化して半導体チップを
おいたときにボイドが多発したり、これを避けるために
酸化したはんだ部には半導体チップをダイボンディング
しないようにしていた。これに対して、本発明では、リ
ードフレーム上にはんだを供給しないので品質歩留まり
の低下を防止することができる。
【００３５】
【発明の効果】本発明の半導体装置、その製造装置によ
れば、接合されているはんだ材と半導体ウエハとを、こ
の半導体ウエハに作り込まれている半導体素子単位にダ
イシングすることで、半導体素子の裏面メタル部にほぼ
同一寸法のはんだが設けられている半導体チップが形成
される。
【００３６】したがって、この半導体チップを用いるこ
とで、リードフレームのダイパッドに従来より大きな寸
法の半導体チップを搭載しダイボンディングすることが
できる。また、従来と同じ寸法の半導体チップで良けれ
ば、小さいサイズのダイパッドで済むから、半導体装置
としてのパッケージの小型化を図ることができる。
【００３７】また、半導体ウエハの裏面のメタル部側に
配置されたはんだ材に、シートにより均一に圧力が加え
られるから、半導体ウエハに多数設けられているそれぞ
れの半導体素子にはんだ材が等しく圧着され安定した性
能が得られる。
【００３８】また、その圧着に際して、はんだ材の融点
以下の温度で熱圧着するので、はんだ材に影響を与える
ことが無く、半導体素子単位にダイシングして形成され
る半導体チップは、その裏面にダイボンディング用のは
んだ層を支障無く形成できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を
示す図。
【図２】本発明の第２の実施の形態に係る半導体装置の
製造方法を示す図。
【図３】本発明の第３の実施の形態に係る半導体装置の
構造を示す図。
【図４】従来の半導体装置の製造方法を示す図。
【符号の説明】
１１ 半導体ウエハ １２ はんだテープ １３ シリコンゴムシート １４ 上金型 １５ 下金型 ３１ 半導体素子 ３２ はんだ層 ３３ ダイパッド ３４ リードフレーム

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体素子が作り込まれており、
    裏面にメタル部が形成されている半導体ウエハと、 この半導体ウエハの裏面のメタル部に接合されたはんだ
    材と、 を有することを特徴とする半導体装置。
  2. 【請求項２】 複数の半導体素子が作り込まれており、
    裏面にメタル部が形成されている半導体ウエハと、この
    半導体ウエハの裏面のメタル部側に配置されたはんだ材
    とを、真空圧着装置のステージ上に用意する第１工程
    と、 はんだ材側に圧力を均一に掛けるためのシートを配置す
    る第２工程と、 真空圧着装置の金型部を閉じて真空引きを行い、真空引
    きの終了後に前記はんだ材の融点以下の温度で圧着を行
    う第３工程とを、 順次行うことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 裏面にメタル部が形成されている半導体
    素子と、この半導体素子とほぼ同一寸法の面積を有し、
    その裏面のメタル部に接合されたはんだ材とで、形成さ
    れた半導体チップと、 この半導体チップとほぼ同一形状のダイパッドをもつリ
    ードフレームと、を有することを特徴とする半導体装
    置。
JP36223799A 1999-12-21 1999-12-21 半導体装置の製造方法 Expired - Fee Related JP4544675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36223799A JP4544675B2 (ja) 1999-12-21 1999-12-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36223799A JP4544675B2 (ja) 1999-12-21 1999-12-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001176890A true JP2001176890A (ja) 2001-06-29
JP4544675B2 JP4544675B2 (ja) 2010-09-15

Family

ID=18476345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36223799A Expired - Fee Related JP4544675B2 (ja) 1999-12-21 1999-12-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4544675B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035880A (ja) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd バンプ付きウエハの製造方法、バンプ付きウエハ、半導体装置
JP2010178171A (ja) * 2009-01-30 2010-08-12 Kyocera Kinseki Corp 圧電発振器
JP2021014602A (ja) * 2019-07-10 2021-02-12 株式会社ディスコ ウェーハの製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113246A (ja) * 1984-11-07 1986-05-31 Sony Corp 半導体装置の製造方法
JPS61248539A (ja) * 1985-04-26 1986-11-05 Sanken Electric Co Ltd 半導体装置の製造方法
JPS6393119A (ja) * 1986-10-07 1988-04-23 Nec Corp 半導体装置の製造方法
JPS63160346A (ja) * 1986-12-24 1988-07-04 Nec Corp 半導体装置の製造方法
JPH0239442A (ja) * 1988-07-28 1990-02-08 Nec Corp 半導体装置の製造方法
JPH0352242A (ja) * 1989-07-20 1991-03-06 Matsushita Electric Ind Co Ltd 接合金属膜形成方法
JPH04154131A (ja) * 1990-10-18 1992-05-27 Nec Yamagata Ltd 半導体装置用ダイボンディングペースト塗布方法
JPH04352432A (ja) * 1991-05-30 1992-12-07 Toshiba Corp 半導体装置及びその製造方法
JPH05251483A (ja) * 1992-03-06 1993-09-28 Nec Kyushu Ltd 半導体装置
JPH06112237A (ja) * 1992-09-28 1994-04-22 Matsushita Electron Corp 半導体装置の組立方法
JPH07142516A (ja) * 1993-11-12 1995-06-02 Nitto Denko Corp 半導体部品の製造方法
JPH08111492A (ja) * 1994-10-06 1996-04-30 Nec Corp 樹脂封止型半導体装置
JPH1012507A (ja) * 1996-02-19 1998-01-16 Siemens Ag ろう材料層を有する半導体基体
JP2001176889A (ja) * 1999-12-21 2001-06-29 Rohm Co Ltd 半導体装置及び半導体装置の製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113246A (ja) * 1984-11-07 1986-05-31 Sony Corp 半導体装置の製造方法
JPS61248539A (ja) * 1985-04-26 1986-11-05 Sanken Electric Co Ltd 半導体装置の製造方法
JPS6393119A (ja) * 1986-10-07 1988-04-23 Nec Corp 半導体装置の製造方法
JPS63160346A (ja) * 1986-12-24 1988-07-04 Nec Corp 半導体装置の製造方法
JPH0239442A (ja) * 1988-07-28 1990-02-08 Nec Corp 半導体装置の製造方法
JPH0352242A (ja) * 1989-07-20 1991-03-06 Matsushita Electric Ind Co Ltd 接合金属膜形成方法
JPH04154131A (ja) * 1990-10-18 1992-05-27 Nec Yamagata Ltd 半導体装置用ダイボンディングペースト塗布方法
JPH04352432A (ja) * 1991-05-30 1992-12-07 Toshiba Corp 半導体装置及びその製造方法
JPH05251483A (ja) * 1992-03-06 1993-09-28 Nec Kyushu Ltd 半導体装置
JPH06112237A (ja) * 1992-09-28 1994-04-22 Matsushita Electron Corp 半導体装置の組立方法
JPH07142516A (ja) * 1993-11-12 1995-06-02 Nitto Denko Corp 半導体部品の製造方法
JPH08111492A (ja) * 1994-10-06 1996-04-30 Nec Corp 樹脂封止型半導体装置
JPH1012507A (ja) * 1996-02-19 1998-01-16 Siemens Ag ろう材料層を有する半導体基体
JP2001176889A (ja) * 1999-12-21 2001-06-29 Rohm Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035880A (ja) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd バンプ付きウエハの製造方法、バンプ付きウエハ、半導体装置
JP2010178171A (ja) * 2009-01-30 2010-08-12 Kyocera Kinseki Corp 圧電発振器
JP2021014602A (ja) * 2019-07-10 2021-02-12 株式会社ディスコ ウェーハの製造方法
JP7258437B2 (ja) 2019-07-10 2023-04-17 株式会社ディスコ ウェーハの製造方法

Also Published As

Publication number Publication date
JP4544675B2 (ja) 2010-09-15

Similar Documents

Publication Publication Date Title
JP2994510B2 (ja) 半導体装置およびその製法
JP3007023B2 (ja) 半導体集積回路およびその製造方法
US6720206B2 (en) Method for manufacturing digital micro-mirror device (DMD) packages
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
JPH1117105A (ja) エポキシモールディングコンパウンドパッドを利用した半導体パッケージ構造及びエポキシモールディングコンパウンドパッドの製造方法
JP2003133499A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JPH08148644A (ja) 樹脂封止型半導体装置
JPH06163798A (ja) 半導体パッケージ及びその製造方法
JPH08111491A (ja) 半導体装置
JP3535760B2 (ja) 樹脂封止型半導体装置，その製造方法及びリードフレーム
JP2001176890A (ja) 半導体装置及び半導体装置の製造方法
JP2001313301A (ja) ボンディング方法
JPH04236434A (ja) 半導体装置
JP2000349099A (ja) はんだ接合方法および、半導体装置の製造方法
JP2001176889A (ja) 半導体装置及び半導体装置の製造方法
JP4009505B2 (ja) 半導体装置の製造方法
JP2004079597A (ja) 半導体チップの加工方法
JP3022910B2 (ja) 半導体装置の製造方法
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002280398A (ja) 半導体装置の製造装置および製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
EP4345873A1 (en) Wafer composite, semiconductor device and methods of manufacturing a semiconductor circuit
JP2850896B2 (ja) 半導体チップ接着装置及び半導体装置の製造方法
JP3012643B1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080904

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100311

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees