JPH05251483A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05251483A
JPH05251483A JP8464392A JP8464392A JPH05251483A JP H05251483 A JPH05251483 A JP H05251483A JP 8464392 A JP8464392 A JP 8464392A JP 8464392 A JP8464392 A JP 8464392A JP H05251483 A JPH05251483 A JP H05251483A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
lead frame
collet
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8464392A
Other languages
English (en)
Inventor
Tomoko Tamatoshi
朋子 玉利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP8464392A priority Critical patent/JPH05251483A/ja
Publication of JPH05251483A publication Critical patent/JPH05251483A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【目的】 半導体装置を構成する半導体素子において、
ダイボンディングの際の吸着治具による半導体素子の破
壊を回避するとともに作業の簡便化と吸着治具製作費用
の削減を図る。 【構成】 半導体素子４の表面の中央部に不活性化領域
１１を設けてある。コレット５によってこの不活性化領
域１１を吸着して、リードフレームのアイランド部に半
導体素子をダイボンドする。この他に半導体素子４の表
面の４個所に不活性化領域１２を設けてある。半導体素
子４の種類および大きさによって多数個設けることもで
きる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置、さらに詳し
くいえば、ダイボンディング時の組立方法に改良を施し
た半導体装置に関する。
【０００２】
【従来の技術】図２は従来の半導体装置の組立方法を説
明するための斜視図，図３は半導体装置の構造を示す平
面図および断面図である。従来の半導体装置組立方法は
まず始めに金属薄板をプレス加工などにより形成したリ
ードフレーム１のアイランド部２へ接着剤３を塗布す
る。次いで半導体素子４をコレット５と呼ばれる治具に
より吸着しアイランド部２上に搬送し、接着剤３により
リードフレーム１に固着する（以後、「ダイボンディン
グ」という）。
【０００３】その後、半導体素子４の電極部６とリード
フレームのインナリード７との間を導電細線８によって
配線する（ワイヤボンディング）。さらに、半導体素子
４，導線細線８などと外気との遮断を目的として樹脂９
で封止した後、リードフレームの外部リード部１０にプ
レス加工を施して半導体装置としての最終形状に仕上げ
る。なお、ダイボンディングときの半導体素子４の吸着
方法としては図４（ａ）（ｂ）に示すように半導体素子
４の表面部分に接触し吸着するものと、半導体素子４の
外周端辺部に接触し吸着するものとがある。
【０００４】
【発明が解決しようとする課題】ところで、この種の半
導体素子４の吸着方法には次のような欠陥がある。表面
吸着の場合には、吸着軸をゴム系の弾性体にしても半導
体素子４の回路素子機能または配線部分に直接接触する
ことにより、傷などの発生を誘発し，半導体素子として
の機能が失われるという欠点があった。また、外周端辺
吸着の場合には、回路素子機能等への弊害は回避しうる
が、コレット５と半導体素子４の吸着位置決め作業に時
間を要するという問題があった。
【０００５】さらにコレット５の製作単価が高く、半導
体素子４の形状が変わるたびに種類が増加することとな
り、総じてコスト高になるという欠点があった。本発明
の目的はダイボンディングの際の吸着治具による半導体
素子の破壊を回避するとともに作業の簡便化と吸着治具
製作費用の削減を図った半導体装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に本発明による半導体装置はリードフレームのアイラン
ドに搭載され、電極と内部リードとの間がワイヤでボン
ディングされる半導体素子の表面に不活性化領域を設
け、前記アイランドに搭載するとき、コレットにより前
記不活性化領域を吸着してダイボンディングするように
構成してある。
【０００７】
【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１（ａ）は本発明による半導体装置の実施
例を示す斜視図である。半導体装置を構成する半導体素
子４の表面の中央部に四角形状の不活性化領域１１が形
成されている。ここで不活性化領域とは回路素子機能お
よび配線等の存在しない部分を指すものとする。この不
活性化領域１１にコレット５の先端部を当てて吸着し、
図示しないリードフレームのアイランド部２に固定（ダ
イボンディング）する。
【０００８】図１（ｂ）は本発明による半導体装置の他
の実施例を示す斜視図である。半導体素子４の表面の４
個所に不活性化領域１２を設けた例である。半導体素子
４の種類および大きさに合わせて吸着を良好とするため
にこのように多数個所設けることもできる。
【０００９】
【発明の効果】以上、説明したように本発明は半導体素
子に不活性化領域を設けることにより、ダイボンディン
グの際の半導体素子の吸着が容易になり、回路素子機能
部を破壊することなく吸着治具と半導体素子の位置合わ
せが簡単にできる。また、吸着治具製作の費用も低減化
できるという効果がある。近年は半導体装置のＡＳＩＣ
化の進展に伴い製造ロット毎の設備段取り替え時間の増
大が顕在化しているが、この解消にも本発明は貢献する
ものである。
【図面の簡単な説明】
【図１】（ａ）は本発明による半導体装置の実施例を示
す斜視図、（ｂ）は本発明の他の実施例を示す斜視図で
ある。
【図２】従来の半導体装置の組立方法を説明するための
斜視図である。
【図３】（ａ）は半導体素子をリードフレームに搭載し
た状態を示す平面図、（ｂ）は完成した半導体装置の断
面図である。
【図４】従来の半導体素子の吸着方法を説明するための
斜視図である。
【符号の説明】 １…リードフレーム ２…リードフレームのアイランド部 ３…接着剤 ４…半導体素子 ５，１５，１６…コレット（吸着治具） ６…半導体素子の電極部 ７…リードフレームのインナリード ８…導電細線 ９…樹脂 １０…リードフレームの外部リード部 １１…不活性化領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームのアイランドに搭載さ
    れ、電極と内部リードとの間がワイヤでボンディングさ
    れる半導体素子の表面に不活性化領域を設け、 前記アイランドに搭載するとき、コレットにより前記不
    活性化領域を吸着してダイボンディングするように構成
    したことを特徴とする半導体装置。
  2. 【請求項２】 前記不活性化領域は半導体素子の中央部
    に設けられたことを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 前記不活性化領域は半導体素子の４隅に
    設けられたことを特徴とする請求項１記載の半導体装
    置。
JP8464392A 1992-03-06 1992-03-06 半導体装置 Pending JPH05251483A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8464392A JPH05251483A (ja) 1992-03-06 1992-03-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8464392A JPH05251483A (ja) 1992-03-06 1992-03-06 半導体装置

Publications (1)

Publication Number Publication Date
JPH05251483A true JPH05251483A (ja) 1993-09-28

Family

ID=13836380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8464392A Pending JPH05251483A (ja) 1992-03-06 1992-03-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH05251483A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176890A (ja) * 1999-12-21 2001-06-29 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
WO2013176202A1 (ja) * 2012-05-25 2013-11-28 株式会社村田製作所 垂直共振面発光レーザ素子、垂直共振面発光レーザアレイ素子
WO2015133128A1 (ja) * 2014-03-05 2015-09-11 株式会社デンソー 物理量検出装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176890A (ja) * 1999-12-21 2001-06-29 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP4544675B2 (ja) * 1999-12-21 2010-09-15 ローム株式会社 半導体装置の製造方法
WO2013176202A1 (ja) * 2012-05-25 2013-11-28 株式会社村田製作所 垂直共振面発光レーザ素子、垂直共振面発光レーザアレイ素子
JPWO2013176202A1 (ja) * 2012-05-25 2016-01-14 株式会社村田製作所 垂直共振面発光レーザ素子、垂直共振面発光レーザアレイ素子
US9698568B2 (en) 2012-05-25 2017-07-04 Murata Manufacturing Co., Ltd. Vertical-cavity surface-emitting laser device and vertical-cavity surface-emitting laser array device
WO2015133128A1 (ja) * 2014-03-05 2015-09-11 株式会社デンソー 物理量検出装置
JP2015169456A (ja) * 2014-03-05 2015-09-28 株式会社デンソー 物理量検出装置

Similar Documents

Publication Publication Date Title
KR20020031044A (ko) 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의실장 방법
JPH05251483A (ja) 半導体装置
JPH04188840A (ja) ダイボンディング方法
JP4094859B2 (ja) レーザダイオード装置及びその実装装置
JP2788011B2 (ja) 半導体集積回路装置
JPH0574774A (ja) 樹脂封止型半導体装置
JPH10313045A (ja) 半導体チップの保持具
JPH0621305A (ja) 半導体装置
JP2587533B2 (ja) リードフレーム
JPS63288029A (ja) 樹脂封止型半導体装置
JP3248854B2 (ja) 複数のｉｃチップを備えた半導体装置の構造
JPH11260972A (ja) 薄型半導体装置
JPH0451056B2 (ja)
JP2002134641A (ja) 半導体装置および半導体装置の製造方法ならびに半導体装置の実装方法
JP2001127184A (ja) 中空モールドパッケージ装置
JPH06216168A (ja) 半導体装置の製造装置
JPH0498861A (ja) 樹脂封止型半導体装置
JP2524967Y2 (ja) ワイヤボンデイング実装体
JPH09330942A (ja) 半導体装置の製造装置
JP3411230B2 (ja) 半導体製造治具及びそれを用いた半導体素子の実装方法
KR20010036400A (ko) 접착 테이프 부착 장치
JPS61141162A (ja) 半導体装置およびその製造方法
JPH03259555A (ja) リードフレーム
JPS6226832A (ja) 半導体素子のマウント方法
JPH03263348A (ja) Ｉｃキャリアおよび吸着搬送装置