JPH03259555A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH03259555A
JPH03259555A JP5856990A JP5856990A JPH03259555A JP H03259555 A JPH03259555 A JP H03259555A JP 5856990 A JP5856990 A JP 5856990A JP 5856990 A JP5856990 A JP 5856990A JP H03259555 A JPH03259555 A JP H03259555A
Authority
JP
Japan
Prior art keywords
island
lead frame
exterior resin
protrusion
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5856990A
Other languages
English (en)
Inventor
Osamu Onishi
修 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5856990A priority Critical patent/JPH03259555A/ja
Publication of JPH03259555A publication Critical patent/JPH03259555A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、樹脂封止型集積回路のリード付は組立に用い
るリードフレームに関する。
〔従来の技術〕
第３図は従来のリードフレームを用いてリード付け、お
よび樹脂封止された集積回路の断面図である。第３図に
おいて、リードフレームのアイランド１１の上面に半導
体チップ４が接着剤５で固着され、半導体チップ４の電
極とリードフレーム・リード３との間はボンディングワ
イヤ６で接続後、外装樹脂７でトランスファーモールド
されている。
〔発明が解決しようとする課題〕
上述した従来のリードフレーム・アイランド裏面は全く
の平面状である。そのため外装樹脂との接着強度が弱く
、このようなリードフレームを用いた集積回路をプリン
ト基板へ実装する際は、熱ストレスにより外装樹脂とリ
ードフレーム・アイランドが簡単に剥離するため、パッ
ケージクラックが発生し機能不良となりやすい欠点があ
る。
〔課題を解決するための手段〕
上記課題に対し本発明によるリードフレームは、リード
フレーム・アイランド裏面に、外装樹脂とアイランドと
の接着強度を増すための突起が設けられている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１実施例のリードフレームを用いて
組立てた集積回路の断面図である。第１１１ふ 図においぞτ這ｒ−ドフレームのアイランドで、１ａは
プレスによりアイランド裏面に設けられた舌片状突起で
ある。４は半導体チップで、５の接着剤により、アイラ
ンド１の上にダイボンディンダされ、６のボンティング
ワイヤで半導体チップ４とリードフレーム・リード３と
の間を接続し、全体が７の外装樹脂でトランスファーモ
ールドされている。
第２図は本発明の第２実施例（２係る集積回路の断面図
である。本例では、第１実施例のリードフレーム・アイ
ランド裏面のプレスによる突起に対し、両端に水平の溶
接部を有する断面Ｕ字状金属小片をリードフレームアイ
ランド２の裏面に溶接して、外装樹脂７との接着強度を
増すための突起２ａとしている。
〔発明の効果〕
以上説明したように本発明によれば、リードフレーム・
アイランド裏面に突起を設けることにより外装樹脂とア
イランドとの接着強度を増すことができ、集積回路のプ
リント基板への実装時の熱ストレスに対し、十分な強度
を確保できる効果がある。
【図面の簡単な説明】
第１図および第２図はそれぞれ本発明の第１実施例およ
び第２実施例のリードフレームを用いて組立てた半導体
装置の断面図、第３図は従来のリードフレームを用いた
半導体装置の断面図である。 １．２．１１・・・・・・リードフレーム・アイランド
、ｌａ、２ａ・・・・・・アイランド裏面の突起、３リ
ードフレームリード、４・・・・・・半導体チップ、５
・・・・・・接着剤、６・・・・・・ポンディングワイ
ヤ、７・・・・・・外装樹脂。

Claims (1)

    【特許請求の範囲】
  1. 樹脂封止型集積回路用のリードフレームにおいて、この
    リードフレーム・アイランド裏面に外装樹脂との接着強
    度を増すための突起が設けられていることを特徴とする
    リードフレーム。
JP5856990A 1990-03-08 1990-03-08 リードフレーム Pending JPH03259555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5856990A JPH03259555A (ja) 1990-03-08 1990-03-08 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5856990A JPH03259555A (ja) 1990-03-08 1990-03-08 リードフレーム

Publications (1)

Publication Number Publication Date
JPH03259555A true JPH03259555A (ja) 1991-11-19

Family

ID=13088076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5856990A Pending JPH03259555A (ja) 1990-03-08 1990-03-08 リードフレーム

Country Status (1)

Country Link
JP (1) JPH03259555A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin
US6177725B1 (en) 1995-10-24 2001-01-23 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US6459145B1 (en) 1995-10-24 2002-10-01 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor
US6569755B2 (en) 1995-10-24 2003-05-27 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP2859194B2 (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
JP2569939B2 (ja) 樹脂封止型半導体装置
JP2000003988A (ja) リードフレームおよび半導体装置
JP3259377B2 (ja) 半導体装置
JPH03259555A (ja) リードフレーム
JP2634249B2 (ja) 半導体集積回路モジュール
JP2788011B2 (ja) 半導体集積回路装置
JP2679848B2 (ja) 半導体装置
KR200295664Y1 (ko) 적층형반도체패키지
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JPH0547464Y2 (ja)
JP2002057244A (ja) 半導体装置およびその製造方法
JPH11260972A (ja) 薄型半導体装置
JP2003188332A (ja) 半導体装置およびその製造方法
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP3891772B2 (ja) 半導体装置
JPH10107075A (ja) 半導体装置及びその製造方法
JPS6060743A (ja) リ−ドフレ−ム
JPH0476504B2 (ja)
JPS6345842A (ja) プラスチツク・パツケ−ジ
JPH02105545A (ja) 樹脂封止型半導体装置の製造方法
KR200154510Y1 (ko) 리드 온 칩 패키지
JP2629461B2 (ja) 樹脂封止形半導体装置
JPH01297849A (ja) 樹脂封止型半導体装置