JPS6345842A - プラスチツク・パツケ−ジ - Google Patents

プラスチツク・パツケ−ジ

Info

Publication number
JPS6345842A
JPS6345842A JP18990986A JP18990986A JPS6345842A JP S6345842 A JPS6345842 A JP S6345842A JP 18990986 A JP18990986 A JP 18990986A JP 18990986 A JP18990986 A JP 18990986A JP S6345842 A JPS6345842 A JP S6345842A
Authority
JP
Japan
Prior art keywords
plastic
leadframe
lead
moisture
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18990986A
Other languages
English (en)
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP18990986A priority Critical patent/JPS6345842A/ja
Publication of JPS6345842A publication Critical patent/JPS6345842A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置のプラスチック・ノくツケージの材
料構成に関する。
〔従来の技術〕
従来、半導体装置のプラスチックｅ／＜ツケージは、エ
ポキシ樹脂にてリード・フレーム等のモールドを行なう
のが通例であった。
〔発明が解決しようとする問題点〕
しかし、上記従来技術によると、リード・フレームと、
エポキシ樹脂との界面から水分の侵入があシ、耐湿性に
劣るという問題点があった。
本発明は、かかる従来技術の問題点をなくし、耐湿性の
すぐれたプラスチック・パッケージを提供する事を目的
とする。
〔問題点を解決するための手段〕
上記問題点を解決するために、本発明はプラスチック・
パッケージに於て、リード・フレームにはポリイミド膜
を形成する手段をとる。
〔実施例〕
以下、実施例により本発明を詳述する。
第１図は本発明の一実施例を示すプラスチック・パンケ
ージの断面図である。すなわち、銅合金あるいは鉄−ニ
ッケル合金等から成る金属製リードフレーム１にはＩＣ
（集積回路〕チップ２が金あるいはアルミニウム等から
成るリード？ｒＲ３と共に組立て配線されると共に、前
記リード・フレームの少くともエポキシ樹脂５に接触す
る部分で且つ、ハンダ付は及びＩＣチップ組立及びリー
ド線接続部を除く部分にポリイミド＠４が形成されて成
る。
第２図は本発明の他の実施例を示すプラスチック・パッ
ケージ断面図である。すなわち、リードフレーム１１に
は、固体イメージ・センサー１２がリード線１３と共に
組立て配線され、前記リードｅフレーム１１の一部にポ
リイミド膜１４が被覆されて、該ポリイミド膜を含むリ
ード・フレーム１１はプラスチック１５によりプラスチ
ックもパンケージを形成し、且つガラス窓１７が前記プ
ラスチック１５０表面にて、エポキシ樹脂等から成る接
着剤１６にて接着されてなる。
〔発明の効果〕
本発明の如く、リードｅフレームとプラスチック間にポ
リイミド膜管形成する事により、リード・フレームとプ
ラスチックとの界面からの湿気の侵入を防止できる効果
がある。
【図面の簡単な説明】
第１図及び第２図は、本発明の実施例を示すプラスチッ
ク・パッケージ断面図である。 １、１１・・・・・・ＩＪ　−）”ｅフレーム２・・・
・・・・・・・・・・・・工Ｃチップ１２・・・・・・
固体イメージ・センサー３．１３・・・・・・リード線 ４．１４・・・・・・ポリイミド膜 ５・・・・・・・・・・・・・・・エポキシ樹脂１５・
・・・・・プラスチック １６・・・・・・接着剤 １７・・・・・・ガラス窓 以　　　上

Claims (1)

    【特許請求の範囲】
  1. リード・フレームにはポリイミド膜が形成された事を特
    徴とするプラスチック・パッケージ。
JP18990986A 1986-08-13 1986-08-13 プラスチツク・パツケ−ジ Pending JPS6345842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18990986A JPS6345842A (ja) 1986-08-13 1986-08-13 プラスチツク・パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18990986A JPS6345842A (ja) 1986-08-13 1986-08-13 プラスチツク・パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6345842A true JPS6345842A (ja) 1988-02-26

Family

ID=16249233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18990986A Pending JPS6345842A (ja) 1986-08-13 1986-08-13 プラスチツク・パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6345842A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146541U (ja) * 1988-03-31 1989-10-09
JPH0243758A (ja) * 1988-08-03 1990-02-14 Fuji Electric Co Ltd 樹脂封止型半導体素子
JP2012156450A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146541U (ja) * 1988-03-31 1989-10-09
JPH0243758A (ja) * 1988-08-03 1990-02-14 Fuji Electric Co Ltd 樹脂封止型半導体素子
JP2012156450A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4942454A (en) Resin sealed semiconductor device
JPH0685222A (ja) 固体撮像装置
JPS58207657A (ja) 半導体装置及びその製造方法
JPH02129948A (ja) プリモールド型半導体装置
JPS6345842A (ja) プラスチツク・パツケ−ジ
JPS6086851A (ja) 樹脂封止型半導体装置
JPS5951139B2 (ja) 樹脂封止型半導体装置の製法
JPH0410699Y2 (ja)
JPS62195Y2 (ja)
JP2737332B2 (ja) 集積回路装置
JPH065717B2 (ja) 固 体 撮 像 装 置
JPS62296528A (ja) 樹脂封止型半導体装置
JPH053277A (ja) 半導体装置
JPH04155949A (ja) 樹脂封止型半導体装置
JP2003188332A (ja) 半導体装置およびその製造方法
KR100567045B1 (ko) 반도체 패키지
JPH0553310B2 (ja)
JPH0476504B2 (ja)
JPH03169057A (ja) 半導体装置
JP2734977B2 (ja) 半導体装置並びにその実装構造及び製造方法
JPS61144853A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置の製造方法
JPH04146659A (ja) 半導体装置およびその製造方法
KR930009035A (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
JPS6060743A (ja) リ−ドフレ−ム
JPS63133537A (ja) 半導体装置の製造方法