KR20170122287A - 비균일 진공 프로파일 다이 부착 팁 - Google Patents

비균일 진공 프로파일 다이 부착 팁 Download PDF

Info

Publication number
KR20170122287A
KR20170122287A KR1020177030542A KR20177030542A KR20170122287A KR 20170122287 A KR20170122287 A KR 20170122287A KR 1020177030542 A KR1020177030542 A KR 1020177030542A KR 20177030542 A KR20177030542 A KR 20177030542A KR 20170122287 A KR20170122287 A KR 20170122287A
Authority
KR
South Korea
Prior art keywords
vacuum
semiconductor die
die
force
tip
Prior art date
Application number
KR1020177030542A
Other languages
English (en)
Inventor
프라딥 쿠마르 라이
케이엘 보크
리 왕
진시앵 후앙
엔 용 타이
지앤후아 왕
케이에이치 옹
Original Assignee
샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 filed Critical 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드
Publication of KR20170122287A publication Critical patent/KR20170122287A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53274—Means to disassemble electrical device
    • Y10T29/53283—Means comprising hand-manipulatable implement

Abstract

웨이퍼 다이싱 공정 중에 반도체 다이를 해당 다이가 부착되어 있는 테이프로부터 분리하기 위한 시스템이 개시된다. 본 시스템은 진공 팁을 분리될 반도체 다이 위로 위치시키는 픽업 암을 포함한다. 상기 진공 팁은 반도체 웨이퍼를 파지하기 위한 비균일한 배열의 진공 구멍들을 포함한다.

Description

비균일 진공 프로파일 다이 부착 팁{NON-UNIFORM VACUUM PROFILE DIE ATTACH TIP}
본 발명의 실시예들은 접착 테이프(adhesive tape)로부터 다이싱된(diced) 반도체 다이(semiconductor die)를 분리하기 위한 시스템에 관한 것이다.
휴대용 소비자 가전제품에 대한 수요의 급격한 성장이 고용량 저장 장치들의 수요를 끌어올리고 있다. 플래시 메모리 저장 카드들과 같은 비휘발성 반도체 메모리 장치들은 계속 늘어나는 디지털 정보 저장 및 교환의 수요들을 충족시키기 위하여 광범위하게 사용되게 되었다. 높은 신뢰성 및 고용량과 함께 상기 장치들의 휴대성, 융통성(versatility) 및 견고한 디자인은 상기 장치들이 예를 들어 디지털 카메라, 디지털 음악 재생기, 비디오 게임 콘솔, 휴대용 정보 단말기(PDA) 및 이동전화를 포함하는 다양한 전자 장치들에 사용되기에 적합하도록 만들었다.
아주 다양한 패키지 구성들이 알려져 있지만, 일반적으로 플래시 메모리 저장 카드들은 시스템-인-패키지(SiP: System-in-a-package) 또는 다중칩 모듈(MCM: multichip modules)로서 가공될 수 있는데, 이때 소위 3차원 적층 구조(three-dimensional stacked configuration)로 다수의 다이(die)들이 기판 위에 장착된다. 종래의 반도체 패키지(20)(몰딩 복합체(molding compound) 제외)의 측면도(edge view)가 선행 기술의 도면 1에 보여져 있다. 통상적인 패키지들은 기판(26)에 장착된 다수의 반도체 다이(22, 24)들을 포함한다. 비록 도 1에서는 보이지 않지만, 상기 반도체 다이는 다이의 상부 표면 위의 와이어 본드 패드(wire bond pad)들과 함께 형성된다. 상기 기판(26)은 상부 및 하부 전도성 레이어(conductive layer)들 사이에 끼워져 있는 전기적 절연성 코어로 형성될 수 있다. 상기 상부 및/또는 하부 전도성 레이어들은 전기 도선들 및 접촉 패드들을 포함하는 컨덕턴스 패턴(conductance pattern)들을 형성하기 위하여 식각(etched)될 수 있다. 상기 반도체 다이를 기판에 전기적으로 결합하기 위하여, 상기 반도체 다이(22, 24)들의 와이어 본드 패드들과 기판(26)의 전기 도선들 사이에 와이어 본드(30)들이 연결된다. 순차적으로, 상기 기판 위의 접촉 패드들은 상기 다이와 호스트 장치 사이에 전기적 경로를 제공한다. 상기 다이와 기판 사이에 전기적 연결이 만들어지면, 이후 상기 조립체는 통상적으로 보호용 패키지를 제공하기 위하여 몰딩 복합체 안에 수용된다.
반도체 패키지를 형성하기 위하여, 웨이퍼로부터 반도체 다이가 다이싱되고 접착 테이프로부터 분리되어 기판에 결합되는, 다이 결합 공정(die bonding process)가 수행된다. 선행 기술의 도 2는, 예를 들어 다이(22)(도 2에서는 오직 일부만이 번호로 표시되어 있음)와 같은, 다수의 반도체 다이들을 포함하는 웨이퍼(40)를 도시하고 있다. 웨이퍼(40) 상의 각각의 반도체 다이(22)는, 기존에 잘 알려진 것처럼 주어진 전자적 기능을 수행할 수 있는 집적회로를 포함하도록 처리되었다. 불량 다이를 찾기 위하여 상기 다이(22)를 시험한 후, 상기 웨이퍼는 다이 부착 필름(DAF: die attach film) 테이프라고 불리는 접착 필름(44) 위에 배치되고, 그 후 예를 들어 톱 또는 레이저에 의하여 다이싱될 수 있다. 상기 DAF 테이프는 테이프 위에 접착된 다이 부착 필름으로 형성될 수 있고, 다이가 테이프로부터 분리되는 경우에는, 상기 필름이 다이의 하부 표면에 부착되어 남아있을 수 있다. 다이싱 공정은 상기 웨이퍼를 개별적인 반도체 다이(22)로 분리하는데, 이때 반도체 다이들은 상기 DAF 테이프에 부착된 채로 남아있게 된다. 도 2는 상기 DAF 테이프(44)에 부착된 웨이퍼(40)를 도시하고 있다.
개별적인 다이를 떼어내기 위하여, 웨이퍼 및 DAF 테이프는 하나의 처리 툴(tool)에 놓여지는데, 그 일부가 선행 기술의 도 3에 도시되어 있다. 도 3은 상기 웨이퍼(40) 및 DAF 테이프(44)를 지지하는 진공 부분(52)을 포함하는 다이 배출 툴(50)을 보여준다. 다이를 DAF 테이프(44)로부터 들어올리기 위하여, 진공 팁(62)(vacuum tip)을 포함하는 픽업 툴(pick-up tool)(60)이 제공된다. 상기 픽업 툴(60)은 DAF 테이프(44)로부터 제거되어야 할 다이(22) 위로 내려오고, 상기 팁(62)에 진공이 가해져서, 상기 다이(22)가 테이프(44)로부터 떼내어진다. 그 후 상기 픽업 툴은 기판에 부착하거나 다른 곳으로 옮기기 위하여 상기 다이(22)를 이동시킨다.
도 4는 종래의 진공 팁(62)의 저면도(bottom view)를 도시하고 있다. 이 진공 팁(62)은 그 표면에 음의 압력(negative pressure)을 전달하기 위한 다수의 진공 구멍(64)들을 포함하는데, 그 중 일부가 도 4에 표시되어 있다. 상기 진공 구멍(64)에서의 음의 압력은 상기 픽업 툴(60) 위에 다이(22)를 고정(hold)시킨다. 종래의 진공 팁들에서는, 도 4에 보인 것처럼 진공 구멍(64)들이 팁의 표면 위에 균일하게 분포한다.
종래의 진공 팁들의 한가지 단점은, 상기 진공 구멍(64)들이 DAF 테이프로부터 들려져야 할 다이의 표면 위로 균일한 압력을 가하는 반면에, 상기 다이는 상기 DAF 테이프로부터 균일한 압력으로 분리되지는 않는다는 점이다. 특히 칼날을 이용하여 웨이퍼를 다이싱하는 도중에, 칼날은 잘려지고 있는 다이의 가장자리 근처에서 전단력 및 수직력(shear and normal force)를 발생시킨다. 상기 전단력 및 수직력은 상기 다이의 가장자리 근처에서 다이와 DAF 테이프 사이의 접착력을 증가시킨다. 이러한 접착력은 다이 가장자리로부터의 거리(x)의 함수이고, 다이 가장자리로부터 멀어지는 거리의 제곱에 따라 감소한다. 하나의 실시예에서, 상기 DAF 테이프에 의하여 다이에 가해지는 접착력 F(x)는 특정 상수 K를 다이 가장자리로부터의 거리 x의 제곱으로 나눈 값에 비례한다:
F(x) : K / (1+x2)
상기 상수 K는 접착의 서로 다른 메커니즘으로부터 발생하는 서로 다른 상수들의 총합이다. 예를 들어, 접착제와 다이싱 테이프 사이에는 화학적 결합이 발생하는데, 이러한 화학적 결합은 칼날 또는 레이저로 절단됨으로 인한 가열에 의해 강화될 수 있다. 추가로, 다이싱의 결과로서 다이 가장자리 근처에서 정전기력이 발생할 수 있다. 또한, DAF 및 다이싱 테이프의 분자들 내부에서 반데발스력(van der Waals force)이 발생한다.
선행기술의 도 5는 상기 진공 팁(62)으로부터 발생하는 다이(22) 위에서의 위쪽 방향 힘(Fu)들과, 다이(22)와 DAF 테이프(44) 사이의 접착으로부터 발생하는 다이(22) 위에서의 아래쪽 방향 힘(Fd)들을 보여준다. 위에서 언급한 것처럼, 진공 팁의 위쪽 방향 힘이 균일한 반면, 상기 아래쪽 방향의 힘은 가장자리로부터의 거리의 제곱에 따라 변화한다. 선행기술의 도 5는 상기 위쪽 방향 힘(Fu)들 및 아래쪽 방향 힘(Fd)들의 결과로서 다이 위에서의 최종적인 힘(net force)(Fn)들을 도시하고 있다. 도 6에서 볼 수 있는 것처럼, 다이(22) 위의 최종 힘들은 가장자리에서보다 다이의 중간 쪽으로 갈수록 커진다.
상기 일정하지 않은 힘의 프로파일(force profile)의 최종적인 결과는 종래의 다이 배출 툴들에서 진공 팁(62)에 의하여 DAF 테이프로부터 분리될 때 다이(22)가 휘어질 수 있다는 점이다. 이와 같은 시나리오가 선행기술의 도 7에 도시되어있다. 다이의 휘어짐은 여러가지 해로운 효과를 가질 수 있다. 다이가 진공 팁(62) 위에 견고하게 부착되지 않을 수 있고, 팁(62)으로부터 떨어질 수도 있다. 게다가, 휘어질 때 다이에 균열이 생길 수 있고, 그리고/또는 반도체 다이(22)의 표면 위에 형성된 전도성 트레이스(trace)들이 다이가 휘어질 때 손상을 입거나 위치가 이동되어 인접한 전도성 트레이스에 전기적 쇼트를 일으킬 수 있다. 이러한 현상은 반도체 다이의 두께가 예를 들어 40 또는 50 마이크론(μm)으로 줄어든 오늘날에 와서는 특히 중요하다.
상기한 바와 같은 손상이 다이에 발생하지 않는 경우에도, 휘어진 다이가 기판 위에 장착될 때 추가적인 문제가 발생할 수 있는데, 이는 선행기술의 도 8에 보인 기판에 도시되어 있다. 기판(70)의 표면 위에 다이(22)의 오목한 모양이 결합되면, 다이와 기판 사이에 공기 방울(72)들이 형성될 수 있다. 이러한 공기 방울들은, 예를 들어 캡슐화 공정(encapsulation process)에서 다이 및 기판이 가열될 때, 상기 공기 방울들의 팽창으로 인하여 다이가 기판으로부터의 분리되는 것을 야기할 수 있다.
이제 도 9 내지 도 26을 참조하여 본 발명의 실시예들을 설명하는데, 이 실시예들은 비균일 진공력 프로파일을 이용하여 접착 테이프로부터 다이를 분리해내는 시스템 및 방법에 관한 것이다. 이 실시예들에서는, 진공 팁이 접착 테이프로부터 다이를 당길 때 상대적으로 높은 분리력(pickup force)이 반도체 다이의 가장자리를 따라 가해지도록, 비균일 진공력 프로파일이 상기 진공 팁에 생성된다. 본 발명은 많은 다양한 형태로 구현될 수 있다는 사실을 이해할 수 있고, 본 명세서에 주어진 실시예들에 한정되는 것으로 해석되어서는 아니된다. 오히려 이러한 실시예들은 본 발명의 공개가 전체를 포괄하고 완전하며 통상의 기술자들에게 본 발명의 내용을 충분히 전달할 수 있도록 제공되는 것이다. 따라서 본 발명은, 첨부된 청구범위의 청구항들에 의하여 정의된 본 발명의 범위 및 원리 안에 포함되는, 본 실시예들의 대안적 형태들, 변형 및 균등한 구현 형태들을 모두 포함한다. 추가로, 이어지는 본 발명의 상세한 설명에서는, 본 발명의 완전한 이해를 돕기 위하여 많은 특정한 세부내용들이 주어지고 있다. 그러나 통상의 기술자들에게 있어서, 그와 같은 특정 세부내용들 없이도 본 발명이 실시될 수 있음은 자명하다.
도 1은 선행기술에서 종래의 반도체 장치의 단부를 보여주는 도면이다.
도 2는 선행기술에서 DAF 테이프 위에 장착된 반도체 웨이퍼를 보여주는 도면이다.
도 3은 선행기술에서 웨이퍼 위의 반도체 다이를 DAF 테이프로부터 분리하기 위한 종래의 배출 툴을 보여주는 측면도이다.
도 4는 선행기술에서 도 3의 픽업 툴의 종래의 진공 팁을 보여주는 저면도이다.
도 5는 상기 픽업 툴의 진공력(vacuum force)에 의해 다이의 단면에 가해지는 위쪽 방향 힘의 프로파일과, DAF 테이프 위 다이의 접착력에 의해 다이의 동일한 단면에 가해지는 아래쪽 방향 힘의 프로파일을 도시하는 도면이다.
도 6는 도 5의 위쪽 방향 및 아래쪽 방향 힘들로부터 발생된 최종적인 힘들을 도시하는 도면이다.
도 7은 종래의 진공 팁을 갖는 픽업 툴(pick-up tool) 위의 휘어진 다이를 도시하는 도면이다.
도 8은 종래의 진공 팁에 의해 픽업된 휘어진 다이가 기판 위에 장착된 것을 보여주는 도면이다.
도 9는 본 기술의 한 실시예에서의 작동을 보여주는 흐름도이다.
도 10은 본 시스템의 실시예들에 따라 접착 테이프 위에 장착된 반도체 웨이퍼의 평면도이다.
도 11은 본 기술의 실시예들에 따른 배출 툴(ejector tool)를 보여주는 도면이다.
도 12는 본 기술의 실시예들에 따른 진공 팁의 저면도이다.
도 12a는 도 12의 진공 팁을 예시적인 크기들과 함께 보여주는 저면도이다.
도 13은 픽업 툴의 한 실시예에서 진공력에 의해 다이의 단면에 가해지는 위쪽 방향 힘의 프로파일과, 접착 테이프 위 다이의 접착력에 의해 다이의 동일한 단면에 가해지는 아래쪽 방향 힘의 프로파일을 도시하는 도면이다.
도 14는 도 13의 위쪽 방향 및 아래쪽 방향 힘들로부터 발생된 최종적인 힘들을 도시하는 도면이다.
도 15는 본 기술의 픽업 툴 위에 지지된 편평한 다이를 보여주는 도면이다.
도 16은 본 기술에 따라 기판 위에 장착된 편평한 다이를 보여주는 도면이다.
도 17은 픽업 툴의 대안적인 실시예에서 진공력에 의해 다이의 단면에 가해지는 위쪽 방향 힘의 프로파일과, 접착 테이프 위 다이의 접착력에 의해 다이의 동일한 단면에 가해지는 아래쪽 방향 힘의 프로파일을 도시하는 도면이다.
도 18은 도 17의 위쪽 방향 및 아래쪽 방향 힘들로부터 발생하는 최종적인 힘들을 보여주는 도면이다.
도 19는 본 기술의 픽업 암(pick-up arm) 위에 지지된 편평한 다이를 보여주는 도면이다.
도 20은 본 기술에 따라 기판 위에 장착된 편평한 다이를 보여주는 도면이다.
도 21 내지 도 25는 본 시스템의 추가적인 실시예들에 따른, 진공 팁의 대안적인 구성들을 보여주는 저면도이다.
도 26은 본 기술에 의하여 형성된, 반도체 다이를 포함하는 완성된 반도체 패키지를 보여주는 측면도이다.
본 명세서에서 "상부면", "바닥면", 그리고 "위쪽", "아래쪽" 및 이러한 용어로부터 파생된 용어들을 이용한 참조는, 편의 및 서술 상의 목적으로만 이용되며, 참조된 항목이 그 위치에 있어서 교체될 수 있는 점을 고려하여, 반도체 장치를 묘사하는 데 있어서 제한적인 의미를 갖는 것은 아니다.
일반적으로, 본 실시예들은 다이 배출 툴에서 이용하는 픽업 툴을 위한 진공 팁에 관한 것이다. 다이 배출 툴은 다이싱된 웨이퍼가 놓여진 접착 테이프 조립체로부터 하나의 다이를 분리하고, 그 다이를 웨이퍼로부터 다른 곳으로 이동시키기 위하여 제공된다. 이러한 접착 테이프 조립체는 DAF 테이프일 수도 있지만, 상기 배출 툴에서 다이싱된 반도체 웨이퍼를 함께 고정하기 위해 사용되는 다양한 종류의 테이프들 및 테이프 조립체들이 사용될 수 있음을 알 수 있다.
이제 도 9의 흐름도와 함께 도 10 내지 도 26의 도면들을 참조하여, 본 시스템의 한 실시예에서의 작동 과정을 설명한다. 반도체 다이는 웨이퍼 위에 형성되고 단계 100에서 테스트된다. 단계 102에서는, 웨이퍼의 패시브 면(passive side)이 후면 연마 공정(backgrind process)을 거칠 수 있고, 그 후 잘 알려진 형태의 DAF 테이프와 같은 접착 테이프 위에 장착될 수 있다. 이후 상기 웨이퍼는 단계 104에서 개별적인 반도체 다이로 다이싱된다. 도 10은 접착 테이프(206) 위에 장착된 다수의 다이싱된 다이(204)들을 포함하는 반도체 웨이퍼(200)을 보여주고 있다. 하나의 예로서, 다이(204)는 12.96mm의 길이, 9.28mm의 폭, 그리고 46μm의 두께를 갖도록 웨이퍼(200)로부터 다이싱될 수 있다. 이러한 크기들은 하나의 예시에 불과하며 대안적인 실시예들에서 달라질 수 있음을 알 수 있다.
접착 테이프(206)는 알려진 구성을 가진 DAF 테이프일 수 있고, 예를 들어 폴리에스테르 또는 그와 유사한 재료로 형성되고 다이 부착 필름으로 적층된 테이프 레이어를 포함할 수 있다. 사용될 수 있는 DAF 테이프의 한가지 예로는 일본 오사카에 소재한 니토 덴코(Nitto Denko Corporation)사의 EM-310VJ-P WEF를 들 수 있다. 웨이퍼가 DAF 테이프에 고정된 후에 웨이퍼를 개별적인 반도체 다이들로 자르기 위하여, 예를 들어 톱질 또는 레이저 절단과 같은, 다양한 알려진 다이싱 기술들이 사용될 수 있다. 일단 상기 테이프 위에 장착된 후, 통상적인 다이싱 공정들은 인접한 다이들 사이에 작은 절단 자국을 남긴다.
개별적인 다이를 분리하기 위하여 이후 상기 테이프 및 웨이퍼는 단계 108에서 배출 툴(220)(도 11)에 전달될 수 있다. 배출 툴(220)은, 새로운 진공 팁(230)을 포함한다는 점을 제외하고는, 본 명세서의 배경기술에서 설명한 배출 툴과 유사하거나, 접착 테이프로부터 다이싱된 반도체 다이를 분리하기 위한 다른 알려진 툴과 유사한 것일 수 있다. 상기 웨이퍼(200) 및 테이프(206)는 테이프가 지지 테이블(support table)(222)의 상부 표면 위에 놓여진 상태로 지지 테이블(222) 위에 배치된다. 상기 지지 테이블(222)은 그 위에 상기 테이프(206) 및 웨이퍼(200)를 견고하게 고정하기 위한 진공 부분을 포함할 수 있다.
상기 배출 툴(220)은 또한 진공 팁(230)을 포함하는 픽업 툴(224)을 포함할 수 있다. 상기 픽업 툴은 다이싱된 웨이퍼(200)로부터 각각의 다이(204)를 분리하고, 분리된 다이를 예를 들어 아래에서 설명하는 것처럼 기판과 같은 다른 위치로 운송하도록 제어되는 로봇 암(robotic arm) 위에 장착된다. 상기 진공 팁(230)은 상기 픽업 툴(224) 위에 고정된 고무 층으로 형성될 수 있지만, 다른 실시예들에서는 다른 재료로 형성되는 것도 가능하다.
도 12에서 보인 것처럼, 상기 진공 팁(230)은 그 안에 형성된 다수의 진공 구멍(234)들을 포함하는데, 그들 중 일부가 도 12에 표시되어 있다. 본 기술의 양태들에 따르면, 상기 진공 구멍(234)들은 진공 팁(230)의 표면 위에 걸쳐 비균일하게 분포할 수 있다. 특히, 상기 구멍(234)들은 진공 팁(230)의 가장자리들 쪽으로 갈수록 더욱 밀집되고, 진공 팁(230)의 중앙부 쪽으로 갈수록 드물게 분포될 수 있다. 이렇게 진공 팁(230)의 가장자리에서 더 높은 밀도의 진공 구멍(234)들을 갖는 구성은 진공 팁(230)의 가장자리에서 더 강한 진공 분리 압력을 발생시킨다.
도 12a는 도 12의 진공 팁(230)을 예시적인 크기와 함께 도시한 도면이다. 하나의 비제한적인 실시예에서, 도 12a의 크기 a 내지 l의 값들은 다음과 같을 수 있다:
a. = 523μm
b. = 386μm
c. = 494μm
d. = 469μm
e. = 2230μm
f. = 4000μm
g. = 2368μm
h. = 823μm
i. = 4237μm
j. = 3490μm
k. = 12371μm
l. = 9407μm
언급한 바와 같이, 상기 크기들은 예시적으로 제공된 것일 뿐이고, 다른 실시예들에서 각각의 값들은 서로에 대하여 비례하거나 또는 비례하지 않도록 변화할 수 있다.
진공 구멍(234)에 의하여 다이 위에 가해지는 분리력은 해당 진공 구멍(234)에서 다이의 양쪽 면들에 가해지는 압력의 차이에 진공 구멍의 면적을 곱한 값과 같다. 진공 구멍에 맞닿는 다이(204)의 제1 면 위의 압력은 진공 구멍(234)의 압력일 수 있는데, 이 압력은 대략 영 또는 영에 가까운 대기압 값을 가질 수 있다. 제1 면의 반대쪽에 있는 다이의 제2 면 위의 압력은 대기압일 수 있다. 따라서, 하나의 실시예에서, 상기 진공 구멍(234)에서의 압력의 차이는 대략 대기압이 된다.
진공 구멍의 면적은 πr2로 주어진다. 진공 구멍(234)의 지름(2r)이 823μm로 주어진 상기 실시예를 사용하면, 진공 구멍(234)의 면적은 0.532mm2, 또는 0.000824in2가 된다.
상기 값들로부터, 하나의 실시예에 있어서 단일 진공 구멍(234)의 분리력이 계산될 수 있다. 상기한 바와 같이 압력 차이가 대략 대기압(14.7 lbs/in2)이고, 면적이 0.000824 in2인 한 실시예를 사용하는 경우, 단일 진공 구멍의 분리력은 0.012 lbs일 수 있다. 이 값은 예시적으로만 주어진 값이며 근사치이다. 각각의 진공 구멍(234)은 상기 분리력을 제공한다. 도 12a에 보인 크기들이 주어진 경우, 모든 진공 구멍(234)들에 의하여 다이(204) 위에 가해지는 힘들이 계산될 수 있다. 보인 바와 같이, 가장자리들에서 진공 구멍(234)들의 밀도가 더 높은 경우에, 분리력들은 중앙부보다 다이(204)의 가장자리부에서 더 높아진다.
상기 구멍(234)들은 각각 진공 소스(vacuum source)(도면 생략)에 연결되어 있다. 따라서, 진공력이 활성화될 때, 음의 압력이 진공 구멍(234)에 전달된다. 진공 구멍들이 더 높은 밀도를 갖는 진공 팁(230) 위의 영역들은 진공 팁(230) 위에 부착된 반도체 다이(204)에 더 큰 분리력을 가할 수 있다.
도 13에 보인 것처럼, 진공 구멍들의 패턴은 다이(204)의 단면에 위쪽 방향 힘의 프로파일(Fu)를 발생시키도록 제공된다. 일반적으로 상기 힘의 프로파일(Fu)은 다이(204)와 테이프(206) 사이의 접착력에 의해 다이(204)의 동일 단면에 발생하는 아래쪽 방향 힘의 프로파일(Fd)에 비례한다. 도 13에 보인 상기 위쪽 방향 및 아래쪽 방향 힘의 프로파일들은, 다이(204)의 주 평면(상부 및 하부)들에 수직인, 다이(204)를 통과하는 어떠한 단면에 대해서도 얻어질 수 있다.
본 명세서의 배경기술에서 서술한 바와 같이, 다이(204) 위의 아래쪽 방향 힘(Fd)들은 일반적으로 가장자리로부터의 거리(x)의 제곱에 따라 변화한다: F(x) : K/(1+x2)(접착에 의한 아래쪽 방향 힘들을 설명하기 위하여, 대안적으로 다른 수식들이 사용될 수도 있다). 본 실시예들에서는, 위쪽 방향 힘(Fu)들이 가장자리로부터의 거리(x)의 제곱에 따라 변화할 수 있도록, 진공 구멍들이 가장자리로 갈수록 더 높은 밀도로 제공될 수 있다. 이는 최종적으로 도 14에 보인 힘(Fn)을 제공하는데, 이 힘은 다이(204)의 단면에 걸쳐서 균일한 분포를 갖는다. 이러한 방식으로, 다이의 휘어짐 현상과 함께 그 문제점들이 해결될 수 있다.
본 실시예들에서, 위쪽 방향 힘의 프로파일은 접착력에 반대 방향이고 비례한다. 그러나, 접착력 프로파일이 일반적으로 연속적인 것에 반하여, 위쪽 방향 힘의 프로파일은 일반적으로 불연속적이다. 이는 위쪽 방향 힘들이 진공 구멍(234)들에 의해 반도체 다이(204) 위에 가해지지만, 진공 구멍(234)들 사이에서는 그렇지 않기 때문이다. 따라서, 위쪽 방향 힘의 프로파일이 접착력에 반대 방향이고 비례하는 것으로 설명된 실시예들에서는, 진공 구멍들 사이의 불연속성을 평균화하여 제거함으로써, 위쪽 방향 힘의 프로파일을 연속적인 것으로 취급할 수 있다.
본 실시예들에서, 최종적인 힘(Fn)은 예를 들어 다이(204)의 길이 방향, 다이(204)의 폭을 가로지는 방향, 또는 다이(204)의 구석과 구석을 잇는 대각선 방향과 같이, 다양한 단면을 따라 균일하게 된다. 또 다른 실시예들에서는, 상기 최종 힘(Fn)이 다이(204)에 걸쳐서 일관되도록 균일하게 분포하는 대신에, 최종적인 힘이 단면을 따라 약간씩 변화할 수도 있는데, 이때 최종 힘의 편차는 다이(204)의 휘어짐을 유발하지 않는 수준 내에서 유지될 수 있다.
다이(204)에 걸쳐서 균일한 최종적인 힘(Fn)이 주어진 경우, 도 15에 보인 것처럼 다이는 진공 팁(230)에 맞닿도록 편평하게 파지될 수 있다. 더구나, 도 16에 보인 것처럼 다이가 진공 팁(230)에 의하여 기판(250)으로 옮겨질 때, 다이(204)와 기판(250) 사이에 공기 방울들이 형성되지 않고 다이(204)가 기판(250) 위에 편평하게 장착될 수 있다. 이후 상기 다이는, 예를 들어 다이가 테이프(206)으로부터 분리된 후에 다이 위에 남아있는 다이 부착 필름(DAF) 레이어를 이용하여, 상기 기판 위에 편평하게 장착된다. 대안적으로는, 상기 다이를 기판에 부착하기 위하여 에폭시 레이어(epoxy layer)가 사용될 수 있다.
다시 도 12 및 도 13을 참조하면, 가장자리로부터의 거리의 제곱에 비례하여 힘(Fu)이 감소하는, 위쪽 방향 힘(Fu)의 프로파일에 근사한 값을 얻기 위하여 다양한 진공 구멍의 구성들이 제공될 수 있다. 이러한 대안적인 실시예들의 일부가 도 20 내지 도 25를 참조하여 아래에서 설명된다. 본 실시예들에서는, 주어진 진공 구멍(234)들의 구성에 대한 위쪽 방향 힘(Fu)이 실험에 의해 결정되고, 이 힘이 (가장자리로부터의 거리의 제곱에 따라 변화하는) 원하는 위쪽 방향 힘의 프로파일을 제공하는 지를 확인하기 위해 테스트된다. 주어진 진공 구멍 구성이 다이(또는 실험 요소)의 가장자리에서 충분히 높은 위쪽 방향 힘을 발생시키지 않는 것으로 판단되는 경우에는, 진공 팁의 가장자리에서 구멍들의 밀도를 증가시킬 수 있다(또는 중앙부에서 구멍들의 밀도를 감소시킬 수 있다).
대안적으로, 진공 팁(230)의 가장자리들 근처에서 더욱 밀집된 진공 구멍들의 구성은, 다이(204)와 테이프(206) 사이의 접착으로 인한 아래쪽 방향 힘(Fd)에 근사적으로 비례하는 구성을 추정하는 방식을 기반으로 제공될 수 있다.
또 다른 실시예들에서는, 아래쪽 방향 힘(Fd)들이 다이(204) 가장자리로부터의 거리의 제곱에 따라 변화하지 않을 수도 있다. 그러한 실시예에서는, 아래쪽 방향 힘의 프로파일(Fd)에 비례적으로 대응하거나 거의 대응하는 위쪽 방향 힘의 프로파일(Fu)을 제공하는 구성으로 진공 구멍(234)들이 배열될 수 있다. 이러한 힘의 프로파일들은 다양한 함수 f(x)들에 의하여 다이(201)의 가장자리로부터의 거리 x에 따라 변화할 수 있다.
위에서 설명한 실시예들에서, 일반적으로 단면을 따라 균일한 최종적 힘의 프로파일(Fn)을 제공하도록 상기 진공 구멍(234)들이 배열된다. 그러나 하나의 대안적인 실시예에서는, 다이(204)의 가장자리들에서의 위쪽 방향 힘들이 다이(204)의 중앙부 쪽의 위쪽 방향 힘들보다 큰 최종적 힘의 프로파일(Fn)이 제공되도록 진공 구멍(234)들이 배열될 수 있다. 이와 같은 실시예가 도 17 내지 도 20을 참조하여 아래에서 설명된다.
도 17 내지 도 20의 실시예에서는, 다이의 중앙부와 비교하여 다이(204)의 가장자리에서의 위쪽 방향 힘의 편차들이 도 13 내지 도 16에서의 다이에서 보인 위쪽 방향 힘의 편차들보다 크도록 하는 방식으로 진공 구멍(234)들이 배열된다. 즉, 도 17 내지 도 20에 보인 다이(204)의 가장자리에서의 위쪽 방향 힘들이 도 13 내지 도 16에서 보인 다이(204)의 가장자리에서의 위쪽 방향 힘들보다 더 클 수 있다. 달리 표현하면, 도 17 내지 도 20에 보인 다이(204)의 중앙부에서의 위쪽 방향 힘들이 도 13 내지 도 16에서 보인 다이(204)의 중앙부에서의 위쪽 방향 힘들보다 더 작을 수 있다. 그 결과는 도 18에 보인 최종적인 위쪽 방향 힘의 프로파일(Fn)으로서, 다이의 중앙부에서의 최종적인 위쪽 방향 힘과 비교하여 다이(204)의 가장자리에서 더 높은 최종적인 위쪽 방향 힘들을 갖는다.
상기 구성은, 진공 팁(230) 위에 파지(grip)되었을 때, 도 19에 보인 바와 같은 다이의 미세한 휘어짐을 유발할 수 있다. 본 실시예들에서, 상기 휘어짐은 진공 팁(230) 위에서의 다이(204)의 고정에 해를 끼치지 않으며 다이 파손의 위험성을 발생시키지 않을 정도로 작다. 도 19에 보인 바와 같은 미세한 휘어짐을 가진 다이는 위에서 설명한 바와 같이 기판(250) 위로 운송될 수 있다. 본 실시예에서 상기 다이는 기판에 비하여 미세하게 볼록한 모양을 가질 수 있고, 도 20의 하부에서 보인 것처럼 상기 다이(204)가 기판에 대하여 편평하게 눌려질 때, 다이와 기판 사이에 존재할 수 있는 공기 방울(252)들이 다이(204)의 가장자리로부터 쉽게 배출될 수 있다.
위에서 서술한 것처럼, 서로 다른 진공 구멍의 구성들이 제공될 수 있다. 도 21 내지 도 23은 몇 가지 대안적인 구성들을 도시하고 있다. 이러한 구성들은 모든 경우들을 나열한 것이 아니며, 진공 팁(230) 가장자리에서의 최종적인 위쪽 방향 힘들이 진공 팁 중앙부에서의 최종적인 아래쪽 방향 힘들보다 더 크도록 하는, 다양한 다른 진공 구멍(234)의 구성들이 제공될 수 있다.
위에서 설명한 실시예들에서, 가장자리에서의 더 높은 압력 편차는 가장자리 근처에서 진공 구멍(234)들의 밀도를 증가시킴으로써 얻어진다. 진공 팁(230)의 표면에 걸친 원하는 압력 편차는 다른 실시예들에서는 달리 얻어질 수도 있다는 것을 알 수 있다. 예를 들어, 도 24는 선행기술(도 4)에서 볼 수 있는 것과 같이 균일한 진공 구멍들의 분포를 갖는 진공 팁(230)의 실시예를 도시하고 있다. 그러나, 이 실시예에서는, 서로 다른 진공 구멍(234)들은 서로 다른 진공 소스들에 연결된다. 도시된 실시예에서, 진공 팁(230)의 주변부 근처에 있는 진공 구멍(234)들의 제1 그룹은 진공 구멍들에 압력 P1을 전달하는 진공 소스에 연결된다. 진공 팁(230)의 중앙부에 가까운 진공 구멍(234)들의 제2 그룹은 진공 구멍들에 압력 P2를 전달하는 진공 소스에 연결된다. 그리고 진공 팁(230)의 중앙부에 가장 가까운 진공 구멍(234)들의 제3 그룹은 진공 구멍들에 압력 P3를전달하는 진공 소스에 연결된다. 이러한 실시예에서, P1 > P2 > P3를 만족하도록 진공 소스들이 제공될 수 있다. 아래쪽 방향 힘의 프로파일(Fd)에 비례하는 위쪽 방향 힘의 프로파일(Fu)을 생성하여 최종적인 힘의 프로파일(Fn)이 다이(204)를 통하여 균일하게 가해질 수 있도록, 진공 소스들의 상대적인 강도들이 제어될 수 있다.
도 25는 또 다른 실시예를 도시하고 있는데, 선행기술(도 4)에서 볼 수 있는 것처럼 진공 구멍(234)들의 균일한 분포를 갖는 경우이다. 그러나 이 실시예에서는, 다른 진공 구멍(234)은 서로 다른 크기를 가지고 있다. 바깥쪽 주변부 근처에서의 구멍들은 진공 팁(230) 중앙부에 있는 구멍들보다 더 큰 지름을 가질 수 있다. 바깥쪽 주변부에서의 더 큰 구멍들은 중앙부의 더 작은 구멍들보다 더 큰 위쪽 방향 힘을 다이에 가할 수 있다. 이는 다이의 가장자리에서 더 큰 힘을 갖는 위쪽 방향 힘의 프로파일(Fu)를 발생시켜서, 다이(204)에 걸쳐서 가해지는 최종적인 힘의 프로파일이 균일하게 되도록 한다.
도 9의 흐름도를 다시 참조하면, 진공 팁(230)이 제거하고자 하는 다이에 맞닿도록 옮겨지기 전 또는 후에, 단계 112에서 진공 소스가 활성화될 수 있고, 단계 116에서 다이가 제거되고 운송될 수 있다. 운송 후에 다이는 다른 장소에 배치되고, 픽업 툴(224)은 단계 120에 나타낸 바와 같이 다음 다이(204)를 픽업하기 위하여 웨이퍼로 돌아갈 수 있다.
도 26은 위에서 설명한 시스템에 의하여 분리된 반도체 다이를 이용하여 조립된 반도체 패키지(170)를 도시하고 있다. 반도체 패키지(170)는 하나 또는 다수의 다이(204)들을 포함한다. 이러한 다이들은, 예를 들어 ASIC과 같은, 예를 들어 제어기 다이(174)와 함께 결합된 비휘발성 메모리일 수 있다. 다른 종류의 다이도 역시 고려될 수 있다. 상기 다이는, 예를 들어 와이어 본드(178)를 통하여, 전기적으로 기판(150)에 결합된다. 추가로 패시브 요소(passive component)(도면 생략)들이 기판(150) 위에 장착될 수 있다. 상기 패키지는, 예를 들어 호스트 장치에 탈착 가능하도록 삽입되고 또 제거될 수 있는 랜드 그리드 어래이(LGA: Land Grid Array) 패키지일 수 있다. 이와 같은 실시예에서, 기판은 호스트 장치 안에서 단자들과 결합하기 위하여 패키지의 하부 표면 위에 접촉 핑거(180)들을 포함할 수 있다. 상기 패키지는 반도체 다이 및 다른 요소들을 충격과 습기로부터 보호하기 위하여 몰딩 복합체(182) 내에 캡슐화될 수 있다.
위에서 설명한 시스템 및 방법을 이용하여, 접착력에 상대적으로 진공 팁에 의해 가해지는 힘들이 균형을 맞추도록 할 수 있고, 균일한 최종적 힘의 분포가 제공될 수 있다. 순차적으로 이는 다이 균열, 전도성 트레이스의 손상 및 쇼팅, 그리고/또는 기판 위에서 다이의 분리 등으로 인한 생산 불량을 감소시킬 수 있다.
일반적으로, 본 기술은 반도체 다이를 테이프 조립체로부터 분리하기 위한 툴에 관한 것으로서, 이러한 툴은, 반도체 다이의 테이프와 결합된 면의 반대편에 있는 반도체 다이의 면 위에 힘을 가하기 위하여 표면 위에 다수의 진공 구멍들을 구비한 진공 팁을 포함하고, 상기 다수의 진공 구멍들은 상기 진공 팁의 표면에 걸쳐 비균일한 분포를 갖는다.
다른 실시예에서, 본 기술은 반도체 다이를 테이프 조립체로부터 분리하기 위한 툴에 관한 것으로서, 이러한 툴은, 반도체 다이의 테이프와 결합된 면의 반대편에 있는 반도체 다이의 면 위에 힘을 가하기 위하여 표면 위에 다수의 진공 구멍들을 구비한 진공 팁을 포함하고, 상기 다수의 진공 구멍들은 상기 반도체 다이의 중앙부에서보다 반도체 다이의 가장자리부에서 더 큰 힘을 반도체 다이에 가한다.
또 다른 실시예에서, 본 기술은 반도체 다이를 테이프 조립체로부터 분리하기 위한 툴에 관한 것으로서, 테이프 조립체는 반도체 다이의 중앙부보다 반도체 다이의 가장자리부에서 더 큰 비균일한 힘들을 반도체 다이에 가하는데, 이러한 툴은, 반도체 다이를 지지하기 위한 표면으로서 상기 테이프를 포함하는 반도체 다이의 제1 표면이 마주하도록 구성된 하나의 지지용 표면과; 상기 테이프와 결합된 면의 반대편에 있는 반도체 다이의 면 위에 힘을 가하는 낮은 수준의 압력을 전달받기 위하여 표면 위에 다수의 진공 구멍들을 구비한 진공 팁을 포함하고, 상기 다수의 진공 구멍들은 반도체 다이 위 테이프 조립체의 비균일한 힘들을 상쇄하기 위하여 반도체 다이 위에 힘을 가한다.
상기한 상세한 설명들은 도시 및 설명을 위하여 제공된 것이다. 따라서 상기 설명들이 모든 경우를 나열하고 있거나 공개된 그대로의 형태로만 제한되는 것으로 이해되어서는 아니 된다. 상기 원리에 기반하여 많은 변형 및 수정이 가능하다. 상기 설명된 실시예들은, 청구범위에서 정의된 시스템의 원리 및 그 실용적인 실시를 가장 잘 설명하고, 본 발명의 기술분야에서 통상의 기술자가 본 발명의 시스템을 다양한 실시예 및 다양한 변형을 이용하여 원하는 특정한 응용분야에 활용할 수 있도록 하기 위하여 선택된 것들이다. 따라서 본 발명의 범위는 첨부된 청구범위의 청구항들에 의하여 정의되는 것으로 이해되어야 한다.
200: 반도체 웨이퍼
204: 다이
206: 접착 테이프
220: 배출 툴
224: 픽업 툴
222: 지지 테이블
230: 진공 팁(230)
234: 진공 구멍

Claims (11)

  1. 반도체 다이를 테이프 조립체로부터 분리하기 위한 툴(tool)로서,
    한번에 하나의 반도체 다이에 결합하도록(engaging) 구성되는 진공 팁 - 상기 진공 팁은 테이프가 결합된 반도체 다이 면의 반대편에 있는 반도체 다이 면 위에 힘을 가하기 위하여 상기 진공 팁의 표면 위에 다수의 진공 구멍들을 구비함 -
    을 포함하며,
    상기 다수의 진공 구멍들은 상기 진공 팁의 표면에 걸쳐 균일하게 분포되고,
    상기 진공 팁의 바깥쪽 주변부 주위의 제 1 그룹의 진공 구멍들에 적용되는 제 1 진공 소스(vacuum source)의 압력은 상기 제 1 그룹의 진공 구멍들 보다 상기 진공 팁의 중심부에 더 가깝게 안쪽으로 이격되는 제 2 그룹의 진공 구멍들에 동시에 적용되는 제 2 진공 소스의 압력 보다 크며, 상기 제 1 진공 소스 및 상기 제 2 진공 소스는 상기 진공 팁의 바깥쪽 주변부로부터 멀어질수록 감소하는 진공력을 상기 반도체 다이에 제공하는 것을 특징으로 하는 툴.
  2. 제1항에 있어서,
    상기 반도체 다이와 상기 테이프 조립체 사이의 접착력이 상기 반도체 다이의 표면에 걸쳐서 제1 힘의 프로파일을 정의하고, 상기 다수의 진공 구멍들에 전달되는 낮은 압력이 상기 제1 힘의 프로파일과는 반대 방향의 제2 힘의 프로파일을 정의하며, 상기 제1 및 제2 힘의 프로파일들 간의 최종적인 힘의 프로파일(net force profile)은 상기 반도체 다이의 표면에 걸쳐서 균일한 힘의 프로파일을 발생시키는 것을 특징으로 하는 툴.
  3. 제2항에 있어서,
    상기 제1 및 제2 힘의 프로파일들이 상기 반도체 다이의 가장자리로부터의 거리의 제곱에 비례하여 변화하는 것을 특징으로 하는 툴.
  4. 제1항에 있어서,
    상기 제 1 진공 소스에 의하여 상기 반도체 다이의 바깥쪽 주변부 상에 생성되는 힘은, 상기 테이프 조립체에 의하여 상기 반도체 다이의 바깥쪽 주변부 상에 생성되는 접착력을 초과하는 것을 특징으로 하는 툴.
  5. 반도체 다이를 테이프 조립체로부터 분리하기 위한 툴로서,
    한번에 하나의 반도체 다이에 결합하기 위한 진공 팁 - 상기 진공 팁은 테이프가 결합된 반도체 다이 면의 반대편에 있는 반도체 다이 면 위에 힘을 가하기 위하여 상기 진공 팁의 표면에 다수의 진공 구멍들을 구비함 -
    을 포함하며,
    상기 다수의 진공 구멍들은 제 1 진공 소스로부터 제 1 음의 압력(negative pressure)을 받는 제 1 그룹의 진공 구멍들 및 상기 제 1 그룹의 진공 구멍들을 둘러싸고 제 2 진공 소스로부터 제 2 음의 압력을 받는 제 2 그룹의 진공 구멍들을 포함하고, 상기 반도체 다이의 중앙부에서보다 상기 반도체 다이의 가장자리들에서 더 큰 힘을 상기 반도체 다이에 가하도록 상기 제 2 음의 압력은 상기 제 1 음의 압력보다 더 크고, 상기 반도체 다이의 가장자리들로부터 상기 반도체 다이의 중앙부 쪽으로 균일하게(unformly) 감소하는 것을 특징으로 하는 툴.
  6. 제5항에 있어서,
    음의 압력을 상기 다수의 진공 구멍들에 전달하기 위한 진공 소스를 추가로 포함하는 것을 특징으로 하는 툴.
  7. 제5항에 있어서,
    상기 진공 구멍들이 상기 진공 팁의 중앙부보다 상기 진공 팁의 가장자리들에서 더욱 밀집되게 제공되는 구성으로, 상기 다수의 진공 구멍들이 제공되는 것을 특징으로 하는 툴.
  8. 제5항에 있어서,
    상기 진공 구멍들이 상기 진공 팁의 중앙부보다 상기 진공 팁의 가장자리들에서 크기가 더 커지는 구성으로, 상기 다수의 진공 구멍들이 제공되는 것을 특징으로 하는 툴.
  9. 제5항에 있어서,
    상기 진공 팁의 가장자리에 있는 진공 구멍들은 제1 진공 소스에 연결되고 상기 진공 팁의 중앙부에 있는 진공 구멍들은 제2 진공 소스에 연결되어, 상기 제1 진공 소스가 상기 제2 진공 소스보다 더 큰 음의 압력을 제공하는 것을 특징으로 하는 툴.
  10. 제5항에 있어서,
    상기 진공 구멍들이 가장자리로부터 멀어지는 거리의 제곱에 비례하여 감소하는 진공력을 제공하도록 하는 구성으로, 상기 다수의 진공 구멍들이 제공되는 것을 특징으로 하는 툴.
  11. 제5항에 있어서,
    상기 반도체 다이와 상기 테이프 조립체 사이의 접착력이 상기 반도체 다이의 표면에 걸쳐서 제1 힘의 프로파일을 정의하고, 상기 다수의 진공 구멍들에 전달되는 낮은 압력이 상기 제1 힘의 프로파일과는 반대 방향의 제2 힘의 프로파일을 정의하며, 상기 제1 및 제2 힘의 프로파일들 간의 최종적인 힘의 프로파일은 상기 반도체 다이의 표면에 걸쳐서 균일한 힘의 프로파일을 발생시키는 것을 특징으로 하는 툴.
KR1020177030542A 2011-02-28 2011-02-28 비균일 진공 프로파일 다이 부착 팁 KR20170122287A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/071368 WO2012116482A1 (en) 2011-02-28 2011-02-28 Non-uniform vacuum profile die attach tip

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147027970A Division KR20140124871A (ko) 2011-02-28 2011-02-28 비균일 진공 프로파일 다이 부착 팁

Publications (1)

Publication Number Publication Date
KR20170122287A true KR20170122287A (ko) 2017-11-03

Family

ID=46718021

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020147027970A KR20140124871A (ko) 2011-02-28 2011-02-28 비균일 진공 프로파일 다이 부착 팁
KR1020127007257A KR20120132461A (ko) 2011-02-28 2011-02-28 비균일 진공 프로파일 다이 부착 팁
KR1020177030542A KR20170122287A (ko) 2011-02-28 2011-02-28 비균일 진공 프로파일 다이 부착 팁

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020147027970A KR20140124871A (ko) 2011-02-28 2011-02-28 비균일 진공 프로파일 다이 부착 팁
KR1020127007257A KR20120132461A (ko) 2011-02-28 2011-02-28 비균일 진공 프로파일 다이 부착 팁

Country Status (6)

Country Link
US (1) US9038264B2 (ko)
KR (3) KR20140124871A (ko)
CN (1) CN102782829B (ko)
BR (1) BR112012007522A2 (ko)
TW (1) TWI475606B (ko)
WO (1) WO2012116482A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881587B (zh) * 2012-10-17 2015-03-25 如皋市大昌电子有限公司 一种叠片二极管制造工艺及其芯片筛盘
CN106736528B (zh) * 2016-12-30 2019-02-22 湖南先步信息股份有限公司 高效智能标准装配平台
DE102019112318B3 (de) 2019-05-10 2020-07-23 Witrins S.R.O. Vakuumspannvorrichtung
KR102189274B1 (ko) * 2019-07-02 2020-12-09 세메스 주식회사 다이 픽업 방법 및 다이 픽업 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69133413D1 (de) * 1990-05-07 2004-10-21 Canon Kk Substratträger des Vakuumtyps
US5660380A (en) * 1995-08-15 1997-08-26 W. L. Gore & Associates, Inc. Vacuum fixture and method for dimensioning and manipulating materials
JP2003059955A (ja) * 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
JP4266106B2 (ja) 2001-09-27 2009-05-20 株式会社東芝 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
TWI283906B (en) 2001-12-21 2007-07-11 Esec Trading Sa Pick-up tool for mounting semiconductor chips
US6889427B2 (en) * 2002-02-15 2005-05-10 Freescale Semiconductor, Inc. Process for disengaging semiconductor die from an adhesive film
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
AU2003249592A1 (en) 2002-07-17 2004-02-02 Matsushita Electric Industrial Co., Ltd Method and apparatus for picking up semiconductor chip and suction and exfoliation tool up therefor
KR100480628B1 (ko) * 2002-11-11 2005-03-31 삼성전자주식회사 에어 블로잉을 이용한 칩 픽업 방법 및 장치
US7306695B2 (en) 2003-04-10 2007-12-11 Matsushita Electric Industrial Co., Ltd. Apparatus and method for picking up semiconductor chip
US7028396B2 (en) 2003-04-14 2006-04-18 Texas Instruments Incorporated Semiconductor chip pick and place process and equipment
US7650688B2 (en) * 2003-12-31 2010-01-26 Chippac, Inc. Bonding tool for mounting semiconductor chips
US20050274457A1 (en) * 2004-05-28 2005-12-15 Asm Assembly Automation Ltd. Peeling device for chip detachment
JP4541807B2 (ja) 2004-09-03 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体素子保持装置および半導体素子の搬送方法
US7238258B2 (en) * 2005-04-22 2007-07-03 Stats Chippac Ltd. System for peeling semiconductor chips from tape
KR100834837B1 (ko) * 2006-12-29 2008-06-03 삼성전자주식회사 반도체 다이 픽업 장치와 이를 이용한 반도체 다이 픽업방법
US7607647B2 (en) * 2007-03-20 2009-10-27 Kla-Tencor Technologies Corporation Stabilizing a substrate using a vacuum preload air bearing chuck
JP2008290170A (ja) 2007-05-23 2008-12-04 Renesas Technology Corp 半導体装置の製造方法
JP4198745B1 (ja) 2008-05-07 2008-12-17 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
JP4215818B1 (ja) 2008-06-30 2009-01-28 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
JP4397429B1 (ja) 2009-03-05 2010-01-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
US8141612B2 (en) 2009-04-02 2012-03-27 Asm Assembly Automation Ltd Device for thin die detachment and pick-up

Also Published As

Publication number Publication date
CN102782829A (zh) 2012-11-14
TW201250808A (en) 2012-12-16
CN102782829B (zh) 2015-04-01
KR20140124871A (ko) 2014-10-27
US20120216396A1 (en) 2012-08-30
US9038264B2 (en) 2015-05-26
KR20120132461A (ko) 2012-12-05
BR112012007522A2 (pt) 2019-09-24
TWI475606B (zh) 2015-03-01
WO2012116482A1 (en) 2012-09-07

Similar Documents

Publication Publication Date Title
KR101225622B1 (ko) 칩 유닛 및 이의 제조방법과 이를 갖는 스택 패키지
CN101765911B (zh) 具有重新分布层的半导体芯片
US7807507B2 (en) Backgrinding-underfill film, method of forming the same, semiconductor package using the backgrinding-underfill film, and method of forming the semiconductor package
KR100886717B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
US9984900B2 (en) Semiconductor device including at least one element
TW200539338A (en) A manufacturing method of a semiconductor device
JP2003234359A (ja) 半導体装置の製造方法
TW201523757A (zh) 高產量半導體裝置
US9425177B2 (en) Method of manufacturing semiconductor device including grinding semiconductor wafer
US10325881B2 (en) Vertical semiconductor device having a stacked die block
US20150035202A1 (en) Manufacturing method of molded article
KR20170122287A (ko) 비균일 진공 프로파일 다이 부착 팁
US11670622B2 (en) Stacked semiconductor package and packaging method thereof
JP2008103390A (ja) 半導体装置の製造方法
KR100405771B1 (ko) 반도체장치 및 그 제조방법
JP2015018897A (ja) 半導体装置の製造方法
TW202203417A (zh) 半導體裝置及半導體裝置的製造方法
US9462694B2 (en) Spacer layer for embedding semiconductor die
US20150318268A1 (en) Multi-chip package and method of manufacturing the same
KR20040069392A (ko) 적층형 반도체 멀티 칩 패키지
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
KR20120005341A (ko) 반도체 칩 및 패키지
KR20080088103A (ko) 어태치 장치
JP4452767B2 (ja) 半導体装置およびその製造方法
JP6271463B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application