CN1259200C - 卡型记录媒体及其制造方法 - Google Patents
卡型记录媒体及其制造方法 Download PDFInfo
- Publication number
- CN1259200C CN1259200C CNB01816711XA CN01816711A CN1259200C CN 1259200 C CN1259200 C CN 1259200C CN B01816711X A CNB01816711X A CN B01816711XA CN 01816711 A CN01816711 A CN 01816711A CN 1259200 C CN1259200 C CN 1259200C
- Authority
- CN
- China
- Prior art keywords
- memory
- substrate
- mentioned
- chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
- H05K2201/10303—Pin-in-hole mounted pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Abstract
本发明提供能够增大存储器容量,并且刚性卓越,耐冲击性也良好的卡型记录媒体及其制造方法。将通过在存储器用基片(21,22,70,63,65)上安装多个存储器芯片(15)构成的存储器模块(221,222,270)安装在基础基片(10)的一个面上,并且在上述基础基片(10)的另一个面上安装控制上述多个存储器工作的IC芯片(13,14,60),将全体安装在罩子(30,31)内。
Description
技术领域
本发明涉及至少在基础基片的一个面上安装存储器芯片,在另一个面上安装控制存储器芯片工作的IC芯片的卡型记录媒体。
背景技术
至今,作为这种卡型记录媒体的一个例子,我们知道具有快擦除存储器等的半导体存储器芯片的小型存储卡。这种小型存储卡倾向于在为了具有优良便携性的便携式设备中用得特别多,希望记录在便携式设备之间进行通信的静止画,动画,音乐等。因此,作为小型存储卡,希望具有更大的存储容量。
可是,一般地说,小型存储卡,因为它的罩子尺寸和厚度由标准决定,所以只能将存储器芯片安装在小型存储卡内的安装用于控制存储器芯片的IC芯片的基片上,要大幅度地增加上述存储容量是困难的。当大幅度地增加上述存储容量时,因为作为小型存储卡要进出便携式设备,所以需要某种程度的刚性,并且,因为也要求耐冲击性,所以也需要满足这些要求。
从而,本发明的目的是提供能够解决上述问题,增大存储容量,并且具有优良刚性和良好耐冲击性的卡型记录媒体及其制造方法。
发明内容
为了达到上述目的,本发明如下地构成。
本发明提供的第一种卡型记录媒体,通过在存储器用基片的表里两面上分别倒装芯片来安装存储器芯片后,将用绝缘性密封树脂密封接合部分构成的存储器模块安装在基础基片的一个面上,并且与安装在上述一个面上的上述存储器模块对应,在上述基础基片的另一个面上安装控制上述多个存储器芯片工作的IC芯片,将全体安装在罩子内。
在上述卡型记录媒体中,优选:上述存储器模块由多个存储器模块构成,在各存储器模块的各存储器用基片上倒装片安装上述存储器芯片后,用绝缘性密封树脂密封接合部分。
在上述卡型记录媒体中,优选:在上述基础基片的上述一个面上,倒装片安装上述存储器芯片。
在上述卡型记录媒体中,优选:上述存储器模块由第1存储器模块和第2存储器模块构成,在上述基础基片上安装上述第1存储器模块,在上述第1存储器模块上安装第2存储器模块,并且在上述第1存储器模块和上述第2存储器模块中的至少一个存储器模块的存储器基片的表里两面上分别倒装片安装上述存储器芯片后,用绝缘性密封树脂密封接合部分,另一方面;通过在与上述基础基片的存储器用基片安装面正交的方向上电连接的1个导体将上述基础基片的电极、上述第1存储器模块的上述存储器用基片的电极和上述第2存储器模块的上述存储器用基片的电极电连接起来。
在上述卡型记录媒体中,优选:上述导体是导电性导线。
在上述卡型记录媒体中,优选:上述导体是导电性球。
在上述卡型记录媒体中,优选:上述导体是配置在绝缘性树脂片内的导电性支杆。
在上述卡型记录媒体中,优选:上述导体是各端部的上下面的电极相互电连接的长方体电子部件。
在上述卡型记录媒体中,优选:上述存储器模块备有第1存储器模块和第2存储器模块,上述导体是贯通作为上述第1存储器模块的上述存储器用基片的电极起作用的贯通孔的导电性球,并且,将上述导电性球的上部与上述第2存储器模块的上述存储器用基片的电极电连接起来,将上述导电性球的下部与上述基础基片模块的上述基础基片的电极电连接起来。
在上述卡型记录媒体中,优选:上述存储器模块由3块存储器用基片构成,在上述3块存储器用基片的电极之间,通过在与上述存储器用基片的存储器芯片安装面正交的方向上电连接的1个导体电连接相互邻接的上述3块存储器用基片的电极。
在上述卡型记录媒体中,优选:在上述存储器用基片上,对于上述存储器用基片的长方向的中心对称地配置上述多个存储器芯片。
在上述卡型记录媒体中,优选:在上述存储器用基片的两个面上,分别倒装片安装至少1个存储器芯片,并且,为了使倒装片安装在上述存储器用基片的两个面上的上述存储器芯片的位置是同一个位置地进行安装。
在上述卡型记录媒体中,优选:在上述存储器用基片的两个面上,分别倒装片安装至少1个存储器芯片,并且,使倒装片安装在上述存储器用基片的两个面上的上述存储器芯片的位置是大致同一个位置,并且具有大致相同的形状。
在上述卡型记录媒体中,优选:上述存储器用基片是薄膜基片。
在上述卡型记录媒体中,优选:上述存储器用基片和上述基础基片的是一块薄膜基片。
在上述卡型记录媒体中,优选:上述存储器用基片是长方形的,并且上述存储器芯片是长方形的,上述长方形的存储器芯片的长边与上述长方形的存储器用基片的至少一个短边大致平行地配置,并且,沿上述短边,配置与上述基础基片的电极连接的上述存储器用基片的电极。
在上述卡型记录媒体中,优选:在上述存储器用基片的一个面上备有多个上述存储器芯片,在上述存储器用基片的上述一个面上,并且在上述多个存储器芯片之间,与上述存储器用基片的上述短边大致平行地配置与上述基础基片的电极连接的电极。
在上述卡型记录媒体中,优选:进一步备有配置在上述存储器用基片和上述基础基片之间的绝缘性增强树脂的增强部分。
在上述卡型记录媒体中,优选:上述绝缘性增强树脂的厚度在上述存储器芯片的厚度以上。
在上述卡型记录媒体中,优选:进一步备有配置在上述多个存储器模块的上述存储器用基片之间的绝缘性增强树脂的增强部分。
在上述卡型记录媒体中,优选:进一步备有配置在上述罩子内面和上述存储器用基片之间的绝缘性增强树脂的增强部分。
在上述卡型记录媒体中,优选:进一步备有配置在上述罩子内面和上述存储器用基片之间的绝缘性增强树脂的增强部分。
在上述卡型记录媒体中,优选:进一步备有在上述存储器用基片和上述基础基片之间保持两者的间隔恒定的接合部分。
在上述卡型记录媒体中,优选:进一步备有在上述基础基片的电极和上述存储器用基片的电极中的任何一个上将两电极间接合起来的突起电极。
本发明提供的第一种卡型记录媒体的制造方法,用于制造上述卡型记录媒体,其中:在上述存储器用基片的表里两面上分别倒装片安装上述存储器芯片后,用绝缘性密封树脂密封接合部分,在上述基础基片上重叠配置上述存储器用基片后,通过在与上述基础基片的上述存储器用基片安装面正交的方向上电连接的1个导体,将上述基础基片的电极和上述存储器用基片的电极电连接起来,将上述存储器模块安装在上述基础基片的一个面上,安装在上述一个面上的上述存储器模块,与在上述基础基片的另一个面上安装控制上述多个存储器芯片工作的IC芯片对应。
本发明提供的第二种卡型记录媒体的制造方法,用于制造上述卡型记录媒体,其中:在上述多个存储器用基片中的至少一块存储器用基片的表里两面上分别倒装片安装存储器芯片后,用绝缘性密封树脂密封接合部分,并且在上述多个存储器用基片中的余下的存储器用基片上分别倒装片安装存储器芯片后,用绝缘性密封树脂密封接合部分,在上述基础基片的上述一个面上重叠上述多个存储器用基片中的一块存储器用基片,在上述一块存储器用基片的上面重叠上述多个存储器用基片中的另一块存储器用基片后,通过在与上述基础基片的存储器用基片安装面正交的方向上电连接的1个导体,将上述基础基片的电极和上述多个存储器用基片的电极电连接起来,将上述存储器模块安装在上述基础基片的一个面上,安装在上述一个面上的上述存储器模块,与在上述基础基片的另一个面上安装控制上述多个存储器芯片工作的IC芯片对应。
在上述卡型记录媒体的制造方法中,优选:上述导体是导电性导线。
在上述卡型记录媒体的制造方法中,优选:上述导体是导电性球。
本发明提供的第二种卡型记录媒体,其中将多个存储器芯片倒装片安装在存储器用基片上构成的存储器模块安装在基础基片的一个面上,并且在上述基础基片的另一个面上安装控制上述多个存储器芯片工作的IC芯片,将全体安装在罩子内,并且上述存储器模块是由层积的多个存储器模块构成的,配置在上述多个存储器模块中的一个存储器模块的存储器用基片上的存储器芯片的长方向、与配置在上述多个存储器模块中的另一个存储器模块的存储器用基片上的存储器芯片的长方向交叉。
本发明提供的第三种卡型记录媒体,其中将通过在存储器用基片上倒装片安装多个存储器芯片构成的存储器模块安装在基础基片的一个面上,并且在上述基础基片的另一个面上安装控制上述多个存储器芯片工作的IC芯片,将全体安装在罩子内,并且上述存储器模块由层积的多个存储器模块构成,配置在上述多个存储器模块中的上侧的存储器模块的存储器用基片上的存储器芯片的厚度比配置在上述多个存储器模块中的下侧的存储器模块的存储器用基片上的存储器芯片的厚度大。
附图说明
下面,本发明的这些与其它的目的和特征将通过附图与优先实施形态相关的下列记述变得很清楚。在这些附图中,
图1是表示与本发明的一个实施形态有关的小型存储卡的除去罩子状态的概略斜视图,此外,为了容易看到电极等除去一部分导体,
图2是图1的小型存储卡的侧面图,
图3是图1的小型存储卡的完成状态中的一部分截面侧面图,但是,为了容易理解起见,表示了存储器芯片与基片的连接部分和罩子的截面,
图4A,图4B,图4C分别是在图1的小型存储卡的制造方法中,制造基础基片模块、第1存储器模块和第2存储器模块的工序的一部分截面的说明图,
图5A,图5B,图5C,图5D分别是在图1的小型存储卡的制造方法中,在基础基片模块、第1存储器模块和第2存储器模块上涂敷焊膏的工序的一部分截面的说明图,是暂时固定第1存储器模块和第2存储器模块的工序的一部分截面的说明图,
图6A,图6B,图6C分别是在图1的小型存储卡的制造方法中,将暂时固定的第1存储器模块和第2存储器模块暂时固定在基础基片模块上的工序,进一步,用导电性导线分别连接模块之间的电极的工序,用作为别的导体例子的连续的导电性导线连接模块之间的电极的连接工序的一部分截面的说明图,
图7是与本发明的第2实施形态有关的小型存储卡的完成状态中的一部分截面侧面图,但是,为了容易理解起见,表示了存储器芯片与基片的连接部分和罩子的截面,
图8A,图8B,图8C分别是在图7的小型存储卡的制造方法中,在基础基片模块上印刷并供给焊膏的工序、在基础基片模块的各焊膏电极的每个上供给1个导电球的工序、第1存储器模块上涂敷焊膏的工序的一部分截面的说明图,
图9A,图9B分别是在图7的小型存储卡的制造方法中,通过基础基片模块的各焊膏电极上的导电性球将第1存储器模块安装在基础模块上的工序、在第2存储器模块上涂敷焊膏的工序的一部分截面的说明图,
图10A,图10B分别是在图7的小型存储卡的制造方法中,在基础基片模块上的第1存储器模块的各焊膏电极的每一个上供给1个导电性球的工序,通过第1存储器模块的各焊膏电极上的导电性球将第2存储器模块安装在第1存储器模块上的工序的一部分截面的说明图,
图11是与本发明的第3实施形态有关的小型存储卡的一部分截面侧面图,
图12是与本发明的第4实施形态有关的小型存储卡的一部分截面侧面图,
图13是与本发明的第5实施形态有关的小型存储卡的一部分截面侧面图,
图14是与本发明的第6实施形态有关的小型存储卡的一部分截面侧面图,
图15是与本发明的第7实施形态有关的小型存储卡的一部分截面侧面图,
图16是与本发明的第8实施形态有关的小型存储卡的一部分截面侧面图,
图17是与本发明的第9实施形态有关的小型存储卡的一部分截面侧面图,
图18是与本发明的第10实施形态有关的小型存储卡的一部分截面侧面图,
图19是与本发明的第11实施形态有关的小型存储卡的一部分截面侧面图,
图20是与本发明的第12实施形态有关的小型存储卡的一部分截面侧面图,
图21是与本发明的第13实施形态有关的小型存储卡的一部分截面侧面图,
图22是与本发明的第14实施形态有关的小型存储卡的一部分截面侧面图,
图23是成为与本发明的各实施形态有关的小型存储卡的基本的小型存储卡的分解斜视图,
图24是图23的小型存储卡的一部分截面侧面图,
图25是图23的小型存储卡的底面图,
图26是与本发明的第15实施形态有关的小型存储卡的概略侧面图,
图27是在除去与本发明的第16实施形态有关的小型存储卡的罩子的状态中的概略侧面图,
图28是沿存储器用基片的长边配置电极的比较例的概略平面图,
图29A,图29B分别是沿存储器用基片的长边配置存储器芯片的长方向的比较例,表示在存储器芯片中发生破裂的状态的概略平面图,和表示应力集中在接合存储器芯片的电极和存储器用基片的电极的焊料接合部分,发生裂纹的状态的概略侧面图,
图30是弯曲试验的说明图,
图31是扭转试验的说明图,
图32是上述第16实施形态的变形例的存储器用基片的概略平面图,
图33是上述第16实施形态的别的变形例的存储器用基片的概略平面图,
图34是与本发明的第17实施形态有关的小型存储卡的上侧的存储器用基片的概略侧面图,
图35是在除去与本发明的第17实施形态有关的小型存储卡的罩子的状态中的小型存储卡的概略侧面图,
图36是在与本发明的第18实施形态有关的,除去罩子的状态中的小型存储卡的下侧的两层存储器用基片的概略侧面图,
图37是将在与本发明的第18实施形态有关的,除去罩子的状态中的小型存储卡的下侧的两层层存储器用基片安装在基础基片的状态的概略侧面图,
图38是将在与本发明的第18实施形态有关的,除去罩子的状态中的小型存储卡的概略侧面图,进一步是将最上层的存储器用基片安装在安装在基础基片的下侧的两层层存储器用基片上的状态的概略侧面图,
图39是与本发明的第19实施形态有关的,除去罩子的状态中的小型存储卡的概略侧面图,
图40是表示用涂敷喷嘴对与本发明的第20实施形态有关的,除去罩子的状态中的小型存储卡涂敷绝缘性增强树脂的状态的概略侧面图,
图41是与本发明的第20实施形态有关的,除去罩子的状态中的小型存储卡的概略侧面图,
图42是与本发明的第20实施形态有关的,除去罩子的状态中的小型存储卡的概略侧面图,
图43是上述第20实施形态的第1变形例的存储器用基片的概略平面图,
图44是上述第20实施形态的第1变形例的小型存储卡的一部分截面的概略侧面图,
图45是上述第20实施形态的第2变形例的小型存储卡的一部分截面的概略侧面图,
图46是上述第20实施形态的第3变形例的小型存储卡的一部分截面的概略侧面图,
图47是上述第20实施形态的第4变形例的小型存储卡的一部分截面的概略侧面图,
图48是上述第20实施形态的第5变形例的小型存储卡的一部分截面的概略侧面图,
图49是上述第20实施形态的第6变形例的小型存储卡的一部分截面的概略侧面图,
图50是上述第20实施形态的第7变形例的小型存储卡的一部分截面的概略侧面图,
图51是上述第20实施形态的第8变形例的小型存储卡的一部分截面的概略侧面图,
图52是上述第20实施形态的第9变形例的小型存储卡的一部分截面的概略侧面图,
图53是上述第20实施形态的第10变形例的小型存储卡的一部分截面的概略侧面图,
图54是上述第20实施形态的第11变形例的小型存储卡的一部分截面的概略侧面图,
图55是上述第20实施形态的第12变形例的小型存储卡的一部分截面的概略侧面图,
图56是上述第20实施形态的第13变形例的小型存储卡的一部分截面的概略侧面图,
图57是上述第20实施形态的第14变形例的小型存储卡的一部分截面的概略侧面图,
图58是上述第20实施形态的第15变形例的小型存储卡的一部分截面的概略侧面图,
图59是上述第20实施形态的第16变形例的小型存储卡的概略平面图,
图60是上述第20实施形态的第16变形例的小型存储卡的一部分截面的概略侧面图,
图61是上述第16实施形态的长方形的小型存储卡用的长方形的存储器用基片的斜视图,
图62是在图61的存储器用基片上安装2块长方形的存储卡芯片的状态的斜视图,
图63是与本发明的第20实施形态的第17变形例有关的小型存储卡的存储器用基片的概略平面图,
图64是与本发明的第20实施形态的第17变形例有关的小型存储卡的一部分截面的概略侧面图,
图65是与本发明的第20实施形态的第18变形例有关的小型存储卡的一部分截面的概略侧面图,
图66是与本发明的第20实施形态的第19变形例有关的小型存储卡的一部分截面的概略侧面图,
图67是与本发明的第20实施形态的第20变形例有关的小型存储卡的一部分截面的概略侧面图,
图68是用于说明与本发明的第21实施形态有关的小型存储卡的课题说明图,
图69是与本发明的第21实施形态有关的小型存储卡的存储器用基片的概略侧面图,
图70是在与本发明的第21实施形态有关的小型存储卡的存储器用基片的一个面上安装存储器芯片的状态的概略侧面图,
图71是在与本发明的第21实施形态有关的小型存储卡的存储器用基片的表里两面上分别安装存储器芯片的状态的概略侧面图,
图72是在与本发明的第21实施形态有关的小型存储卡的存储器用基片的一个面上安装存储器芯片后用密封树脂密封电极接合部分的状态的一部分截面的概略侧面图,
图73是接着图72,在小型存储卡的存储器用基片的另一个面上安装存储器芯片的状态的一部分截面的概略侧面图,
图74是接着图73,在小型存储卡的存储器用基片的另一个面上安装存储器芯片的状态的一部分截面的概略侧面图,
图75是经过图74的工序制造的小型存储卡的存储器用基片的一部分截面的概略侧面图,
图76是用与图73和图74不同的方法,,在小型存储卡的存储器用基片的两个面上分别安装存储器芯片的状态的概略侧面图,
图77是表示用于说明与本发明的第22实施形态有关的小型存储卡的课题的安装在罩子中前的存储器用基片弯转的状态的说明图,
图78是表示用于说明与本发明的第22实施形态有关的小型存储卡的课题的安装在罩子中后的存储器用基片弯转的状态的说明图,
图79是表示使用于说明与本发明的第22实施形态有关的小型存储卡的安装在罩子中前的1层存储器用基片与基础基片的间隙保持恒定的状态的说明图,
图80是表示使用于说明与本发明的第22实施形态有关的小型存储卡的安装在罩子中后的1层存储器用基片与基础基片的间隙保持恒定的状态的说明图,
图81是表示使用于说明与本发明的第22实施形态有关的小型存储卡的安装在罩子中前的2层存储器用基片之间的间隙和下侧存储器用基片与基础基片的间隙分别保持恒定的状态的说明图,
图82是表示使用于说明与本发明的第22实施形态有关的小型存储卡的安装在罩子中后的2层存储器用基片之间的间隙和下侧存储器用基片与基础基片的间隙分别保持恒定的状态的说明图,
图83是表示存储器用基片的保护层的突出量比存储器芯片接合用电极的突出量大的状态的一部分截面侧面图,
图84是表示与本发明的第23实施形态有关的小型存储卡的存储器用基片的一部分截面侧面图,
图85是表示与本发明的第23实施形态的变形例有关的小型存储卡的存储器用基片的一部分截面侧面图,
图86是与本发明的第16实施形态有关的小型存储卡的除去罩子的状态中的分解斜视图,
图87是除去图86的小型存储卡的罩子的状态中的侧面图,
图88是表示在本发明的上述实施形态中,不利用突起电极的小型存储卡的制造方法的工序的说明图,
图89是接着图88,表示在本发明的上述实施形态中,不利用突起电极的小型存储卡的制造方法的工序的说明图,
图90是接着图89,表示在本发明的上述实施形态中,不利用突起电极的小型存储卡的制造方法的工序的说明图,
图91是接着图90,表示在本发明的上述实施形态中,不利用突起电极的小型存储卡的制造方法的工序的说明图,
图92是接着图91,表示在本发明的上述实施形态中,不利用突起电极的小型存储卡的制造方法的工序的说明图,
图93是接着图92,表示在本发明的上述实施形态中,不利用突起电极的小型存储卡的制造方法的工序的说明图,
图94是接着图93,表示在本发明的上述实施形态中,不利用突起电极的小型存储卡的制造方法的工序的说明图,
图95是与本发明的第24实施形态有关的小型存储卡的分解斜视图,
图96是表示与本发明的第24实施形态有关的小型存储卡的制造方法的工序的说明图,
图97是接着图96,表示与本发明的第24实施形态有关的小型存储卡的制造方法的工序的说明图,
图98是接着图97,表示与本发明的第24实施形态有关的小型存储卡的制造方法的工序的说明图,
图99是接着图98,表示与本发明的第24实施形态有关的小型存储卡的制造方法的工序的说明图,
图100是接着图99,表示与本发明的第24实施形态有关的小型存储卡的制造方法的工序的说明图。
具体实施方式
下面,我们根据附图详细说明与本发明有关的实施形态。此外,在附图中,为了容易理解起见,用截面表示IC芯片或存储器芯片与各基片的接合部分,但是实际上,希望用密封树脂全部密封接合部分。
首先,图23~图25表示作为与本发明有关的种种实施形态有关的卡型记录媒体的一个例子的小型存储卡的具体的基本构成。
在图中,110是基片,113是安装在基片110的里面(在图23中为上侧面,在图24中为下侧面)上的ASIC(Application Specific Integrated Circuit(专用集成电路))的控制LSI芯片(ASIC用IC芯片),114是安装在基片110的里面的微处理机用IC芯片,115是作为安装在基片110的表面(在图23中为下侧面,在图24中为上侧面)上的CSP(Chip Size Package(芯片尺寸组件))的快擦除存储器芯片,116是基片110的电极,118是安装在基片110表面上的片式电容,119是安装在基片110表面上的片式电阻,130是覆盖基片110表面的上罩子,131是固定在上罩子130上覆盖基片110的里面的下罩子,131a是下罩子131的电极用开口,132是防光照用的切换开关。
作为这种小型存储卡的标准的例子,如图25所示,作为将下罩子131粘合在上罩子130的状态的制品的小型存储卡,要求宽度24mm×高度32mm×厚度2.1mm.。此外,在图24中,上罩子130的厚度为1.4mm,下罩子131的厚度为0.7mm。又,快擦除存储器的IC芯片,作为一个例子,构成厚度为80μm,短边7.8mm×长边16mm的长方形薄板状。
下面我们将详细说明在按照这种标准的小型存储卡中,能够增加存储器容量的本发明的各种实施形态。但是,这个标准是作为容易理解的一个例子述说的,本发明不受其限定。
(第1实施例)
作为与本发明的第1实施形态有关的卡型记录媒体的一个例子的小型存储卡,如图1~图3所示,备有基础基片模块210、安装在基础基片模块210上的第1存储器模块221、和安装在第1存储器模块状221上的第2存储器模块222,构成图24的安装了上述控制LSI开关113、微处理机用IC芯片114和快擦除存储器芯片115的基片110,安装在上罩子30和下罩子31内,在各罩子30,31之间空出的各个所定间隙中。
基础基片模块210是在长方形板状基片10的下面,以所定间隔安装微处理机用IC芯片14和ASIC用IC芯片13构成的。使微处理机用IC芯片14的各电极和各基片电极,以及,ASIC用IC芯片13的各电极和各基片电极,通过冲击等直接接合起来即倒装片安装后,用绝缘性的密封树脂密封接合部分。在基础基片10的上面,在它的一个端部,沿与基础基片10的长方向的长边正交的短边安装片式电容18和片式电阻19。在沿基础基片10的长方向的长边的近旁,与基础基片10的电路图案电连接,并且为了起到作为与其它存储器用基片21,22连接的电极的作用,形成多个贯通孔10a,在各贯通孔10a内配置焊膏12。当制造小型存储卡时也将长方向两端的贯通孔10a用作位置孔10z。此外,16是小型存储卡的卡电极,18是片式电容,19是片式电阻。
第1存储器模块221具有在比基础基片10小的长方形的第1存储器用基片21的表里两面(上下两面)上,安装合计4个快擦写存储器等的非易性存储器芯片等的存储器芯片15的构成。使各存储器芯片15的各电极和第1存储器用基片21的各电极通过冲击等直接接合起来即倒装片安装后,用绝缘性密封树脂密封接合部分。在沿第1存储器用基片21的长方向的长边的近旁,与第1存储器用基片21的电路图案电连接,并且为了起到作为用于与基础基片10和第2存储器用基片22连接的电极的作用,形成多个贯通孔21a。在各贯通孔21a内配置焊膏12。当制造小型存储卡时也将长方向两端的贯通孔21a用作位置决定孔21z。
第2存储器模块222具有与第1存储器模块221相同的构造,具有在比基础基片10小的长方形的第2存储器用基片22的表里两面(上下两面)上,安装合计4个快擦除存储器等的存储器芯片15的构成。使各存储器芯片15的各电极和第2存储器用基片22的各电极通过冲击等直接接合起来即倒装片安装后,用绝缘性密封树脂密封接合部分。在沿第2存储器用基片22的长方向的长边的近旁,与第2存储器用基片22的电路图案电连接,并且为了起到作为用于与基础基片10和第1存储器用基片21连接的电极的作用,形成多个贯通孔22a。在各贯通孔22a内配置焊膏12。当制造小型存储卡时也将长方向两端的贯通孔22a用作位置决定孔21z。
作为在与上述基础基片10的存储器用基片安装面正交的方向上将基片间电连接起来的导体的一个例子的导电性导线11分别贯通基础基片10的各贯通孔10a、第1存储器用基片21的各贯通孔21a和第2存储器用基片22的各贯通孔22a,与各贯通孔内的焊膏12接触,通过导电性导线11将基片10的各贯通孔10a内的焊膏12、第1存储器用基片21的各贯通孔21a内的焊膏12和第2存储器用基片22的各贯通孔22a内的焊膏12电连接起来。作为具体的例子,各贯通孔是与个基片电路连接并且直径为0.50μm的内周面镀金的贯通孔,作为导电性导线11,是直径为0.20μm的铜导线。关于各贯通孔,能够是只使基础基片10的各贯通孔10a与基础基片10的电路连接,并且直径为0.50μm的内周面镀金的贯通孔,也能够是第1存储器用基片21的各贯通孔21a和第2存储器用基片22的各贯通孔22a也能够是使分别与各存储器用基础基片的电路连接,并且直径为0.50μm的内周面镀金的贯通孔切去一半的大致半圆形状(请参照图1)。
这样,因为能够通过导电性导线11将基础基片10、第1存储器用基片21和第2存储器用基片22连接起来,所以能够在基础基片10上,分别将在两个面上可以安装存储器芯片15的2层存储器用基片21,22以窄小的间隔配置在小空间内,并且通过用导电性导线11将各基片间的电极连接起来,能够提高电极间的连接强度。通过这样的构成,与在基础基片10的任何一个面上安装存储器的情形比较,可以安装存储器的面积增加到第1存储器用基片21的表里两面、第2存储器用基片22的表里两面的4倍,能够使存储器容量最大增加到4倍。因此,例如,当1个存储器芯片15为32MB时,只能够安装2个存储器芯片15时为2×32MB=64MB,但是最大能够达到8×32MB=256MB。进一步,当1个存储器芯片15为64MB时,最大能够达到8×64MB=512MB。进一步,当1个存储器芯片15为128MB时,最大能够达到8×128MB=约1GB。
又,因为能够在各存储器用基片21,22的表里两面的每个面中在完全相同的位置上安装2个相同尺寸和厚度的存储器芯片15,所以当在各存储器用基片21,22上作用热或机械的应力时,例如,能够防止由于密封树脂的硬化收缩等使各基片向单侧弯转。又,能够在上述各存储器用基片21,22上,对于上述各存储器用基片21,22的长方向的中心对称地配置上述多个存储器芯片15,作为各存储器用基片21,22全体,能够防止应力的不平衡分布。
又,当能够分别地构成安装了存储器芯片15的存储器模块221,222作为与基础基片10不同的部件,并且能够判断老化时存储器芯片15的恶化时,可以只废弃这个存储器模块,而不需要废弃安装了IC芯片13,14的基础基片10。
又,因为没有外引线地直接将各存储器芯片15安装在各基片上即倒装片安装,所以换句话说,因为通过冲击等使各存储器芯片15的各电极和各基片的各电极直接接合起来,所以通过在各存储器芯片15的外侧引出外引线,能够省去与各基片接合的空间和时间,能够实现小空间化和工序缩短化。
此外,因为与图23~图25的小型存储卡的标准对应,所以作为一个例子,如图2所示,基础基片10的厚度为0.2mm,第1存储器用基片21的厚度为0.15mm,第2存储器用基片22的厚度为0.15mm,安装在第2存储器用基片22下面的存储器芯片15和安装在第1存储器用基片21上面的存储器芯片15的间隙为0.41mm,安装在第1存储器用基片21下面的存储器芯片15和基础基片10的上面的间隙为0.41mm。又,安装在第2存储器用基片22上面的存储器芯片15的上面和基础基片10的下面的距离为1.12mm,基础基片10的下面和安装在基础基片10的下面的微处理机用IC芯片14和ASIC用IC芯片13的上面的距离为0.35mm,因此,安装在第2存储器用基片22上面的存储器芯片15的上面和安装在基础基片10下面的微处理机用IC芯片14和ASIC用IC芯片13的上面的距离为1.47mm。
此外,各基片,即,基础基片10、第1存储器用基片21、第2存储器用基片22也可以是单层基片、多层基片中的任何一个形态。
下面,我们说明上述小型存储卡的制造方法。
如图4A所示,在基础基片10的下面侧,裸芯片地安装作为微计算机用IC芯片的微处理机用IC芯片14和作为控制器用IC芯片的ASIC用IC芯片13这样2个IC芯片,形成1个基础基片模块210。此外,这时,在图中未具体画出,但是在基础基片10的下面形成小型存储卡的卡电极16,并且在基础基片10的上面也安装片式电容18、片式电阻19。
又,如图4B,图4C所示,在2个存储器用基片21,22的上下两个面的每个面上倒装片安装2个快擦除存储器等的存储器芯片15,形成2个第1和第2存储器模块221,222。
这些图4A,图4B,图4C所示的各个工序既可以同时进行,也可以按任意顺序进行。又,当制造多个小型存储卡时,也可以通过分别多次进行图4A,图4B,图4C所示的工序,预先制造多个第1和第2存储器模块221,222和基础基片模块210。
其次,如图5A所示,通过分配器51将焊膏51供给到基础基片10的各贯通孔10a内。同样,分别如图5B和图5C所示,通过分配器51将焊膏12分别供给到第1和第2存储器用基片21,22的各贯通孔21a,22a内。此外,因为在各基片10,21,22中,将在长方向两端的相同地方的贯通孔用作位置决定孔10z,21z,22z,所以不起作为用于连接基片的电极的作用,不插入焊膏12。又,也可以代替上述位置决定孔10z,21z,22z,在各基片上设置用于决定位置的标记,或通过将各基片的电路图案的一部分用作用于决定位置的标记,用于决定基片的位置。
其次,如图5D所示,暂时固定第1存储器模块221和第2存储器模块222。即,在第1存储器用基片21上载置第2存储器用基片22,在为了使各端部的位置决定孔21z,22z相互处于相同的位置而调整决定位置后,通过绝缘性的暂时固定用粘合剂52,将安装在第1存储器用基片21上面的2个存储器芯片15,15的上面、和安装在第2存储器用基片22的下面的2个存储器芯片15,15的下面粘合起来,暂时固定第1存储器模块221和第2存储器模块222。这时,第1存储器用基片21和第2存储器用基片22大致平行。这是为了使小型存储卡全体的尺寸为标准内的尺寸。
其次,如图6A所示,将暂时固定的第1存储器模块221和第2存储器模块222暂时固定在基础基片模块210上。即,用绝缘性的暂时固定用粘合剂52将安装在第1存储器模块221下面的2个存储器芯片15和基础基片模块210的上面粘合起来,将暂时固定的第1存储器模块221和第2存储器模块222暂时固定在基础基片模块210上。这时,第1存储器用基片21、第2存储器用基片22和基础基片10相互大致平行。这是为了使小型存储卡全体的尺寸为标准内的尺寸。
其次,如图6B所示,用导电性导线11分别将模块间的电极连接起来。即,在为了使基础基片模块210的各位置决定孔10z、第1存储器模块221的各位置决定孔21z和第2存储器模块222的各位置决定孔22z一致而决定位置的状态中,用导电性导线11分别将基础基片模块210的各贯通孔10a内的焊膏12的电极、第1存储器模块221的各贯通孔21a内的焊膏12的电极和第2存储器模块222的各贯通孔22a内的焊膏12的电极连接起来。
此后,通过进入回流焊炉内,或通过吹热空气等的热风,使各焊膏12熔融,使各焊膏12与导电性导线11完全粘合起来,确实地实现电连接。
其次,用绝缘性密封树脂200分别将基础基片模块210的基础基片10和第1存储器模块221的第1存储器用基片21之间、第1存储器模块221的第1存储器用基片21和第2存储器模块222的第2存储器用基片22之间、第2存储器用基片22上面的2个存储器芯片15之间密封起来。
其次,将它安装在上下罩子30,31内得到上述小型存储卡。
如果根据上述小型存储卡的制造方法,在图1的小型存储卡中安装基础基片模块210前,预先安装第1存储器模块221和第2存储器模块222通过老化试验等能够检查作为存储器模块全体的功能,当发现恶化时,可以只废弃存储器模块,不需要废弃比存储器模块价格高的基础基片模块210,能够达到降低成本的目的。
此外,在上述第1实施形态中,如图6B所示,代替用多条导电性导线11分别将上述基础基片模块210的各贯通孔10a内的焊膏12的电极、第1存储器模块221的各贯通孔21a内的焊膏12的电极和第2存储器模块222的各贯通孔22a内的焊膏12的电极连接起来,如图6C所示,也可以用作为别的导体例的连续的1条或数条导电性导线53将模块间的电极连接起来。
即,为了使基础基片模块210、第1存储器模块221和第2存储器模块222上下重叠而放置的3个焊膏12的电极,即,使导电性导线53,贯通第2存储器模块222的各贯通孔22a内的焊膏12的电极、第1存储器模块221的各贯通孔21a内的焊膏12的电极和基础基片模块210的各贯通孔10a内的焊膏12的电极。其次,在U字状弯曲后,使导电性导线53,贯通邻接的基础基片模块210的各贯通孔10a内的焊膏12的电极、第1存储器模块221的各贯通孔21a内的焊膏12的电极和第2存储器模块222的各贯通孔22a内的焊膏12的电极。其次,再次,在U字状弯曲后,例如,使导电性导线53,贯通邻接的第2存储器模块222的各贯通孔22a内的焊膏12的电极、第1存储器模块221的各贯通孔21a内的焊膏12的电极和基础基片模块210的各贯通孔10a内的焊膏12的电极。这样一来,将要连接的所有焊膏12的电极连接起来。
其次,通过将上述模块送入回流焊炉内进行回流焊工序,或者,通过吹热空气等的热风,使各焊膏12熔融,使各焊膏12与导电性导线53保持导通状态不变地完全粘合起来,确实地实现电连接。
其次,通过切断并除去上述导电性导线53的弯曲成上述U字状的部分,分别使为了使基础基片10与第1和第2存储器用基片21,22的上下重叠而放置的3个焊膏12的电极相互导通,并且,能够作为使每3个连接部分独立地导通的导通用柱部件起作用。
如果根据这种构成,则不需要预先准备好多条导电性导线11,能够削减要准备的部件数,并且与将多条导电性导线11每一条地连接起来比较,使连续的导电性导线53贯通焊膏12容易实现连接,能够达到减轻作业的目的。
在上述第1实施形态中,也可以同时决定基础基片10、第1存储器用基片21和第2存储器用基片22的位置进行暂时固定。又,也能够代替粘合剂用两面粘合带进行暂时固定。进一步,也可以不使用粘合剂,利用其它部件或焊料的粘合力决定并保持上述3块基片的位置。
(第2实施形态)
图7是与本发明的第2实施形态有关的小型存储卡的完成状态中的一部分截面侧面图。在图7中,代替电性导线53,可以使用铜等的导电性球71。即,在基片10的各贯通孔10a内的焊膏12、第1存储器用基片21的各贯通孔21a内的焊膏12之间插入导电性球71,使基片10和第1存储器用基片21之间保持大致平行,并且在第1存储器用基片21的各贯通孔21a内的焊膏12和第2存储器用基片22的各贯通孔22a内的焊膏12之间插入导电性球71,使第1存储器用基片21和第2存储器用基片22之间保持大致平行。这时,使各贯通孔10a,21a,22a的焊膏12的外径比导电性球71的直径大,最好使导电性球71若干地进入并且稳定地保持在各焊膏12的电极上。
作为导电性球71的一个例子,能够使用直径为0.3μm的铜球。作为导电性球71的材料,铜以外,也可以使用锡-锌系,锡-银系,锡-铜系。
如果根据第2实施形态,不但能够起到与第1实施形态相同的效果外,而且通过在基础基片10与第1存储器用基片21,和第1存储器用基片21与第2存储器用基片22之间插入导电性球71,能够容易地使各基片的间隔均等,大致平行地配置各基片。又,如果导电性球71由熔点比铜等的焊料高的材料构成,则在以后的工序中即便由回流焊和空气流熔融焊料时也不会熔融导电性球71,能够由导电性球71确实地保持基片间隔,能够高精度地保持基片间的平行度。因此,又,因为由导电性球71支持在基片间,所以即便机械应力作用也不容易使导电性球71变形。从而,通过对抗热应力和机械应力,能够确实地保持基片间的平行度,并且能够防止与邻接的导电性球71接触,能够防止短路。进一步,使导电性球71的直径小,可以进行更小间隔的配置,增加配线的自由度,可以对各存储器芯片15进行分别配线,能够达到提高存储器芯片15和IC芯片13,14之间的处理速度的目的。
下面,我们说明图7的上述小型存储卡的制造方法。
首先,与图1等的上述小型存储卡的制造方法相同,如图4A,图4B,图4C所示,制造第1和第2存储器模块221,222及基础基片模块210。此外,这时,图中未具体画出,但是在基础基片10的下面形成小型存储卡的卡电极16,并且也在基础基片10的上面安装片式电容18、片式电阻19。
其次,如图8A所示,在基础基片模块210上印刷并供给焊膏。即,将具有与基础基片10的各贯通孔10a对应的贯通孔即焊膏插入孔54a的模板54重叠在基础基片模块210的基础基片10上,在插入模板54上一面移动焊膏12一面移动滑动辊55,为了将焊膏12从模板54的各焊膏插入孔54a压入基础基片10的各贯通孔10a内而插入焊膏12。这时,在基础基片10的各贯通孔10a,使焊膏12从基础基片10沿基础基片10的厚度方向露出若干。这是为了在以后的工序中,能够用焊膏12自身的粘合力将导电性球71稳定地保持在各焊膏12上。
其次,如图8B所示,在基础基片模块210的各焊膏12的电极的每个电极上供给1个导电性球71。即,将具有与基础基片10的各贯通孔10a的焊膏12对应的贯通孔即导电性球插入孔56a的导电性球插入用板56,为了最好不接触焊膏12,重叠在基础基片模块210的基础基片10上,在导电性球插入用板56上一面移动多个导电性球71一面移动滑动辊57,从导电性球插入用板56的导电性球插入孔56a将1个导电性球71载置在基础基片10的各贯通孔10a内的每个焊膏12上。当将各导电性球71,载置在焊膏12上时,成为用来自滑动辊57的压力使各导电性球71若干地进入焊膏12内的状态,能够用焊膏12自身的粘合力保持导电性球的位置。因为在各焊膏12的每个上确实地载置1个导电性球71,所以导电性球插入用板56的厚度与导电性球71的直径等同或比上述直径小一些,不会在1个导电性球插入孔56a内进入多个导电性球71,而只进入1个导电性球71。作为一个例子,导电性球插入用板56的厚度为0.2μm,在各导电性球插入孔56a内只进入1个直径为0.3μm的铜球。
其次,如图8C所示,由分配器51等将焊膏12涂敷供给要载置在基础基片模块210上的第1存储器模块221的第1存储器用基片21的各贯通孔21a内。这个工序也可以与图8B的工序同时进行或比图8B的工序先进行。
其次,如图9A所示,通过基础基片模块210的各焊膏12的电极上的导电性球71,将第1存储器模块221安装在基础基片模块210上。即,在使基础基片10两端的位置决定孔10z和第1存储器用基片21两端的位置决定孔21z一致的状态中,为了将第1存储器用基片21的各贯通孔21a内的焊膏12载置在基础基片10的各焊膏12上的导电性球71上,作用使第1存储器用基片21重合在基础基片10上那样的压力,使各导电性球71的上部的一部分进入第1存储器用基片21的各贯通孔21a内的焊膏12内。因此,能够大致平行地决定并保持基础基片10与第1存储器用基片21的位置。此外,当作用使第1存储器用基片21重合在基础基片10上那样的压力时,也可以用暂时固定用绝缘性粘合剂52将基础基片10的上面与第1存储器用基片21的下面的2个存储器芯片15的下面粘合起来。这样一来,第1存储器用基片21与基础基片10相互大致平行,这是为了使小型存储卡全体的尺寸为标准内的尺寸。
其次,如图9B所示,用分配器51将焊膏12涂敷并供给要载置在第1存储器模块221上的第2存储器模块222的第2存储器用基片22的各贯通孔22a内。这个工序也可以与后面的图10A的工序同时进行或在图10A的工序后进行。
其次,如图10A所示,在基础基片模块210上的第1存储器模块221的第1存储器用基片21的各焊膏12的电极的每个电极上供给1个导电性球71。即,与图8B相同,为了将具有与第1存储器用基片21的各贯通孔21a的各焊膏12对应的贯通孔即导电性球插入孔58a的导电性球插入用板58,最好不与焊膏12接触地,重叠在第1存储器模块221的第1存储器用基片21上,在导电性球插入用板58上一面移动多个导电性球71一面移动滑动辊59,从导电性球插入用板58的各导电性球插入孔58a,在第1存储器用基片21的各贯通孔21a的每个内的焊膏12上载置1个导电性球71。当在焊膏12上载置各导电性球71时,成为由于来自滑动辊59的压力若干地进入焊膏12内的状态,由焊膏12自身的粘合力保持位置。因为在各焊膏12的每个上确实地载置1个导电性球71,所以导电性球插入用板58的厚度与导电性球71的直径等同或比上述直径小一些,不会在1个导电性球插入孔58a内进入多个导电性球71。
其次,如图10B所示,通过第1存储器模块221的各焊膏12的电极上的导电性球71,将第2存储器模块222安装在第1存储器模块221上。即,在使基础基片10两端的位置决定孔10z、第1存储器用基片21两端的位置决定孔21z和第2存储器用基片22两端的位置决定孔22z一致的状态中,为了将第2存储器用基片22的各贯通孔22a内的焊膏12载置在第1存储器用基片21的焊膏12上的导电性球71上,通过作用使第2存储器用基片22重合在第1存储器用基片21上那样的压力时,使各导电性球71上部的一部分进入第2存储器用基片22的各贯通孔22a内的焊膏12内。因此,大致平行地决定并保持基础基片10、第1存储器用基片21和第2存储器用基片22的位置。此外,当作用使第2存储器用基片22重合在在第1存储器用基片21上那样的压力时,也可以用暂时固定用绝缘性粘合剂52将第1存储器用基片21上面的2个存储器芯片15的上面与第2存储器用基片22下面的2个存储器芯片15的下面粘合起来。这样一来,第1存储器用基片21与第2存储器用基片22相互大致平行,这是为了使小型存储卡全体的尺寸为标准内的尺寸。
其次,通过将上述模块送入回流焊炉内实现回流焊工序,或者,通过吹热空气等的热风,使各焊膏12熔融,使各焊膏12与各导电性球71保持导通状态不变地粘合起来,确实地实现电连接。
其次,用绝缘性密封树脂200分别将基础基片模块210的基础基片10与第1存储器模块221的第1存储器用基片21之间、第1存储器模块221的第1存储器用基片21与第2存储器模块222的第2存储器用基片22之间、和第2存储器用基片22上面的2个存储器芯片15之间密封起来。其次,将它安装在上下罩子30,31内得到上述小型存储卡。
此外,导电性球71的直径也可以与配置在基础基片模块210与第1存储器模块221之间的导电性球71、和配置在第1存储器模块221与第2存储器模块222之间的导电性球71,如图7那样地是不同的,但是也可以是相同的(图中未画出)。
此外,在上述工序中,将第1存储器模块221安装在基础基片模块210上前,将焊膏12供给第1存储器模块221的第1存储器用基片21的各贯通孔21a内,但是,也可以在将第1存储器模块221安装在基础基片模块210上后,将焊膏12供给第1存储器模块221的第1存储器用基片21的各贯通孔21a内。同样,将第2存储器模块222安装在第1存储器模块221上前,将焊膏12供给第2存储器模块222的第2存储器用基片22的各贯通孔22a内,但是,也可以在将第2存储器模块222安装在第1存储器模块221上后,将焊膏12供给第2存储器模块222的第2存储器用基片22的各贯通孔22a内。
如果根据上述制造方法,则容易由导电性球71保持基片间的间隔恒定,也容易确保基片相互的平行度。
在上述第2实施形态中不限于如上所述地通过印刷供给导电性球71,也可以每次1个或同时多个吸附并供给导电性球71。
此外,本发明不限定于上述实施形态,能够实施其它种种样态。下面我们说明种种实施形态。
(第3实施形态)
图11是与本发明的第3实施形态有关的小型存储卡的一部分截面侧面图。在第1和第2实施形态中,在基础基片模块210上重叠配置第1存储器模块221和第2存储器模块222,但是省略了第2存储器模块222,如图11所示,也可以在基础基片模块210上通过导电性导线11只配置第1存储器模块221。在第1存储器模块221的第1存储器用基片21中,在它的上下两面的每个面中安装2个存储器芯片15,并且使第1存储器用基片21下面的2个存储器芯片15的下面与基础基片10的上面接触。但是,也可以在第1存储器用基片21下面的2个存储器芯片15的下面与基础基片10的上面之间形成间隙(图中未画出)。又,也可以代替导电性导线11,使用焊料或导电性球(图中未画出)。
如果根据这种构成,则与只在基片10的上面安装存储器比较,能够将高容量的存储器芯片15配置在比图1或图7的小型存储卡更小的空间中。
(第4实施形态)
图12是在图11的小型存储卡中,将第1存储器模块221分割成2部分的本发明的第4实施形态。即,在基础基片模块210上通过导电性导线11分别安装分割型第1存储器模块221A和分割型第1存储器模块221B。分割型第1存储器模块221A和分割型第1存储器模块221B是分别在将第1存储器用基片21分割成2部分的尺寸或在此以下的尺寸的分割型第1存储器用基片21A,21B的上下两面的每个面上安装1个存储器芯片15。
如果根据这种构成,则能够持有在基础基片模块210上,分别配置分割型第1存储器模块221A和分割型第1存储器模块221B的自由度。又,当安装存储器芯片15的存储器模块老化时,当判断1个存储器芯片15不良时,在第1存储器模块221中余下的3个正常的存储器也被废弃了,但是因为在分割型第1存储器模块221A或221B中废弃余下的1个存储器芯片15,所以能够更高效率地使用存储器芯片。
(第5实施形态)
图13是本发明的第5实施形态的小型存储卡的一部分,在图11的小型存储卡中,不在第1存储器模块221的上下两面上安装存储器芯片15,而在第1存储器模块221的第1存储器用基片21的上面安装2个存储器芯片15,但是不安装在下面,在与这个下面对置的基础基片101的上面安装2个存储器芯片15。
(第6实施形态)
图14是本发明的第6实施形态的小型存储卡的一部分,在图13的小型存储卡中,与第1存储器模块221相同,在安装在第1存储器模块221上的第2存储器模块222中,也只在第2存储器用基片22的上面安装2个存储器芯片15,但是不安装在下面,并且进一步,在第2存储器模块222上安装第3存储器模块270。在第3存储器模块270上,也与第1存储器模块221相同,只在第3存储器用基片70的上面安装2个存储器芯片15,但是不安装在下面。
最好,如果使上述第1存储器模块221、第2存储器模块222和第3存储器模块270的各个存储器芯片15的中心位置,进一步使基础基片模块210的IC芯片13,14的中心位置一致,则作为小型存储卡全体,能够对于存储器用基片的长方向的中心大致对称地安装存储器等的部件,能够关于存储器用基片的长方向的中心平衡良好地对抗机械应力或热应力,能够防止与基础基片比较厚度薄的各存储器基片的弯转。
(第7实施形态)
图15是本发明的第7实施形态的小型存储卡的一部分,是在图1和7的小型存储卡中,应用于将微处理机用IC芯片14和ASIC用IC芯片13这样2块IC芯片的功能汇集在1块IC芯片60中的单芯片型微计算机时的实施形态,在基础基片10下面的不安装IC芯片的空的空间中,进一步,配置追加的存储器模块61。追加的存储器模块61,在第4存储器用基片24的上下两面上安装存储器芯片15,并且通过导电性导线11等将存储器用基片24自身安装在基础基片10上。因此,能够进一步增大存储器容量。
(第8实施形态)
图16是本发明的第8实施形态的小型存储卡的一部分,将存储器用基片,不是制成单层或层积基片,而是制成更薄的薄膜基片。即,是四角形框状的薄膜基片63,在绝缘体树脂的框体63b内配置引线端子63a,在引线端子63a的上下两面上通过焊料75分别直接安装存储器芯片15的电极。能够由焊料等的柱状导电性体62确保薄膜基片63之间的间隔。当然,也能够代替焊料等的柱状导电性体62,使用导电性球和导线(图中未画出)。这样,能够在薄膜基片63的两面上直接安装存储器芯片15,能够进一步实现小型化和薄型化,并且不需要通过使导线伸出存储器芯片15外部很多与基础基片10等连接,能够进一步实现小型化。
(第9实施形态)
图17是本发明的第9实施形态的小型存储卡的一部分,是代替上述第1和第2存储器用基片21,22使用2块薄膜基片65,66的别的实施形态,能够达到实现更薄型化的目的。66是薄膜基片65,65之间和基础基片10之间的进行电连接的焊料或铜球等的导电体。
(第10实施形态)
图18是本发明的第10实施形态的小型存储卡的一部分,是在绝缘体的合成树脂片内配置多个金线等的导电支杆67a的导电性片67,将它配置在存储器用基片21,22的电极之间,或存储器用基片21的电极和基础基片10的电极之间,能够兼用于保持电连接和两基片之间的间隔。
又,也可以代替导电支杆67a,用导电性膏。进一步,也可以代替导电性片67,使用在绝缘性树脂片内配置导电性粒子的各向异性导电性片。
(第11实施形态)
图19是本发明的第11实施形态的小型存储卡的一部分,是不用各个基片构成基础基片10和第1存储器用基片21,而由1块细长的通用基片81构成的实施形态。即,在1块细长的通用基片81的一端部的两面的每个面上安装2个存储器芯片15,在另一端部的一个面上安装2个IC芯片,即,微处理机用IC芯片14和ASIC用IC芯片13后,如图19所示,将它弯曲成U字状安装在罩子内。
在这个例子中,能够将第1存储器用基片21和基础基片10作为通用基片81,能够实现薄型化和轻量化,并且因为由1块基片构成,所以不需要相互连接多个基片的工序。又,进一步,通过加长通用基片81进一步安装存储器芯片15,也可以兼用作第2存储器用基片22。
(第12实施形态)
图20是本发明的第12实施形态的小型存储卡的一部分,是代替导电性导线或导电性球使用长方体的电子部件的实施形态。即,各基片的各端部的上下面的电极80a,80b相互电连接的受动部件,具体地说,使电容和片式电阻那样的长方体的芯片电子部件80处于基础基片10的电极和上述第1存储器用基片21的电极、或者上述第1存储器用基片21的电极和上述第2存储器用基片22的电极之间、或者两者之间,用上述长方体的芯片电子部件80的厚度确保基础基片10和上述第1存储器用基片21的间隙、或者上述第1存储器用基片21和上述第2存储器用基片22的间隙、或者两者的间隙,并且使基础基片10的电极和上述第1存储器用基片21的电极、或者上述第1存储器用基片21的电极和上述第2存储器用基片22的电极、或者基础基片10的电极10d、上述第1存储器用基片21的电极21d和上述第2存储器用基片22的电极22d通过上述长方体的芯片电子部件80的至少一个端部的上下面的电极80a或80b连接起来。在上述长方体的芯片电子部件80的各端部上,在它的上下两面和两侧面的4个面上分别形成相互连接的电极80a,80b,上下面的电极80a,80b通常,因为是相互导通的,所以能够用它们代替导电性导线11或导电性球71。此外,在图20中,21e和22e是存储器芯片安装预定区域。
此外,当将片式电容和片式电阻80作为本来的功能使用时,使两端部的电极80a或80b分别与基础基片10的电极和上述第1存储器用基片21的电极、或者上述第1存储器用基片21的电极和上述第2存储器用基片22的电极连接。当不将片式电容和片式电阻80作为本来的功能使用时,只使一个端部的电极80a或80b分别与基础基片10的电极和上述第1存储器用基片21的电极、或者上述第1存储器用基片21的电极和上述第2存储器用基片22的电极连接。
(第13,14实施形态)
图21和图22是本发明的第13,14实施形态的小型存储卡的一部分,是作为不只是记录媒体的功能,而且附加作为记录媒体功能外的其它功能的实施形态的一个例子,是与蓝牙(Bluetooth)对应的多功能型的小型存储卡的例子。在图21中,是在第1存储器用基片21的下面侧,代替安装存储器,安装RF用LSI芯片78和基带LSI芯片79,能够进行无线通信的情形。又,在图22中,是在图1的小型存储卡的基础基片10的上面,安装RF用LSI芯片78和基带LSI芯片79,能够进行无线通信的情形。例如,通过在便携式设备例如便携式电话机中插入与蓝牙对应的多功能型的小型存储卡,能够将便携式电话机用作下载终端机。结果,通过传输距离10m的无线通信,可以在便携式电话机中下载音乐和图象等。又,也可以在分别插入与蓝牙对应的多功能型存储卡的便携式设备(例如音乐唱机和数字静象摄影机等)之间,从一个便携式设备到另一个便携式设备,传输音乐和图象等。这里,所谓的蓝牙(Bluetooth)指的是用于通过无线连接以便携式电话机等的可移动设备、个人计算机、数字照相机、AV(Audio Visual(声频可视))设备为首的家电制品、游戏机等,交换图象和声音等的数据的无线数据通信技术。
(第15实施形态)
图26是与本发明的第15实施形态有关的小型存储卡的概略侧面图。如图7所示,不在基片10与第1存储器用基片21之间配置导电性球71,并且不在第1存储器用基片21与第2存储器用基片22之间配置导电性球71,在这个实施形态中,用贯通第1存储器用基片21的导电性球71A,保持基片10和第2存储器用基片22之间的间隔。即,在基础基片10的厚度方向,在基片10与第1存储器用基片21之间只配置1个导电性球71A。具体地说,使直径例如0.7μm左右的各导电性球71A贯通第1存储器用基片21的各贯通孔21a内的焊膏12,与上述各导电性球71A的上部与第2存储器用基片22的贯通孔22a内的焊膏12电接合,并且与上述各导电性球71A的下部与基础基片10的贯通孔10a内的焊膏12电接合。如果这样做,则与图7的实施形态比较,能够使导电性球的个数减少一半。
(第16实施形态)
图27是与本发明的第16实施形态有关的小型存储卡的除去罩子的状态的平面图。图61和62是长方形的小型存储卡用的长方形的存储器用基片的斜视图,在存储器用基片上安装了2块长方形的存储器芯片的存储器用基片的状态斜视图。图86和87是2层配置安装了2块上述长方形的存储器芯片的存储器用基片的小型存储卡的除去罩子的状态的分解斜视图和侧面图。
如图27、图61和图62所示,为了使长方形的小型存储卡用的长方形的存储器用基片21E的短边21x与长方形的存储器芯片15的长边15y大致平行,而将存储器芯片15安装在存储器用基片21E的长方向。换句话说,为了使存储器用基片21E的长方向与存储器芯片15的长方向交叉,例如正交,而将存储器芯片15安装在存储器用基片21E上。而且,在存储器用基片21E的对置的一对短边21x,21x的各个内侧上,沿短边配置1列接合用电极41,.....,41,与在其它的存储器用基片21E、基础基片10的对应位置上配置的电极10d,.....,10d接合。
这样,只沿长方形的存储器用基片21的短边配置电极41,.....,41,不沿长边配置电极。从而,即便作用在长方形的小型存储卡的由扭转等产生的应力作用在长方形的存储器用基片21的长边21y,21y上,如图28所示,因为沿长边21y配置电极41,.....,41,所以不会发生不良导通和不良连接,能够进一步提高可靠性。
如果如图29A所示,当安装了存储器芯片15,.....,15的存储器用基片21的弯曲或转动强度不足够时,如图29B所示,由于应力集中在使存储器芯片15的电极15p和存储器用基片21的电极21p接合的焊料接合部分12p发生裂纹12w,使电极间15p,21p的接合脱开,使电连接恶化。又,如图29A所示,成为在存储器芯片15上发生破裂15r,不良工作,特别是,存储器芯片15的一部分的不良读取或不良写入的原因。
因此,对于只沿长方形的存储器用基片21的短边配置电极41电极41,.....,41的上述第16实施形态的存储器用基片21,进行弯曲试验和扭转试验,研讨有无上述不合适情况。
弯曲试验是通过,如图30所示,固定安装了存储器芯片15,.....,15的存储器用基片21的两侧的短边侧的端部,例如在短边侧的端部中央,在60秒中,沿存储器芯片的长方向在相互接近的方向上作用3次2kg的外力,弯曲存储器用基片21进行的。又,扭转试验是通过,如图31所示,固定安装了存储器芯片15,.....,15的存储器用基片21的一个短边侧的端部,对一个短边侧的端部用3kg的外力3次扭转另一个短边侧的端部进行的。这两个试验的结果判定由电连接状态,数据写入和读入状态,外观状态进行判定。
弯曲试验和扭转试验的结果,只沿长方形的存储器用基片21的短边21x配置电极41,.....,41,由于应力集中在接合存储器芯片15,.....,15的电极和存储器用基片21的电极的焊料接合部分,在存储器用基片21中不发生裂纹,能够确实地维持电极间的接合,也能够确实地维持电连接。又,在存储器芯片15,.....,15中不发生破裂,不产生不良工作,特别是,存储器芯片15,.....,15的一部分的不良引线或不良写入。
作为上述第16实施形态的变形例,如图32所示,也可以只在存储器用基片21F的对置的一对短边21x,21x中的一个短边21x的内侧,沿短边21x配置2列接合用电极41,.....,41,与其它的存储器用基片21、基础基片10接合。
又,作为上述第16实施形态的另一个变形例,如图33所示,也可以与存储器用基片21G的短边21x大致平行,并且在长边21Y的中央附近,配置2列接合用电极41,.....,41,与其它的存储器用基片21、基础基片10接合。
如果根据这样的构成,则当将2块存储器芯片15,15配置在1块存储器用基片21上时,在2块存储器芯片15,15相互接近的长边15y,15y近旁,沿该长边15y配置电极41,.....,41,到2块存储器芯片15,15的各个对应电极41,.....,41的配线长度相互大致相等。进一步,用于与将2块存储器芯片15,15连接到将基础基片10的控制用IC,例如,微处理机用IC芯片14,或者,ASIC用IC芯片13,或者,将微处理机用IC芯片14和ASIC用IC芯片13这样2个IC芯片的功能汇集在1块IC芯片60中的单芯片型微计算机连接的,从存储器用基片21到基础基片10的上述控制用IC的配线长度相互大致相等。结果,能够使2块存储器芯片15,15的响应速度大致相同。此外,这里为了使说明简略化,我们述说了在存储器用基片的一个面上安装2块存储器芯片15,15的情形,但是在存储器用基片21的表里两面的各个面上安装2块存储器芯片15,15的情形中也能够起到同样的作用效果。即,能够使4块存储器芯片15,....,15的响应速度大致相同。
此外,在第16实施形态和变形例的进一步的以下实施形态中,我们记载了在存储器用基片21的表里两面的各个面上安装2块存储器芯片15,15的情形,但是不限于此,也可以在任何一个面上安装2块存储器芯片15,15,在任何一个面上安装1块存储器芯片15。
(第17实施形态)
图34和图35是与本发明的第17实施形态有关的小型存储卡的上侧的存储器用基片的概略侧面图,和除去罩子的状态中的小型存储卡的概略侧面图。
作为与本发明的第17实施形态有关的小型存储卡的下侧的存储器用基片21,使用图27所示的第16实施形态的存储器用基片21E。即,在存储器用基片21E中,为了使长方形的小型存储卡用的长方形的存储器用基片21E的短边21x与长方形的存储器芯片15的长边15y大致平行,而将存储器芯片15安装在存储器用基片21E上。
又,作为上述小型存储卡的上侧的存储器用基片21,如图34所示,为了使长方形的存储器用基片21H的短边21x与长方形的存储器芯片15L的短边15x大致平行,而将存储器芯片15,......,15安装在存储器用基片21H上。
沿这2块存储器用基片21E,21H的各个对置的一对短边21x,21x分别配置1列接合用电极41,.....,41。而且,如图35所示,通过在基础基片10上安装图27的存储器用基片21E,进一步在它的上面安装图34的存储器用基片21H,如图33所示地进行层积。这时,上侧的存储器用基片21H和下侧的存储器用基片21E的各个电极41,.....,41,通过作为电连接导体的一个例子的焊料部分11x,......,11x分别与沿各个对置的长边的近旁的长边配置的电极41,.....,41连接。又,下侧的存储器用基片21E和基础基片10的各个电极41,.....,41和10x,......,10x,通过作为电连接导体的一个例子的焊料部分11x,......,11x分别与沿各个对置的长边的近旁的长边配置的电极41,.....,41连接。
如果根据这种构成,则分别安装在层积在基础基片10上的2块存储器用基片21E,21H上的存储器芯片15,......,15的长方向相交,当在小型存储卡上作用弯曲应力或扭转应力时,与在同一个方向配置存储器芯片15,......,15比较,能够进一步提高作为小型存储卡全体的机械强度、弯曲和扭转强度。
(第18实施形态)
图36、图37、和图38是在与本发明的第18实施形态有关的,除去罩子的状态中的小型存储卡的下侧的2层存储器用基片21E,21E的概略侧面图,将下侧的两层层存储器用基片安装在基础基片10上的状态的概略侧面图,和在安装在基础基片10上的下侧的2层存储器用基片21E,21E上进一步安装最上层的存储器用基片21J的状态的概略侧面图。
在上述最上层的存储器用基片21J的表里两面上,与存储器用基片21E相同,如图38所示,合计安装并配置4个比分别安装在与本发明的第18实施形态有关的小型存储卡的下侧的2层存储器用基片21E,21E上的各存储器芯片15的厚度厚的存储器芯片15t。即,在上述最上层的存储器用基片21J的里面(下面)上,与存储器用基片21E相同,为了使长方形的存储器用基片21J的短边与大的厚的长方形的2块存储器芯片15t,15t的各个长边大致平行,而在存储器用基片21J上分别安装2块存储器芯片15t,15t。又,在最上层的存储器用基片21J的表面(上面)上,为了使长方形的存储器用基片21J的短边21x、与比上述里面的长方形的存储器芯片15t宽度(短边)窄的长方形的存储器芯片15t的短边大致平行,而在存储器用基片21J上分别安装2块存储器芯片15t,.....,15t。在最上层的存储器用基片21J与它下面的2层存储器用基片21E,21E的各个对置的一对短边21x,21x的各个内侧,沿短边21x配置1列接合用电极41,.......,41,与配置在其它的存储器用基片21E或基础基片10的对应位置上的电极41,.......,41或10x,.....,10x接合。
根据这种构成,通过在基础基片的上述一个面上,不重叠地配置3个同一厚度的存储器芯片15,.....,15的模块21,.....,21,而在基础基片的上述一个面上,重叠地配置2个厚度小的存储器芯片15,.....,15的模块21E,.....,21E,进一步在它的上面,配置1个厚度大的存储器芯片15t,.....,15t的模块21J,能够提高小型存储卡的机械强度、弯曲和扭转强度。
(第19实施形态)
图39是在与本发明的第19实施形态有关的,除去罩子的状态中的小型存储卡的概略侧面图。在这个第19实施形态中,不仅在基础基片10的表面一侧配置存储器用基片21E,而且与基础基片10的表面一侧相同,也在里面一侧进行配置。即,在基础基片10的表面,层积地配置2层存储器用基片21E,21E。另一方面,在基础基片10的表面,层积并配置2层存储器用基片21E,21E。另一方面,在基础基片10的里面,配置1层存储器用基片21E。此外,通过焊料部分11x,.......,11x分别将基础基片10的电极10x,.......,10x和基础基片10的里面的1层存储器用基片21E的电极41,.......,41连接起来。
如果根据这种构成,则只在基础基片10的一个面上,不配置存储器芯片15,.....,15的模块,能够在基础基片10的表里两面上配置存储器芯片15,.....,15的模块,能够取得模块配置的平衡,从而能够提高作为小型存储卡全体的机械强度、弯曲和扭转强度。
(第20实施形态)
其次,在与本发明的第20实施形态有关的小型存储卡中,通过在存储器用基片21E与上罩子30之间、存储器用基片21E,21E之间、存储器用基片21E与基础基片10之间、存储器用基片21E与上罩子30之间、或者,基础基片10与上罩子30之间等,配置绝缘性增强树脂,例如热硬化性环氧树脂,能够增强小型存储卡,特别是,能够提高小型存储卡的机械强度、弯曲和扭转强度。此外,在这个第20实施形态中,当将绝缘性增强树脂配置在存储器芯片15的侧部时,最好通过在存储器芯片15与存储器用基片21之间也在电接合部分的间隙内注入绝缘性增强树脂,对电接合部分进行密封,保护电接合部分。因此,最好绝缘性增强树脂与增强功能一起也具有作为密封树脂的功能。
此外,这个第20实施形态能够应用于在基础基片10的表里两面中的至少一个面上,配置1层存储器用基片21E的情形、配置2层存储器用基片21E的情形、配置3层以上存储器用基片21E的情形。
具体地说,在基础基片10的表面上配置1层存储器用基片21E的情形中,用作为涂敷绝缘性增强树脂的涂敷装置的一个例子的涂敷喷嘴50,在安装基础基片10表面的一个端部的片式电容18和片式电阻19的部分上,如图40所示涂敷绝缘性增强树脂,如图41所示,形成作为绝缘性增强部分44的一个例子的一端部增强部分44a。又,通过在存储器用基片21E的存储器芯片15与上述一端部增强部分44a之间、和存储器用基片21E的邻接的存储器芯片15,15之间涂敷绝缘性增强树脂等供给绝缘性增强树脂,如图41所示,形成最上层增强部分44c,44c。上述最上层增强部分44c,44c,在涂敷存储器用基片21E的存储器芯片15的厚度以下的厚度后,进行热硬化时,如图42所示,也可以使厚度比存储器芯片15的厚度大,使厚度增加直到与上述一端部增强部分44a的上面大致相同的高度。或者,也可以在热硬化前,涂敷到存储器用基片21E的存储器芯片15的厚度以上等形成上述最上层增强部分44c,44c。因此,能够增加存储器芯片15的保护功能。
如果根据这种构成,则因为将上述一端部增强部分44a配置在基础基片10的表面的一端部的安装了片式电容18和片式电阻19的部分上,所以特别能够提高小型存储卡的卡电极16一侧部分的机械强度、弯曲和扭转强度。又,因为将最上层增强部分44c,44c配置在存储器用基片21E的存储器芯片15,15的间隙等中,所以特别能够提高存储器用基片21E的机械强度、弯曲和扭转强度。又,因为最上层增强部分44c,44c的厚度比存储器用基片21E的表面一侧的存储器芯片15,15的厚度大,所以即便外力从上罩子30A一侧对存储器芯片15,15作用,通过用最上层增强部分44c,44c支持上罩子30A的内面,外力也难以作用到存储器芯片15,15,能够起到保护存储器芯片15,15的功能。
又,作为上述第20实施形态的第1变形例,如图43和图44所示,也可以在存储器用基片21E的各存储器芯片15的两侧通过涂敷等供给绝缘性增强树脂,形成最上层增强部分44c,44c。具体地说,也可以在一端部侧的存储器用基片21E的存储器芯片15与上述一端部增强部分44a之间、存储器用基片21E的邻接的存储器芯片15,15之间、和上述一端部增强部分44a相反一侧的其它端部一侧的存储器用基片21E与存储器用基片21E的另一端部的电极41,.....,41之间,通过涂敷等分别供给绝缘性增强树脂,形成最上层增强部分44c,44c,44c。进一步,也在存储器用基片21E与基础基片10之间,也可以通过涂敷等供给绝缘性增强树脂,形成层状的存储器基片增强部分44d。这个存储器基片增强部分44d为了也覆盖到将存储器用基片21E的电极41,.......,41与基础基片10的电极10x,.......,10x连接起来的焊料部分11x,.......,11x的周围而进行配置,也对电极接合部分进行保护。因此,由一端部增强部分44a、存储器基片增强部分44d、和最上层增强部分44c构成上述增强部分44。此外,存储器基片增强部分44d的厚度与焊料部分11x的厚度大致相等,换句话说,与存储器用基片21E和基础基片10的间隙大致相等。此外,30A是小型存储器卡的上罩子,31A是小型存储器卡的下罩子。
如果根据这种构成,则因为将存储器基片增强部分44d配置在存储器用基片21E与基础基片10之间,所以使存储器用基片21E与基础基片10一体化,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。当然,在这个例子中,也能够实现由上述一端部增强部分44a和各最上层增强部分44c产生的增强效果。
又,作为上述第20实施形态的第2变形例,如图45所示,是图44的小型存储卡的简略型,省略一端部增强部分44a,并且将层状的存储器基片增强部分44d作为为了露出它的短边一侧的电极41,.......,41而缩短的层状的第2存储器基片增强部分44e,也可以由这个第2存储器基片增强部分44e和最上层增强部分44c构成上述增强部分44。此外,层状的第2存储器基片增强部分44e的厚度与与焊料部分11x的厚度大致相等,换句话说,与存储器用基片21E和基础基片10的间隙大致相等。
如果根据这种构成,则因为配置了配置在存储器用基片21E的各存储器芯片15两侧的3个最上层增强部分44c,44c,44c和第2存储器基片增强部分44e,所以存储器用基片21E和基础基片10大致一体化,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第3变形例,如图46所示,是图44的小型存储卡的进一步简略的形式,省略一端部增强部分44a和第2存储器基片增强部分44e,也可以只由3个最上层增强部分44c构成上述增强部分44。
如果根据这种构成,则因为在存储器用基片21E的表面一侧的各存储器芯片15两侧配置了最上层增强部分44c,所以能够保护并增强存储器用基片21E的表面一侧的各存储器芯片15,能够更加提高小型存储卡的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第4变形例,如图47所示,是对图46的小型存储卡加上一端部增强部分44a,由一端部增强部分44a和3个最上层增强部分44c,......,44c构成上述增强部分44。
如果根据这种构成,则因为除了3个最上层增强部分44c,......,44c外配置了一端部增强部分44a,所以不但能够保护并增强存储器用基片21E的表面一侧的各存储器芯片15,而且能够提高小型存储卡的卡电极16一侧部分的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第5变形例,如图48所示,代替图45的小型存储卡中的层状的存储器基片增强部分44d,形成棒状的存储器用基片增强部分44f,也可以由最上层增强部分44c和棒状的存储器用基片增强部分44f构成上述增强部分44。此外,棒状存储器用基片增强部分44f的厚度与与焊料部分11x的厚度大致相等,换句话说,与存储器用基片21E和基础基片10的间隙大致相等。
如果根据这种构成,则因为夹着存储器用基片21E在各最上层增强部分44c的下方即基础基片一侧,配置棒状的存储器用基片增强部分44f,所以能够更稳定地确实地保护并增强存储器用基片21E,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第6变形例,如图49所示,在图46的简略型中,形成与3个最上层增强部分44c,......,44c连接的1个层状的最上层增强部分44g,也可以由这个层状的最上层增强部分44g构成上述增强部分44。此外,最好通过使上述层状的最上层增强部分44g的厚度在存储器用基片21E的表面一侧的存储器芯片15的厚度以上,能够确实地保护并增强各存储器芯片15。
如果根据这种构成,则因为为了覆盖存储器用基片21E的表面一侧的2个存储器芯片15,15而配置1个层状的最上层增强部分44g,所以能够更稳定地确实地保护并增强存储器用基片21E的表面一侧的2个存储器芯片15,15,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。此外,在这个变形例中,也可以进一步加上并配置一端部增强部分44a。
又,我们说明在以下的上述第20实施形态的变形例中,在基础基片10的表里两面中的至少一个面上配置2层存储器用基片21E的情形。
首先,作为上述第20实施形态的第7变形例,如图50所示,也可以由配置在最上层的存储器用基片21E的表面上的3个最上层增强部分44c,......,44c、配置在最上层的存储器用基片21E与它的下层的存储器用基片21E之间并且与层状的存储器用基片增强部分44d相同的层状的第3存储器用基片增强部分44i、和配置在下层的存储器用基片21E与基础基片10之间的层状的存储器用基片增强部分44d构成上述增强部分44。此外,层状的第3存储器用基片增强部分44i的厚度与焊料部分11x的厚度大致相等,换句话说,与最上层的存储器用基片21E和它的下层的存储器用基片21E的间隙大致相等。与层状的存储器用基片增强部分44d相同,为了也覆盖到将与2个存储器用基片21E,21E的电极41,.......,41连接起来的焊料部分11x,.......,11x的周围而配置层状的第3存储器用基片增强部分44i,也对电极接合部分进行保护。
如果根据这种构成,则因为配置了3个最上层增强部分44c,......,44c、层状的第3存储器用基片增强部分44i、和层状的存储器用基片增强部分44d,所以使2块存储器用基片21E,21E与基础基片10一体化,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第8变形例,如图51所示,也可以将图50的小型存储卡的层状的存储器用基片增强部分44d作为为了露出它的短边一侧的电极41,.......,41而缩短的层状的第2存储器用基片增强部分44e,同样,也可以将层状的第3存储器用基片增强部分44i作为为了露出它的短边一侧的电极41,.......,41而缩短的层状的第4存储器用基片增强部分44j。结果,也可以由3个最上层增强部分44c,.......,44c、层状的第2存储器用基片增强部分44e和层状的第4存储器用基片增强部分44j构成上述增强部分44。
如果根据这种构成,则因为配置了3个最上层增强部分44c,......,44c、层状的第2存储器用基片增强部分44e、和层状的第4存储器用基片增强部分44j,所以使2块存储器用基片21E,21E与基础基片10一体化,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第9变形例,如图52所示,与图46类似,也可以通过只在2层的存储器用基片21E,21E中的最上层的存储器用基片21E上配置3个最上层增强部分44c,.......,44c,由3个最上层增强部分44c,.......,44c构成上述增强部分44。
如果根据这种构成,则因为在最上层的存储器用基片21E的表面一侧的各存储器芯片15的两侧配置最上层增强部分44c,所以能够保护并增强最上层的存储器用基片21E的表面一侧的各存储器芯片15,能够更加提高小型存储卡的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第10变形例,如图53所示,与图47类似,也可以对图52的小型存储卡加上一端部增强部分44a,由一端部增强部分44a和3个最上层增强部分44c,.......,44c构成上述增强部分44。
如果根据这种构成,则因为除了3个最上层增强部分44c,......,44c外,还配置了一端部增强部分44a,所以不但能够保护并增强最上层的存储器用基片21E的表面一侧的各存储器芯片15,而且能够提高小型存储卡的卡电极16一侧部分的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第11变形例,如图54所示,与图48类似,也可以代替图51的小型存储卡中层状的存储器用基片增强部分44e,44j,分别形成棒状的存储器用基片增强部分44f,44k,由最上层增强部分44c和棒状的存储器用基片增强部分44f,44k构成上述增强部分44。此外,棒状的存储器用基片增强部分44f的厚度与焊料部分11x的厚度大致相等,换句话说,与存储器用基片21E和基础基片10的间隙大致相等。又,棒状的存储器用基片增强部分44k的厚度与焊料部分11x的厚度大致相等,换句话说,与存储器用基片21E,21E的间隙大致相等。
如果根据这种构成,则因为夹着2块存储器用基片21E,21E在各最上层增强部分44c的下方即基础基片一侧,配置棒状的存储器用基片增强部分44f,44k,所以能够更稳定地确实地保护并增强2块存储器用基片21E,21E,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第12变形例,如图55所示,与图49类似,在图52的简略型中,形成与3个最上层增强部分44c,......,44c连接的1个层状的最上层增强部分44g,也可以由这个层状的最上层增强部分44g构成上述增强部分44。此外,最好通过使上述层状的最上层增强部分44g的厚度在最上层存储器用基片21E的表面一侧的存储器芯片15的厚度以上,并且在与上罩子30A的内面之间存在间隙,通过为了成为与上罩子30A不同的物体而进行配置,能够确实地保护并增强各存储器芯片15。
如果根据这种构成,则因为为了覆盖存储器用基片21E的表面一侧的2个存储器芯片15,15而配置1个层状的最上层增强部分44g,所以能够更稳定地确实地保护并增强最上层存储器用基片21E的表面一侧的2个存储器芯片15,15,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第13变形例,如图56所示,是图55的改良型,也可以使与3个最上层增强部分44c,......,44c连接形成的1个层状的最上层增强部分44g与上罩子30A的内面接触,由这个层状的最上层增强部分44g构成上述增强部分44。此外,最好通过使上述层状的最上层增强部分44g的厚度在最上层的存储器用基片21E的表面一侧的存储器芯片15的厚度以上,并且由于具有与上罩子30A的内面接触那样的尺寸,能够确实地保护并增强各存储器芯片15。
如果根据这种构成,则因为为了覆盖存储器用基片21E的表面一侧的2个存储器芯片15,15而配置1个层状的最上层增强部分44g,并且这个层状的最上层增强部分44g与上罩子30A的内面接触,所以能够通过层状的最上层增强部分44g,一面使最上层的存储器用基片21E与上罩子30A一体化,一面更稳定地确实地保护并增强最上层的存储器用基片21E的表面一侧的2个存储器芯片15,15,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第14变形例,如图57所示,在图55的改良型中,也可以进一步对与3个最上层增强部分44c,......,44c连接的1个层状的最上层增强部分44g加上一端部增强部分44a,由层状的最上层增强部分44g和一端部增强部分44a构成上述增强部分44。
如果根据这种构成,则因为不但为了覆盖存储器用基片21E的表面一侧的2个存储器芯片15,15而配置1个层状的最上层增强部分44g,而且配置了一端部增强部分44a,所以能够更稳定地确实地保护并增强最上层的存储器用基片21E的表面一侧的2个存储器芯片15,15,并且能够提高小型存储卡的卡电极16一侧部分的机械强度、弯曲和扭转强度,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第15变形例,如图58所示,在图55的改良型中,除了3个最上层增强部分44c,......,44c、层状的第3存储器用基片增强部分44i、和层状的存储器用基片增强部分44d外,也可以进一步加上一端部增强部分44a,构成上述增强部分44。
如果根据这种构成,则因为配置了3个最上层增强部分44c,......,44c、层状的第3存储器用基片增强部分44i、和层状的存储器用基片增强部分44d,所以使2块存储器用基片21E,21E与基础基片10一体化,不但能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度,而且能够更加提高小型存储卡的卡电极16一侧部分的机械强度、弯曲和扭转强度。
又,作为上述第20实施形态的第16变形例,如图59和图60所示,是图58的进一步的改良型,也可以用绝缘性增强树脂一体地形成3个最上层增强部分44c,......,44c、层状的第3存储器用基片增强部分44i、层状的存储器用基片增强部分44d、和一端部增强部分44a,构成上述增强部分44。即,如图59的平面图所示,在沿基础基片10的对置的一对短边的内侧的短边的部分(换句话说,作为基础基片10的一端侧的小型存储卡的卡电极16一侧的部分、和基础基片10的另一端侧的部分)上形成大幅度的宽的增强部分44b,44b,并且在沿基础基片10的对置的一对长边的内侧的长边的部分上形成细长的增强部分44n,44n,能够进一步地更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。特别是,沿对置的一对短边的内侧的短边的部分是电极41,.......,41的近旁部分,通过加宽电极41,.......,41的近旁部分的增强部分44b,44b的宽度,能够更确实地增强电极41,.......,41的近旁部分。
又,作为上述第20实施形态的第17变形例,如图63和图64所示,也可以代替图50中配置在最上层的存储器用基片21E的表面上的3个最上层增强部分44c,......,44c,配置比最上层增强部分44c,......,44c厚,并且比各存储器芯片15厚的3个最上层增强部分44t,......,44t。即,也可以由3个最上层增强部分44t,......,44t、层状的第3存储器用基片增强部分44i、和层状的存储器用基片增强部分44d构成上述增强部分44。
如果根据这种构成,则因为配置了3个最上层增强部分44t,......,44t、层状的第3存储器用基片增强部分44i、和层状的存储器用基片增强部分44d,所以使2块存储器用基片21E,21E与基础基片10一体化,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。又,因为3个最上层增强部分44t,......,44t的厚度比存储器用基片21E的表面一侧的存储器芯片15,15的厚度大,所以即便外力从上罩子30A一侧对存储器芯片15,15作用,通过用最上层增强部分44t,......,44t支持上罩子30A的内面,外力也难以作用到存储器芯片15,15,能够实现保护存储器芯片15,15的功能。
又,作为上述第20实施形态的第18变形例,如图65所示,也可以代替图51中配置在最上层的存储器用基片21E的表面上的3个最上层增强部分44c,......,44c,配置比最上层增强部分44c,......,44c厚,并且比各存储器芯片15厚的3个最上层增强部分44t,......,44t。即,也可以由3个最上层增强部分44t,......,44t、层状的第2存储器用基片增强部分44e、和层状的第4存储器用基片增强部分44j构成上述增强部分44。
如果根据这种构成,则因为配置了3个最上层增强部分44t,......,44t、层状的第2存储器用基片增强部分44e、和层状的第4存储器用基片增强部分44j,所以使2块存储器用基片21E,21E与基础基片10一体化,能够更加提高作为小型存储卡全体的机械强度、弯曲和扭转强度。又,因为3个最上层增强部分44t,......,44t的厚度比存储器用基片21E的表面一侧的存储器芯片15,15的厚度大,所以即便外力从上罩子30A一侧对存储器芯片15,15作用,通过用最上层增强部分44t,......,44t支持上罩子30A的内面,外力也难以作用到存储器芯片15,15,能够实现保护存储器芯片15,15的功能。
又,作为上述第20实施形态的第19变形例,如图66所示,也可以代替图52中配置在最上层的存储器用基片21E的表面上的3个最上层增强部分44c,......,44c,配置比最上层增强部分44c,......,44c厚,并且比各存储器芯片15厚的3个最上层增强部分44t,......,44t,由3个最上层增强部分44t,......,44t构成上述增强部分44。
如果根据这种构成,则因为在最上层的存储器用基片21E的表面一侧各存储器芯片15两侧配置了最上层增强部分44t,......,44t,所以能够保护并增强最上层的存储器用基片21E的表面一侧的各存储器芯片15,能够更加提高小型存储卡的机械强度、弯曲和扭转强度。即,因为3个最上层增强部分44t,......,44t的厚度比存储器用基片21E的表面一侧的存储器芯片15,15的厚度大,所以即便外力从上罩子30A一侧对存储器芯片15,15作用,通过用最上层增强部分44t,......,44t支持上罩子30A的内面,外力也难以作用到存储器芯片15,15,能够实现保护存储器芯片15,15的功能。
又,作为上述第20实施形态的第20变形例,如图67所示,也可以代替图54中配置在最上层的存储器用基片21E的表面上的3个最上层增强部分44c,......,44c,由比最上层增强部分44c,......,44c厚,并且比各存储器芯片15厚的3个最上层增强部分44t,......,44t和棒状的存储器用基片增强部分44f,44k,构成上述增强部分44。
如果根据这种构成,则因为夹着2块存储器用基片21E,21E在各最上层增强部分44c的下方即基础基片一侧,配置棒状的存储器用基片增强部分44f,44k,所以能够更稳定地确实地保护并增强2块存储器用基片21E,21E,能够提高作为小型存储卡全体的机械强度、弯曲和扭转强度。又,因为3个最上层增强部分44t,......,44t的厚度比存储器用基片21E的表面一侧的存储器芯片15,15的厚度大,所以即便外力从上罩子30A一侧对存储器芯片15,15作用,通过用最上层增强部分44t.......,44t支持上罩子30A的内面,外力也难以作用到存储器芯片15,15,能够实现保护存储器芯片15,15的功能。
(第21实施形态)
其次,在与本发明的第21实施形态有关的小型存储卡中,为了使配置在存储器用基片21E的表里两面上的存储器芯片15.......,15的位置大致相同,而将存储器芯片15,......,15压接并固定在存储器用基片21的表里两面上。
当不偏离存储器器用基片21的表里的电极21p,......,21p的设计时,由于当将存储器芯片15,......,15分别压接并接合在存储器用基片21的表里两面上时发生负荷不均匀,例如,如图68的表面一侧的右端的接合部分和里面一侧的左端部分所示,存储器用基片21的电极21p和存储器芯片15的电极15p之间可能发生不良接合。
为了防止发生这种电极之间的不良接合,如图69所示,使配置在存储器用基片21的表里两面的电极15p,......,15p的位置换句话说设计大致相同,并且使电极形状相同。更具体地说,使存储器用基片21的电极21p,......,21p的中心和接合设计具有相同位置、相同形状。而且,如图70所示,将存储器芯片15压接并固定在存储器用基片21的表里两面的任何一面上后,如图71所示,通过将存储器芯片15压接并固定在存储器用基片21的表里两面的任何另一面上,使压接固定时的存储器用基片21均匀地不发生变形,并且没有不良接合。
作为更具体的安装工序,如图70所示,将存储器芯片15压接并固定在存储器用基片21的表里两面的任何一面上。其次,如图72所示,通过在存储器用基片21和存储器芯片15之间充填绝缘性密封树脂200,将电极15p与电极21p的电极接合部分密封起来。其次,如图73所示,将存储器用基片21使它的另一个面向上地载置在存储器用基片载置台49上后,用框形或棒形的基片固定模具48将存储器用基片21的周围压向存储器用基片载置台49,对存储器用基片21的弯转进行矫正。在这个状态,如图74所示,用加热压接工具47,一面在存储器用基片21的另一个面与存储器芯片15之间插入绝缘性热硬化性树脂片,一面加热存储器芯片15将它压接固定在存储器用基片21的另一个面上,在存储器用基片21和存储器芯片15之间充填绝缘性密封树脂200,如图75所示,将电极15p与电极21p的电极接合部分密封起来。
又,作为别的安装工序,如图70所示,将存储器芯片15暂时固定在存储器用基片21的表里两面的任何一面上。其次,如图71所示,将存储器芯片15暂时固定在存储器用基片21的表里两面的任何另一面上。其次,如图76所示,使固定着存储器芯片15的存储器用基片21的另一个面向上地将它载置在加热压接工具46上后,通过在加热压接工具46和加热压接工具47相互接近的方向上同时驱动它们,分别同时将存储器芯片15,15压接固定在存储器用基片21的两个面上。
其次,在存储器用基片21的一个面和存储器芯片15之间充填绝缘性密封树脂200,将电极15p与电极21p的电极接合部分密封起来,并且在存储器用基片21的另一个面和存储器芯片15之间充填绝缘性密封树脂200,将电极15p与电极21p的电极接合部分密封起来。
如果根据这种构成,则通过使配置在存储器用基片21的表里两面上的存储器芯片15,....,15的位置在表里两面上相同,将存储器芯片15,......,15压接在存储器用基片21上,结果,使存储器用基片21的表里两面的线膨胀系数大致相同,能够使在存储器用基片21的表里两面中产生的弯转相互抵消,能够使存储器用基片21的弯转大幅度减轻或消失。
(第22实施形态)
其次,在与本发明的第22实施形态有关的小型存储卡中,为了防止存储器用基片21的弯转和提高弯曲强度的可靠性,在存储器用基片21的中央部分和基础基片10之间配置接合部分11p。
即,如图77所示,当将在表里两面上分别安装了2块存储器芯片15,15的存储器用基片21安装在基础基片10上时,因为存储器用基片21的电极41,.....,41沿各短边配置在存储器用基片21的各短边近旁,所以存储器用基片21只在它的长方向两端部支持在基础基片10上,中央部分成为没有任何支持的状态。因此,根据存储器用基片21和基础基片10的线膨胀系数和厚度之差,存储器用基片21很容易弯转。结果,例如,在存储器用基片21向上弯转的状态中当安装在上罩子30A和下罩子31A之间时,如图78所示,存储器用基片21的中央部分与上罩子30A的内面接触,在上罩子30A的中央部分可能发生破裂。
为了防止它,如图79、图80和图87所示,通过在存储器用基片21的长方向的中央部分和基础基片10之间配置接合部分11p,使存储器用基片21和基础基片10之间的间隙稳定并保持恒定,能够达到防止存储器用基片21弯转,提高弯曲强度的可靠性的目的。作为接合部分11p,最好使存储器用基片21和基础基片10之间的间隙保持恒定,具有与焊料部分11x大致相同的高度,既可以具有导电性,也可以没有导电性。接合部分11p的形状也可以是球状,棒状等的任意形状,接合部分11p的个数,最好能够使存储器用基片21和基础基片10之间的间隙稳定并保持恒定,也可以是1个或2个以上。
又,即便在将2层存储器用基片21,21安装在基础基片10上,如图81和图82所示,通过在下侧的存储器用基片21和基础基片10之间配置上述接合部分11p,并且也在2层存储器用基片21,21之间配置上述接合部分11p,不但能够使存储器用基片21和基础基片10之间的间隙稳定并保持恒定,而且也能够使存储器用基片21,21之间的间隙稳定并保持恒定,能够达到防止2层存储器用基片21,21弯转,提高弯曲强度的可靠性的目的。
此外,在上述实施形态中,因为在存储器用基片21的长方向的两端部配置电极41,.....,41,所以在不配置电极41,.....,41的中央部分配置接合部分11p,但是不限于此,如图33所示当在存储器用基片21的长方向的中央部分配置电极41,.....,41时,也可以分别在存储器用基片21的长方向的两端部配置接合部分11p。又,如图32所示当只在存储器用基片21的长方向的一个端部配置电极41,.....,41时,也可以分别在存储器用基片21的长方向的另一个端部或另一个端部和中央部分配置接合部分11p。又,作为接合部分,不与其它基片电连接,或者即便连接,作为小型存储卡也可以配置不形成所要电路的电极41,.....,41。
(第23实施形态)
在与本发明的第23实施形态有关的小型存储卡中,为了与在存储器用基片21的表里两面之间形成的电路接合,在存储器用基片21中形成贯通孔21q,在这个贯通孔21q的内周面上形成导体层21r,进一步配置覆盖上述导体层21r的合成树脂制的保护层21s。对于这个保护层21s的存储器用基片21的突出量与存储器芯片接合用电极21p的突出量大致相同。
即,如图83所示,存储器用基片21的保护层21s的突出量比其它电极即存储器芯片接合用电极21p的突出量大。这时,当将存储器芯片15压接接合在存储器用基片21上时,由于保护层21s和存储器芯片接合用电极21p的突出量之差,作用在存储器用基片21上的负荷不均匀,例如,图68的表面一侧的右端的接合部分和里面一侧的左端部分所示,存储器用基片21的电极21p和存储器芯片15的电极15p之间可能发生不良接合。
因此,通过研磨上述保护层21s,如图84所示,制成具有与存储器芯片15的电极15p的突出量大致相同高度的突出量的保护层21t。如果这样做,则存储器芯片15的电极15p的突出量和保护层21t的突出量具有大致相同的高度,当将存储器芯片15压接接合在存储器用基片21上时,由于作用在存储器用基片21上的负荷均匀,能够防止在存储器用基片21的电极21p和存储器芯片15的电极15p之间发生不良接合。
又,作为上述第23实施形态的变形例,如图85所示,也可以通过电镀等埋入存储器用基片21的贯通孔21q的导体层21r内,形成不从导体层21r的开口突出的电镀部分21u。在这种构成中,也因为电镀部分21u比存储器芯片15的电极15p的突出量低,所以当将存储器芯片15压接接合在存储器用基片21上时,由于作用在存储器用基片21上的负荷均匀,能够防止在存储器用基片21的电极21p和存储器芯片15的电极15p之间发生不良接合。
(第24实施形态)
在与本发明的第24实施形态有关的小型存储卡中,在存储器用基片21上不配置将基片间电连接起来的导体(上述导电性导线11,53等、导电性球71等、焊料部分11x等),如图95和100所示,在电极41,.....,41上一体地形成突起电极11t,.....,11t,不需要配置上述导体。此外,我们说明了在制造工序中将突起电极11t,.....,11t固定在存储器用基片21的电极41,.....,41上的情形,但是也可以在制造工序中固定在基础基片10的电极10,.....,10上。
各突起电极11t的高度在存储器芯片15的厚度以上,能够通过电镀在存储器用基片21的电极41,.....,41上一体地形成上述突起电极11t。
下面我们说明利用这些突起电极11t,.....,11t的小型存储卡的制造方法。
首先,在说明利用这些突起电极11t,.....,11t的小型存储卡的制造方法前,为了比较起见,说明不利用突起电极11t,.....,11t的小型存储卡的制造方法。
首先,如图88所示,在基础基片模块210基础基片10上印刷并供给焊膏。即,将具有与基础基片10的各贯通孔10a对应的贯通孔即焊膏插入孔54a的模板54重叠在基础基片模块210的基础基片10上,在模板54上一面移动焊膏12一面滑动辊55,为了将焊膏12从模板54的各焊膏插入孔54a压入基础基片10的各贯通孔10a内而插入焊膏12,如图89所示,将焊膏12配置在电极10x上。这时,在基础基片10的各贯通孔10a中,使焊膏12从基础基片10沿基础基片10的厚度方向露出若干。这是为了在以后的工序中,能够用焊膏12自身的粘合力将导电性球(例如焊料球或铜球)71稳定地保持在各焊膏12上。此外,也可以代替印刷供给焊料,由分配器供给焊料。
与此同时或此后,与上述相同,也在存储器用基片模块的存储器用基片21上,为了将焊膏12压入存储器用基片21的各贯通孔而插入焊膏,如图90所示将焊膏12配置在电极41上。此外,也可以代替印刷供给焊膏,由分配器供给焊膏。
其次,如图91所示,在存储器用基片模块的存储器用基片21的各焊膏12的电极的每个电极上供给1个导电性球71。当将导电性球71载置在焊膏12上时,作为若干地进入焊膏12内的状态,能够用焊膏12自身的粘合力将导电性球71保持在位置上。
其次,如图92所示,使上下反转后,为了基础基片10的各焊膏12与存储器用基片21的各导电性球71对应,而决定基础基片10和存储器用基片21的位置。其次,如图93所示,将具有导电性球71,....,71的存储器用基片21重合在基础基片10上地进行层积,作用某种程度的压力,存储器用基片21的各导电性球71的一部分进入基础基片10的焊膏12内。因此,如图94所示,大致平行地决定并保持基础基片10与存储器用基片21的位置。此外,在图94中,成为将各导电性球71和存储器用基片21一侧的电极41埋入焊膏12内的状态。
通过这样做,制造不利用突起电极11t,.....,11t的小型存储卡,但是供给导电性球71,....,71很费工夫,花费很多时间,并且当电极41,41间的间距是更窄的间距,例如,0.3mm以下时,在基片接合时可能发生与焊膏12接触的短路。为了确实地防止它,最好使用上述突起电极11t,.....,11t。下面,我们说明利用这些突起电极11t,.....,11t的小型存储卡的制造方法。
首先,与图88和图89相同在基础基片10一侧的各电极10x上配置焊料12。
其次,如图96所示,通过电镀等在存储器用基片21的各电极41上形成突起电极11t。此后,如图97所示,将存储器芯片15,......,15安装在存储器用基片21上。此外,当将2层存储器用基片21安装在基础基片10上时,下侧的存储器用基片21,如图98所示,通过电镀等在两面的各电极41上形成突起电极11t。
其次,如图99所示,为了在存储器用基片21的各电极41上的突起电极11t和基础基片10的各电极10x对应,而决定基础基片10和存储器用基片21的位置。其次,将存储器用基片21重合在基础基片10上地进行层积,作用某种程度的压力,存储器用基片21的各突起电极11t的一部分进入基础基片10的各电极10x上的焊膏12内。因此,如图100所示,大致平行地决定并保持基础基片10与存储器用基片21位置。
如果根据这样的构成,则不需要导电性球71,....,71,不需要供给导电性球71,....,71的工夫和时间,并且即便电极41,41间的间距是更窄的间距,例如,0.3mm以下,因为存储器用基片21的各突起电极11t若干地进入基础基片10的焊膏12内,所以焊膏12不会大量流出到外侧,当基片接合时能够防止与焊膏12接触发生的短路。
在上述各实施形态中,基础基片10的各贯通孔10a、第1存储器用基片21的各贯通孔21a、和第2存储器用基片22的各贯通孔22a的配置能够沿各基片的长方向的长边的近旁、沿与各基片的长方向正交的宽度方向的短边的近旁、或沿长边和短边的近旁的矩形状等任意地配置。
又,在上述各实施形态中,对基础基片10的各贯通孔10a、第1存储器用基片21的各贯通孔21a、和第2存储器用基片22的各贯通孔22a供给焊料的方法既可以是分配器或印刷中的任何一种,也可以是其它方法(图中未画出)。
又,在上述各实施形态中,也可以代替焊膏12,使用导电性粘合剂。也可以将填料加入这个导电性粘合剂。通常,熔融和硬化焊膏12时需要加热到250℃,但是当使用导电性粘合剂时存在着加热到150℃就足够的情形,在这种情形中,能够使加热温度比焊料的情形低,能够减少各基片的弯转。
又,在上述各实施形态中,也可以将导电性导线和导电性球组合起来使用。又,也可以代替它们,或者,也可以使用它们中的任何一种或两者,以及焊料或铜等的柱状的导电性部件(图中未画出)。
又,在上述各实施形态中,当将多个存储器芯片15安装在各基片的上下面中的任何一面上时,也可以在多个存储器芯片15间,在与电极不接触的部分上,配置绝缘性或导电性导线、绝缘性或导电性柱、绝缘性或导电性球,用于保持或增强基片间隔(图中未画出)。
在上述各实施形态中,代替导电性导线11,能够使用导电性球71、导体和上述长方体的芯片电子部件80。
又,在上述各实施形态中,当使用薄膜基片时,作为薄膜基片的材质能够使用聚酰亚胺等,但是也能够制成厚度0.1mm左右的单层玻璃环氧树脂制的基片。
此外,通过适当地组合上述各种实施形态中的任意实施形态,能够实现各个实施形态具有的效果。
如果根据本发明,则因为将多个存储器芯片安装在存储器用基片上构成的存储器模块安装在基础基片的一个面上,所以在基础基片上,将可以在两面上安装存储器芯片的存储器用基片以窄的间隔配置在小空间内,与在基础基片的任何一个面上安装存储器芯片的情形比较,可以安装存储器芯片的面积是存储器用基片的表里两面的2倍,能够增加存储器容量。
又,通过用导电性导线连接各基片间的电极,能够提高电极间的连接强度。
又,因为对各基片没有外引线地直接安装即倒装片安装各存储器芯片,换句话说,因为通过冲击等直接接合各存储器芯片的各电极和各基片的各电极,所以能够省去在各存储器芯片的外侧引出外引线,与各基片接合的空间和时间,能够达到小空间化和工序缩短化的目的。
又,因为能够在存储器用基片的表里两面中在完全相同的位置上安装多个相同尺寸和厚度的存储器芯片,所以当在存储器用基片上作用热或机械的应力时,例如,能够防止由于密封树脂的硬化收缩等使基片向单侧弯转。又,能够在上述存储器用基片上,对于上述各存储器用基片的长方向的中心对称地配置上述多个存储器芯片,作为存储器用基片全体,能够防止应力的不平衡分布。
又,当能够将安装了存储器芯片的存储器模块作为与基础基片不同的部件分别地构成,并且能够判断老化时存储器芯片的恶化时,可以只废弃这个存储器模块,而不需要废弃安装了IC芯片的基础基片。
如果根据上述小型存储卡的制造方法,当具有多个存储器模块时,在将存储器模块安装基础基片模块上前,预先安装存储器模块,通过弯曲试验等能够检查作为存储器模块全体的功能,当发现恶化时,可以只废弃存储器模块,不需要废弃比存储器模块价格高的基础基片模块,能够达到降低成本的目的。
通过在基础基片与存储器用基片之间插入导电性球,能够容易地使各基片的间隔均等,能够大致平行地配置各基片。又,如果导电性球由熔点比铜等的焊料高的材料构成,则在以后的工序中即便由回流焊和空气流熔融焊料时也不会熔融导电性球,能够由导电性球确实地保持基片间隔,能够高精度地保持基片间的平行度。因此,又,因为由导电性球支持在基片间,所以即便机械应力作用也不容易使导电性球变形。从而,通过对抗热应力和机械应力,能够确实地保持基片间的平行度,并且能够防止与邻接的导电性球接触,能够防止短路。进一步,使导电性球的直径小,可以进行更小间隔的配置,增加配线的自由度,可以对各存储器芯片进行分别配线,能够达到提高存储器芯片和IC芯片之间的处理速度的目的。
本发明一面参照附图一面与优先实施形态关联地进行了充分的记述,但是对于那些熟练的技术人员来说,懂得种种的变形和修正。这种变形和修正,只要不脱离由附加的权利要求书规定的本发明的范围,应该能够理解其中包含的内容。
Claims (30)
1.卡型记录媒体,其中通过在存储器用基片(21,22,63,65)的表里两面上分别倒装芯片来安装存储器芯片(15)后,将用绝缘性密封树脂密封接合部分构成的存储器模块(221,222)安装在基础基片(10)的一个面上,并且与安装在上述一个面上的上述存储器模块(221、222)对应,在上述基础基片的另一个面上安装控制上述多个存储器芯片工作的IC芯片(13,14,60),将全体安装在罩子(30,31)内。
2.权利要求1所述的卡型记录媒体,上述存储器模块(221,222)由多个存储器模块(221,222)构成,在各存储器模块的各存储器用基片上倒装片安装上述存储器芯片后,用绝缘性密封树脂密封接合部分。
3.权利要求1所述的卡型记录媒体,其中在上述基础基片(10)的上述一个面上,倒装片安装上述存储器芯片(15)。
4.权利要求1所述的卡型记录媒体,其中上述存储器模块(221,222)由第1存储器模块(221)和第2存储器模块(222)构成,在上述基础基片上安装上述第1存储器模块(221),在上述第1存储器模块上安装第2存储器模块,并且在上述第1存储器模块(221)和上述第2存储器模块(222)中的至少一个存储器模块的存储器基片的表里两面上分别倒装片安装上述存储器芯片后,用绝缘性密封树脂密封接合部分,另一方面
通过在与上述基础基片的存储器用基片安装面正交的方向上电连接的1个导体(11,53,71,71A,68,62,66,67a)将上述基础基片的电极、上述第1存储器模块的上述存储器用基片的电极和上述第2存储器模块的上述存储器用基片的电极电连接起来。
5.权利要求4所述的卡型记录媒体,其中上述导体是导电性导线(11,53)。
6.权利要求4所述的卡型记录媒体,其中上述导体是导电性球(71,71A)。
7.权利要求4所述的卡型记录媒体,其中上述导体是配置在绝缘性树脂片(67)内的导电性支杆(67a)。
8.权利要求4所述的卡型记录媒体,其中上述导体是各端部的上下面的电极(80a,80b)相互电连接的长方体电子部件(80)。
9.权利要求4所述的卡型记录媒体,其中
上述存储器模块(221,222)备有第1存储器模块(221)和第2存储器模块(222),
上述导体是贯通作为上述第1存储器模块(221)的上述存储器用基片(21)的电极起作用的贯通孔(21a)的导电性球(71A),并且,将上述导电性球(71A)的上部与上述第2存储器模块的上述存储器用基片(22)的电极电连接起来,将上述导电性球(71A)的下部与上述基础基片模块(210)的上述基础基片(10)的电极电连接起来。
10.权利要求1所述的卡型记录媒体,其中上述存储器模块(221,222,270)由3块存储器用基片(21,22,70)构成,在上述3块存储器用基片(21,22,70)的电极之间,通过在与上述存储器用基片的存储器芯片安装面正交的方向上电连接的1个导体(11,53,71,71A,68,62,66,67a)电连接相互邻接的上述3块存储器用基片的电极。
11.权利要求1所述的卡型记录媒体,其中在上述存储器用基片上,对于上述存储器用基片的长方向的中心对称地配置上述多个存储器芯片。
12.权利要求1所述的卡型记录媒体,其中在上述存储器用基片的两个面上,分别倒装片安装至少1个存储器芯片,并且,为了使倒装片安装在上述存储器用基片的两个面上的上述存储器芯片的位置是同一个位置地进行安装。
13.权利要求12所述的卡型记录媒体,其中在上述存储器用基片的两个面上,分别倒装片安装至少1个存储器芯片,并且,使倒装片安装在上述存储器用基片的两个面上的上述存储器芯片的位置是大致同一个位置,并且具有大致相同的形状。
14.权利要求1所述的卡型记录媒体,其中上述存储器用基片是薄膜基片(63,65)。
15.权利要求1所述的卡型记录媒体,其中上述存储器用基片和上述基础基片的是一块薄膜基片(81)。
16.权利要求1所述的卡型记录媒体,其中上述存储器用基片是长方形的,并且上述存储器芯片是长方形的,上述长方形的存储器芯片的长边(15y)与上述长方形的存储器用基片的至少一个短边(21x)大致平行地配置,并且,沿上述短边,配置与上述基础基片的电极(10x)连接的上述存储器用基片的电极(41)。
17.权利要求16所述的卡型记录媒体,其中在上述存储器用基片的一个面上备有多个上述存储器芯片,在上述存储器用基片的上述一个面上,并且在上述多个存储器芯片之间,与上述存储器用基片的上述短边大致平行地配置与上述基础基片的电极(10x)连接的电极(41)。
18.权利要求1所述的卡型记录媒体,它进一步备有配置在上述存储器用基片和上述基础基片之间的绝缘性增强树脂的增强部分(44d,44e)。
19.权利要求18所述的卡型记录媒体,其中上述绝缘性增强树脂的厚度在上述存储器芯片的厚度以上。
20.权利要求1所述的卡型记录媒体,它进一步备有配置在上述多个存储器模块的上述存储器用基片之间的绝缘性增强树脂的增强部分(44i,44j)。
21.权利要求1所述的卡型记录媒体,它进一步备有配置在上述罩子内面和上述存储器用基片之间的绝缘性增强树脂的增强部分(44c,44t)。
22.权利要求1所述的卡型记录媒体,它进一步备有配置在上述罩子内面和上述存储器用基片之间的绝缘性增强树脂的增强部分(44a)。
23.权利要求1所述的卡型记录媒体,其中进一步备有在上述存储器用基片和上述基础基片之间保持两者的间隔恒定的接合部分(11p)。
24.权利要求1所述的卡型记录媒体,其中进一步备有在上述基础基片的电极(10x)和上述存储器用基片的电极(41)中的任何一个上将两电极间接合起来的突起电极(11t)。
25.卡型记录媒体的制造方法,它是制造权利要求1所述的卡型记录媒体的卡型记录媒体制造方法,其中
在上述存储器用基片(21,22,63,65)的表里两面上分别倒装片安装上述存储器芯片(15)后,用绝缘性密封树脂密封接合部分,
在上述基础基片上重叠配置上述存储器用基片后,
通过在与上述基础基片的上述存储器用基片安装面正交的方向上电连接的1个导体(11,53,71,71A,68,62,66,67a),将上述基础基片的电极和上述存储器用基片的电极电连接起来,将上述存储器模块(221,222)安装在上述基础基片(10)的一个面上,安装在上述一个面上的上述存储器模块(221、222),与在上述基础基片的另一个面上安装控制上述多个存储器芯片工作的IC芯片(13,14,60)对应。
26.卡型记录媒体的制造方法,它是制造权利要求3所述的卡型记录媒体的卡型记录媒体制造方法,其中
在上述多个存储器用基片(21,22,63,65)中的至少一块存储器用基片的表里两面上分别倒装片安装存储器芯片(15)后,用绝缘性密封树脂密封接合部分,并且在上述多个存储器用基片(21,22,63,65)中的余下的存储器用基片上分别倒装片安装存储器芯片(15)后,用绝缘性密封树脂密封接合部分,
在上述基础基片的上述一个面上重叠上述多个存储器用基片中的一块存储器用基片,
在上述一块存储器用基片的上面重叠上述多个存储器用基片中的另一块存储器用基片后,
通过在与上述基础基片的存储器用基片安装面正交的方向上电连接的1个导体(11,53,71,71A,68,62,66,67a),将上述基础基片的电极和上述多个存储器用基片的电极电连接起来,将上述存储器模块(221,222)安装在上述基础基片(10)的一个面上,安装在上述一个面上的上述存储器模块(221、222),与在上述基础基片的另一个面上安装控制上述多个存储器芯片工作的IC芯片(13,14,60)对应。
27.权利要求25或26所述的卡型记录媒体的制造方法,其中上述导体是导电性导线(11,53)。
28.权利要求25或26所述的卡型记录媒体的制造方法,其中上述导体是导电性球(71,71A)。
29.卡型记录媒体,其中将多个存储器芯片(15)倒装片安装在存储器用基片(21,22,70,63,65)上构成的存储器模块(221,222,270)安装在基础基片(10)的一个面上,并且在上述基础基片的另一个面上安装控制上述多个存储器芯片工作的IC芯片(13,14,60),将全体安装在罩子(30,31)内,并且
上述存储器模块是由层积的多个存储器模块(221,222)构成的,配置在上述多个存储器模块中的一个存储器模块的存储器用基片上的存储器芯片(15)的长方向、与配置在上述多个存储器模块中的另一个存储器模块的存储器用基片上的存储器芯片(15)的长方向交叉。
30.卡型记录媒体,其中将通过在存储器用基片(21,22,70,63,65)上倒装片安装多个存储器芯片(15)构成的存储器模块(221,222,270)安装在基础基片(10)的一个面上,并且在上述基础基片的另一个面上安装控制上述多个存储器芯片工作的IC芯片(13,14,60),将全体安装在罩子(30,31)内,并且
上述存储器模块由层积的多个存储器模块(221,222,270)构成,配置在上述多个存储器模块中的上侧的存储器模块的存储器用基片上的存储器芯片(15)的厚度比配置在上述多个存储器模块中的下侧的存储器模块的存储器用基片上的存储器芯片(15)的厚度大。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000302443 | 2000-10-02 | ||
JP302443/00 | 2000-10-02 | ||
JP302443/2000 | 2000-10-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1468177A CN1468177A (zh) | 2004-01-14 |
CN1259200C true CN1259200C (zh) | 2006-06-14 |
Family
ID=18783794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB01816711XA Expired - Fee Related CN1259200C (zh) | 2000-10-02 | 2001-09-28 | 卡型记录媒体及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6985363B2 (zh) |
KR (1) | KR100576902B1 (zh) |
CN (1) | CN1259200C (zh) |
TW (1) | TW524030B (zh) |
WO (1) | WO2002028662A1 (zh) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6639309B2 (en) | 2002-03-28 | 2003-10-28 | Sandisk Corporation | Memory package with a controller on one side of a printed circuit board and memory on another side of the circuit board |
US7034387B2 (en) * | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
EP1556895A4 (en) | 2002-10-08 | 2009-12-30 | Chippac Inc | SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY |
JP2006509277A (ja) * | 2002-11-18 | 2006-03-16 | ストーカード・インコーポレーテッド | 大容量記憶ボリュームを有する安全なトランザクション・カード |
JP4110992B2 (ja) * | 2003-02-07 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
DE60305006T2 (de) * | 2003-05-08 | 2006-11-02 | Infineon Technologies Ag | Schaltungsmodul mit miteinander verschalteten gruppen von überlappenden halbleiterchips |
KR100621617B1 (ko) | 2003-08-27 | 2006-09-13 | 삼성전자주식회사 | 메모리 모듈 구조 |
US20060138631A1 (en) * | 2003-12-31 | 2006-06-29 | Advanced Semiconductor Engineering, Inc. | Multi-chip package structure |
CN100539135C (zh) * | 2004-09-08 | 2009-09-09 | 松下电器产业株式会社 | 立体电路装置、使用它的电子机器及其制造方法 |
US7880313B2 (en) * | 2004-11-17 | 2011-02-01 | Chippac, Inc. | Semiconductor flip chip package having substantially non-collapsible spacer |
JP2006253430A (ja) * | 2005-03-11 | 2006-09-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7170183B1 (en) * | 2005-05-13 | 2007-01-30 | Amkor Technology, Inc. | Wafer level stacked package |
KR100720077B1 (ko) * | 2005-09-09 | 2007-05-18 | (주)티이에스 | 메모리 카드 제조 방법 |
JP4886308B2 (ja) * | 2005-09-16 | 2012-02-29 | 株式会社東芝 | Usbメモリ装置 |
US7775446B2 (en) * | 2006-03-10 | 2010-08-17 | Panasonic Corporation | Card type information device and method for manufacturing same |
US7990727B1 (en) * | 2006-04-03 | 2011-08-02 | Aprolase Development Co., Llc | Ball grid array stack |
JP4843515B2 (ja) | 2007-02-01 | 2011-12-21 | パナソニック株式会社 | 半導体チップの積層構造 |
US8609463B2 (en) * | 2007-03-16 | 2013-12-17 | Stats Chippac Ltd. | Integrated circuit package system employing multi-package module techniques |
US7968999B2 (en) | 2008-02-28 | 2011-06-28 | Lsi Corporation | Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive |
JP2010079445A (ja) * | 2008-09-24 | 2010-04-08 | Toshiba Corp | Ssd装置 |
KR20110006482A (ko) * | 2009-07-14 | 2011-01-20 | 삼성전자주식회사 | 메모리 링크 아키텍쳐를 갖는 멀티 프로세서 시스템에 적합한 멀티 칩 패키지 구조 |
TW201212390A (en) * | 2010-09-03 | 2012-03-16 | Walton Advanced Eng Inc | USB device structure |
CN102403305A (zh) * | 2010-09-13 | 2012-04-04 | 华东科技股份有限公司 | 一种usb装置结构 |
US9865310B2 (en) * | 2011-02-24 | 2018-01-09 | Interconnect Systems, Inc. | High density memory modules |
US9437512B2 (en) * | 2011-10-07 | 2016-09-06 | Mediatek Inc. | Integrated circuit package structure |
DE102011054818A1 (de) * | 2011-10-26 | 2013-05-02 | Hella Kgaa Hueck & Co. | Elektronische Schaltung |
CN205428912U (zh) * | 2013-02-25 | 2016-08-03 | 株式会社村田制作所 | 模块以及模块元器件 |
US9195929B2 (en) * | 2013-08-05 | 2015-11-24 | A-Men Technology Corporation | Chip card assembling structure and method thereof |
FR3044864B1 (fr) * | 2015-12-02 | 2018-01-12 | Valeo Systemes De Controle Moteur | Dispositif electrique et procede d'assemblage d'un tel dispositif electrique |
US9985006B2 (en) * | 2016-05-31 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
CN109478543B (zh) * | 2016-07-28 | 2022-07-05 | 三菱电机株式会社 | 半导体装置 |
WO2018083723A1 (ja) | 2016-11-01 | 2018-05-11 | 富士通株式会社 | 電子装置、電子装置の製造方法及び電子機器 |
EP3462486B1 (en) | 2017-09-29 | 2021-03-24 | Qorvo US, Inc. | Process for making a double-sided module with electromagnetic shielding |
JP7141877B2 (ja) | 2018-07-18 | 2022-09-26 | キオクシア株式会社 | 半導体記憶装置 |
US10854763B2 (en) * | 2018-09-17 | 2020-12-01 | Gbt Technologies Inc. | Multi-dimensional integrated circuit having multiple planes and memory architecture having a honeycomb or bee hive structure |
US11862736B2 (en) | 2018-09-17 | 2024-01-02 | GBT Tokenize Corp. | Multi-dimensional photonic integrated circuits and memory structure having optical components mounted on multiple planes of a multi-dimensional package |
US11166363B2 (en) | 2019-01-11 | 2021-11-02 | Tactotek Oy | Electrical node, method for manufacturing electrical node and multilayer structure comprising electrical node |
US11201467B2 (en) | 2019-08-22 | 2021-12-14 | Qorvo Us, Inc. | Reduced flyback ESD surge protection |
US11809797B1 (en) | 2022-07-31 | 2023-11-07 | Gbt Technologies Inc. | Systems and methods of predictive manufacturing of three-dimensional, multi-planar semiconductors |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5792895A (en) | 1980-12-02 | 1982-06-09 | Nippon Telegraph & Telephone | Method of laminating printed board |
JP2618891B2 (ja) | 1987-05-29 | 1997-06-11 | 日立マクセル株式会社 | メモリカートリツジ |
JPH04332696A (ja) | 1991-05-09 | 1992-11-19 | Mitsubishi Electric Corp | Icカード |
JPH0544574A (ja) | 1991-08-19 | 1993-02-23 | Ngk Insulators Ltd | 内燃機関用ピストン |
JPH0544574U (ja) * | 1991-11-26 | 1993-06-15 | 住友ベークライト株式会社 | 記憶媒体 |
JPH0679990A (ja) * | 1992-09-04 | 1994-03-22 | Mitsubishi Electric Corp | Icメモリカード |
JPH08202844A (ja) | 1995-01-25 | 1996-08-09 | Nippon Retsuku Kk | 電子機器及びその製造方法 |
JP2000031614A (ja) * | 1997-11-04 | 2000-01-28 | Seiko Epson Corp | メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ |
JP3395126B2 (ja) | 1998-03-27 | 2003-04-07 | 日本航空電子工業株式会社 | Pcカード |
JP3853979B2 (ja) | 1998-06-16 | 2006-12-06 | 日東電工株式会社 | 半導体装置の製法 |
JP4569912B2 (ja) * | 2000-03-10 | 2010-10-27 | エルピーダメモリ株式会社 | メモリシステム |
-
2001
- 2001-09-28 CN CNB01816711XA patent/CN1259200C/zh not_active Expired - Fee Related
- 2001-09-28 KR KR1020037004447A patent/KR100576902B1/ko not_active IP Right Cessation
- 2001-09-28 US US10/398,032 patent/US6985363B2/en not_active Expired - Fee Related
- 2001-09-28 TW TW090124088A patent/TW524030B/zh active
- 2001-09-28 WO PCT/JP2001/008508 patent/WO2002028662A1/ja active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20030061370A (ko) | 2003-07-18 |
CN1468177A (zh) | 2004-01-14 |
US20040104469A1 (en) | 2004-06-03 |
US6985363B2 (en) | 2006-01-10 |
TW524030B (en) | 2003-03-11 |
WO2002028662A1 (fr) | 2002-04-11 |
KR100576902B1 (ko) | 2006-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1259200C (zh) | 卡型记录媒体及其制造方法 | |
CN1286057C (zh) | 非接触通信介质 | |
CN1187822C (zh) | 半导体装置及其制造方法和电子装置 | |
CN1278402C (zh) | 电子器件的封装方法及电子器件封装体 | |
CN1218392C (zh) | 半导体器件 | |
CN1201383C (zh) | 电子部件的安装方法、安装装置及电子部件装置 | |
CN1277334C (zh) | 连接器 | |
CN1826844A (zh) | 焊球搭载方法及焊球搭载装置 | |
CN1192407C (zh) | 按钮电键盖及其制造方法 | |
CN1193253C (zh) | 平台与光模块及其制造方法和光传输装置 | |
CN1267850C (zh) | 存储卡及其制造方法 | |
CN1115692C (zh) | 头滑动器悬架、使用悬架的支持装置和使用该装置的盘装置 | |
CN1220773A (zh) | 膜载带、半导体组装体、半导体装置及其制造方法、安装基板和电子装置 | |
CN1571621A (zh) | 布线电路基板、布线电路基板的制造方法和电路模块 | |
CN1237785A (zh) | 半导体器件和半导体器件的制作方法 | |
CN1750244A (zh) | 线路板、其制造方法以及半导体器件 | |
CN1993702A (zh) | 存储卡和卡适配器 | |
CN1941348A (zh) | 继电板及具有继电板的半导体器件 | |
CN1527370A (zh) | 半导体器件的制造方法 | |
CN1674282A (zh) | 半导体装置制造方法、半导体装置和半导体芯片 | |
CN1669138A (zh) | 半导体器件 | |
CN1656611A (zh) | 半导体器件安装板、其制造方法、其检查方法及半导体封装 | |
CN1568546A (zh) | 半导体器件及其制造方法 | |
CN1677776A (zh) | 光拾取装置、可用于该装置的半导体激光装置和外壳 | |
CN1295346A (zh) | 半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060614 Termination date: 20130928 |