CN1941348A - 继电板及具有继电板的半导体器件 - Google Patents

继电板及具有继电板的半导体器件 Download PDF

Info

Publication number
CN1941348A
CN1941348A CNA200510137573XA CN200510137573A CN1941348A CN 1941348 A CN1941348 A CN 1941348A CN A200510137573X A CNA200510137573X A CN A200510137573XA CN 200510137573 A CN200510137573 A CN 200510137573A CN 1941348 A CN1941348 A CN 1941348A
Authority
CN
China
Prior art keywords
pad
terminal
wiring
relay plate
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510137573XA
Other languages
English (en)
Other versions
CN1941348B (zh
Inventor
西村隆雄
中村公一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1941348A publication Critical patent/CN1941348A/zh
Application granted granted Critical
Publication of CN1941348B publication Critical patent/CN1941348B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

一种设置于半导体器件中的继电板，包括第一端子和多个第二端子，第二端子通过布线连接至第一端子。连接至该第一端子的布线在途中分叉，从而该布线连接至第二端子中的每个端子。使用本发明，可任意选择设置于继电板上的多个焊盘和/或可任意选择连接焊盘或焊线的布线的连接方式，因此该继电板可应用于不同功能或结构的半导体器件。

Description

继电板及具有继电板的半导体器件
技术领域
本发明通常涉及继电板(relay board)以及具有继电板的半导体器件，特别是涉及一种用于半导体芯片彼此布线或者半导体芯片与布线板或引线框架布线的继电板，以及具有该继电板的半导体器件。
背景技术
具有如下结构的半导体器件是公知的：至少一个半导体芯片(半导体元件)通过焊线与布线衬底或引线框架连接。在这种半导体器件中，取决于半导体芯片的电极焊盘(electrode pad)和布线衬底的焊盘或引线框架的焊接引线的排列，发生焊线的交叉或叠置、焊线的长度太长等问题，从而难以实现线焊(wire-bonded)。
为解决上述问题，如图1所示，已经提出一种在半导体器件中设置通过焊线转接布线的继电板的结构。
图1为现有技术具有该继电板的半导体器件的截面图。此处，图1-(A)为沿图1(B)的线X-X’所取的截面图，图1-(B)为该现有技术半导体器件的俯视图。
参照图1，半导体器件10具有如下结构：第一半导体芯片6安装于布线板4上，在布线板4的底表面上形成多个凸点(bump)2。在第一半导体芯片6上设置第二半导体芯片8和继电板20。
布线板4的焊盘1a通过焊线3连接至第一半导体芯片6的电极焊盘7。布线板4的焊盘1b通过焊线5连接至第二半导体芯片8的第一电极焊盘11。第二半导体芯片8的焊盘13通过焊线23连接至继电板20的第一焊盘22。继电板20的第二焊盘24通过焊线25连接至布线板4的另一焊盘1b。
继电板20的第一焊盘22和第二焊盘24彼此面对。布线26以直线状态连接第一焊盘22和第二焊盘24。
此外，通过密封树脂9密封第一半导体芯片6、第二半导体芯片8、继电板20以及焊线3、5、23和25，从而封装半导体器件10。
因此，在第二半导体芯片8的第二焊盘13与布线板4的焊盘1b之间设置继电板20，并且线焊第二半导体芯片8与继电板20，从而电连接第二半导体芯片8与布线板4。
在这种情况下，第二半导体芯片8的第二电极焊盘13远离布线板4的焊盘1b。因此，如果不设置继电板20，焊线必须具有较长的线长(wiringlength)。但是，由于继电板20的存在，可缩短线长。
此外，如图2和图3所示，已经提出焊盘的排列不同于图1所示的实例的继电板。
图2为焊盘的排列不同于图1所示的实例的现有技术的继电板的俯视图。
在图2所示的继电板30中，第一焊盘组31A-31F的排列方向垂直于第二焊盘组32A-32F的排列方向。通过以L形延伸的布线33A-33F分别连接第一焊盘组31A-31F中和第二焊盘组32A-32F中彼此对应的焊盘。
因此，上述结构适用于如下情况：从一个焊盘的焊线的连接方向与从另一焊盘的另一焊线的连接方向之间的角度约为90度。
图3为焊盘的排列不同于图1和图2所示的实例的另一现有技术的继电板的俯视图。
在图3所示的继电板40中，设置用于连接第一焊盘41A-41D与第二焊盘42A-42D的布线43A-43D，该布线在途中多次弯曲(弯曲线状态)。因此，可实现焊盘的排列变化。
换句话说，在继电板40的一侧(上侧)附近并沿该侧设置第一焊盘41A-41D。在继电板40的另一侧(下侧)附近并沿该侧设置第二焊盘42A-42D。
可通过在途中多次弯曲的布线43A电连接第一焊盘41A和第二焊盘42A。可通过在途中多次弯曲的布线43B电连接第一焊盘41B和第二焊盘42B。可通过在途中多次弯曲的布线43C电连接第一焊盘41C和第二焊盘42C。可通过在途中多次弯曲的布线43D电连接第一焊盘41D和第二焊盘42D。
此外，除上述实例之外，以下结构的半导体器件是公知的：半导体器件的结构为继电板与半导体芯片基本共面排列并通过线焊连接(参见日本特许公开No.2-109344和No.2-216839)，半导体器件的结构为小于半导体芯片的继电板安装于该半导体芯片上(参见日本特许公开No.5-13490和No.2004-153295)，半导体器件的结构为继电板设置于半导体芯片之下(参见日本特许公开No.2002-515175)，半导体器件的结构为多个半导体器件层叠并且半导体芯片位于顶部而继电板并排排列(参见日本特许公开No.2001-118877)，以及半导体器件的结构为继电板设置于多个层叠的半导体芯片中(参见日本特许公开No.11-265975和No.2001-7278)。
但是，半导体芯片或布线板的尺寸、以及形成于半导体芯片上的电极焊盘或形成于布线板上的焊盘的数目和排列方式是可变的。因此，适合某一半导体芯器件的继电板并不总是适合其它半导体器件。
也就是说，在现有技术的继电板中，对于每个半导体器件而言，继电板的焊盘的位置与半导体芯片的电极焊盘、布线板的焊盘或引线框架的焊盘的排列相对应。因此，随着半导体芯片和布线板的位置关系的不同，图1至图3所示的继电板20、30或40也各不相同。因而，必须制造与半导体芯片和布线板的焊盘的位置关系相对应的继电板。因此，这种继电板不能广泛应用。
需要改变半导体芯片安装于半导体器件上的方式、半导体芯片的电极焊盘的排列、或半导体芯片与布线板或引线框架之间的连接结构。此外，为改进制造现有半导体器件的产量的目的，还需要改变继电板的焊盘的位置。现有技术的继电板不能符合所述结构，因此有必要提供一种新的不同结构的继电板。
发明内容
因此，本发明的总的目的是提供一种新颖且实用的继电板及具有继电板的半导体器件。
本发明的另一更具体的目的是提供应用于半导体器件的继电板，通过该继电板，可任意选择设置于继电板上的多个焊盘和/或可任意选择连接焊盘或焊线的布线的连接方式，因此该继电板可应用于不同功能或结构的半导体器件。
通过设置于半导体器件中的继电板实现本发明的上述目的，该继电板包括：
第一端子；和
多个第二端子，通过布线连接至该第一端子；
其中，连接至该第一端子的布线在途中分叉(split)，从而该布线连接至该第二端子中的每个端子。
通过另一设置于半导体器件中的继电板也可实现本发明的上述目的，该继电板包括：
第一端子；和
第二端子；
其中，由连接至第一端子的第一端子线端部和连接至第二端子的第二端子线的端部中的至少一个构成连接部分；以及通过在连接部分形成连接件，使第一端子与第二端子连接。
通过半导体器件也可实现本发明的上述目的，该半导体器件包括：
至少一个半导体元件；
布线板或引线框架；
其中，通过继电板将该半导体元件与该布线板或引线框架连接；该继电板包括第一端子和第二端子；由连接至该第一端子的第一端子线的端部和连接至该第二端子的第二端子线的端部中的至少一个构成连接部分；以及通过在连接部分形成连接件，使第一端子与第二端子连接。
按照上述继电板或半导体器件，该继电板可应用于不同种类的半导体器件。因此，能够降低继电板和具有该继电板的半导体器件的制造成本。
此外，广泛应用该继电板，可提高选择安装于布线板或引线框架上的半导体元件的组合的自由度。
此外，由于可任意设定与继电板线焊的位置，能够提高产量。
附图说明
图1为现有技术的具有继电板的半导体器件的截面图；
图2为焊盘的排列不同于图1所示的实例的现有技术的继电板的俯视图；
图3为焊盘的排列不同于图1和图2所示的实例的另一现有技术的继电板的俯视图；
图4为示出本发明的实施例的继电板的第一示意结构的俯视图；
图5为示出本发明的实施例的继电板的第二示意结构的俯视图；
图6示出焊线连接部分的结构；
图7为示出焊线连接部分的另一实例中的布线的端部结构的俯视图；
图8为示出焊线连接部分的另一实例中的布线的端部结构的俯视图；
图9示出凸点焊接连接部分的结构；
图10为示出凸点焊接连接部分的另一实例中的布线的端部结构的俯视图；
图11为示出凸点焊接连接部分的另一实例中的布线的端部结构的俯视图；
图12为示出凸点焊接连接部分的另一实例中的布线的端部结构的俯视图；
图13为示出凸点焊接连接部分的另一实例中的布线的端部结构的俯视图；
图14为示出凸点焊接连接部分的另一实例中的布线的端部结构的俯视图；
图15为示出凸点焊接连接部分的另一实例中的布线的端部结构的俯视图；
图16为示出钉头凸点以及凸点连接部分的排列结构的截面图；
图17为示出钉头凸点以及凸点连接部分的另一排列结构的截面图；
图18示出焊线相对于第二焊盘的连接结构；
图19为示出本发明的实施例的继电板的第一修改例的示意结构的第一俯视图；
图20为示出本发明的实施例的继电板的第一修改例的示意结构的第二俯视图；
图21为示出本发明的实施例的继电板的第二修改例的示意结构的俯视图；
图22为示出本发明的实施例的继电板的第三修改例的示意结构的第一俯视图；
图23为示出本发明的实施例的继电板的第三修改例的示意结构的第二俯视图；
图24为示出本发明的实施例的继电板的第三修改例的示意结构的第三俯视图；
图25为示出本发明的实施例的继电板的第四修改例的示意结构的第一俯视图；
图26为示出本发明的实施例的继电板的第四修改例的示意结构的第二俯视图；
图27为示出本发明的实施例的继电板的第四修改例的示意结构的第三俯视图；
图28为示出本发明的实施例的继电板的第五修改例的示意结构的第一俯视图；
图29为示出本发明的实施例的继电板的第五修改例的示意结构的第二俯视图；
图30示出具有本发明的实施例的继电板的半导体器件的第一实例；
图31示出具有本发明的实施例的继电板的半导体器件的第二实例；
图32示出具有本发明的实施例的继电板的半导体器件的第三实例；
图33示出具有本发明的实施例的继电板的半导体器件的第四实例；
图34示出具有本发明的实施例的继电板的半导体器件的第五实例；
图35示出具有本发明的实施例的继电板的半导体器件的第六实例；
图36示出具有本发明的实施例的继电板的半导体器件的第七实例；
图37示出具有本发明的实施例的继电板的半导体器件的第八实例；
图38示出具有本发明的实施例的继电板的半导体器件的第八实例。
具体实施方式
以下将参照图4至图38说明本发明的实施例。
为便于说明，参照图4至图29说明本发明的实施例的端子芯片，然后参照图30至图38说明本发明的实施例的半导体器件。
【端子芯片】
本发明的端子芯片设置于半导体器件中，并起到设置于半导体器件中的半导体芯片的继电板的作用。
本发明的继电板为设置于半导体器件中的板，该板配置为转接布线，例如焊线，用于将半导体芯片(半导体元件)连接至另一半导体芯片、布线衬底或引线框架。
在以下说明中，“第一焊盘”与权利要求中的“第一端子”相对应，“第二焊盘”与权利要求中的“第二端子”相对应，“连接至第一焊盘的布线”与权利要求中的“第一端子线”相对应，“连接至第二焊盘的布线”与权利要求中的“第二端子线”相对应。
图4为示出本发明的实施例的继电板50的第一示意结构的俯视图。
参照图4，沿继电板50的上侧设置第一焊盘51A至51E，继电板50的主表面呈基本矩形结构。用于电连接至半导体芯片(未示出)的电极焊盘的焊线53连接至第一焊盘51A至51E。
沿继电板50的与上侧面对的下侧设置第二焊盘52A至52E、52A’、52B’和52E’。用于电连接至另一半导体芯片、布线板或引线框架(未示出)的焊线54连接至第二焊盘52A至52E。
焊线54未连接至设置于第二焊盘52A和52B之间的第二焊盘52A’，因而第二焊盘52A’起到预备焊盘的作用。焊线54未连接至设置于第二焊盘52D和52E之间的第二焊盘52B’，因而第二焊盘52B’起到预备焊盘的作用。焊线54未连接至设置于第二焊盘52E右侧的第二焊盘52E’，因而第二焊盘52E’起到预备焊盘的作用。
在此结构下，说明第一焊盘51A与第二焊盘52A及52A’的关系。通过第一布线55将第一焊盘51A连接至第二焊盘52A以及预备焊盘52A’。
更具体地说，第一布线55在途中分叉(形成多个路径)，从而形成布线部分55A和55A’。布线部分55A连接至第二焊盘52A。布线部分55A’连接至第二焊盘52A’。
换句话说，设置第一焊盘51A和通过分叉的第一布线55与第一焊盘51A连接的第二焊盘52A及52A’，从而可选择将焊线54连接至第二焊盘52A和52A’的其中之一。
因此，与半导体芯片、布线板或引线框架的焊盘的排列相对应，可选择具有相同电势的第二焊盘52A和52A’的其中之一，并且焊线54可连接至第二焊盘52A和52A’的其中之一。
在图4所示的结构中，选择第二焊盘52A从而焊线54连接至第二焊盘52A。未选择的焊盘52A’起到预备焊盘的作用。
接着，说明第一焊盘51B与第二焊盘52B及52B’的关系。
第二布线56连接至第一焊盘51B。第三布线57连接至第二焊盘52B。第四布线58连接至与第二焊盘52B分离的第二焊盘52B’。在布线56至布线58的端部形成焊线连接部分60。以下将说明焊线连接部分60的详细结构。
在连接至第一焊盘51B的第二布线56的端部形成焊线连接部分60a。在连接至第二焊盘52B的第二布线57的端部形成焊线连接部分60b。在连接至第二焊盘52B’的第四布线58的端部形成焊线连接部分60d。可通过焊线作为连接件来将焊线连接部分60a选择连接至焊线连接部分60b或焊线连接部分60d。
也就是说，与半导体芯片、布线板或引线框架的焊盘的排列相对应，可选择具有相同电势的第二焊盘52B和52B’的其中之一，从而能够连接至第一焊盘51B。
在图4所示的结构中，选择形成于连接至第二焊盘52B的第三布线57的端部的焊线连接部分60b。
换句话说，可通过焊线61作为连接件来电连接焊线连接部分60a和焊线连接部分60b，其中焊线连接部分60a形成于连接至第一焊盘51B的第二布线56的端部，焊线连接部分60b形成于连接至第二焊盘52B的第三布线57的端部。焊线54连接至第二焊盘52B。
因此，在设置于继电板50的表面上的布线上，可通过焊线61作为连接件连接分离的焊线连接部分60。
另一方面，焊线61未连接至与第二焊盘52B’相对应的焊线连接部分60d，因此第二焊盘52B’起到预备焊盘的作用。因而，焊线54未连接至第二焊盘52B’。
因此，通过设置焊线连接部分60可提高继电板50的连接自由度。
接着，说明第一焊盘51C及51D与第二焊盘52C及52D的关系。
第五布线70连接至第一焊盘51C。第六布线80连接至第一焊盘51D。第七布线90和第八布线95连接至第二焊盘52C。此外，第九布线100连接至第二焊盘52D。
此处，与第一布线55一样，第五布线70、第六布线80和第九布线100在途中分叉，从而形成布线部分70A及70A’、布线部分80A及80A’和布线部分100A及100A’。
第五布线70的布线部分70A的末端与第七布线90的末端形成凸点连接部分110，其中第七布线90与布线部分70A以指定长度分离。第五布线70的布线部分70A’的末端与第九布线100的布线部分100A的末端形成凸点连接部分115，其中布线部分100A与布线部分70A’以指定长度分离。
第六布线80的布线部分80A的末端与第九布线100的布线部分100A’的末端形成凸点连接部分120，其中布线部分100A’与布线部分80A以指定长度分离。此外，第六布线80的布线部分80A’的末端与第八布线95的末端形成凸点连接部分125，其中第八布线95与布线部分80A’以指定长度分离。
以下说明凸点连接部分110、115、120和125的详细结构。钉头凸点可作为连接件应用于凸点连接部分110、115、120和125。可选择第五至第九布线70、80、90、95和100中的必要布线用于连接。
在图4所示的结构中，从由凸点连接部分110、115、120和125构成的组中选择凸点连接部分110和120。形成钉头凸点130a，以使形成凸点连接部分110的第五布线70的布线部分70A的端部与第七布线部分90的端部桥接。
此外，形成钉头凸点130b，以使形成凸点连接部分120的第六布线80的布线部分80A的端部与第九布线100的布线部分100A’的端部桥接(连接)。
因此，第五布线70的布线部分70A与第七布线部分90连接。此外，第六布线80的布线部分80A与第九布线100的布线部分100A’连接。
因此，可将第一焊盘51C与第二焊盘52C电连接，以及将第一焊盘51D与第二焊盘52D电连接。
另一方面，在凸点连接部分115和125未形成钉头凸点。因此，第五布线70的布线部分70A’与第九布线100的布线部分100A未电连接。此外，第六布线80的布线部分80A’与第八布线95未电连接。
因此，第一焊盘51C与第二焊盘52D未电连接，以及第一焊盘51D与第二焊盘52C未电连接。
在本实施例中，钉头凸点用作连接件。在使用钉头凸点的情况下，由于可使用半导体器件制造工艺中所用的设备(例如线焊器或凸点接合器(bumpbonder))及材料(例如由金构成的金属布线)，而不需要特殊的设备及材料，因此可获得高生产率。因而，能够容易且低成本地形成连接件。
但是，在本发明中，连接件并不限于钉头凸点。作为连接件，例如可使用包含微粒，例如银、铜或碳的导电树脂浆料。通过使用这种导电树脂浆料，能够容易地调整形成于连接部分的连接件的尺寸或高度，从而可降低连接件的高度。因此，能够使得其中安装有继电板的半导体器件变薄(薄继电板)。
因此，在本发明的继电板中，可根据半导体芯片和布线板或引线框架的焊盘的尺寸和/或排列，任意选择焊盘51C或51D与焊盘52C或52D。基于焊盘的选择，可确定连接件(例如钉头凸点)设置于连接部分110、115、120和125中的哪些连接部分。因此，能够提高继电板中多个分离的连接部分的连接自由度。
接着，说明第一焊盘51E与第二焊盘52E及52E’之间的关系。
第十布线150连接至第一焊盘51E。与形成于第二布线56的端部的焊线连接部分60a一样，在第十布线150的端部形成焊线连接部分60c。
可通过使用焊线作为连接件来将焊线连接部分60c选择连接至第二焊盘52E或52E’。也就是说，可根据半导体芯片和布线板或引线框架的焊盘的排列，任意选择焊盘52E或52E’。
在图4所示的结构中，通过焊线155连接焊线连接部分60c与第二焊盘52E。更具体地说，在第二焊盘52E的连接焊线54的部分处端对端地连接焊线155。另一方面，焊线155未连接至第二焊盘52E’，因而第二焊盘52E’起到预备焊盘的作用。
接着，参照图5，说明另一实例，其中，在继电板50中，通过改变钉头凸点130的形成部分以及焊线61和155的连接部分，分别选择第二焊盘52A’、52B’和52E’作为焊线54连接的第二焊盘，选择第二焊盘52D作为第一焊盘51C电连接的焊盘，并选择第二焊盘52C作为第一焊盘51D电连接的焊盘。
图5为示出本发明的第一实施例的继电板50的第二示意结构的俯视图。
首先，说明第一焊盘51A与第二焊盘52A及52A’的关系。
在图4所示的实例中，选择第二焊盘52A并将焊线连接至第二焊盘52A。
但是，根据半导体芯片和布线板或引线框架的焊盘的排列，可优选第二焊盘52A’(图4所示的实例中作为预备焊盘)，而不选择第二焊盘52A，作为电连接至第一焊盘51A的第二焊盘，从而将焊线54连接至第二焊盘52A’。
将第一焊盘51A与第二焊盘52A或52A’电连接的第一布线55在途中分叉。因此，可选择具有相同电势的第二焊盘52A和52A’的其中之一。在图5所示的结构中，选择第二焊盘52A’，并将焊线54连接至第二焊盘52A’。另一方面，焊盘52A起到预备焊盘的作用。
接着，说明第一焊盘51B与第二焊盘52B及52B’的关系。
在图4所示的实例中，可通过焊线61电连接焊线连接部分60a和焊线连接部分60b，其中焊线连接部分60a形成于连接至第一焊盘51B的第二布线56的端部，焊线连接部分60b形成于连接至第二焊盘52B的第三布线57的端部。
但是，根据半导体芯片和布线板或引线框架的焊盘的排列，可优选第二焊盘52B’(图4所示的实例中作为预备焊盘)，而不选择第二焊盘52B，作为电连接至第一焊盘51B的第二焊盘，从而将焊线54连接至第二焊盘52B’。
在图5所示的实例中，选择第二焊盘52B’，作为电连接至第一焊盘51B的第二焊盘。焊线61连接焊线连接部分60a和焊线连接部分60d，其中焊线连接部分60a形成于连接至第一焊盘51B的第二布线56的端部，焊线连接部分60d形成于连接至第二焊盘52B’的第四布线58的端部。另一方面，焊盘52B起到预备焊盘的作用。
接着，说明第一焊盘51C及51D与第二焊盘52C及52D的关系。
在图4所示的实例中，从由凸点连接部分110、115、120和125构成的组中选择凸点连接部分110和120。在凸点连接部分110和120处形成钉头凸点130。第五布线70的布线部分70A与第七布线部分90连接。此外，第六布线80的布线部分80A与第九布线100的布线部分100A’连接。因此，电连接第一焊盘51C与第二焊盘52C，以及电连接第一焊盘51D与第二焊盘52D。
但是，根据半导体芯片和布线板或引线框架的焊盘的排列，可优选电连接第一焊盘51D与第二焊盘52C，以及电连接第一焊盘51C与第二焊盘52D。
在图5所示的实例中，在凸点连接部分115和125处形成钉头凸点130c和130d。第五布线70的布线部分70A’与第九布线100的布线部分100A可电连接。此外，第六布线80的布线部分80A’与第八布线部分95可电连接。因此，可电连接第一焊盘51C与第二焊盘52D，以及电连接第一焊盘51D与第二焊盘52C。
另一方面，在凸点连接部分110和120未形成钉头凸点。因此，第五布线70的布线部分70A与第七布线90未电连接。此外，第六布线80的布线部分80A与第九布线100的布线部分100A’未电连接。因此，第一焊盘51C与第二焊盘52C未电连接，以及第一焊盘51D与第二焊盘52D未电连接。
接着，说明第一焊盘51E与第二焊盘52E及52E’之间的关系。
在图4所示的实例中，可通过焊线155连接形成于第十布线150的末端的焊线连接部分60c与第二焊盘52E。
但是，根据半导体芯片和布线板或引线框架的焊盘的排列，可优选第二焊盘52E’(图4所示的实例中作为预备焊盘)，而不选择第二焊盘52E，作为电连接至第一焊盘51E的第二焊盘，从而将焊线54连接至第二焊盘52E’。
在图5所示的实例中，选择第二焊盘52E’。在第二焊盘52E’处，焊线54粘贴连接至焊线155。另一方面，焊线未连接至第二焊盘52E。因此，第二焊盘52E起到预备焊盘的作用。将在后文说明焊线54和155与第二焊盘52E’的连接结构。
同时，本发明的继电板50和具有如以下所述其它的结构的继电板可由与半导体芯片相同的材料(例如硅(Si))构成，该半导体芯片设置于安装该继电板的半导体器件中。在这种情况下，通过与半导体芯片的制造工艺相同的工艺在硅衬底上形成布线、焊盘等。
也就是说，在硅衬底的主表面上形成绝缘层(例如氧化硅膜)，在该绝缘层上形成金属层(例如铝(Al)层)。通过利用光刻技术适当图案化上述结构，形成继电板的包括布线或焊盘的多个元件。形成必要的表面保护膜等。此后，切割硅衬底，划分为单独的继电板。
因而，能够以高生产率制造继电板，并可容易地形成微布线。因此，能够以高产量在继电板中形成具有复杂连接结构的布线。
此外，如果继电板的材料与半导体芯片的材料相同，则继电板的热膨胀系数与半导体芯片的热膨胀系数相同。在半导体器件的结构为继电板与半导体芯片接触的情况下，能够避免发生由热膨胀系数之间的差异导致的应变或应力集中，从而能够提高半导体器件的可靠性。
同时，继电板的材料并不限于与半导体芯片的材料相同。例如，可使用由玻璃环氧树脂、玻璃双马来酰亚胺三嗪(BT)等构成的印刷电路板作为继电板。这种印刷电路板相对经济，并且可使得继电板的热膨胀系数与半导体器件的布线板的热膨胀系数相同或相似。因此，能够降低或避免发生由热膨胀系数之间的差异导致的应变或应力集中的可能性。
可使用柔性带衬底(例如聚酰亚胺膜)作为这种继电板。在这种带衬底的情况下，能够形成微布线并使膜变薄。此外，在这种柔性带的情况下，即使该带粘合至半导体芯片，也不会产生由热膨胀系数的差异导致的应变的影响。
形成布线电路的绝缘树脂膜可用作继电板的材料。
接着，说明所述连接部分的结构。
首先，参照图6说明焊线连接部分60的结构。
图6示出焊线连接部分60的结构。图6-(A)为焊线连接部分60的俯视图。图6-(B)为沿图6-(A)中的X-X’所取的截面图。
参照图6，在继电板50的绝缘膜160上形成布线(例如图4所示的第二布线56)。
在继电板50由与半导体芯片相同的材料构成的情况下，绝缘层160可由例如形成于例如由硅构成的半导体衬底上的氧化硅膜构成。
此外，在继电板50为由玻璃环氧树脂或聚酰亚胺膜构成的印刷电路板的情况下，继电板50的基材本身由绝缘材料及与该绝缘层相对应的基材部分构成。图6-(A)中，通过虚线示出布线。
该布线可由金属构成，例如铝、铜、金、银或镍，或所述金属中任一合金。特别地，如果继电板为由玻璃环氧树脂或聚酰亚胺膜构成的印刷线路板，优选由铜构成的布线。
如图6-(A)所示，所形成的布线56的一个端部的宽度，即图6-(A)中的纵向的长度，大于布线56的其他部分的宽度。
图7为示出焊线连接部分的另一实例中的布线的端部结构的俯视图。图8为示出焊线连接部分的另一实例中的布线的端部结构的俯视图。
布线的端部的结构并不限于图6-(A)所示的结构。
例如，如图7所示，可形成一个端部的宽度与其他部分的宽度相同的布线的端部。此外，如图8所示，布线的一个端部可为圆形结构，其直径大于布线的其他部分的宽度。
如图6所示，绝缘膜162形成于布线(例如第二布线56)上。可使用树脂膜(例如聚酰亚胺膜或环氧树脂膜)、氧化硅膜、氮化硅膜等作为绝缘膜162。此外，可形成多层膜。例如，可使用氧化硅膜和氮化硅膜的双层结构。
通过在布线上形成绝缘膜162，可确保使相邻布线绝缘。此外，可防止在继电板制造工艺过程中发生由金属杂质粒子的混合导致的布线短路。此外，可防止水分、或杂质离子(例如Na+、K+、Cl-等)造成的对金属构成的布线的腐蚀。并且，可防止在布线中产生机械应力。
此外，覆盖布线(例如第二布线56)的端部的绝缘膜162部分开口。在开口部分中形成金属镀层部分164。金属镀层部分164的主表面具有基本矩形结构。
例如，可采用金镀层、镍和金的双层镀层、铜镀层等作为金属镀层部分164。焊线(例如焊线61)连接至金属镀层部分164。并不总是需要设置绝缘膜162或金属镀层部分164。
接着，参照图9说明凸点连接部分110的结构。
图9示出凸点焊接连接部分110的结构。图9-(A)为焊线连接部分110的俯视图。图9-(B)为沿图9-(A)中的X-X’所取的截面图。
参照图9，在继电板50的绝缘膜160上设置两条布线，例如图4所示结构中的第五布线70的布线部分70A和第七布线90，这两条布线以指定长度彼此分离并彼此面对。图9-(A)中，通过虚线示出布线。
如图9-(A)所示，所形成的布线的一个端部的宽度，即图9-(A)中的纵向的长度，大于该布线的其他部分的宽度。
由于布线的材料已经在上文说明，此处将省略对材料的详细说明。
图10-15为示出凸点连接部分的布线的端部结构的其它实例的俯视图。如图10-15所示，彼此面对的布线的端部的结构并不限于图9-(A)所示的结构。
例如，如图10所示，可形成一个端部的宽度与其它部分的宽度相同的布线的端部。此外，如图11所示，彼此面对的布线的端部分别为L形结构。换句话说，如果一条布线的端部旋转180度，旋转后的端部的结构与另一布线的端部的结构相同。
在图10中，例如钉头凸点的连接件设置于布线的端部彼此面对且相互分离的部分的中心。但是，如果所设置的连接件的位置移动至上、下、左或右侧，则不能获得所需的连接。
但是，如果通过使布线的端部彼此面对的部分的长度变长，使布线的端部具有如图11所示的结构，则即使所设置的连接件的位置移动至上、下、左或右侧，也可以高成功率实现布线之间的连接。
如图12所示，在连接的各布线的延伸方向基本上互相垂直的情况下，可形成线对称的布线的端部75-1和75-2，其中，将各端部分离的部分为对称轴。
此外，如图13或14所示，在凸点连接部分形成于三条布线的端部的情况下，可形成如下结构的布线端部76-1至76-3：端部76-1的头部两边形成锐角，其它布线的端部76-2和76-3具有平行于端部76-1的所述边的边，并且端部76-2和76-3靠近但以指定长度分离。
此外，如图15所示，在设置四条排列方向分别相差90度的布线的情况下，形成如下结构的布线端部77-1至77-4：布线的端部的头部靠近但以指定长度分离。
在图12至图15所示的结构中，优选连接部分的宽度大于布线部分的宽度，并且将端部彼此面对的部分的长度设定为较长。
返回参考图9，在第五布线70的布线部分70A上以及第七布线90上形成绝缘膜162。此处省略对绝缘膜162的材料的说明。
在覆盖绝缘膜162的布线的端部的部分形成开口部分。在该开口部分中设置金属镀层部分164，金属镀层部分164的主表面具有基本矩形结构。此处省略对金属镀层部分164的材料的说明。
图16示出具有上述结构的凸点连接部分110的钉头凸点130的排列。此处，图16为示出钉头凸点130相对于凸点连接部分110的设置的截面图。
参照图16-(A)，设置钉头凸点130，使钉头凸点130的位置高于绝缘膜162，其中绝缘膜162覆盖彼此面对的布线70A和90。钉头凸点130桥接形成于布线端部上的金属镀层部分164a和164b。
金属镀层部分164的表面高于绝缘膜162的表面。因此，能够确保连接钉头凸点130，从而可保持继电板的高产量。
并不总是需要设置绝缘膜162和金属镀层部分164。在这种情况下，形成连接件(例如钉头凸点130)以桥接彼此面对的布线70A和90的端部。如图16-(B)所示。
钉头凸点的设置可为图17所示的结构。此处，图17为示出钉头凸点130和凸点连接部分110的另一设置的截面图。
参照图17，钉头凸点130-1a设置于布线部分70A端部的未设置绝缘膜162的部分。钉头凸点130-1b设置于第七布线90端部的未设置绝缘膜162的部分。设置钉头凸点130-2，以桥接钉头凸点130-1a和130-1b。
在图16-(B)所示的结构中，钉头凸点130设置于布线70A和90上，并覆盖绝缘膜162。因此，减少了钉头凸点130与布线70A及90的接触面积，从而会降低钉头凸点130的接触长度。
另一方面，在图17所示的结构中，布线70A与钉头凸点130-1a的连接具有足够大的面积，并且布线90与钉头凸点130-1b的连接具有足够大的面积。因此，能够在布线70A与钉头凸点130-1a之间获得高连接强度并确保电连接，以及在布线90与钉头凸点130-1b之间获得高连接强度并确保电连接。
接着，参照图18说明焊线54和155相对于第二焊盘52E’(参见图5)的连接结构。此处，图18示出焊线54和155相对于第二焊盘52E’的连接结构。
焊线155连接至图4所示的第二焊盘52E的部分，所述部分邻接第二焊盘52E的连接焊线54的部分。另一方面，如图5所示，焊线54粘贴到位于的第二焊盘52E’上焊线155上。
在图18所示的连接结构中，钉头凸点157设置于第二焊盘52E’上，第二焊盘52E’设置于继电板50上。连接至焊线连接部分60c(形成于连接第一焊盘51E的第十布线150的端部)的焊线155的另一端部连接到钉头凸点157上，如图5所示。
此外，焊线54设计为电连接布线板或引线框架，并且继电板150粘贴连接至焊线155。
因此，焊线54和155粘合连接，因此，能够减小第二焊盘52E’的面积，并减小继电板50的尺寸。
此外，由于钉头凸点157设置于第二焊盘52E’上，能够使焊线155位于高于钉头凸点157的高度。因而，能够防止焊线155下降并与其它布线接触。
此外，由于焊线155位于焊线54与钉头凸点157之间，能够增加焊线54与焊线155之间的接触能力。
如上所述，在图4和图5所示的本发明的本实施例的继电板50中，通过形成于布线的连接部分上的连接件(例如焊线或钉头凸点)，连接与第一焊盘51连接的布线端部和与第二焊盘52连接的布线端部，或第二焊盘52和与第一焊盘51连接的布线的端部。
基于安装继电板50的半导体芯片或布线板与继电板50的组合，能够容易地选择与钉头凸点或焊线连接的连接部分。
因此，能够将继电板50应用于不同的半导体器件。因而，能够降低继电板50和具有继电板50的半导体器件的制造成本。
此外，继电板50可广泛应用。因而，能够提高安装于布线板或引线框架上的半导体芯片的组合自由度。
此外，可选择设定线焊所应用的继电板50的焊盘。因此，能够提高产量。
此外，在继电板50中，在第一焊盘51与第二焊盘52之间的连接可通过使用上述连接件130或焊线155改变的情况下，在某一结构中用作预备焊盘的焊盘，在不同结构中可用作第一或第二焊盘。
因此，继电板50可广泛应用。因而，能够提高安装于布线板或引线框架上的半导体芯片的组合自由度。
接下来，参照图19和20说明本发明的本实施例的继电板50的第一修改例。
图19为本发明的本实施例的继电板的第一修改例的示意结构的第一俯视图。图20为本发明的本实施例的继电板的第一修改例的示意结构的第二俯视图。
参照图19和图20，沿主表面为矩形结构的继电板500的一侧(图19和20中的上侧)设置第一焊盘51-1至51-7。设计为将半导体芯片与继电板500电连接的焊线53连接至第一焊盘51-1至51-7。
此外，沿继电板500的另一侧(图19和20中的下侧)设置第二焊盘52-1至52-13。设计为将另一半导体芯片、布线板或引线框架与继电板500电连接的焊线54连接至第二焊盘52-1至52-7。焊线54未连接至第二焊盘52-8至52-13，从而第二焊盘52-8至52-13起到预备焊盘的作用。
与图4和图5所示的继电板50一样，在继电板500中，凸点连接部分被选择性地设置的布线设置于第一焊盘51与第二焊盘52之间。
通过在凸点连接部分选择性地设置钉头凸点，能够变换焊盘51与焊盘52之间的连接状态。
例如，在图19所示的结构中，通过设置于连接部分520和530的钉头凸点130a和130b，将从焊盘51-1和52-1延伸的布线分别与对应于所述布线而设置的布线510连接，从而可电连接焊盘51-1和52-1。
另一方面，在图20所示的结构中，在从焊盘51-1和52-1延伸的布线和与对应于所述布线而设置的布线510之间的连接部分520和530未设置钉头凸点130a和130b，从而未电连接焊盘51-1和52-1。相反，在从焊盘51-1延伸的另一布线540和从焊盘52-8延伸的布线之间的连接部分550处设置钉头凸点130c，从而可电连接焊盘51-1和52-8。
因此，通过选择彼此面对的布线端之间的钉头凸点的排列部分，能够选择或改变电连接的焊盘51和52。
因此，能够选择改变焊盘之间的间距，即相邻第二焊盘52之间的距离。例如，图20中的焊盘52-8与52-10之间的间距P2为图19中的焊盘52-1与52-2之间的间距P1的两倍。因而，能够增大相邻焊线54之间的间隙，从而可防止焊线之间的接触。
在图19和图20所示的继电板500中，采用在三个或四个方向延伸(弯曲)的布线作为连接焊盘51与另一焊盘52的布线。
例如，在焊盘51-6或51-7与焊盘52-7或52-11之间的区域中设置在四个方向延伸的布线560。布线560的端部面向从焊盘51-6、51-7、52-7或52-11延伸的布线的端部，从而所述端部形成四个连接部分570a、570b、570c和570d。通过在连接部分选择设置钉头凸点130，能够选择如图19所示的电连接焊盘51-7和52-7的状态，或如图20所示的电连接焊盘51-6和52-11的状态。
此外，还能够选择电连接焊盘51-6和52-7的状态，或电连接焊盘51-7和52-11的状态。
类似地，通过采用在三个方向延伸的布线(例如T形布线580)，能够选择或改变相应的焊盘。
因此，通过在三个或四个方向延伸的布线560，能够提高连接第一焊盘51与第二焊盘52的布线方式的自由度。
接下来，参照图21说明本发明的本实施例的继电板的第二修改例。
图21为本发明的本实施例的继电板的第二修改例的示意结构的俯视图。
参照图21，沿主表面为矩形结构的继电板600的上侧设置第一焊盘51-1至51-3。设计为将半导体芯片与继电板600电连接的焊线(图21未示出)连接至第一焊盘51-1至51-3。
此外，沿继电板600的下侧设置第二焊盘52-1至52-3。设计为将另一半导体芯片、布线板或引线框架与继电板600电连接的焊线连接至第二焊盘52-1至52-3。
与图4和图5所示的继电板50一样，在继电板600中，在第一焊盘51与第二焊盘52之间设置布线。在所述布线中设置焊线连接部分610和/或凸点连接部分620。
焊线615连接至所选择的焊线连接部分610，或钉头凸点130形成于所选择的凸点连接部分620，从而可电连接第一焊盘51与第二焊盘52。
在图21所示的实例中，设置三个第一焊盘51-1至51-3和三个第二焊盘52-1至52-3。因此，最多有六种焊盘电连接的组合。
如图21所示，在继电板600中设置第一焊盘51与第二焊盘52之间的布线、所述布线的焊线连接部分610或凸点连接部分620。可选择用于设置钉头凸点130和/或焊线615的焊线连接部分610或凸点连接部分620。
因此，能够改变第一焊盘51与第二焊盘52之间的连接方式或结构。因此，能够实现六种连接方式。
在图21-(A)所示的实例中，选择钉头凸点130作为连接件，从而可电连接第一焊盘51-1与第二焊盘52-1；电连接第一焊盘51-2与第二焊盘52-2；以及电连接第一焊盘51-3与第二焊盘52-3。
在图21-(B)所示的实例中，选择钉头凸点130和焊线615作为连接件，从而可电连接第一焊盘51-1与第二焊盘52-1；电连接第一焊盘51-2与第二焊盘52-3；以及电连接第一焊盘51-3与第二焊盘52-2。
在图21-(C)所示的实例中，选择钉头凸点130作为连接件，从而可电连接第一焊盘51-1与第二焊盘52-2；电连接第一焊盘51-2与第二焊盘52-1；以及电连接第一焊盘51-3与第二焊盘52-3。
在图21-(D)所示的实例中，选择钉头凸点130作为连接件，从而可电连接第一焊盘51-1与第二焊盘52-3；电连接第一焊盘51-2与第二焊盘52-1；以及电连接第一焊盘51-3与第二焊盘52-2。
在图21-(E)所示的实例中，选择钉头凸点130和焊线615作为连接件，从而可电连接第一焊盘51-1与第二焊盘52-2；电连接第一焊盘51-2与第二焊盘52-3；以及电连接第一焊盘51-3与第二焊盘52-1。
在图21-(F)所示的实例中，选择钉头凸点130作为连接件，从而可电连接第一焊盘51-1与第二焊盘52-3；电连接第一焊盘51-2与第二焊盘52-2；以及电连接第一焊盘51-3与第二焊盘52-1。
接下来，参照图22-24说明本发明的本实施例的继电板的第三修改例。
图22-24为本发明的本实施例的继电板的第三修改例的示意结构的俯视图。
参照图22-24，沿主表面为矩形结构的继电板700的上侧设置第一焊盘51-1至51-3。设计为将半导体芯片与继电板700电连接的焊线(图22-24未示出)连接至第一焊盘51-1至51-3。
此外，沿继电板700的下侧设置第二焊盘52-1至52-3。设计为将另一半导体芯片、布线板或引线框架与继电板700电连接的焊线(图22-24未示出)连接至第二焊盘52-1至52-3。
在本修改例的继电板700中，在第一焊盘51与第二焊盘52之间设置网格状的布线。在各布线处设置焊线连接部分610和/或凸点连接部分620。焊线615设置于焊线连接部分610，钉头凸点130设置于凸点连接部分620，从而可电连接第一焊盘51与第二焊盘52。
在图22-24中，“NC”所代表的焊盘指预备焊盘，该预备焊盘未连接设计为将其它半导体芯片、布线板或引线框架与继电板700电连接的焊线。
在图22-24所示的实例中，设置三个第一焊盘51-1至51-3和三个第二焊盘52-1至52-3。因此，最多有六种焊盘电连接的组合。
如图22-24所示，在继电板700中设置第一焊盘51与第二焊盘52之间的布线、所述布线的焊线连接部分610或凸点连接部分620。可选择用于设置钉头凸点130和/或焊线615的焊线连接部分610或凸点连接部分620。
因此，能够改变第一焊盘51与第二焊盘52之间的连接方式或结构。从而能够实现六种连接方式。
在图22-(A)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-1；电连接第一焊盘51-2与第二焊盘52-2；以及电连接第一焊盘51-3与第二焊盘52-3。
在图22-(B)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-1；电连接第一焊盘51-2与第二焊盘52-3；以及电连接第一焊盘51-3与第二焊盘52-2。
在图23-(C)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-2；电连接第一焊盘51-2与第二焊盘52-1；以及电连接第一焊盘51-3与第二焊盘52-3。
在图23-(D)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-3；电连接第一焊盘51-2与第二焊盘52-1；以及电连接第一焊盘51-3与第二焊盘52-2。
在图24-(E)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-2；电连接第一焊盘51-2与第二焊盘52-3；以及电连接第一焊盘51-3与第二焊盘52-1。
在图24-(F)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-3；电连接第一焊盘51-2与第二焊盘52-2；以及电连接第一焊盘51-3与第二焊盘52-1。
接下来，参照图25-27说明本发明的本实施例的继电板的第四修改例。
图25-27为本发明的本实施例的继电板的第四修改例的示意结构的俯视图。
参照图25-27，沿主表面为矩形结构的继电板710的上侧设置第一焊盘51-1至51-3。设计为将半导体芯片与继电板710电连接的焊线(图25-27未示出)连接至第一焊盘51-1至51-3。
此外，沿继电板710的左侧设置第二焊盘52-4至52-6。设计为将另一半导体芯片、布线板或引线框架与继电板710电连接的焊线(图25-27未示出)连接至第二焊盘52-4至52-6。
因此，第一焊盘51-1至51-3的排列方向基本上垂直于第二焊盘52-4至52-6的排列方向。
与图22-24所示的继电板700一样，在本修改例的继电板710中，在第一焊盘51与第二焊盘52之间设置网格状的布线。在各布线处设置焊线连接部分610和/或凸点连接部分620。焊线615设置于焊线连接部分610，钉头凸点130设置于凸点连接部分620，从而可电连接第一焊盘51与第二焊盘52。
在图25-27中，“NC”所代表的焊盘指预备焊盘，该预备焊盘未连接设计为将其它半导体芯片、布线板或引线框架与继电板710电连接的焊线。
在图25-27所示的实例中，设置三个第一焊盘51-1至51-3和三个第二焊盘52-4至52-6。因此，最多有六种焊盘电连接的组合。
如图25-27所示，在继电板710中设置第一焊盘51与第二焊盘52之间的布线、所述布线的焊线连接部分610或凸点连接部分620。可选择用于设置钉头凸点130和/或焊线615的焊线连接部分610或凸点连接部分620。
因此，能够改变第一焊盘51与第二焊盘52之间的连接方式或结构。从而能够实现六种连接方式。
在图25-(A)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-4；电连接第一焊盘51-2与第二焊盘52-5；以及电连接第一焊盘51-3与第二焊盘52-6。
在图25-(B)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-4；电连接第一焊盘51-2与第二焊盘52-6；以及电连接第一焊盘51-3与第二焊盘52-5。
在图26-(C)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-5；电连接第一焊盘51-2与第二焊盘52-4；以及电连接第一焊盘51-3与第二焊盘52-6。
在图26-(D)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-6；电连接第一焊盘51-2与第二焊盘52-4；以及电连接第一焊盘51-3与第二焊盘52-5。
在图27-(E)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-5；电连接第一焊盘51-2与第二焊盘52-6；以及电连接第一焊盘51-3与第二焊盘52-4。
在图27-(F)所示的实例中，可电连接第一焊盘51-1与第二焊盘52-6；电连接第一焊盘51-2与第二焊盘52-5；以及电连接第一焊盘51-3与第二焊盘52-4。
接下来，参照图28和图29说明本发明的本实施例的继电板的第五修改例。
图28和图29为本发明的本实施例的继电板的第五修改例的示意结构的俯视图。
参照图28和图29，沿主表面为矩形结构的继电板720的纵向侧设置第一焊盘51-4至51-6。设计为将半导体芯片与继电板720电连接的焊线(图28和图29未示出)连接至第一焊盘51-4至51-6。
此外，沿继电板720的该纵向侧在第一焊盘51-4与51-5之间设置第二焊盘52-7；在第一焊盘51-5与51-6之间设置第二焊盘52-8；以及在第一焊盘51-6的右侧设置第二焊盘52-9。
设计为将另一半导体芯片、布线板或引线框架与继电板720电连接的焊线(图28和图29未示出)连接至第二焊盘52-7至52-9。
因此，在图28和图29所示的实例中，第一焊盘51-4至51-6的和第二焊盘52-7至52-9以直线状态排列。
与图4和图5所示的继电板50一样，在本修改例的继电板720中，在第一焊盘51与第二焊盘52之间设置分叉状的布线。在各布线处设置焊线连接部分610和/或凸点连接部分620。焊线615设置于焊线连接部分610，钉头凸点130设置于凸点连接部分620，从而可电连接第一焊盘51与第二焊盘52。
在图28和图29所示的实例中，设置三个第一焊盘51-4至51-6和三个第二焊盘52-7至52-9。因此，最多有六种焊盘电连接的组合。
如图28和图29所示，在继电板720中设置第一焊盘51与第二焊盘52之间的布线、所述布线的焊线连接部分610或凸点连接部分620。可选择用于设置钉头凸点130和/或焊线615的焊线连接部分610或凸点连接部分620。
因此，能够改变第一焊盘51与第二焊盘52之间的连接方式或结构。从而能够实现六种连接方式。
在图28-(A)所示的实例中，可电连接第一焊盘51-4与第二焊盘52-7；电连接第一焊盘51-5与第二焊盘52-8；以及电连接第一焊盘51-6与第二焊盘52-9。
在图28-(B)所示的实例中，可电连接第一焊盘51-4与第二焊盘52-7；电连接第一焊盘51-5与第二焊盘52-9；以及电连接第一焊盘51-6与第二焊盘52-8。
在图28-(C)所示的实例中，可电连接第一焊盘51-4与第二焊盘52-8；电连接第一焊盘51-5与第二焊盘52-7；以及电连接第一焊盘51-6与第二焊盘52-9。
在图29-(D)所示的实例中，可电连接第一焊盘51-4与第二焊盘52-9；电连接第一焊盘51-5与第二焊盘52-7；以及电连接第一焊盘51-6与第二焊盘52-8。
在图29-(E)所示的实例中，可电连接第一焊盘51-4与第二焊盘52-8；电连接第一焊盘51-5与第二焊盘52-9；以及电连接第一焊盘51-6与第二焊盘52-7。
在图29-(F)所示的实例中，可电连接第一焊盘51-4与第二焊盘52-9；电连接第一焊盘51-5与第二焊盘52-8；以及电连接第一焊盘51-6与第二焊盘52-7。
【半导体器件】
接下来，说明具有上述结构的继电板在半导体器件中的安装结构。
图30示出具有本发明的实施例的继电板的半导体器件的第一实例。
参照图30，半导体器件900为所谓的球栅阵列(BGA)封装类型的半导体器件。
第一半导体芯片6安装于布线板4上，布线板4的下表面上形成多个球形电极(凸点)2。第一半导体芯片6通过粘合剂10A粘合并固定至布线板4。
在第一半导体芯片6上并排设置第二半导体芯片8和继电板750。第二半导体芯片8和继电板750通过粘合剂10B和10C粘合并固定至第一半导体芯片6。
通过焊线551连接布线板4的电极和第一半导体芯片6的电极。通过焊线551连接布线板4的电极和第二半导体芯片8的电极。通过焊线551连接布线板4的电极和继电板750的电极。通过焊线551连接第一半导体芯片6的电极和第二半导体芯片8的电极。通过焊线551连接继电板750的电极和第一半导体芯片6的电极。通过焊线551连接继电板750的电极和第二半导体芯片8的电极。
通过密封树脂9密封第一半导体芯片6、第二半导体芯片8、继电板750和焊线551，从而形成半导体器件900。
布线板4可使用有机衬底或无机衬底，该有机衬底由例如玻璃环氧树脂、玻璃双马来酰亚胺三嗪(BT)或聚酰亚胺构成，该无机衬底由例如陶瓷、玻璃或硅构成。粘合剂10可使用由例如环氧树脂或聚酰亚胺构成的树脂胶合浆或膜。但是本发明并不限于上述实例。
在本实例中，通过设置继电板750能够减少焊线551的线长。因而，能够提高半导体器件900的产量，并降低焊线551的线环(wire loop)的高度。因此，可降低半导体器件900的高度，从而能够使安装继电板的半导体器件变薄。
图31示出具有本发明的实施例的继电板的半导体器件的第二实例。
参照图31，在半导体器件910的结构中，在由铁、铜等构成的引线框架的染料垫(dye pad)(染料台)556上并排设置半导体芯片8和继电板750。半导体芯片8通过粘合剂10A粘合并固定至染色垫556。继电板750通过粘合剂10C粘合并固定至染色垫556。
通过焊线551连接半导体芯片8的电极和继电板750的电极。通过焊线551连接引线框架的内引线部分557和继电板750的电极。通过焊线551连接半导体芯片8的电极和引线框架的内引线部分557。
通过密封树脂9密封半导体芯片8、继电板750、内引线部分557和焊线551，从而形成半导体器件910。
粘合剂10可使用与以上参照图30所述的材料相同的材料。
在本实例中，通过设置继电板750能够减少焊线551的线长。因而，能够提高半导体器件910的产量，并降低焊线551的线回路(wire loop)的高度。因此，可降低半导体器件910的高度，从而能够使安装继电板的半导体器件变薄。
图32示出具有本发明的实施例的继电板的半导体器件的第三实例。
参照图32，在半导体器件920的结构中，继电板750通过粘合剂10C粘合并固定至布线板4。第一半导体芯片6为连接至继电板750上的倒装芯片(flip chip)，半导体芯片6通过粘合剂10D粘合并固定至继电板750。
通过焊线551连接布线板4的电极和继电板750的电极。
通过密封树脂9密封半导体芯片6、继电板750和焊线551，从而形成半导体器件920。
粘合剂10和布线板4可使用与以上参照图30所述的材料相同的材料。
在本实例中，半导体芯片6为连接至继电板750的倒装芯片。因而，与继电板750与半导体芯片6线焊的情况相比，可降低半导体器件920的高度，从而能够使安装继电板的半导体器件变薄。
图33示出具有本发明的实施例的继电板的半导体器件的第四实例。
参照图33，在半导体器件930的结构中，在布线板4的基本中心部分中形成开口部分。继电板750的面积大于该开口部分，并覆盖该开口部分。
半导体芯片6置于该开口部分中。半导体芯片6的电极连接并固定至继电板750的相应的电极。继电板750的另一电极连接至布线板4的相应的电极。
通过粘合剂10E将半导体芯片6与继电板750粘合并固定。通过粘合剂10E将继电板750与布线板4粘合并固定。
粘合剂10和布线板4可使用与以上参照图30所述的材料相同的材料。
在图33所示的半导体器件930中，未使用焊线。因而，与图32所示的半导体器件920相比，可获得良好的电连接，并可降低半导体器件930的高度，从而能够使安装继电板的半导体器件变薄。
图34示出具有本发明的实施例的继电板的半导体器件的第五实例。
参照图34，在半导体器件940的结构中，继电板750通过粘合剂10C粘合并固定至半导体芯片6上。半导体芯片6通过粘合剂10A粘合并固定至布线板4上。
通过焊线551连接布线4的电极和半导体芯片6的电极。通过焊线551连接布线4的电极和继电板750的电极。通过焊线551连接半导体芯片6的电极和继电板750的电极。
通过密封树脂9密封半导体芯片6、继电板750和焊线551，从而形成半导体器件940。
粘合剂10和布线板4可使用与以上参照图30所述的材料相同的材料。
在本实例中，继电板750的外部尺寸小于半导体芯片6的外部尺寸。继电板750设置于半导体芯片6上。因而，能够在不增大半导体器件940的尺寸的情况下电连接继电板750与第一半导体芯片6。
图35示出具有本发明的实施例的继电板的半导体器件的第六实例。
参照图35，在半导体器件950的结构中，两个继电板750通过粘合剂10C粘合并固定至半导体芯片6上。半导体芯片6通过粘合剂10A粘合并固定至布线板4上。
半导体芯片6的电极焊盘7设置于半导体芯片6的基本中心部分。分离设置的继电板750的电极连接至半导体芯片6的电极7和布线板4的电极。
通过密封树脂9密封半导体芯片6、两个继电板750和焊线551，从而形成半导体器件950。
粘合剂10和布线板4可使用与以上参照图30所述的材料相同的材料。
在本实例中，继电板750设置于半导体芯片6上，从而置入半导体芯片6的外部结构内。因而，能够在不增大半导体器件950的尺寸的情况下电连接继电板750与第一半导体芯片6。
图36示出具有本发明的实施例的继电板的半导体器件的第七实例。
参照图36，在半导体器件960的结构中，继电板750通过粘合剂10C粘合并固定至半导体芯片6，半导体芯片6通过粘合剂10A粘合并固定至布线板4。两个半导体芯片8a和8b通过粘合剂10E分离地粘合并固定至继电板750。换句话说，半导体芯片8a和8b经由继电板750安装于半导体芯片6上。
通过焊线551连接布线板4与半导体芯片6。通过焊线551连接布线板4与继电板750。通过焊线551连接继电板750与半导体芯片8a和8b。
通过密封树脂9密封半导体芯片6、半导体芯片8a和8b、继电板750和焊线551，从而形成半导体器件960。
粘合剂10和布线板4可使用与以上参照图30所述的材料相同的材料。
在本实例中，可广泛应用的本发明的继电板750设置于半导体芯片6与半导体芯片8a和8b之间。因而，能够提高固定半导体芯片的组合自由度。
图37和图38示出具有本发明的实施例的继电板的半导体器件的第八实例。具体说来，图37为半导体器件970的俯视图。图38-(A)为沿图37的线X-X’所取的截面图。图38-(B)为沿图37的线Y-Y’所取的截面图。为便于说明，在图37所示的半导体器件970中，未示出图38所示的密封树脂9。
参照图37和图38，在半导体器件970中，第一半导体芯片651通过粘合剂10A粘合并固定至布线板4。本发明的继电板660通过粘合剂10C粘合并固定至第一半导体芯片651。第二半导体芯片652通过粘合剂10B粘合并固定至继电板660。因而，继电板660位于第一半导体芯片651与第二半导体芯片652之间。
通过密封树脂9密封第一半导体芯片651、第二半导体芯片652、继电板660和焊线551，从而形成半导体器件970。
粘合剂10和布线板4可使用与以上参照图30所述的材料相同的材料。
在所述结构下，继电板660在X-X’方向(参见图37)的长度小于第一半导体芯片651和第二半导体芯片652在X-X’方向(参见图38-(A))的长度。另一方面，继电板660在Y-Y’方向(参见图37)的长度大于第一半导体芯片651和第二半导体芯片652在Y-Y’方向(参见图38-(B))的长度。
因而，如图38-(B)所示，焊盘661通过焊线551连接布线板4和第二半导体芯片652，焊盘661在Y-Y’方向设置于继电板660的端部附近。
另一方面，如图38-(A)所示，继电板660在第一半导体芯片651与第二半导体芯片652之间形成空间S。
更具体地说，设置于第一半导体芯片651与第二半导体芯片652之间的继电板660的位置与电极653的位置不重叠(参见图38-(A))，电极653设置于第一半导体芯片651的在X-X’方向的端部附近。在继电板660以指定长度从第二半导体芯片652分离的情况下，继电板660的位置与电极653的位置重叠。
在此结构下，如图38-(A)所示，通过焊线551连接第二半导体芯片652与布线板4。通过焊线654连接第一半导体芯片651的电极焊盘653与布线板4的电极焊盘。
因此，继电板660在第一半导体芯片651与第二半导体芯片652之间形成空间S。因而，能够连接第一半导体芯片651与布线板4，而不使焊线654接触位于焊线654之上的第二半导体芯片652。
以上说明本发明的半导体器件的结构。在所述半导体器件的制造工艺中，在继电板设置于半导体芯片或布线板上之后，可在位于继电板中的连接部分设置连接件。
此外，在连接件预先设置于继电板上之后，可在半导体芯片或布线板上设置继电板。
从使用既有设备而不使用特殊设备容易制造的观点出发，优选在继电板设置于半导体芯片或布线板上之后，在继电板中设置连接件。因此，能够提高产量。
本发明并不限于上述实施例，在不偏离本发明的范围的情况下可做出变化和修改。
本申请基于并要求2005年9月30日申请的日本专利申请No.2005-287538的优先权，在此通过参考援引其全部内容。

Claims (20)

1.一种继电板，设置于半导体器件中，包括：
第一端子；和
多个第二端子，通过布线连接至第一端子；
其中，连接至第一端子的布线在途中分叉，从而该布线连接至第二端子中的每个端子。
2.一种继电板，设置于半导体器件中，包括：
第一端子；和
第二端子；
其中，由连接至第一端子的第一端子线的端部和连接至该第二端子的第二端子线的端部中的至少一个构成连接部分；以及通过在连接部分形成连接件，使第一端子与第二端子连接。
3.如权利要求2所述的继电板，其中：
该连接件将该连接部分与第一端子和第二端子中的一个连接。
4.如权利要求2所述的继电板，其中：
在第一端子线的端部与第二端子线的端部之间形成连接线；以及
通过在连接线的一个端子与第一端子线的端部之间、以及连接线的另一端子与第二端子线的端部之间形成连接件，使第一端子与第二端子连接。
5.如权利要求2所述的继电板，其中：
连接部分由第一端子线的端部和第二端子线的端部构成；并且
连接件包括钉头凸点。
6.如权利要求5所述的继电板，其中：
钉头凸点包括第一至第三钉头凸点；
第一钉头凸点形成于第一端子线的端部；
第二钉头凸点形成于第二端子线的端部；以及
第三钉头凸点粘贴第一钉头凸点和第二钉头凸点上而使它们接合。
7.如权利要求2所述的继电板，其中：
连接部分由第一端子线的端部和第二端子线的端部构成；并且
连接件包括导电树脂。
8.如权利要求2所述的继电板，其中：
连接件包括焊线。
9.如权利要求8所述的继电板，其中：
在第一端子或第二端子上形成钉头凸点；
焊线的端部形成于钉头凸点上；以及
在焊线的端部上形成另一焊线，该另一焊线设计为将第一端子或第二端子连接至半导体器件的另一结构元件。
10.如权利要求1所述的继电板，其中：
该继电板由与半导体元件的材料相同的材料构成，该半导体元件形成于设置该继电板的半导体器件中。
11.如权利要求2所述的继电板，其中：
在第一端子线或第二端子线上形成绝缘膜；
该绝缘膜的一部分开口而形成开口部分；以及
在该开口部分中形成位于比绝缘膜高的位置处的金属镀层。
12.一种半导体器件，包括：
至少一个半导体元件；以及
布线板或引线框架；
其中，该半导体元件通过继电板与该布线板或引线框架连接；该继电板包括第一端子和第二端子；由连接至第一端子的第一端子线的端部和连接至第二端子的第二端子线的端部中的至少一个构成连接部分；以及通过在连接部分形成连接件，使第一端子与第二端子连接。
13.如权利要求12所述的半导体器件，其中：
该连接件将该连接部分与第一端子和第二端子中的一个连接。
14.如权利要求12所述的半导体器件，其中：
在第一端子线的端部与第二端子线的端部之间形成连接线；以及
通过在连接线的一个端子与第一端子线的端部之间、以及连接线的另一端子与第二端子线的端部之间形成连接件，使第一端子与第二端子连接。
15.如权利要求12所述的半导体器件，其中：
连接部分由第一端子线的端部和第二端子线的端部构成；并且
连接件包括钉头凸点。
16.如权利要求15所述的半导体器件，其中：
钉头凸点包括第一至第三钉头凸点；
第一钉头凸点形成于该第一端子线的端部；
第二钉头凸点形成于该第二端子线的端部；以及
第三钉头凸点粘贴到第一钉头凸点和第二钉头凸点上而使它们接合。
17.如权利要求12所述的半导体器件，其中：
连接部分由第一端子线的端部和第二端子线的端部构成；并且
连接件包括导电树脂。
18.如权利要求12所述的半导体器件，其中：
连接件包括焊线。
19.如权利要求18所述的半导体器件，其中：
在第一端子或第二端子上形成钉头凸点；
焊线的端部形成于钉头凸点上；以及
在焊线上形成另一焊线，该另一焊线设计为将第一端子或第二端子连接至布线板或引线框架。
20.如权利要求12所述的半导体器件，其中：
第一端子的数目和第二端子的数目分别为多个；
第一端子的排列方向与第二端子的排列方向基本平行；以及
第一端子的排列次序和与第一端子相对应的第二端子的排列次序不同。
CN200510137573XA 2005-09-30 2005-12-30 继电板及具有继电板的半导体器件 Expired - Fee Related CN1941348B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005287538 2005-09-30
JP2005287538A JP4268607B2 (ja) 2005-09-30 2005-09-30 半導体装置に配設される中継部材及び半導体装置
JP2005-287538 2005-09-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010105094562A Division CN102034793B (zh) 2005-09-30 2005-12-30 继电板及具有继电板的半导体器件

Publications (2)

Publication Number Publication Date
CN1941348A true CN1941348A (zh) 2007-04-04
CN1941348B CN1941348B (zh) 2010-10-20

Family

ID=37901124

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200510137573XA Expired - Fee Related CN1941348B (zh) 2005-09-30 2005-12-30 继电板及具有继电板的半导体器件
CN2010105094562A Expired - Fee Related CN102034793B (zh) 2005-09-30 2005-12-30 继电板及具有继电板的半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010105094562A Expired - Fee Related CN102034793B (zh) 2005-09-30 2005-12-30 继电板及具有继电板的半导体器件

Country Status (5)

Country Link
US (2) US20070075437A1 (zh)
JP (1) JP4268607B2 (zh)
KR (2) KR100724001B1 (zh)
CN (2) CN1941348B (zh)
TW (1) TWI270154B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866904A (zh) * 2009-04-16 2010-10-20 联发科技股份有限公司 半导体芯片封装结构
WO2014032228A1 (en) * 2012-08-28 2014-03-06 Sandisk Semiconductor (Shanghai) Co., Ltd. Bridge ball wire bonding

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4707548B2 (ja) * 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
JP2008147438A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp 半導体装置
JP4873635B2 (ja) * 2007-01-17 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4489100B2 (ja) * 2007-06-18 2010-06-23 株式会社東芝 半導体パッケージ
KR101376487B1 (ko) 2007-07-09 2014-03-20 삼성전자주식회사 인터포저 칩, 그의 제조 방법 및 인터포저 칩을 갖는멀티-칩 패키지
KR101185886B1 (ko) * 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
KR101490334B1 (ko) 2008-04-30 2015-02-06 삼성전자주식회사 인터포저 칩 및 인터포저 칩을 갖는 멀티-칩 패키지
JP5411082B2 (ja) * 2010-08-03 2014-02-12 日本電信電話株式会社 Ｍｅｍｓ素子用パッケージ
US8598709B2 (en) * 2010-08-31 2013-12-03 Infineon Technologies Ag Method and system for routing electrical connections of semiconductor chips
KR101737053B1 (ko) * 2010-12-31 2017-05-18 삼성전자주식회사 반도체 패키지
JP2013197331A (ja) * 2012-03-21 2013-09-30 Sumitomo Electric Ind Ltd 半導体デバイス
US10051739B2 (en) 2015-01-05 2018-08-14 Crrc Qingdao Sifang Co., Ltd. Control relay board for railway vehicle
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
CN105514074B (zh) * 2015-12-01 2018-07-03 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及其制造方法
JP2022035627A (ja) * 2020-08-21 2022-03-04 新光電気工業株式会社 半導体装置及びその製造方法
WO2023223829A1 (ja) * 2022-05-19 2023-11-23 ローム株式会社 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146904B2 (zh) * 1971-09-30 1976-12-11
JPS61146877A (ja) 1984-12-12 1986-07-04 三菱レイヨン株式会社 繊維構造品の制電，撥水撥油処理方法
US4694572A (en) * 1986-06-13 1987-09-22 Tektronix, Inc. Printed polymer circuit board method
JPH02109344A (ja) 1988-10-18 1990-04-23 Mitsubishi Electric Corp 半導体装置
JPH02216839A (ja) 1989-02-17 1990-08-29 Nec Corp 半導体装置
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
JPH0513490A (ja) 1991-07-02 1993-01-22 Nec Corp 樹脂封止型半導体装置
JPH0595074A (ja) * 1991-10-02 1993-04-16 Seiko Epson Corp 半導体装置
JP2002515175A (ja) 1993-06-23 2002-05-21 ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド 別個のシリコンサブストレートを用いる電気的および熱的に向上したパッケージ
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
US5541814A (en) * 1993-10-08 1996-07-30 Quick Technologies Ltd. Personalizable multi-chip carrier including removable fuses
US5357051A (en) * 1994-01-31 1994-10-18 Hwang Richard H Printed circuit board for reducing radio frequency interferences
JPH08153939A (ja) 1994-11-30 1996-06-11 Seikosha Co Ltd モード選択可能な回路基板の構成
JPH0998020A (ja) 1995-10-03 1997-04-08 Matsushita Electric Ind Co Ltd 発振器
JPH11265975A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JP3588793B2 (ja) 1998-06-29 2004-11-17 株式会社安川電機 制御盤更新方法
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP2001257307A (ja) 2000-03-09 2001-09-21 Sharp Corp 半導体装置
JP4423630B2 (ja) * 2000-08-03 2010-03-03 ミネベア株式会社 マイクロチップコントローラ基板及びその製造方法
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6740821B1 (en) * 2002-03-01 2004-05-25 Micron Technology, Inc. Selectively configurable circuit board
US20030230796A1 (en) * 2002-06-12 2003-12-18 Aminuddin Ismail Stacked die semiconductor device
US7199304B2 (en) * 2002-09-04 2007-04-03 Intel Corporation Configurable microelectronic package using electrically conductive material
JP4068974B2 (ja) 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP2004356264A (ja) 2003-05-28 2004-12-16 Hitachi Ltd 受動部品内蔵基板及びそれを用いた高周波回路モジュール
JP3994084B2 (ja) * 2003-12-22 2007-10-17 沖電気工業株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866904A (zh) * 2009-04-16 2010-10-20 联发科技股份有限公司 半导体芯片封装结构
WO2014032228A1 (en) * 2012-08-28 2014-03-06 Sandisk Semiconductor (Shanghai) Co., Ltd. Bridge ball wire bonding

Also Published As

Publication number Publication date
TW200713474A (en) 2007-04-01
CN102034793B (zh) 2012-07-25
JP4268607B2 (ja) 2009-05-27
KR20070037280A (ko) 2007-04-04
TWI270154B (en) 2007-01-01
CN102034793A (zh) 2011-04-27
KR100723591B1 (ko) 2007-06-04
CN1941348B (zh) 2010-10-20
KR100724001B1 (ko) 2007-06-04
JP2007103411A (ja) 2007-04-19
US20070075437A1 (en) 2007-04-05
KR20070037457A (ko) 2007-04-04
US8404980B2 (en) 2013-03-26
US20100258926A1 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
CN1941348A (zh) 继电板及具有继电板的半导体器件
CN1218392C (zh) 半导体器件
CN1674282A (zh) 半导体装置制造方法、半导体装置和半导体芯片
CN1259200C (zh) 卡型记录媒体及其制造方法
CN1198301C (zh) 制造固体电解电容器的方法
CN1248308C (zh) 一种半导体器件及其制造方法与一种半导体器件安装结构
CN1187822C (zh) 半导体装置及其制造方法和电子装置
CN1327266A (zh) 半导体装置及其制造方法
CN100346168C (zh) 磁性传感器的制造方法及其引线框
CN1612322A (zh) 半导体集成电路器件的制造方法
CN1967853A (zh) 半导体器件及其制造方法
CN1669138A (zh) 半导体器件
CN1656611A (zh) 半导体器件安装板、其制造方法、其检查方法及半导体封装
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1527370A (zh) 半导体器件的制造方法
CN1574302A (zh) 半导体器件
CN1750244A (zh) 线路板、其制造方法以及半导体器件
CN1893051A (zh) 半导体器件
CN1638076A (zh) 半导体芯片及其制造方法、和半导体装置
CN1237785A (zh) 半导体器件和半导体器件的制作方法
CN1993001A (zh) 半导体器件
CN1214464C (zh) 半导体器件及其制造方法
CN1440232A (zh) 布线膜间连接件及其制造方法以及多层布线基板制造方法
CN1549317A (zh) 具有树脂封壳的元件及其制作方法
CN1574329A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150519

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150519

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101020

Termination date: 20201230

CF01 Termination of patent right due to non-payment of annual fee