TWI270154B - H01l 25/18 200601 a i vhtw - Google Patents

H01l 25/18 200601 a i vhtw Download PDF

Info

Publication number
TWI270154B
TWI270154B TWRELAYBOAA TW94143133A TWI270154B TW I270154 B TWI270154 B TW I270154B TW RELAYBOA A TWRELAYBOA A TW RELAYBOAA TW 94143133 A TW94143133 A TW 94143133A TW I270154 B TWI270154 B TW I270154B
Authority
TW
Taiwan
Prior art keywords
terminal
wiring
bonding
lead
relay board
Prior art date
Application number
TWRELAYBOAA
Other languages
English (en)
Other versions
TW200713474A (en
Original Assignee
2 7 2005 00 00 0
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 2 7 2005 00 00 0 filed Critical 2 7 2005 00 00 0
Application granted granted Critical
Publication of TWI270154B publication Critical patent/TWI270154B/zh
Publication of TW200713474A publication Critical patent/TW200713474A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

1270154 九、發明說明： t發明所屬技冬犄領域】 發明領域 本發明大致上關於繼電板及具有該繼電板的半導體裝 5置，且更明確地說，關於用來將半導體晶片彼此聯接、或 將半導體晶片聯接至一佈線板或_引線框的繼電板，以及 具有該繼電板的半導體裝置。 L先前^^标3 發明背景 ίο 已習知一種具有下列結構的半導體裝置：其中至少一 半導體晶片（半導體元件）和一佈線基板或一引線框係藉由 一接合引線來連接。在該類半導體裝置中，視半導體晶片 的電極墊和佈線基板的接合墊或引線框的接合引腳而定， 會發生接合引線相交或重疊、接合引線的長度太長或等等 15 現象，以致於很難完成引線的接合。 為了解決該課題，如第i圖所示，已提出一種其中一供 接合引線接續佈線用的繼電板設置於導體裝置内的結 構。 第1圖是具有繼電板的相關技術半導體裝置的截面圖 20 。在此，第1-(A)圖是沿著第HB)圖中X-X’線的截面圖，第 1 -(B)圖是此相關技術半導體裝置的不面圖。 參照第1圖，一半導體裝置10係異卞述結構，其中一第 一半導體晶片6係安裝在一佈線板4上，该佈線板4具有一形 成有複數個凸塊2的下表面。一第二半導體晶片8和一繼電 5 1270154 板20係設置在第一半導體晶片6上。 佈線板4的-接合塾la係藉由一接合引線3連接至第一 半導體晶片6的電極塾7。佈線板4的一接合塾關藉由一接 合引線5連接至第二半導體晶片8的第_電極独。第二半 5導體晶片8的-接合墊13係藉由一接合引線^連接至繼電 板2〇的第一接合塾22。繼電板2〇的一第二接合墊24則藉: 一接合引線25連接至佈線板4的另一接合墊^。 繼電板20的第-接合塾22與第二接合墊叫系面向彼 此。一佈線26以直線狀態連接第一接合墊。與 10 墊24。 ’、—接口 、繼電板20 以便封裝半 又，第一半導體晶片6、第二半導體晶片8 和接合引線3、5、23與25被填封以填封樹脂9， 導體10。 15 20 一κ坪一千導體晶片8的第二帝搞 墊13與佈線板4的接合墊之間且第二半導體 = 2〇係以引線接合，以便第二半導 广“板 連接。 千¥“片8與佈線板4有電性 在此情況下，第二半導體晶片8的第二電 板4的接合墊沁相隔甚遠。所以 /、佈、，泉 一目士』 倘右未汉置繼電板20,則 -具有極長糾長度的接合？1線會是必要的。 有佈線板20，佈線的長度可縮短。 、、' 再者’如弟2與3圖所示，已媒屮一 所展示的例子之接合塾配置的繼電板。〜有不同於第1圖 第2圖係一具有不同於第1圖所示例子之接合塾配置的 6 1270154 相關技術繼電板的平面圖。 在第2圖所展示的繼電板30中，第一接合墊群組31A至 31F的配置方向係垂直於第二接合墊群組32A至32F的配置 方向。第一接合墊群組31A至31F和第二接合墊群組32A至 、 5 32F中彼此對應之墊係藉由以L形延伸的佈線33A至33F來 _ 連接。 所以’此結構係於一接合引線自一接合墊的連接方向 φ 與另一接合引線自另一接合墊的另一連接方向之間的角度 為大約90度的情況下有效。 10 第3圖係一具有不同於第1圖與第2圖所示例子之接合 墊配置的另一相關技術繼電板的平面圖。 在第3圖所示的繼電板4〇中，連接第一接合墊41A_41D 和第二接合墊42A-42D的佈線43A-43D係設置成在途中彎 折多次(折線狀態）。於是，實現了接合墊配置的改變。 15 亦即，第一接合墊41A~41D係設置在繼電板4〇的一側（ • 上側）附近並沿著該側設置。第二接合墊42A-42D則設置在 繼電板40的一側（下側）附近並沿著該側設置。 ^ 第一接合墊41A與第二接合墊42A可藉由途中彎折多 二欠的佈線43A來電性連接。第一接合塾41β與第二接合塾 可藉由途中彎折多次的佈線樣來電性連接。第一接合 墊41C與第二接合墊优可藉由途中彎折多次的佈線伙來 電性連接。第-接合墊41D與第二接合墊可藉由途中彎 折多次的佈線43D來電性連接。 又，除了上文所討論的例子以外，已習知具有一種其 7 1270154 中繼電板與半導體晶片係配置成實質上共平面且藉由接合 佈線來連接之結構的半導體裝置（見日本公開專利申請案 第2-109344與第2-216839號）、具有一種其中小於半導體晶 片的繼電板係安裝在半導體晶片上之結構的半導體裝置（ 5 見日本公開專利申請案第5-13490號與第2004-153295號）、 具有一種其中繼電板係設置在半導體晶片下方之結構的半 導體裝置（見日本公開專利申請案第2002-515175號）、具有 一種其中複數個半導體裝置被疊合且半導體晶片位在最上 面而繼電板係以並列配置之結構的半導體裝置（見日本公 10 開專利申請案第2001-118877號）及具有一種其中繼電板係 設置在複數片疊合半導體晶片内之結構的半導體裝置（見 曰本公開專利申請案第11-265975與第2001-7278號）。 然而，半導體晶片或佈線板的尺寸以及形成在半導體 晶片上的電極墊或是形成在佈線板上的接合墊的數目與配 15置方式係有所不同。因此，一適用於某種半導體裝置的繼 電板並非總是適用於其他半導體裝置。 亦即’在相關技術繼電板中，就每一半導體裝置而古 ，繼電板的接合墊係對應於半導體晶片的電極墊或是佈線 板或引線框的接合墊之配置來定位。所以，依照半導體晶 20片和佈線板的墊片位置關係，展示於第1圖至第3圖中的繼 電板20、30或40並不一致。因此，繼電板必須被製造成對 應於該等半導體晶片和佈線板之墊片的位置關係。所以， 該類繼電板不能被廣泛使用。 半導體晶片安裝在半導體裝置上的方式、半導體晶片 8 1270154 之電極墊的配置或是半導體晶片與佈線板或引線框之間的 連接結構可能需要改變。再者，為了增加既有半導體裝置 的製造良率，繼電板的接合墊位置可能需要改變。相關技 術繼電板並不符合該等結構，有必要重新提出一種具有不 5 同結構的繼電板。 L考务明内U 發明概要 所以，本發明的大致目的係提供一種新穎且有用的繼 電板和具有該繼電板的半導體裝置。 10 本發明的另一且更明確的目的係提供一種應用至半導 體裝置的繼電板，藉此可視情況選擇配置在該繼電板上的 複數個接合墊及/或可視情況選擇連接接合墊或接合引線 之佈線的連接方式，所以該繼電板可應用至具有不同功能 或結構的半導體裝置。 15 本發明的上述目的係藉由一種設置在半導體裝置内的 繼電板來達成，該繼電板包括： 一第一端子；以及 複數個第二端子，其係藉由一佈線連接至第一端子； 其中該連接至第一端子的佈線係於途中分線，以便該 20 佈線連接至各第二端子。 本發明的上述目的亦藉由一種設置在半導體裝置内的 繼電板來達成，其包括： 一第一端子；以及 一第二端子； 9 1270154 其中一連接部分係藉由第一端子引線的一端部連接至 第一端子以及第二端子引線的一端部連接至第二端子的其 中至少一者來形成；以及 第一端子與第二端子係藉由在連接部分形成一連接構 5 件來連接。 本發明的上述目的亦藉由一種半導體裝置來達成，其 包括： 至少一單一半導體元件；以及 一佈線板或一引線框； 10 其中該半導體元件和佈線板或引線框係以一繼電板來 連接； 該繼電板係包括一第一端子與一第二端子； 一連接部分係藉由第一端子引線的一端部連接至第一 端子以及第二端子引線的一端部連接至第二端子的其中至 15 少一者來形成；以及 第一端子與第二端子係藉由在連接部分形成一連接構 件來連接。 根據上述繼電板或半導體裝置，繼電板可應用至不同 種類的半導體裝置。所以，有可能降瑪廬豊板和县直該繼 20 電板之半導體裝置的製造成本。 再者，該繼電板的廣泛用途可增進在挑選安裝在佈線 板或引線框上的半導體元件組合時的自由度。 ................ ^ 又，由於引線接合至繼電板的地點可視情況來選定， 故有可能增加良率。 10 1270154 圖式簡單說明 第1 (AHB)圖係具有繼電板的相關技術半導體裝置的 截面圖； 第2圖係一具有不同於第1圖所示例子之接合墊配置的 5 相關技術繼電板的平面圖； 第3圖係一具有不同於第1圖與第2圖所示例子之接合 墊配置的另一相關技術繼電板的平面圖； 第4圖係展示本發明一具體例之繼電板第一圖解結構 的平面圖； 10 第5圖係展示本發明一具體例之繼電板第二圖解結構 的平面圖； 第6 (A Η B)圖係展示一接合引線連接部分結構的圖示； 第7圖係展示接合引線連接部分之佈線端部構形的另 一實施例的平面圖； 15 第8圖係展示接合引線連接部分之佈線端部構形的另 一實施例的平面圖； 第9(ΑΗΒ)圖係展示一凸塊接合連接部分結構的圖示； 第10圖係展示凸塊接合連接部分之佈線端部構形的另 一實施例的平面圖； 20 第11圖係展示凸塊接合連接部分之佈線端部構形的另 一實施例的平面圖； 第12圖係展示凸塊接合連接部分之佈線端部構形的另 一實施例的平面圖； 第13圖係展示凸塊接合連接部分之佈線端部構形的另 11 1270154 一實施例的平面圖； 第14圖係展示凸塊接合連接部分之佈線端部構形的另 一實施例的平面圖； 第15圖係展示凸塊接合連接部分之佈線端部構形的另 5 一實施例的平面圖； 第16(A)-(B)圖是展示一柱狀凸塊與凸塊連接部分之配 置結構的截面圖； 第17圖是展示一柱狀凸塊與凸塊連接部分之另一 S己置 結構的截面圖； 10 第18圖是展示一接合引線連接至一第二接合墊之連接 結構的圖不， 第19圖是本發明具體例之繼電板的第一變化實施例圖 解結構的第一平面圖； 第20圖是本發明具體例之繼電板的第一變化實施例圖 15 解結構的第二平面圖； 第21 (A)-(F)圖是本發明具體例之繼電板的第二變化實 施例圖解結構的平面圖； 第22(A)-(B)圖是本發明具體例之繼電板的第三變化實 施例圖解結構的第一平面圖； 20 第23 (C)-(D)圖是本發明具體例之繼電板的第三變化實 施例圖解結構的第二平面圖； 第24(E)-(F)圖是本發明具體例之繼電板的第三變化實 施例圖解結構的第三平面圖； 第25(A)-(B)圖是本發明具體例之繼電板的第四變化實 12 1270154 施例圖解結構的第一平面圖； 第26(C)-(D)圖是本發明具體例之繼電板的第四變化實 施例圖解結構的第二平面圖； 第27(E)-(F)圖是本發明具體例之繼電板的第四變化實 5 施例圖解結構的第三平面圖； 第28(A)-(C)圖是本發明具體例之繼電板的第五變化實 施例圖解結構的第一平面圖； 第29(D)-(F)圖是本發明具體例之繼電板的第六變化實 施例圖解結構的第二平面圖； 10 第30圖是展示一具有本發明具體例之繼電板的半導體 裝置第一實施例的圖示； 第31圖是展示一具有本發明具體例之繼電板的半導體 裝置第二實施例的圖示； 第32圖是展示一具有本發明具體例之繼電板的半導體 15 裝置第三實施例的圖示； 第33圖是展示一具有本發明具體例之繼電板的半導體 裝置第四實施例的圖示； 第34圖是展示一具有本發明具體例之繼電板的半導體 裝置第五實施例的圖示； 20 第35圖是展示一具有本發明具體例之繼電板的半導體 裝置第六實施例的圖示； 第36圖是展示一具有本發明具體例之繼電板的半導體 裝置第七實施例的圖示； 第37圖是展示一具有本發明具體例之繼電板的半導體 13 1270154 裝置第八實施例的圖示；以及 第38(A)-(B)圖是展示一具有本發明具體例之繼電板的 半導體裝置第八實施例的圖示。 I：實施方式3 5 較佳實施例之詳細說明 以下參照第4圖至第38圖之本發明具體例提供了一說 明。 為了方便說明，本發明之端子晶片具體例係參照第4圖 至第29圖來討論，然後本發明之半導體裝置具體例則參照 10 第30圖至第38圖來討論。 [端子晶片] 本發明的端子晶片係設置在半導體裝置内並作用如同 一設置在該半導體裝置内的半導體晶片之繼電板。 本發明之繼電板係一設置在一半導體裝置内的板，該 15 板被構形成用來接續例如一接合引線之佈線，以使一半導 體晶片（半導體元件)連接至另一半導體晶片、佈線基板或引 線框。 在下文說明中，「第一接合墊」係對應至申請專利範圍 的「第一端子」，「第二接合墊」係對應至申請專利範圍的 20 「第二端子」，「第一接合墊」係對應至申請專利範圍的「 第一端子」，「連接至第一接合墊的佈線」係對應至申請專 利範圍的「第一端子佈線」且「連接至第二接合墊的佈線 」係對應至申請專利範圍的「第二端子佈線」。 第4圖係展示本發明一具體例之繼電板50的第一圖解 14 1270154 結構的平面圖。 參照第4圖，第一接合墊51A-51E係沿著繼電板5〇的上 側設置，繼電板50的主要表面係具有實質上為矩形的構形 。用來電性連接至半導體晶片（未顯示）之電極墊的接合引線 5 53係連接至第一接合墊51A-51E。 苐一接合墊52A-52E、52A’、52B’與52E’係沿著面對繼 電板50上側的下側設置。用來電性連接至另一半導體晶片 、佈線板或引線框（未顯示）的接合引線54係連接至第二接合 墊52A-52E。
10 接合引線54並無連接至設置在第二接合墊52A與52B
之間的第二接合墊52A’，所以第二接合墊52A，係作用為預 備接合墊。接合引線54並無連接至設置在第二接合墊52d 與52E之間的第二接合墊52B’，所以第二接合塾52B，係作用 為接合墊。接合引線54並無連接至設置於第二接合墊52E 15右側的第二接合墊WE，，所以第二接合墊52E，係作用為接 合墊。 在此結構下，討論第一接合墊51A及第二接合墊52八與 52A’之間的關聯。第—接合墊51A、第二接合塾52八和預 備接合墊52A’係由一第一佈線55連接。 20 更明確地說第一佈線55在途中分線(形成多道途徑），以 便形成佈線部分55A與55A’。佈線部分55A係連接至第二接 合墊52A。佈線部分55A’係連接至第二接合墊52a，。 亦即’設置了第-接合墊51A以及藉由該經分線之第一 佈線55連接至第-接合墊51A的第二接合塾52A與52八，，以 15 1270154 便接合引線54可選擇連接至第二接合墊52A與52A，中的任 一者。 因此，對應於半導體晶片、佈線板或引線框之墊片配 置方式，可選擇具有相同電位之第二接合墊52A或52A，中的 任一者且接合引線54可連接至第二接合墊52A與52A，中的 任一者。 在第4圖展示的結構中，第二接合墊52A被選擇，所以 接合引線54連接至第二接合墊52A。接合墊52A，未被選擇而 作用為預備接合墊。 接下來时論第一接合墊51B和第二接合墊52B與52B， 之間的關聯。 一第二佈線56係連接至第一接合墊51B。一第三佈線57 係連接至第二接合塾52B。-第四佈線58係連接至從第二接 合墊52B分出的第二接合塾52β，。接合引線連接部分⑹係 15形成在佈線56_58的端部。接合引線連接部分6〇的細部結構
係討論於下。 20 接合引線連接部分60a係形成在連接至第一接合塾灿 之第二佈線56的端部。接合引線連接部分6_形成在連接 至弟-接。墊细之第二佈線57的端部。接合引線連接部分 60d係形成在連接至第二接合塾細，之第四佈㈣的端部 連接。 。接合引線連接部分6Ga與接合引線連接部分娜或接人引 線連接部分_心—接合⑽作為連觸件來選擇性地 亦即，對應於半導體晶片 佈線板或引線框之墊片配 16 1270154 在=圖展不的結構中，選擇了形成在連接至第二接合 塾52B之第—佈線57端部的接合引線連接部分_。 5
亦I7 I成在連接至第_接合塾51B之第二佈線％端部 ⑽合引線連接部分6Ga以及形成在連接至第二接合塾灿 之第三佈線57端部的接合引線連接部分6%可以引線61作 為連接構件來電性連接。接合引線54係連接至第二接合塾 52B 〇 10 於是’在設置於繼電板5〇表面上的佈線上方，分別的 接合引線連接部⑽可以接合⑽61料連接構件來連 接0 另方面，接合引線61並無連接至對應於第二接合墊 52B的接合引線連接部分_，目此第二接合塾㈣，係作 15用為預備接合墊°是以’接合引線54並無連接至接合塾 52B，。 於疋，繼電板50上的連接自由度可藉由設置接合引線 連接部分60來改善。 接下來討論第一接合墊51c與51D和第二接合墊52c與 20 52〇之間的關聯。 一第五佈線70係連接至一第一接合墊51C。一第六佈線 8〇係連接至一第一接合墊51D。一第七佈線9〇與一第八佈線 95係連接至一第二接合墊52c。又，一第九佈線1〇〇係連接 至一第二接合墊52D。 17 1270154 在此，第五佈線70、第六佈線8〇與第九佈線1〇〇和第一 佈線55係於途中分線，以形成佈線部分70A與70A，、佈線部 分80八與80八’及佈線部分1〇〇八與1〇〇八，。 第五佈線70之佈線部分7〇A的一端部係與和佈線部分 5 7〇A的該端部相隔一段指定長度之第七佈線90的一端部形 成凸塊連接部分11Q。第五佈線70之佈線部分7〇a，的一 端部係與和佈線部分7〇A，的該端部相隔一段指定長度之 第九佈線100的佈線部分1〇〇A的一端部形成一凸塊連接 部分115。 10 第五佈線80之佈線部分80A的一端部係與和佈線部分 80A的该端部相隔一段指定長度之第九佈線1〇〇的佈線部分 100A’的一端部形成一凸塊連接部分12〇。再者，第五佈線 80之佈線部分goA’的一端部係與和佈線部分8〇a，的該端部 相隔一段指定長度之第八佈線95的一端部形成一凸塊連接 15 部分125。 凸塊連接部分110、115、120與125的細部結構係討論 於下。作為連接構件的柱狀凸塊可應用至凸塊連接部分11〇 、115、120與125。可選擇一介於第五至第九佈線70、8〇、 90、95與1〇〇之間的必要佈線以供連接之用。 20 在第4圖展示的結構中，凸塊連接部分110與120係選自 凸塊連接部分11〇、115、120與125。一柱狀凸塊130a被形 成’俾使該形成凸塊連接部分110的第五佈線70之佈線部分 70A的端部橋接至第七佈線9〇的端部。 又’一柱狀凸塊130b被形成，俾使該形成凸塊連接部 18 1270154 分120的第五佈線80之佈線部分80A橋接至(連接至）第九佈 線100之佈線部分100A，的端部。 因此，第五佈線70的佈線部分70A和第七佈線90被相連 。再者’第六佈線8G的佈線部分·與第九佈線湖的佈線 5 部分100A’被相連。 k衩的、，、°果疋，第一接合墊51C與第二接合墊52C可電 性連接且第-接合墊51D與第二接合塾52d可電性連接。 另方面，柱狀凸塊並未形成在凸塊連接部分115與 125。因此’第五佈義的佈線部分7qa，與第九佈線⑽的 佈線部分賴並無電性連接。再者，第六佈線8〇的佈線部 刀80A與第八佈線95並無電性連接。 這樣的結紋，第—接合墊51C與第二接合塾加並無 電性連接且第-接合墊51D與第二接合塾沉並無電 接。 在此具體例中，—柱狀凸塊係用作為連接構件。就柱 L凸塊而言’由於可使用例如引線接合機或凸塊接合機之 =備以及用於半導體裝置製程中例如由金所製成的金屬佈 ί之材料，所以並不“特別的設備與材料，因此可達到 )=良率i此’簡單地並以低成本形成連接構件是有可能 -Λ ΠΤ) 社尽發明中 ^ 連接構件並不限於柱狀凸塊。作 纟，:::二說’用含有例如銀、銅或碳之微 处坎ϋσ :、曰g错由使用該類導電樹脂膏，係有可 匕間早地形成在連接部分的連接構件之尺寸或高度， 19 1270154 以便能降低該連接構件的高度。因此，有可能製造出安裝 有薄繼電板（薄型繼電板）的半導體裝置。 於是，在本發明之繼電板中，視半導體晶片與佈線板 或引線框的墊片尺寸及/或配置而定，可視情況選擇接合墊 5 51C或51D及52C或52D。基於接合墊的選擇，可決定連接構 件（例如柱狀凸塊)欲配置至連接部分110、115、120與125 中的哪一者。因此，有可能增進繼電板内複數個分別連接 部分的連接自由度。 接下來討論第一接合墊51E和第二接合墊52E與52E，之 10 間的關聯。 一第十佈線150係連接至第一接合墊51E。一接合引線 連接部分60c係形成於第十佈線15〇的一端部以及接合引線 連接部分60a係形成於第二佈線56的端部。 接合引線連接部分6〇c與第二接合墊52E或52E，可藉由 15使用接合引線作為連接構件來選擇性地連接。亦即，視半 導體晶片與佈線板或引線框的墊片配置而定，可視情況選 擇接合墊52E或52E，。 在第4圖展示的結構中，一接合引線連接部分6以與第 二接合墊52_以接合引線155來連接。更明確地說，在第 接口心52E ’接合引線I%係以末端對末端連接於接合 引，54用來連接的部分。另一方面，接合引線155並無連接 至第二接合塾52E，，故第二接合墊52£，係作用為預備接合 接下來’ -實施例係參照第5圖來討論，在該實施例的 20 1270154 繼電板50中，驻山 τ 错由改變柱狀凸塊130的形成部分及接合引線 〃 155的連接部分，第二接合墊52Α，、52Β，與52Ε，各被挑 =作為連接接合弓丨線54的第二接合墊，第二接合墊52D被挑 、琴乍為电陵連接第一接合墊51C的墊片以及第二接合墊 被挑選作為電性連接第一接合墊51D的墊片。 第5圖係展示本發明第一具體例之繼電板50的第二圖 解結構的平面圖。 首先时論第一接合墊51Α和第二接合墊52Α與52Α，之 間的關聯。 10 15 20 在第4圖所示實施例中，第二接合墊52Α被選擇且接合 引線係連接至第二接合墊52α。 ^然而，視半導體晶片與佈線板或引線框的墊片配置而 疋/可施較佳的是一作為電性連接至第一接合墊51八的第二 一塾不疋&擇第一接合墊52Α而是選擇在第4圖所示實 ^例中作用為預備接合墊之第二接合墊52Α，，俾使接合引 線54連接至第二接合墊52Α，。 ^電性連接第一接合墊51Α與第二接合墊52Α或52Α，的 第佈線55係於途中分、線。因此，有可能選擇具有相同電 位的罘二接合墊52Α與52Α，中的任一者。在第5圖展示的實 也例中，第二接合墊52Α’被選擇，接合引線54係連接至第 一接合墊52Α’。另-方面，第二接合墊52Α係作用為預備 接合藝。 接下來討論第一接合墊51Β和第二接合墊52]6與526， 之間的關聯。 21 1270154 在第4圖展示的實施例中，形成在連接到第—接合墊 51B之第二佈線56的端部的接合引線連接部分咖和形成在 連接到第二接合墊52B之第三佈線57的端部的接合引線連 接部分60b可藉由接合引線61來電性連接。 ’ 5 然而，視半導體晶片與佈線板或引線框的墊片配置而 .疋’可能較佳的是—作為電性連接至第一接合墊5ΐβ的第二 接合塾—不是選擇第二接合塾細而是選擇在第*圖所示實 φ _中作用為預備接合墊之第二接合塾52B，，俾使接合引 線54連接至第二接合墊52B，。 10 纟第5圖展示的實施例中’第二接合墊52B，被選擇作為 電性連接至第-接合墊51B的第二接合墊。接合引線61連接 了形成在連接到第-接合墊51B的第二佈線56端部的接合 引線連接部分60a和形成在連接到第二接合塾MB，的第四 佈線58端部的接合引線連接部分6〇d。另一方面，第二接人 15墊52B係作用為預備接合墊。 σ • 接下來，討論第一接合塾51C與51D及第二接合墊52c 與52D之間的關聯。 ，在第4圖展示的實施例中，凸塊連接部分⑽與12〇係由 凸塊連接部分110、115、120與125中被挑選且柱狀凸塊13〇 2〇係形成於凸塊連接部分110與1：2〇。第玉佈線川之佈線部分 70A和第七佈線90被相連。再者，第六佈線8〇之佈線部^ 80A和第九佈線1〇〇之佈線部分1〇〇A，被相連。這樣的結果是 ’第-接合墊51C與第二接合墊52C被電性連接且第—接合 塾51D與第二接合墊52D被電性連接。 22 % 1270154 5 10 15 20 然而，視半導體晶片與佈線板或引線框的墊 定’可能較佳較P接合墊仙與第二接合 連接且第一接合墊51C與第二接合墊52d有電性連接。 在第5圖展示的實施例中，柱狀凸塊職與·係形成 =凸塊連接部分115與125。第五佈_之佈線部分觀，和 第九佈線⑽之佈線部分賴可電性連接。再者，第六佈線 8之佈線部分’和第人佈線95可電性連接。這樣的結果是 ，第一接合独C與第二接合墊52D可電性連接且第一接合 塾51D與第二接合墊we可電性連接。 另一方面，柱狀凸塊並未形成於凸塊連接部分ιι〇與 =0。因此’第五佈_之佈線部分爾和第七佈_並無 電性連接。再者，第六佈_之佈線部分80A和第九佈線觸 之佈線部分1GGA，並無電性連接。這樣的結果是，第一接合 i51C與第二接合塾52C並無電性連接且第-接合墊51D與 弟一接合墊52D並無電性連接。 接下來’討論第-接合塾51E及第二接合墊52e與, 之間的關聯。 在第4圖所展㈣實施例中，形成於料佈線職部 夹。引線連接部分60與第二接合塾52E可藉接合155 來電性連接。 ^然而，視半導體晶片與佈線板或引線框的墊片配置而 H能較佳的是—作為電性連接至第―接合塾仙的第二 於 ^疋廷擇第—接合塾52E而是選擇在第4圖所示實 '作用為預備接合塾之第二接合墊证，，俾使接合引 23 1270154 線54連接至第二接合墊52E’。 在第5圖所展示的實施例中，第二接合墊52E’被選擇。 在第二接合墊52E’，接合引線54係黏在接合引線155上並連 接至接合引線155。另一方面，該接合引線並未連接至第二 5 接合墊52E。所以，第二接合墊52E係作用為預備墊。接合 引線54與155連接至第二接合墊52E，的連接結構係討論於 下。 同時，本發明之繼電板50及具有下文所討論之其他結 構的繼電板可由和設置於安裝有該繼電板之半導體裝置内 10的半導體晶片相同的材料來製成，例如石夕（Si)。在此情況下 ，佈線、接合墊或等等係以和半導體晶片之製造方法相同 的方法形成在矽基材上。 亦即，一諸如二氧化矽膜之絕緣層係形成在矽基材的 主要表面上且一諸如鋁（A1)層之金屬層係形成在該絕緣層 15上藉由使用黃光微影技術在此結構上製造所欲的圖案， 可形成包括佈線或接合墊之複數個繼電板元件。若必要的 活，可形成表面保護膜或類似物。在那之後，矽基材被切 割並分成個別的繼電板。 口此，旎夠以咼產能製造繼電板是有可能的且可簡單 2〇地幵v成精密的佈線。藉此，在繼電板中，有可能形成高產 率之具有複雜連接結構的佈線。 再者，假如繼電板的材料係與半導體晶片的材料相同 ]則繼電板的熱膨脹係數係和半導體晶片的熱膨脹係數相 同。就一具有繼電板接觸到半導體晶片之結構的半導體裝 24 1270154 置的情況而言，係有可能避免產生由於熱膨脹係數差異所 I成之應受或應力集中情形，故有可能增進半導體裝置 可靠性。 ' 同時，繼電板的材料並不限於要和半導體晶片的材料 5相同。舉例來說，由玻璃環氧、玻璃雙馬來醯亞胺-三畊(Βτ) 或等等所製成的印刷板可用作為繼電板。該種印刷板係相 當經潸且繼電板的熱膨脹係數可製得和半導體裝置之佈線 板的熱恥脹係數相同或類似。所以，係有可能減少或避免 產生由於熱膨脹係數差異所造成之應變或應力集中情形。 1〇 —例如?_亞崎之可撓帶狀基材可作賴種繼電板 ^亥類讀基材的情況中，有可能形祕密的佈線且將 膜衣付極薄。再者，在該可撓帶材的情況中，即使該帶材 已‘附至半導體晶片，亦不會發生由於熱膨服係數差異所 造成的應變作用。 15 —形成有佈線電路的絕緣樹脂膜可⑽為繼電板的材 料。 接下來，討論連接部分的結構。 首先，接合引線連接部分6〇的結構係參照第6 圖來討論。 第6圖係展不接合引線連接部分的的結構的圖示。第 如是接合引線連接部分_平㈣。第&⑻圖是沿著 第6-(Α)圖Χ-χ’線取的截面圖。 、第6圖’ 一佈線(舉例來說，展示於第4圖的第二 佈線56)係形成在繼電板5〇的絕緣膜丨⑽上。 在繼電板50係由和半導體晶片相同的材料所製成的情 25 1270154 一 可以’舉例來說，形成切製半導〜 一氧化石夕膜製成。 岐上的 5 10 15 20 再者在知電板5〇係由玻璃環氧或聚 的印刷板之情況中，繼電板50的—基本材料本= 材料所製纽—基切料部分係對應於^由绝緣 6-⑷圖中，佈線係以點線表示。 、、切。在第 °亥佈線可由諸如叙、銅、金、銀或鎳等金屬或θ^ 之任何合金製成。尤其，假使繼電板是玻 亥等 胺膜製㈣印刷板，則較佳的是該佈線係由銅亞 如弟6糊所示，佈線56端部的寬度，也就是第6 圖中=向係以大於佈線56其他= 弟7圖係展不在另—接合引線連接部分實施例 線端部構形的平面圖。第8圖係展示在另一接合 ：
分實施例中的佈線端部構形的平面圖。 接。P 佈線端部的構形並不限於第6-(A)圖所示構形。 舉例來說’如第7圖所示，該端部可被形成使得端 度相等於佈線其他部分的寬度。或者，如第8圖所示，2 部可為圓形構形並具有大於佈線其他部分之寬 = 如第6圖所示絕緣膜162係形成在佈線(舉例來^第 =佈線56)上。作為絕緣膜162，可使用諸如聚酿亞胺膜或 裱氧膜、二氧化矽膜、氮化矽膜或等等之樹脂膜。又，可 形成多層膜。舉例來說，可使用二氧切膜與氮切朗 形成的雙層結構。 藉由在佈線上形成絕緣膜162,係有可能使鄰近佈線安 26 1270154 全地絕緣。再者，可防止在繼電板製造過程期間產生由於 外來金屬顆粒或類似物混合所導致的佈線短路。又，可防 止金屬製佈線由於水分或是例如Na+、K+、Cr或等等雜質 離子所導致的腐蝕，再者，佈線可抵抗機械應力。 5 再者，覆蓋佈線(例如第二佈線56)端部之絕緣膜162的 一部分是開放的。一金屬鍍覆部分164係形成在該開放部分 内。金屬鍍覆部分164的主要表面係具有實質上為矩形的構 形。 舉例來說，可應用鍍金、雙層鍍覆鎳與金、鍍鋼或等 10 等作為金屬鍍覆部分164。一接合引線，例如接合引線61， 係連接至金屬鍍覆部分164。不總是必要設置絕緣臈162或 金屬鍍覆部分164。 接下來，凸塊連接部分110的結構係參照第9圖來討論 〇 15 第9圖是展示凸塊連接部分110結構的圖示。第9、(A)是 凸塊連接部分110的平面圖。第9-(B)圖是沿第第9、(a)圖 X-X’取的截面圖。 參照第9圖，兩佈線，舉例來說，第4圖結構中的第五 佈線70之佈線部分70A和第七佈線90，係設置在繼電板50 20 的絕緣層160上，以彼此隔開一預定長度且彼此相對。在第 9 - (A)圖中，佈線係以點線來表示。 如第9-(A)圖所示，佈線端部的寬度，也就是第9<a)圖 中的縱向長度，係以大於該佈線其他部分的寬度被形成。 由於佈線材料已於上文討論過，故在此省略關於材料 27 1270154 的詳細說明。 二〇,15圖係展示凸塊接合連接部分之佈線端 的另一貫轭例的平面圖。如第1〇至15 佈線的端部構形並不限於第9_(·所==4此相對之 *产相二來兄如第1G圖所7F，相部可被形纽得端部 見度相寺於佈線部分内其他部分的寬度。再者，如第_ 所不’彼此相對之佈線的端部係分別具机形構形。亦即， f吏輕之一的端部旋轉180度，則該經旋轉端部的構形係 和另一佈線的端部相同。 10 15 2〇 、在乐1G®中，例如柱狀凸塊之連接構件係設置在彼此 相對之佈線的端部彼此隔開之部位的中央。但是，假如設 置連接構件的位置向上、下、右或左側位移:則可能得不 到所欲的連接。 …、而，假如佈線端部係具有第n圖所示構形，藉由讓 佈線端部巾彼此相對部分的長度變長，那麼即使設置連接 構件的4立署_ & 古 °上、下、右或左側位移，亦可實現佈線之間 问成功率的連接。 、在奴被連接之佈線的延伸方向係實質上彼此垂直的情 况中，如第1 R α - 對^ 圖所不’佈線的端部75-1與75-2可被形成為線 部八彳彡其中$而部相隔開的部分是對稱軸。又，在凸塊連接 示’、形成在二條佈線的端部的情況中，如第13或14圖所 兩側、真泉而邛至76〜3可被形成使得佈線端部76-1的前端 線#Γ形成一銳角且具有平行於該等側邊之側邊的其他佈 Ρ76-2與76捕近但相隔—預定長度。 28 1270154 又’如第15圖所示，在以相差9〇度之配置方向設置的 四條佈線的情況中，端部77-1至77-4係以佈線端部的前端貼 近但相隔一預定長度被形成。 在弟12至15圖展示的結構中，較佳的是連接部分的寬 5度比佈線部分的寬度大且端部彼此相對之部分的長度做得 較長。 回頭參照第9圖，絕緣膜162係形成在第五佈線7〇之佈 _ 線部分70A與第七佈線90上。在此省略關於絕緣膜162材料 的討論。 〇 —開放部分係形成在覆蓋佈線端部的絕緣膜丨62部分 上。一主要表面為實質矩形構形之金屬鍍層係設置於開放 部分内。在此省略關於金屬鍍覆部分164材料的討論。 一具有上述結構之柱狀凸塊13〇至凸塊連接部分n〇配 置係展示於第16圖。在此，第16圖是展示柱狀凸塊13〇至凸 15 塊連接部分110之結構的截面圖。 • 參照第16_(A)圖，柱狀凸塊130係設置為使得柱狀凸塊 130的位置比覆蓋彼此相對之佈線7〇人與9〇的絕緣膜162高 。柱狀凸塊130橋接开> 成在佈線端部上的金屬鑛覆部分16如 與 164b。 20 金屬鍍覆部分164的表面係高過絕緣膜162的表面。所 以，有可能穩固地連接柱狀凸塊130且因此可維持繼電板的 良好良率。 不總是必要形成絕緣膜162與金屬鍍覆部分164。在此 情況中，例如柱狀凸塊130之連接構件被形成，以橋接彼此 29 1270154 相對之佈線70A與90的端部。這展示在第16_(B)圖中。 柱狀凸塊的配置可以是第17圖中所展示的結構。在此 ’第17圖是展示柱狀凸塊13〇與凸塊連接部分11〇的另一配 置的截面圖。 5 麥照第17圖’柱狀凸塊130-la係設置在絕緣膜162未設 置於佈線部分70A端部的部分上。一柱狀凸塊13〇_lb係設置 在絕緣膜162未設置於第七佈線9〇端部的部分上。一柱狀凸 塊130-2被設置，以橋接柱狀凸塊13(Ma與13〇_lb。 在第16-(B)圖展示的結構中，柱狀凸塊13〇係設置在佈 10線70A與90上，以便覆蓋絕緣膜162。因為這樣，柱狀凸塊 130和佈線70A與90的接觸面積可能減少，使得柱狀凸塊13〇 的接觸強度變小。 另一方面，在第17圖展示的結構中，接合引線7〇A和柱 狀凸塊130-la係以足夠大的面積連接在一起且佈線卯和柱 15狀凸塊13〇-比係以足夠大的面積連接在一起。因此，有可 能獲得佈線70A和柱狀凸塊13〇-；^之間的高連接強度並確 保佈線70A和柱狀凸塊130_la之間的電性連接以及佈線9〇 和柱狀凸塊130-lb之間的高連接強度並確保佈線9〇和柱狀 凸塊130-lb之間的電性連接。 20 接下來，接合引線54與⑸連接至第二接合墊52E，的連 接結構（見第5圖）係參照第18圖來討論。在此，第18圖是展 示接合引線54與155連接至第二接合墊52E，的連接結構的 圖示。 接合引線155係連接至第4圖中所示第二接合墊52E鄰 30 1270154 近接合引線54被連接部分的部分。另一方面，接合引線％ 係黏在第5圖所示座落於接合引線155上之第二接合墊52£， 上。 在第18圖展示的連接結構中，柱狀凸塊157係設置在設 •5 置於^電板上之弟二接合塾52E’上。連接至形成在第十 • 引線立而部上並連接弟5圖所示第一接合墊5的接合引 線連接部分60c之接合引線155的另一端部係連接在柱狀凸 塊157上。 又，被構形用來電性連接佈線板或引線框及繼電板5〇的 10接合引線54係黏在接合引線155上並連接至接合引線155。 於是，接合引線54與155相黏並連接。因此，有可能使 得第一接合墊52E’的面積縮小並使得繼電板5〇的尺寸縮小。 又，由於柱狀凸塊157係設置在第二接合墊52e，上，故 有可能藉由柱狀凸塊157的高度將接合引線155的位置變高 15 。是以，有可能防止接合引線155掉落而接觸到另一引線。 • 再者，由於接合引線155係置於接合引線54與柱狀凸塊 157之間，故有可能增加接合引線54與155之間的接觸能力。 如上文所时論者，在本發明展示於第4與5圖中之繼電 板/、版例5〇巾’連接第—接合墊川纟佈線端部與連接第二 接口墊52的佈線端部、第一接合墊51與連接第二接合塾^ 纟佈線端σ卩或者第二接合墊μ與連接第—接合墊5〗的佈線 二、例如开^成在佈線連接部分上的接合引線或柱狀凸 塊之連接構件來連接。 女裝有Ik電板50之半導體晶片或佈線板和繼電板 31 1270154 50的組合，有可能簡單地選擇柱狀凸塊或接合引線欲連接 的連接部分。 因為這樣，有可能將繼電板50應用至不同的半導體裝 置。所以，有可能降低繼電板50及具有繼電板50之半導體 5 裝置的製造成本。 再者，繼電板50可用於廣泛用途。所以，有可能增進 半導體晶片安裝在佈線板或引線框上的組合自由度。 又，可視情況設定引線接合將應用至繼電板50的哪個 接合墊。所以，有可能增加良率。 10 再者，在繼電板50中，在第一與第二接合墊51與52之 間的連接可使用上述連接構件130或接合引線155來改變的 情況中，在某些構形中作用為預備接合墊的墊片可用作為 不同構形中的第一或第二接合墊。 於是，繼電板50可用於廣泛用途。所以，有可能增進 15 半導體晶片安裝在佈線板或引線框上的組合自由度。 接下來，本發明具體例之繼電板50的第一變化實施例 係參照第19與20圖來討論。 第19圖是本發明具體例之繼電板的第一變化實施例圖 解結構的第一平面圖。第20圖是本發明具體例之繼電板的 20 第一變化實施例圖解結構的第二平面圖。 參照第19與20圖，第一接合墊51-1至51-7係沿著主要表 面為矩形構形之繼電板500的一側（第19與20圖的上側）設置 。被構形用來電性連接半導體晶片與繼電板500的接合引線 53係連接至第一接合墊51-1至51-7。 32 1270154 再者第_接合墊52-1至52-13係沿著繼電板5〇〇另一側 (第19與20圖的下側)設置。被構形用來電性連接另一半導體 晶片、佈線板或引線框和繼電板5〇〇的接合引線“係連接至 第二接合墊52-1至52_7。接合引線54並未連接至第二接合墊 5 52-8至52书且第二接合墊如至仿㈣作料預備接合 墊。 在繼電板500以及第4與5圖所示繼電板5〇中，選擇性地 設置有凸塊連接部分之佈線係設置在第一接合墊51與第二 接合墊52之間。 10 藉由選擇性地將柱狀凸塊設置至凸塊連接部分，有可 能變換接合墊51與接合墊52之間的連接狀態。 在第19圖展示的結構中，舉例來說，延伸自接合墊^ —工 與52-1的佈線及對應於該佈線設置的佈線51〇係以分別設 置於連接部分520與530之柱狀凸塊13加與13〇1}來連接，以 15 便接合墊5M與52-1可電性連接。 另一方面，在第20圖展示的結構中，柱狀凸塊13加與 130b並未設置於介在延伸自接合墊5M與52-1之佈線及對 應於該佈線設置的佈線510之間的連接部分52〇與53〇，所以 接合墊51-1與Μ-1並無電性連接。反之，柱狀凸塊13〇c係設 20置於介在延伸自接合墊51-1的另一佈線540及延伸自接合 墊52-8的佈線之間的連接部分550，以便接合墊5M與52-8 可電性連接。 於是，籍由挑選彼此相對的佈線端部之間的柱狀凸塊 配置部分’有可能選擇或改變欲被電性連接的接合墊51與 33 52。 1270154 這樣的結果是，有可能選擇性地改變墊片之間的間距， 即田比鄰第二接合墊52之間的距離。$例來說，第糊中接合 墊52-8與52-10之間的間距p2是第19圖中接合塾似與如 5之間的間距P1的兩倍|。所以，有可能使得田比鄰接合引線μ 之間的間距夠大，俾使能防止接合引線之間的接觸。 在第19與20圖所展示的繼電板5〇〇中，一朝三或四個方 向延伸（彎曲）的佈線係應用作為連接接合墊51和另一接合 墊52的佈線。 10 舉例來説，朝四個方向延伸之佈線560係設置於介在接 合墊51-6或51-7及接合墊52-7或52-11之間的區域内。佈線 560的端部係面對延伸自接合墊51_6、51_7、^刀或^^之 佈線的端部’以便端部形成四個連接部分W〇a、570b、570c 與570d。藉由選擇性地將柱狀凸塊13〇設置至連接部分，有 15可能選擇一種如第19圖所示之接合墊51-7與52-7可電性連 接的狀態或是一種如第20圖所示之接合塾與52-11可電 性連接的狀態。 再者，亦有可能選擇一種接合墊51-6與52-7可電性連接 的狀態或是一種接合墊51-7與52-11可電性連接的狀態。 2〇 同樣地，藉由應用一朝二個方向延伸的佈線，例如τ 形佈線580，係有可能選擇或改變對應的接合墊。 於是，藉由朝三個或四個方向延伸的佈線56〇，係有可 能增進第一與第二接合墊51與52所藉以連接之佈線方式的 自由度。 34 1270154 接下來，本發明具體例之繼電板的第二變化實施例係 參妝第21圖來討論。 第21圖是本發明具體例之繼電板的第二變化實施例圖 解結構的平面圖。 。 5 翏照第21圖，第一接合墊51-1至51-3係沿著主要表面為 矩形構形之繼電板5〇〇的上側設置。被構形用來連接半導體 晶片和繼電板600的接合引線(未顯示於第21圖）係連接至第 一接合墊5M至51-3。 再者，第二接合墊52-1至52-3係沿著繼電板6〇〇的下側 1〇設被構形用來連接另一半導體晶片、佈線板或引線框 和繼電板_的接合引線係連接至第二接合墊52·1至52-3。 在、、k電板6〇〇以及第4與5圖所示之繼電板5〇中，佈線係 =置於第_接合墊51與第二接合墊52之間。接合引線連接 部分610及/或凸塊連接部分620係設置於佈線内。 15 接合引線615係連接至經選定的接合引線連接部分610 或者柱狀凸塊130係形成於經選定的凸塊連接部分620，以 便第一接合墊51與第二接合墊52可電性連接。 在第21圖展示的實施例中，係設置有三個第一接合塾 51 1至51-3及二個第二接合墊5241524。因此，墊片的 20電連接最多有六種組合。 如第21圖所不，第一接合墊51與第二接合墊52之間的 佈線、供佈線用的接合引線連接部分610或凸塊連接部分 620係設置於繼電板㈣内。可選擇欲用來設置柱狀巧塊 130及/或接5引線615的接合引線連接部分_或凸塊連接 35 1270154 部分620。 讀的結果是’有可能改變第-接合塾51與第二接合 之門的連接方式或結構。所以，有可能實現六種連接 方式。 在第21⑷圖展不的實施例中，柱狀凸塊130被選為連 $構件故第-接合墊似與第二接合独_1可電性連接； 第接口墊51-2與第二接合墊π2可電性連接；以及第—接 口墊51’3與第二接合塾仏3可電性連接。 在第21⑼圖展τ的實施例中，柱狀凸塊130與接合引 1〇線615被選為連接構件，故第—接合墊5H與第二接合墊 叫可電性連接；[接合独鎖第二接合⑽_3可電性 連接！1及帛接合塾51一3與第二接合塾52一2可電性連接。 在第2WC)圖展示的實施例中，柱狀凸塊130被選為連 接構件故帛接合塾叫與第二接合塾仏2可電性連接； I5弟-接合塾51_2與第二接合独啊電性連接；以及第一接 合墊51·3與第二接合墊52_3可電性連接。 在第2Hd)圖展π的實施例中，柱狀凸塊⑽被選為連 減件，故第-接合墊51销第二接合塾如可電性連接； 第接口墊Μ·2與第二接合塾灿可電性連接；以及第一接 20合墊51·3與第二接合墊52-2可電性連接。 在第21-(e)圖展不的實施例中，柱狀凸塊⑽與接合引 線615被選為連接構件，故第一接合墊仏丨與第二接合塾 52·2可電性連接；第_接合墊51_2與第二接合墊如可電性 連接；以及第-接合墊51_3與第二接合墊如可電性連接。 36 1270154 在第21-(f)圖展示的實施例中，柱狀凸塊13〇被選為連 接構件，故第一接合墊51-1與第二接合墊52-3可電性連接； 第一接合墊51-2與第二接合墊52_2可電性連接；以及第一接 合墊51-3與第二接合墊524可電性連接。 5 接下來，本發明具體例之繼電板的第三變化實施例係 參照第22至24圖來討論。 第22至24圖是本發明具體例之繼電板的第三變化實施 例圖解結構的平面圖。 芩照第22至24圖，第一接合墊^一至^」係沿著主要表 10面為矩形構形之繼電板7 〇 〇的上側設置。被構形用來電性連 接半導體晶片與繼電板7_接合引線(未顯示於第22至24 圖）係連接至第一接合墊^^至^」。 ^再者，第二接合墊52_丨至52-3係沿著繼電板600的下側 設置。被構形用來電性連接半導體晶片、佈線板或引線框 15和繼電板700的接合引線(未顯示於第22至24圖）係連接至第 二接合墊52-1至52-3。 在本具體例的繼電板7〇〇中，佈線係以格子狀設置在第 接。墊51與第—接合墊之間。接合引線連接部分⑽及/ 或凸塊連接部分6_設置於分別的佈線。—接合引線 2〇係設置於接合引線連接部分61〇且-柱狀凸塊130係設置於 凸塊連接部分㈣’以便第—接合墊51與第二接合塾52可電 性連接。 在第22至24圖中，以“NC，，表示的塾片指的是預備接合 其中亚無連接被構形用來連接其他半導體晶片、佈線 37 1270154 板或引線框和繼電板7〇〇的接合引線。 在第22至24圖展示的實施例中，係設置有三個第一接 合墊51-1至51-3及三個第二接合墊如至如。因此，塾片 的電連接最多有六種組合。 如第22至24圖所示，第一接合墊與第二接合塾52之 間的佈線、供佈線用的接合引線連接部分6戰凸塊連接部 純〇係設置於繼電板7_。可選擇欲用來設置柱狀凸塊 或接。引線615的接合引線連接部分61〇或凸塊連 接部分620。 10 15 20 這樣的結果是，有可能改變第_接合塾51與第二接合 =之間的撕㈣構。_，有可能實現六種連接 万式。 第二圖展示的實施例中，—第—接合墊51.1與一 =。墊52啊電性連接；n合独 連接;以及一第—接合塾-與-第二接合 愛52-3可電性連接。 接：：：=施::’第-接合塾51-1與第二 可m 連接’弟―接合墊叫與第二接合墊52-3 連連接’以及第—接合塾51韻第二接合㈣_2可電性 接合實嶋，第—接合如與第二 可電性連接.②生連接；第—接合墊51·2與第二接合塾仏1 連接。及f—接合墊51—3與第二接合触·3可電性 38 在第23-⑹圖展示的實施例中，第—接合塾似與第二 合墊52_3可電性連接；第—接合独領第二接合塾如 ^性連接；以及第-接合塾51_3與第二接合塾52_2可電性 在第24-⑹圖展示的實施例中，第—接合塾與第二 =塾似可電性連接；第—接合墊51_2與第二接合塾如 电性連接；以及第-接合塾51_3與第二接合塾似可電性 接。 10 拉在第24_(f)圖展示的實施例中，第-接合塾51-1與第二 2墊如可電性連接；f —接合墊似與第二接合塾如 電性連接；以及第—接合塾51_3與第二接合塾52]可電性 ▲接下來’本發明具體例之繼電板的第四變化實施例係 翏照第25至27圖來討論。 弟25至27圖是本發明具體例之繼電板的第四變化實施 例的圖解結構平面圖。 “?、第25至27圖’第-接合墊51.β51·3係沿著主要表 面為矩形構形之繼電板刑的上側設置。被構形用來電性連 妾+導體晶片與繼電板71〇的接合引線(未顯示於第25至27 20圖）係連接至第_接合墊 ^再者，第一接合墊52_4至52-6係沿著繼電板710的左側 5又置。破構形用來電性連接其他半導體晶片、佈線板或引 /〜塵电板7〇〇的接合引線（未顯示於第％至27圖）係連接 至第二接合墊52-4至52-6。 39 1270154 因此，第一接合墊5M至51-3的配置方向係實質上垂直 於弟'一接合塾52-4至52-6的配置方向。 在本具體例的繼電板700以及第22至24圖所示的繼電 板700中，佈線係以格子狀設置在第一接合墊51與第二接合 5墊之間。接合引線連接部分610及/或凸塊連接部分62〇係設 置於分別的佈線。一接合引線615係設置於接合引線連接部 分610且一柱狀凸塊130係設置於凸塊連接部分62〇，以便第 一接合墊51與第二接合墊52可電性連接。 在第25至27圖中，以“NC”表示的墊片指的是預備接合 1〇墊，其中並無連接被構形用來連接其他半導體晶片、佈線 板或引線框和繼電板71〇的接合引線。 在第25至27圖展示的實施例中，係設置有三個第一接 合墊51-β51-3及三個第二接合墊似至似。因此，塾片 的電連接最多有六種組合。 I5 如第25至27圖所示，第一接合墊51與第二接合塾52之 間的佈、、泉t、佈線用的接合引線連接部分或凸塊連接部 分620係設置於繼電板7_。可選擇欲用來設置柱狀凸塊 130及/或接。引線615的接合引線連接部分⑽或凸塊連 接部分620。 2〇 乂杈的結果疋，有可能改變第一接合墊51與第二接合 塾52之間的連接方式或結構。所以，有可能實現六種連接 方式。 在第25⑷圖展不的實施例中，H妾合墊51-1與— 第二接合墊52,電性連接；—第—接合塾心與―第二接 40 1270154 '接合墊51-3與一第二接合 合墊52-5可電性連接；以及一第 塾52-6可電性連接。 在第25-(b)圖展示的實施例中，第—接合㈣嶺第工 ^合墊52-4可電性連接；第—接合墊51_2與第二接合塾处6 I電性連接；以及第_接合㈣_3與第：接 建接。 拉在弟26_(C)圖展示的實施例中，第-接合墊51-1與第二 二合墊52-5可電性連接；第—接合塾51_2與第二接合塾52_4 l〇 is /性連接；以及第_接合墊M_3與第二接合墊似可電性 咦接。 在第26-(d)圖展示的實施例中，第_接合独韻第二 ^合墊52-6可電性連接；第—接合机2與第二接合餅4 ^性連接；以及第—接合㈣_3與第二接合塾52-5可電性 拉在第27_(e)圖展示的實施例中，第-接合墊51]與第二 ^合塾如可纽連接；第-接合独-辦：接合墊52_6 ^性連接；以及第—接合㈣_3與第二接合塾52_何電性 在第27-(f)圖展示的實施例中，第—接合塾η•第二 ^墊52_6可電性連接；第—接合墊W與第二接合塾52_5 ^性連接；以及第—接合墊51·3與第二接合塾52·4可電性 接下來，本發明具體例之繼電板的第五變化實施例係 多照第28與29圖來討論。 41 1270154 苐28與29] 圖是本發明具體例之繼電板的第五 例之圖解結構平面圖。 、 、參照第28與29圖，第一接合墊⑽至似係力著主要表 =為矩㈣形之繼電板7屬縱向側設置。被構利來電性 、接半導體晶片與繼電板72〇的接合引線(未 29圖）係魅Η ^ Η 逆接至弟一接合墊51-4至51-6。 —再者，沿著繼電板720的縱向，第二接合墊係設置 10 、:接ΰ墊51~4與51-5之間；第二接合墊52-8係設置於 第接合墊51-5與51-6之間；以及第二接合墊52_9係設置於 第一接合墊51-6的右側。 ΰ 、 被構形用來電性連接另一半導體晶片、佈線板與引線 框和繼電板720的接合引線(未顯示於第28與29圖）係連接至 第二接合墊52-7至52-9。 因此，在第28與29圖展示的實施例中，第一接合墊51一4 15至5：U6與第二接合墊52-7至52-9係配置成直線狀。 • 在本具體例的繼電板720以及第4與5圖展示的繼電板 5〇中佈線係以格子狀設置在第一接合墊51與第二接合墊 之間。接合引線連接部分610及/或凸塊連接部分62〇係設置 於分別的佈線。一接合引線615係設置於接合引線連接部分 20 61〇且一柱狀凸塊130係設置於凸塊連接部分62〇，以便第一 接合墊51與第二接合墊52可電性連接。 在第28與29圖展示的實施例中，係設置有三個第一接 合墊51-4至51-6及三個第二接合墊52-7至52-9。因此，墊片 的電連接最多有六種組合。 42 1270154 如第28與29圖所示，第一接合墊51與第二接合墊52之 間的佈線、供佈線用的接合引線連接部分61〇或凸塊連接部 为620係σ又置於繼電板72〇内。可選擇欲用來設置柱狀凸塊 130及/或接合引線615的接合引線連接部分61〇或凸塊連接 5 部分620。 這樣的結果是，有可能改變第一接合墊51與第二接合 塾5之間的連接方式或結構。所以，有可能實現六種連接 方式。 在弟28-(a)圖展示的實施例中，第一接合墊51_4與第 1〇二接合墊52啊電性連接；第一接合塾515與第二接合墊 52-8可電性連接；以及第—接合墊51傾第二接合塾似 可電性連接。 15 在第28-(b)圖展示的實施例中，第一接合墊μ與第二 接口塾52-7可電性連接；第—接合墊51_5與第二接合塾如 I電性連接；以及第—接合墊51-6與第二接合墊52·8可電性
20 ㊉Ke)*1展示的實施例中，第-接合塾51-4與第二 可;性=可電性連接;第一接合墊51·5與第二接合墊52-7 ^連接’以第—接合独侦第二接合墊似可電性 接合墊m圖展示的實施财，第—接合墊读第二 可電性連接^性連接；第—接合塾Μ與第二接合塾52~7 連接。’及*—接合塾51·6與第二接合墊52-8可電性 43 1270154 在第29-(e)圖展示的實施例中，第一接合塾5卜4與第二 接合塾52_8可電性連接；第_接合墊則與第二接合塾52_9 可電性連接；以及第-接合墊51，第二接合塾52_7可電性 連接。 5 10 15 20 在第29-(f)圖展示的實施例中，第一接合塾&推第二 接合塾52-9可電性連接；第_接合塾51_5與第二接合塾52_8 可電性連接；以及第—接合独侦第二接合墊52_7可電性 連接。 [半導體裝置] 接下來木W |有上讀構的繼電板安裝在半導體裝 置内的安裝結構。 第3〇圖疋展不-具有本發明具體例之繼電板的半導體 裝置第一實施例的圖示。
參照第30圖，半導體裝置_是所謂的球拇陣 封裝式半導體裝置。 J -第-半導體晶片6係安裝在—具有形成有複數個球 以=Γ鬼)2之下表面的佈線板4上。第一半導體晶片6係 U者劑10A黏附並固定在佈線板4上。 力一半導體晶片8和一繼電板750係並列設置在第一 半導體晶片6上。第二半導辦曰 10脸丰¥體日日片8與«板750以黏著劑 Bm〇C黏附並固定在第—半導體晶片6上。 佈線板4的—電極與第一 合引蚱551决、“ 千W曰曰片6的—電極係以接 一千 連接。佈線板4的該電極與第二半導體晶片8的 1極係以接合引細來連接。佈線㈣«極與繼電 44 1270154 电極 5 10 15 20 該電極與第-半;^合引線551來連接。半導體晶片⑽ 接。繼電的ζ：：曰片8的該電極係以接合引_來連 接合引線551來連拉。 丰泠肢曰曰片6的該電極係以 片8 。繼電板乃〇的該電極與第二半導體曰 片8的该電極係以接合引線551來連接。 丰^曰曰 半導體晶片6、第二半導體晶片8 -由’舉例來說，破璃環氧、玻璃雙 ’兴以·Γ =衣成的無機基材可用作為佈線板4。-由 為’環氧或聚酿亞胺所製成的樹脂膏或膜可用作 為黏者_。^’本發明並不限於上述實施例。 令在本^例中，有可能藉由設置繼電板750而降低接合 :伽的佈線長度。因此，有可能增力销裝置9二 降低接合引線551線圈的高度。這樣的結果是，半導 體裝置900的高度可降低 ^ 的半導體裝置。-使的可絲造錢有薄繼電板 第31圖是展示—具有本發明具體例之繼電板的半導體 裝置第二實施例的圖示。 參照第31圖，半導體裝置_係具有半導體晶片8與繼 電板750係並列設置在由鐵、鋼或等等所製的引線框之晶粒 墊（晶粒座)556上之結構。半導體晶㈣以黏㈣黏附 並固定至晶粒墊556。繼雷拓、* 〇則以黏著劑10C黏附並固定 至晶粒墊556。 45 1270154 半導體晶片8的-電極與繼電板75⑽—電極係以接合 引線551來連接。引線框的一内引腳部分557與繼冑板的 该電極係以接合引線551來連接。半導體晶片8的該電極與 引線框的内引腳部分557係以接合引線551來連接。 半導體晶片8、繼電板750、内引腳部分557和接合引 • 線551係以填封樹脂填封，以便形成半導體裝置91〇。 可使用和上文蒼照第3〇圖所討論之材料相同的黏著劑 ^ 10材料。 在本貫施例中，有可能藉由設置繼電板750而降低接合 10引線551的佈線長度。因此，有可能增加半導體裝置910的 良率亚降低接合引線551線圈的高度。這樣的結果是，半導 體裝置910的高度可降低，使得有可能製造安裝有薄繼電板 的半導體裝置。 第32圖是展示一具有本發明具體例之繼電板的半導體 15裝置第三實施例的圖示。 • 芩照第32圖，半導體裝置920係具有繼電板75〇係以黏 著劑ioc黏附並固定在佈線板4上之結構。第一半導體晶片6 疋連接在龜電板750上並以黏著劑黏附並固定至繼電 板750的覆晶。 2〇 佈線板4的一電極與繼電板750的一電極係以接合引線 551來連接。 半導體晶片6、繼電板7 5 0與接合引線5 51係以填封樹脂 9填封，以便形成半導體裝置92〇。 了使用矛上文參知、苐圖所討論之材料相同的黏著劑 46 1270154 10及佈線板4材料。 在本實施例中，半導體晶片6是連接至繼電板75〇的覆 晶。所以，相較於繼電板75〇和半導體晶片6係以引線接合 的情況，半導體裝置920的高度可有所降低，故有可能製造 . 5 安裝有薄繼電板的半導體裝置。 . 133圖是展示—具有本發明具體例之繼電板的半導體 裝置弟四實施例的圖示。 I照第33W ’半導體裝置㈣係具有1放部分形成在 佈線板4的實質中央部位之結構。一具有大於開放部分的面 10積之繼電板750係覆蓋該開放部分。 〃半導體晶片6絲接於開放部分内。半導體晶片的一電 極係連接並固定至繼電板的對應電極。繼電板75〇的另 一電極則連接至佈線板4的對應電極。 半導體晶片6與繼電板75◦係以黏著劑10E來黏附並固 15定。繼電板75G與佈線板顿以黏著劑1()E來黏附並固定。 • 卩使用和上文參照第3〇圖所討論之材料相同的黏著劑 10及佈線板4材料。 接合引線並未用於第33圖展示的半導體裝置93〇中。所 以，相較於第32圖展示的半導體裝置56〇，係有可能得到良 20好的電連接性且半導體裝置93〇的高度可降低，故有可能製 造女裝有薄繼電板的半導體裝置。 第34圖是展示一具有本發明具體例之繼電板的半導體 裝置第五實施例的圖示。 苓妝第30圖，半導體裝置940係具有繼電板750以黏著 47 1270154 劑10C黏附並固定在半導體晶片6上之結構。半導體晶片6 則以黏著劑10A黏附並固定在佈線板4上。 佈線板4的一電極和第一半導體晶片6的一電極係以接 合引線551來連接。佈線板4的該電極與—繼電板75()係以接 b引線551來連接。半導體晶片6的該電極和繼電板的該 電極係以接合引線551來連接。 半導體晶片6、繼電板750及接合引線551係以填封樹脂 9填封’以便形成半導體裝置94〇。 可使用和上文參照第30圖所討論之材料相同的黏著劑 10 10及佈線板4材料。 在本實施例中，繼電板75〇的外部尺寸係小於半導體晶 片6的外部尺寸。繼電板係設置在半導體晶片6上。所以， 係有可能電性連接繼電板750和第一半導體晶片6而不用將 半導體裝置940的尺寸放大。 15 第35圖是展示一具有本發明具體例之繼電板的半導體 裝置第六實施例的圖示。 參照第35圖，半導體裝置95〇係具有兩繼電板75〇以黏 著劑ioc黏附並固定在半導體晶片6上之結構。半導體晶片6 則以黏著劑10A黏附並固定在佈線板4上。 20 半導體晶片6的電極墊7係設置於半導體晶片6的實質 中央部位。分開設置的繼電板75〇之電極係連接至半導體晶 片6的電極墊7及佈線板4。 半導體晶片6、兩繼電板75〇與接合引線551係以填封樹 脂9填封，以便形成半導體裝置95〇。 48 1270154 可使用和上文參照第3 〇圖所討論之材料相同的黏著劑 10及佈線板4材料。 在本實施例中，繼電板75〇係設置在半導體晶片6上， 以承接於半導體晶片6之外部構形。所以，係有可能電性連 5接繼電板75〇和第一半導體晶片6而不用將半導體裝置95〇 的尺寸放大。
10 15
20 第36圖是展示一具有本發明具體例之繼電板的半導體 裝置第七實施例的圖示。 茶知、第36_ ’半導H裝置MG係具有繼電板75Q以黏著 劑10C黏附並固定至半導體晶片6且半導體晶片6以黏著劑 10A黏附亚固定至佈線板4之結構。兩半導體晶片8咖b係 分別以黏著船GE黏附並固定在繼電板75()上。亦即，半導 體晶片8績8b係經由繼電板750安裝在半導體晶片6上。 佈線板4與半導體晶片6係以接合引線551來連接。佈線 板4與繼電板7观以接合引線551來連接。繼電板75〇及 半導體晶仏與接料線55i來連接。 半導體晶片6、半導體晶片_ 8b、繼電板75〇和接合 引線551係以填封樹脂9填封，以便形成半導體裝置960。 削ΓΓ和上文參照第糊所討論之材料相同的黏著劑 10及佈線板4材料。 d 有可能增進所黏附半導體晶片之組合自由度。 " 弟37與38圖是展示—具有本發明具體例之繼電板的半 49 1270154 導體裝置第八實施例的圖示。更明確 體裝置970的平面圖 弟·^圖疋丰導 38'(A)圖是沿著第37圖的χ_χ，魂& 的截面圖。第38糊是 0ΧΧ線取 為了方便說明，第37Η;"； 7ΜΥ_Υ、的截面圖。 細狀態展叫^=提供展科第&圖之封填樹 蒼照笫3 7與3 8 JL. 脚係以陶瓣咖巾半導體晶 __並固定在佈線板4上 10 電板66_黏著_⑽附並蚊在第-半導/a = 。第二半導體晶⑽係以糊卿 ： _上。因此，繼電板_— 反 半導體晶㈣2之間。 +^日日片⑹與第二 第1導體晶片651、第二半導體晶片松、繼電板_ =合引係以填封樹脂9填封，以便形成半導體裝置 15 彳使用和上文參照第3Q圖所討論之材料相同的黏著劑 10及佈線板4材料。 在此結構下，繼電板660在X_X，方向的長度(見第37圖） 係少於第一半導體晶片651與第二半導體晶片6S2在χ_χ，方 向的長度（見第38-(A)圖）。另一方面，繼電板66〇在γ_γ，方 20向的長度（見第37圖)則大於第一半導體晶片651與第二半導 體晶片652在Υ-Υ’方向的長度（見第38-(Β)圖）。 所以，如弟38-(Β)圖所示，設置於繼電板660在γ_γ，方 向的端部附近的接合墊661係以接合引線551連接至佈線板 4與第二半導體晶片652。 50 1270154 另一方面，如第38-(A)圖所示，繼電板66〇在第一半導 體晶片651與第二半導體晶片652之間形成了空間s。 更明確地說，設置於半導體晶片651與第二半導體晶片 652之間的繼電板660係以不和一設置於第一半導體晶片 5 651在X~X’方向的端部附近的電極墊653(見第38-(A)圖）重 ®來定位。繼電板660係以和電極墊653重疊來定位，其中 繼電板660係和第二半導體晶片尬相隔一段預定長度。 • 在此結構下，如第38_(A)圖所示，第二半導體晶片652 與佈線板4係以接合引線55!來連接。第—半導體晶片^ ι的 10電極墊653與佈線板4的-電極塾則以接合引線㈣來連接。 於是，繼電板660在第一半導體晶片651與第二半導體 晶片652之間形成了空則。目此，係有可能連接第一半導 體晶片651與佈線板4,而不會讓接合引線接觸到位於接 合引線654上的第二半導體晶片652。 15 ，本發明之半導體裝置係、討論如上。在該類半導體裝置 _ ㈣造方法中，連接構件可在繼電板設置在半導體晶片、或 佈線板上之後再設置在設置於繼電板内的連接部分。$ 又、纟^笔板可在將連接構件預先設置在繼電板上之後 再設置在半導體晶片或佈線板上。 2〇 從容易使用既有設備而不需特殊設備製造的觀點來看 ’較佳的是連接構件係於繼電板設置在半導體晶片或佈線 板上之後再设置在繼電板上。這樣的結果是，有可能增加 良率。 曰ϋ 本發明並不限於該等具體例，而是可在不脫離本發明 51 1270154 範疇之下進行更動及修飾。 本申請案係基於2005年9月30日提申的日本優先專利 申請案第2005-287538號且特此將其整體内容以參照方式 併入。 5 【圖式簡單說明】 第1(A)-(B)圖係具有繼電板的相關技術半導體裝置的 截面圖； 第2圖係一具有不同於第1圖所示例子之接合墊配置的 相關技術繼電板的平面圖； 10 第3圖係一具有不同於第1圖與第2圖所示例子之接合 塾配置的另一相關技術繼電板的平面圖， 第4圖係展示本發明一具體例之繼電板第一圖解結構 的平面圖； 第5圖係展示本發明一具體例之繼電板第二圖解結構 15 的平面圖； 第6(AHB)圖係展示一接合引線連接部分結構的圖示； 第7圖係展示接合引線連接部分之佈線端部構形的另 一實施例的平面圖； 第8圖係展示接合引線連接部分之佈線端部構形的另 20 —實施例的平面圖； 第9 (A) - (B)圖係展示一凸塊接合連接部分結構的圖示； 第10圖係展示凸塊接合連接部分之佈線端部構形的另 一實施例的平面圖； 第11圖係展示凸塊接合連接部分之佈線端部構形的另 52 1270154 一實施例的平面圖； 第12圖係展示凸塊接合連接部分之佈線端部構形的另 一實施例的平面圖； 第13圖係展示凸塊接合連接部分之佈線端部構形的另 5 一實施例的平面圖； 第14圖係展示凸塊接合連接部分之佈線端部構形的另 一實施例的平面圖； 第15圖係展示凸塊接合連接部分之佈線端部構形的另 一實施例的平面圖； 10 第16(A)-(B)圖是展示一柱狀凸塊與凸塊連接部分之配 置結構的截面圖； 第17圖是展示一柱狀凸塊與凸塊連接部分之另一配置 結構的截面圖； 第18圖是展示一接合引線連接至一第二接合墊之連接 15 結構的圖示； 第19圖是本發明具體例之繼電板的第一變化實施例圖 解結構的第一平面圖； 第20圖是本發明具體例之繼電板的第一變化實施例圖 解結構的第二平面圖； 20 第21 (A)-(F)圖是本發明具體例之繼電板的第二變化實 施例圖解結構的平面圖， 第22(A)-(B)圖是本發明具體例之繼電板的第三變化實 施例圖解結構的第一平面圖； 第23(C)-(D)圖是本發明具體例之繼電板的第三變化實 53 1270154 施例圖解結構的第二平面圖； 第24(E)-(F)圖是本發明具體例之繼電板的第三變化實 施例圖解結構的第三平面圖； 第25(A)-(B)圖是本發明具體例之繼電板的第四變化實 5 施例圖解結構的第一平面圖； 第26(C)-(D)圖是本發明具體例之繼電板的第四變化實 施例圖解結構的第二平面圖； 第27(E)-(F)圖是本發明具體例之繼電板的第四變化實 施例圖解結構的第三平面圖； 10 第28(A)-(C)圖是本發明具體例之繼電板的第五變化實 施例圖解結構的第一平面圖； 第29(D)-(F)圖是本發明具體例之繼電板的第六變化實 施例圖解結構的第二平面圖； 第30圖是展示一具有本發明具體例之繼電板的半導體 15 裝置第一實施例的圖示； 第31圖是展示一具有本發明具體例之繼電板的半導體 裝置第二實施例的圖示； 第32圖是展示一具有本發明具體例之繼電板的半導體 裝置第三實施例的圖示； 20 第33圖是展示一具有本發明具體例之繼電板的半導體 裝置第四實施例的圖示； 第34圖是展示一具有本發明具體例之繼電板的半導體 裝置第五實施例的圖示； 第35圖是展示一具有本發明具體例之繼電板的半導體 54 1270154 裝置第六實施例的圖示； 第36圖是展示一具有本發明具體例之繼電板的半導體 裝置第七實施例的圖示； 第37圖是展示一具有本發明具體例之繼電板的半導體 裝置第八實施例的圖示；以及 第38(A)-(B)圖是展示一具有本發明具體例之繼電板的 半導體裝置第八實施例的圖示。
【主要元件符號說明】 la...接合墊 10D...黏著劑 lb...接合塾 10E...黏著劑 2...凸塊 11...第一電極墊 3...接合引線 13...第二電極墊 4...佈線板 20...繼電板 5...接合引線 22...第一接合墊 6...第一半導體晶片 23...接合引線 7...電極墊 24...接合墊 8...第二半導體晶片 25...接合引線 8a...半導體晶片 26...佈線 8b...半導體晶片 30...繼電板 9...填封樹脂 31A…第一接合墊 10...半導體裝置 31B...第一接合墊 10A...黏著劑 31C...第一接合墊 10B...黏著劑 31D…第一接合墊 10C...黏著劑 31E...第一接合墊 55 1270154
31F...第一接合墊 32A··.第二接合墊 32B...第二接合墊 32C...第二接合墊 32D...第二接合墊 32E…第二接合墊 32F...第二接合墊 33A...佈線 33B...佈線 33C...佈線 33D...佈線 33E...佈線 33F...佈線 40...繼電板 41A...第一接合墊1 41B…第一接合墊 41C...第一接合墊 41D...第一接合墊 42A...第二接合墊 42B...第二接合墊 42C··.第二接合墊 42D...第二接合墊 43A...佈線 43B...佈線 43C...佈線 43D...佈線 50...繼電板 51A...第一接合墊 51B··.第一接合墊 51C...第一接合墊 51D…第一接合墊 51E...第一接合墊 51-1…第一接合墊 51-2…第一接合墊 51-3…第一接合墊 51-4…第一接合墊 51-5…第一接合墊 51-6…第一接合墊 51-7…第一接合墊 52A...第二接合墊 52A’…第二接合墊 52B.··第二接合墊 52B’...第二接合墊 52C...第二接合墊 52D...第二接合墊 52E...第二接合墊 52E’...第二接合墊 524…第二接合墊 56 1270154
52-2...第二接合墊 52-3…第二接合墊 52-4…第二接合墊 52-5…第二接合墊 52-6…第二接合墊 52-7…第二接合墊 52-8…第二接合墊 52-9…第二接合墊 52-10…第二接合墊 52-11…弟考一接合塾 52-12…第二接合墊 52-13…第二接合墊 53.. .接合引線 54.. .接合引線 55.. .第一佈線 55A...佈線部分 55A’ ...佈線部分 56…第二佈線 57…第三佈線 58.. .第四佈線 60.. .接合引線連接部分 60a...接合引線連接部分 60b...接合引線連接部分 60c...接合引線連接部分 60d...接合引線連接部分 61.. .接合引線 70…第五佈線 70A...佈線部分 70A’...佈線部分 75-1...端部 75- 2...端部 76- 1...端部 76-2...端部 76- 3...端部 77- 1…端部 77-2...端部 77-3...端部 77-4...端部 80…第六佈線 80A...佈線部分 80A’...佈線部分 90…第七佈線 95…第八佈線 100.. .第九佈線 100A...佈線部分 100A’...佈線部分 110.. .凸塊連接部分 115.. .凸塊連接部分 57 1270154
120.. .凸塊連接部分 125.. .凸塊連接部分 130.. .柱狀凸塊 130a...柱狀凸塊 130b...柱狀凸塊 130c...柱狀凸塊 130d...柱狀凸塊 130-la...柱狀凸塊 130-lb...柱狀凸塊 130-2...柱狀凸塊 150.. .第十佈線 155.. .接合引線 157.. .柱狀凸塊 160.. .絕緣膜 162.. .絕緣膜 164.. .金屬鑛覆部分 164a...金屬鍍覆部分 164b...金屬鍍覆部分 500.. .繼電板 510.. .佈線 520.. .連接部分 530.. .連接部分 540.. .連接部分 550…連接部分 551.. .接合引線 556.. .晶粒墊 557.. .内引腳部分 560.. .佈線 570a...連接部分 570b...連接部分 570c...連接部分 570d...連接部分 580…佈線 600.. .繼電板 610.. .接合引線連接部分 615.. .接合引線 620.. .凸塊連接部分 651.. .第一半導體晶片 652.. .第二半導體晶片 653.. .電極墊 654.. .接合引線 660.. .繼電板 661.. .接合墊 700.. .繼電板 710.. .繼電板 720.. .繼電板 750.. .繼電板 9⑻…半導體裝置 58 1270154 910…半導體裝置 920…半導體裝置 930…半導體裝置 940…半導體裝置 950…半導體裝置 960.. .半導體裝置 970.. .半導體裝置 NC...預備接合墊 PI、P2···間距 5.. .空間
59

Claims (1)

1270154 十、申請專利範圍： 1. 一種設置在半導體裝置内的繼電板，其包含： 一第一端子；以及 複數個第二端子，其藉由一佈線連接至第一端子； 5 其中該連接至第一端子的佈線係於途中分線，以便 該佈線連接至各第二端子。 2. —種設置在半導體裝置内的繼電板，其包含： 一第一端子；以及 一第二端子； 10 其中一連接部分係藉由第一端子引線的一端部連 接至第一端子以及第二端子引線的一端部連接至第二 端子的其中至少一者來形成；以及 第一端子與第二端子係藉由在連接部分形成一連 接構件來連接。 15 3.如申請專利範圍第2項之繼電板，其中該連接構件係連 接連接部分和第一端子與第二端子中的一者。 4. 如申請專利範圍第2項之繼電板，其中一連接引線係形 成在第一端子引線的端部與第二端子引線的端部之間 :以及 20 第一端子與第二端子係藉由在連接引線的一端部 與第一端子引線的端部之間且在連接引線的另一端部 與第二端子引線的端部之間形成連接構件來連接。 5. 如申請專利範圍第2項之繼電板，其中該連接部分係藉 由第一端子引線的端部與第二端子引線的端部來形成 60 1270154 ;以及 該連接構件包括一柱狀凸塊。 6. 如申請專利範圍第5項之繼電板，其中該柱狀凸塊包括 第一至第三柱狀凸塊； 5 第一柱狀凸塊係形成在第一端子引線的端部； 第二柱狀凸塊係形成在第二端子引線的端部；以及 第三柱狀凸塊係黏附在第一柱狀凸塊與第二柱狀 凸塊上以被接合。 7. 如申請專利範圍第2項之繼電板，其中該連接部分係藉 10 由第一端子引線的端部與第二端子引線的端部來形成 ;以及 該連接構件包括導電樹脂。 8. 如申請專利範圍第2項之繼電板，其中該連接構件包括 一接合引線。 15 9.如申請專利範圍第8項之繼電板，其中一柱狀凸塊係形 成在第一端子或第二端子上； 該接合引線的一端部係形成在該柱狀凸塊上；以及 構形成使第一端子或第二端子連接至半導體裝置 之另一結構元件的另一接合引線係形成在接合引線的 20 該端部上。 10. 如申請專利範圍第1項之繼電板，其中該繼電板係以和 形成於形成有繼電板之半導體裝置中的半導體元件之 材料相同的材料所製成。 11. 如申請專利範圍第2項之繼電板，其中一絕緣膜係形成 61 1270154 在第一端子引線或第二端子引線上； 該絕緣膜的一部分是開放的，以便形成一開放部分 :以及 一金屬鍍覆層係形成在該開放部分内，以座落得比 5 該絕緣膜高。 12. —種半導體裝置，其包含： 至少一單一半導體元件；以及 一佈線板或一引線框； 其中該半導體元件和佈線板或引線框係以一繼電 10 板來連接； 該繼電板係包括一第一端子與一第二端子； 一連接部分係藉由第一端子引線的一端部連接至 第一端子以及第二端子引線的一端部連接至第二端子 的其中至少一者來形成；以及 15 第一端子與第二端子係藉由在連接部分形成一連 接構件來連接。 13·如申請專利範圍第12項之半導體裝置，其中該連接構件 係連接連接部分和第一端子與第二端子中的一者。 14.如申請專利範圍第12項之半導體裝置，其中一連接引線 20 係形成在第一端子引線的端部與第二端子引線的端部 之間；以及 第一端子與第二端子係藉由在連接引線的一端部 與第一端子引線的端部之間且在連接引線的另一端部 與第二端子引線的端部之間形成連接構件來連接。 62 1270154 15.如申請專利範圍第12項之半導體裝置，其中該連接部分 係藉由第一端子引線的端部與第二端子引線的端部而 形成；以及 該連接構件包括一柱狀凸塊。 5 16.如申請專利範圍第15項之半導體裝置，其中該柱狀凸塊 包括第一至第三柱狀凸塊； 第一柱狀凸塊係形成在第一端子引線的端部； 第二柱狀凸塊係形成在第二端子引線的端部；以及 第三柱狀凸塊係黏附在在第一柱狀凸塊與第二柱 10 狀凸塊上以被接合。 17.如申請專利範圍第12項之半導體裝置，其中該連接部分 係藉由第一端子引線的端部與第二端子引線的端部來 形成；以及 該連接構件包括導電樹脂。 15 18.如申請專利範圍第12項之半導體裝置，其中該連接構件 包括一接合引線。 19. 如申請專利範圍第18項之半導體裝置，其中一柱狀凸塊 係形成在第一端子或第二端子上； 該接合引線的一端部係形成在該柱狀凸塊上；以 20 及 構形成使第一端子或第二端子連接至佈線板或引 線框的另一接合引線係形成在該接合引線上。 20. 如申請專利範圍第12項之半導體裝置，其中第一端子的 數目與第二端子的數目分別為複數； 63 1270154
第一端子的配置方向係實質上平行於第二端子的 配置方向；以及 第一端子的配置順序係不同於對應於第一端子之 第二端子的配置順序。 64
TWRELAYBOAA 2005-09-30 2005-12-07 H01l 25/18 200601 a i vhtw TWI270154B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005287538A JP4268607B2 (ja) 2005-09-30 2005-09-30 半導体装置に配設される中継部材及び半導体装置

Publications (2)

Publication Number Publication Date
TWI270154B true TWI270154B (en) 2007-01-01
TW200713474A TW200713474A (en) 2007-04-01

Family

ID=37901124

Family Applications (1)

Application Number Title Priority Date Filing Date
TWRELAYBOAA TWI270154B (en) 2005-09-30 2005-12-07 H01l 25/18 200601 a i vhtw

Country Status (5)

Country Link
US (2) US20070075437A1 (zh)
JP (1) JP4268607B2 (zh)
KR (2) KR100724001B1 (zh)
CN (2) CN1941348B (zh)
TW (1) TWI270154B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4707548B2 (ja) * 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
JP2008147438A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp 半導体装置
JP4873635B2 (ja) * 2007-01-17 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4489100B2 (ja) * 2007-06-18 2010-06-23 株式会社東芝 半導体パッケージ
KR101376487B1 (ko) 2007-07-09 2014-03-20 삼성전자주식회사 인터포저 칩, 그의 제조 방법 및 인터포저 칩을 갖는멀티-칩 패키지
KR101185886B1 (ko) * 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
KR101490334B1 (ko) 2008-04-30 2015-02-06 삼성전자주식회사 인터포저 칩 및 인터포저 칩을 갖는 멀티-칩 패키지
US8018037B2 (en) * 2009-04-16 2011-09-13 Mediatek Inc. Semiconductor chip package
JP5411082B2 (ja) * 2010-08-03 2014-02-12 日本電信電話株式会社 Ｍｅｍｓ素子用パッケージ
US8598709B2 (en) * 2010-08-31 2013-12-03 Infineon Technologies Ag Method and system for routing electrical connections of semiconductor chips
KR101737053B1 (ko) * 2010-12-31 2017-05-18 삼성전자주식회사 반도체 패키지
JP2013197331A (ja) * 2012-03-21 2013-09-30 Sumitomo Electric Ind Ltd 半導体デバイス
WO2014032228A1 (en) * 2012-08-28 2014-03-06 Sandisk Semiconductor (Shanghai) Co., Ltd. Bridge ball wire bonding
US10051739B2 (en) 2015-01-05 2018-08-14 Crrc Qingdao Sifang Co., Ltd. Control relay board for railway vehicle
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
CN105514074B (zh) * 2015-12-01 2018-07-03 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及其制造方法
JP2022035627A (ja) * 2020-08-21 2022-03-04 新光電気工業株式会社 半導体装置及びその製造方法
WO2023223829A1 (ja) * 2022-05-19 2023-11-23 ローム株式会社 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146904B2 (zh) * 1971-09-30 1976-12-11
JPS61146877A (ja) 1984-12-12 1986-07-04 三菱レイヨン株式会社 繊維構造品の制電，撥水撥油処理方法
US4694572A (en) * 1986-06-13 1987-09-22 Tektronix, Inc. Printed polymer circuit board method
JPH02109344A (ja) 1988-10-18 1990-04-23 Mitsubishi Electric Corp 半導体装置
JPH02216839A (ja) 1989-02-17 1990-08-29 Nec Corp 半導体装置
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
JPH0513490A (ja) 1991-07-02 1993-01-22 Nec Corp 樹脂封止型半導体装置
JPH0595074A (ja) * 1991-10-02 1993-04-16 Seiko Epson Corp 半導体装置
JP2002515175A (ja) 1993-06-23 2002-05-21 ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド 別個のシリコンサブストレートを用いる電気的および熱的に向上したパッケージ
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
US5541814A (en) * 1993-10-08 1996-07-30 Quick Technologies Ltd. Personalizable multi-chip carrier including removable fuses
US5357051A (en) * 1994-01-31 1994-10-18 Hwang Richard H Printed circuit board for reducing radio frequency interferences
JPH08153939A (ja) 1994-11-30 1996-06-11 Seikosha Co Ltd モード選択可能な回路基板の構成
JPH0998020A (ja) 1995-10-03 1997-04-08 Matsushita Electric Ind Co Ltd 発振器
JPH11265975A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JP3588793B2 (ja) 1998-06-29 2004-11-17 株式会社安川電機 制御盤更新方法
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP2001257307A (ja) 2000-03-09 2001-09-21 Sharp Corp 半導体装置
JP4423630B2 (ja) * 2000-08-03 2010-03-03 ミネベア株式会社 マイクロチップコントローラ基板及びその製造方法
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6740821B1 (en) * 2002-03-01 2004-05-25 Micron Technology, Inc. Selectively configurable circuit board
US20030230796A1 (en) * 2002-06-12 2003-12-18 Aminuddin Ismail Stacked die semiconductor device
US7199304B2 (en) * 2002-09-04 2007-04-03 Intel Corporation Configurable microelectronic package using electrically conductive material
JP4068974B2 (ja) 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP2004356264A (ja) 2003-05-28 2004-12-16 Hitachi Ltd 受動部品内蔵基板及びそれを用いた高周波回路モジュール
JP3994084B2 (ja) * 2003-12-22 2007-10-17 沖電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
TW200713474A (en) 2007-04-01
CN102034793B (zh) 2012-07-25
JP4268607B2 (ja) 2009-05-27
KR20070037280A (ko) 2007-04-04
CN102034793A (zh) 2011-04-27
KR100723591B1 (ko) 2007-06-04
CN1941348B (zh) 2010-10-20
KR100724001B1 (ko) 2007-06-04
JP2007103411A (ja) 2007-04-19
US20070075437A1 (en) 2007-04-05
KR20070037457A (ko) 2007-04-04
CN1941348A (zh) 2007-04-04
US8404980B2 (en) 2013-03-26
US20100258926A1 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
TWI270154B (en) H01l 25/18 200601 a i vhtw
TWI311348B (en) Semiconductor device
TWI459536B (zh) 多晶片封裝
US7745253B2 (en) Ribbon bonding in an electronic package
US8329508B2 (en) Semiconductor die packages using thin dies and metal substrates
TWI287805B (en) Composite conductive film and semiconductor package using such film
CN102130093B (zh) 布线电路结构体及使用该结构体的半导体装置的制造方法
CN111244041B (zh) 包括两种不同导电材料的芯片接触元件的封装
TW200820417A (en) Semiconductor package and stacked layer type semiconductor package
TW201248829A (en) Multiple die face-down stacking for two or more die
US8860220B2 (en) Semiconductor device and method for manufacturing the same
TW201101443A (en) Substrate having leads
TWI314761B (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
CN112997298B (zh) 半导体装置
JPWO2018025571A1 (ja) パワー半導体装置
TWI267965B (en) Electric circuit device and process for making same
TW200822312A (en) Semiconductor device
TW200941653A (en) Flexible contactless wire bonding structure and methodology for semiconductor device
JPH10144967A (ja) 冷却用熱電素子モジュール
JP4774075B2 (ja) 半導体装置に配設される中継部材及び半導体装置
TWI223362B (en) External electrode connector
WO2021079913A1 (ja) 半導体装置
TW201227903A (en) Lead structures with vertical offsets
US11646249B2 (en) Dual-side cooling semiconductor packages and related methods
JP2003347603A (ja) 熱電素子とその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees