KR20070037457A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20070037457A
KR20070037457A KR1020070015927A KR20070015927A KR20070037457A KR 20070037457 A KR20070037457 A KR 20070037457A KR 1020070015927 A KR1020070015927 A KR 1020070015927A KR 20070015927 A KR20070015927 A KR 20070015927A KR 20070037457 A KR20070037457 A KR 20070037457A
Authority
KR
South Korea
Prior art keywords
bonding
wiring
relay member
bonding pad
terminal
Prior art date
Application number
KR1020070015927A
Other languages
English (en)
Other versions
KR100723591B1 (ko
Inventor
다카오 니시무라
고우이치 나카무라
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070037457A publication Critical patent/KR20070037457A/ko
Application granted granted Critical
Publication of KR100723591B1 publication Critical patent/KR100723591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

본 발명은 반도체 장치에 배열 설치된 중계 부재(部材)의 본딩 패드의 배열 및 상기 본딩 패드를 연결한 배선을 임의로 설정할 수 있도록 하고, 상이한 구조를 갖는 다른 반도체 장치에 대해서도 적용할 수 있는 상기 중계 부재 및 상기 중계 부재를 구비한 반도체 장치를 제공하는 것이다.
반도체 장치에 배열 설치된 중계 부재(50)는 제 1 단자와 제 2 단자(52)를 구비한다. 제 1 단자(51)에 접속된 제 1 단자용 배선(56)의 단부(端部) 및 제 2 단자에 접속된 제 2 단자용 배선(57)의 단부 중 적어도 한 개에 의해 연결부(60)가 형성된다. 적어도 상기 연결부에 접속 부재(61)가 형성되고, 제 1 단자(51)와 제 2 단자(52)가 접속된다.
중계 부재, 본딩 패드, 반도체 장치, 단자용 배선, 연결부, 접속 부재

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 중계 부재를 구비한 종래의 반도체 장치의 도면.
도 2는 본딩 패드의 배열 구성이 도 1에 나타낸 예와 상이한 종래의 중계 부재의 평면도.
도 3은 본딩 패드의 배열 구성이 도 1에 나타낸 예와 상이한 종래의 다른 중계 부재의 평면도.
도 4는 본 발명의 실시예에 따른 중계 부재의 개략적인 구성을 나타낸 평면도(그 1).
도 5는 본 발명의 실시예에 따른 중계 부재의 개략적인 구성을 나타낸 평면도(그 2).
도 6은 본딩 와이어용 연결부의 구조를 나타낸 도면.
도 7은 본딩 와이어용 연결부의 다른 예에서, 배선의 단부 형상을 나타낸 평면도.
도 8은 본딩 와이어용 연결부의 또 다른 예에서, 배선의 단부 형상을 나타낸 평면도.
도 9는 범프용 연결부의 구조를 나타낸 도면.
도 10은 범프용 연결부의 다른 예에서, 배선의 단부 형상을 나타낸 평면도.
도 11은 범프용 연결부에 또 다른 예에서, 배선의 단부 형상을 나타낸 평면도.
도 12는 범프용 연결부에 또 다른 예에서, 배선의 단부 형상을 나타낸 평면도.
도 13은 범프용 연결부에 또 다른 예에서, 배선의 단부 형상을 나타낸 평면도.
도 14는 범프용 연결부에 또 다른 예에서, 배선의 단부 형상을 나타낸 평면도.
도 15는 범프용 연결부에 또 다른 예에서, 배선의 단부 형상을 나타낸 평면도.
도 16은 범프용 연결부로의 스터드 범프(stud bump)의 배열 설치 구조를 나타낸 단면도.
도 17은 범프용 연결부로의 스터드 범프의 다른 배열 설치 구조를 나타낸 단면도.
도 18은 본딩 와이어의 제 2 본딩 패드로의 접속 구조를 나타낸 도면.
도 19는 본 발명의 실시예에 따른 중계 부재 등의 제 1 변형예의 개략적인 구성을 나타낸 평면도(그 1).
도 20은 본 발명의 실시예에 따른 중계 부재 등의 제 1 변형예의 개략적인 구성을 나타낸 평면도(그 2).
도 21은 본 발명의 실시예에 따른 중계 부재 등의 제 2 변형예의 개략적인 구성을 나타낸 평면도.
도 22는 본 발명의 실시예에 따른 중계 부재 등의 제 3 변형예의 개략적인 구성을 나타낸 평면도(그 1).
도 23은 본 발명의 실시예에 따른 중계 부재 등의 제 3 변형예의 개략적인 구성을 나타낸 평면도(그 2).
도 24는 본 발명의 실시예에 따른 중계 부재 등의 제 3 변형예의 개략적인 구성을 나타낸 평면도(그 3).
도 25는 본 발명의 실시예에 따른 중계 부재 등의 제 4 변형예의 개략적인 구성을 나타낸 평면도(그 1).
도 26은 본 발명의 실시예에 따른 중계 부재 등의 제 4 변형예의 개략적인 구성을 나타낸 평면도(그 2).
도 27은 본 발명의 실시예에 따른 중계 부재 등의 제 4 변형예의 개략적인 구성을 나타낸 평면도(그 3).
도 28은 본 발명의 실시예에 따른 중계 부재 등의 제 5 변형예의 개략적인 구성을 나타낸 평면도(그 1).
도 29는 본 발명의 실시예에 따른 중계 부재 등의 제 5 변형예의 개략적인 구성을 나타낸 평면도(그 2).
도 30은 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 1 예를 나타낸 도면.
도 31은 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 2 예를 나타낸 도면.
도 32는 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 3예를 나타낸 도면.
도 33은 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 4 예를 나타낸 도면.
도 34는 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 5 예를 나타낸 도면.
도 35는 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 6 예를 나타낸 도면.
도 36은 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 7 예를 나타낸 도면.
도 37은 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 8 예를 나타낸 도면.
도 38은 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 8 예를 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명*
4…배선 기판
6, 8…반도체칩
10…접착제
50, 500, 600, 700, 750, 710, 720…중계 부재
51…제 1 본딩 패드
52…제 2 본딩 패드
55, 56, 57, 58, 70, 80, 90, 100, 150, 525, 535…배선
60, 110, 115, 120, 125, 510, 530, 540…연결부
61, 115, 155, 615…본딩 와이어
130…스터드 범프
900, 910, 920, 930, 940, 950, 960, 970…반도체 장치
557…인너 리드(inner lead)부
본 발명은 반도체 장치에 배열 설치된 중계 부재 및 반도체 장치에 관한 것으로서, 보다 구체적으로는 복수의 반도체칩끼리, 또는 반도체칩과 배선 기판 또는 리드 프레임을 접속하기 위해 반도체 장치에 배열 설치된 중계 부재 및 상기 중계 부재를 구비한 반도체 장치에 관한 것이다.
본딩 와이어(bonding wire)에 의해, 적어도 한 개의 반도체칩(반도체 소자)과 배선 기판 또는 리드 프레임을 접속하여 이루어진 구조를 갖는 반도체 장치에 있어서는 반도체칩에 있어서의 전극 패드와 배선 기판의 본딩 패드(bonding pad) 또는 리드 프레임의 본딩 리드(bonding lead)의 배치 구성에 의해, 본딩 와이어끼리의 교차·중첩(重疊)이 발생하거나, 또는 본딩 와이어 길이가 길어지는 등, 와이 어 본딩(wire bonding)을 행하는 것이 곤란할 경우가 있다.
이러한 문제를 해소하기 위해, 도 1에 나타낸 바와 같이, 본딩 와이어에 의한 배선을 중계하는 중계 부재를 반도체 장치에 내장한 형태가 제안되어 있다.
도 1은 중계 부재를 구비한 종래의 반도체 장치의 구조를 나타낸 도면이며, 도 1-(A)는 도 1-(B)(평면도)의 X-X'단면을 나타낸다.
도 1을 참조하면, 반도체 장치(10)는 하면에 복수의 범프(2)가 형성된 배선 기판(4) 위에 제 1 반도체칩(6)이 재치·탑재되어 있다. 상기 제 1 반도체칩(6) 위에는 제 2 반도체칩(8)과 중계 부재(20)가 나란히 탑재 배치되어 있다.
배선 기판(4)의 본딩 패드(1a)와 제 1 반도체칩(6)의 전극 패드(7)는 본딩 와이어(3)로 접속되어 있다. 배선 기판(4)의 본딩 패드(1b)와 제 2 반도체칩(8)의 제 1 전극 패드(11)는 본딩 와이어(5)로 접속되어 있다. 제 2 반도체칩(8)의 제 2 전극 패드(13)는 본딩 와이어(23)에 의해 중계 부재(20)의 제 1 본딩 패드(22)와 접속되어 있다. 중계 부재(20)의 제 2 본딩 패드(24)는 본딩 와이어(25)에 의해 배선 기판(4)의 본딩 패드(1b)와 접속되어 있다.
중계 부재(20)의 제 1 본딩 패드(22)와 제 2 본딩 패드(24)는 대향하여 중계 부재(20) 내에 설치되고, 배선(26)이 양자를 일직선 형상으로 연결하고 있다.
또한, 배선 기판(4) 위에 있어서, 제 1 반도체칩(6), 제 2 반도체칩(8), 중계 부재(20), 및, 본딩 와이어(3, 5, 23, 25)는 밀봉 수지(9)에 의해 밀봉되고, 반도체 장치(10)는 패키지화되어 있다.
이와 같이, 제 2 반도체칩(8)의 제 2 전극 패드(13)와 배선 기판(4)의 본딩 패드(1b) 사이에 중계 부재(20)를 배열 설치하고, 제 2 반도체칩(8)과 중계 부재(20)를 와이어 본딩하고, 중계 부재(20)와 배선 기판(4)을 와이어 본딩함으로써, 제 2 반도체칩(8)과 배선 기판(4)의 전기적 접속을 행하고 있다.
여기서, 제 2 반도체칩(8)의 제 2 전극 패드(13)와 배선 기판(4)의 본딩 패드(1b)는 크게 이간(離間)되어 있기 때문에, 중계 부재(20)가 존재하지 않으면 와이어 길이가 긴 본딩 와이어가 필요하지만, 이 중계 부재(20)에 의해 와이어 길이의 단축을 도모하고 있다
또한, 도 2 및 도 3에 나타낸 바와 같이, 본딩 패드의 배열 구성을 도 1에 나타낸 예와는 상이하게 한 중계 부재도 제안되어 있다.
도 2는 본딩 패드의 배열 구성이 도 1에 나타낸 예와는 상이한, 종래의 중계 부재의 형태를 나타낸 평면도이다.
도 2에 나타낸 중계 부재(30)에 있어서는 제 1 본딩 패드군(31A 내지 31F)의 배열 방향과 제 2 본딩 패드군(32A 내지 32F)의 배열 방향이 수직으로 되도록 양쪽 패드가 배열 설치되고, 양쪽 패드군에서 대응한 패드 사이는 L자 형상으로 연장된 배선(33A 내지 33F)에 의해 접속되어 있다. 따라서, 한 개의 본딩 패드로부터의 본딩 와이어의 인출 방향을, 상기 본딩 패드와 배선으로 접속된 다른 본딩 패드로부터의 본딩 와이어의 인출 방향과 대략 90도 상이하게 한 경우에 유효하다.
도 3은 본딩 패드의 배열 구성이 상기 도 1 또는 도 2에 나타낸 예와는 상이한, 다른 중계 부재의 형태를 나타낸 평면도이다.
도 3에 나타낸 중계 부재(40)에 있어서는 제 1 본딩 패드(41A 내지 41D)와 제 2 본딩 패드(42A 내지 42D)를 접속한 각각의 배선(43A 내지 43D)을 도중에 여러 번 절곡(折曲)시켜 배열 설치하고, 본딩 패드의 위치의 배열 변경을 실현하고 있다.
즉, 중계 부재(40)의 한 변(도 3에서는 위쪽 변)의 근방에, 상기 변에 따라 배열 설치된 제 1 본딩 패드(41A, 41B, 41C 및 41D)의 각각에 대해, 중계 부재(40)의 다른 변(도 3에서 아래쪽 변)의 근방에 상기 변에 따라 배열 설치된 제 2 본딩 패드(42A, 42B, 42C 및 42D)가 나란히 배열 설치되고, 예를 들면, 본딩 패드(41A)와 본딩 패드(42B)가 또한 본딩 패드(41B)와 본딩 패드(42D)가 본딩 패드(41C)와 본딩 패드(42A)가 또한 본딩 패드(41D)와 본딩 패드(42C)가 여러 번 절곡하여 배열 설치된 배선(43)에 의해 전기적으로 접속 가능하게 되어 있다.
또한, 상술한 예 이외에, 중계 부재를 반도체칩과 대략 동일면 위에 나란히 탑재하고, 양자를 와이어 본딩하고 있는 구조(특허 문헌 1 및 2 참조), 반도체칩보다도 작은 중계 부재를 상기 반도체칩 위에 탑재하고 있는 구조(특허 문헌 3 및 4 참조), 중계 부재를 반도체칩 아래에 배열 설치하고 있는 구조(특허 문헌 5 참조), 적층된 복수의 반도체칩 중, 위에 있는 반도체칩과 중계 부재가 나란히 배치되어 있는 구조(특허 문헌 6 참조), 또는 적층된 복수의 반도체칩 사이에 중계 부재를 배열 설치하고 있는 구조(특허 문헌 7 및 8 참조)를 구비한 반도체 장치가 알려져 있다.
[특허 문헌 1] 일본국 공개 특허 평2-109344호 공보
[특허 문헌 2] 일본국 공개 특허 평2-216839호 공보
[특허 문헌 3] 일본국 공개 특허 평5-13490호 공보
[특허 문헌 4] 일본국 공개 특허 2004-153295호 공보
[특허 문헌 5] 일본국 공표 특허 2002-515175호 공보
[특허 문헌 6] 일본국 공개 특허 2001-118877호 공보
[특허 문헌 7] 일본국 공개 특허 평11-265975호 공보
[특허 문헌 8] 일본국 공개 특허 2001-7278호 공보
그러나, 반도체칩 및 배열 기반의 크기, 반도체칩에 형성된 전극 패드 또는 배선 기판에 형성된 본딩 패드의 수 및 그 배치 형태는 다양하다. 따라서, 한 개의 반도체 장치에 적절한 중계 부재라도, 반드시 다른 반도체 장치에 적절한 것은 아니다. 즉, 종래의 중계 부재에서는 반도체 장치마다, 반도체칩의 전극 패드와 배선 기판 또는 리드 프레임의 본딩 패드부의 배치에 대응하여, 중계 부재의 본딩 패드가 위치 결정되어 있었다. 따라서, 반도체칩 또는 배선 기판의 패드의 위치 관계에 의해서는 도 1 내지 도 3에 나타낸 중계 부재(20, 30 또는 40)에서는 대응할 수 없고, 상기 위치 관계에 따라 그 각각에 중계 부재를 설계해 제조하지 않으면 안 되고, 범용성에 못 미친다.
또한, 반도체 장치에 탑재된 반도체칩의 사양의 변경에 따라, 반도체칩의 전극 패드의 배치, 또는 반도체칩과 배선 기판 또는 리드 프레임의 와이어 본딩부의 접속 구성을 변경하지 않으면 안 될 경우가 있다. 또한, 제조 수율을 향상시킬 목적으로 기존의 반도체 장치에 있어서 중계 부재의 본딩 패드의 위치를 변경하지 않 을 수 없는 경우 등도 있다. 이들의 경우에도, 상기 종래의 중계 부재에서는 대응할 수 없고, 다른 구조를 갖는 중계 부재를 새롭게 배열 설치할 필요가 있었다.
본 발명은 상술한 점을 감안하여 이루어진 것으로서, 반도체 장치에 배열 설치된 중계 부재에 있어서, 상기 중계 부재에 배열 설치된 복수 개의 본딩 패드의 선택 및 상기 본딩 패드 사이를 접속한 배선 또는 본딩 와이어의 접속 형태를 임의로 설정 가능하게 하고, 상이한 기능·구성을 갖는 반도체 장치에 대해서도 적용할 수 있는 구성을 제공하는 동시에, 상기 중계 부재를 구비한 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 관점에 의하면, 반도체 장치에 배열 설치된 중계 부재로서, 상기 중계 부재는 제 1 단자와, 배선에 의해 상기 제 1 단자와 접속되어 있는 복수의 제 2 단자를 구비하여, 상기 제 1 단자에 접속되어 있는 상기 배선은 도중에 분기되고, 상기 제 2 단자의 각각에 접속되어 있는 것을 특징으로 하는 중계 부재가 제공된다.
본 발명의 다른 관점에 의하면, 반도체 장치에 배열 설치된 중계 부재로서, 상기 중계 부재는 제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자에 접속된 제 1 단자용 배선의 단부 및 상기 제 2 단자에 접속된 제 2 단자용 배선의 단부 중 적어도 한 개에 의해 연결부가 형성되고, 적어도 상기 연결부에 접속 부재가 형성됨으로써, 상기 제 1 단자와 상기 제 2 단자가 접속된 것을 특징으로 하는 중계 부재가 제공된다.
본 발명의 또 다른 관점에 의하면, 적어도 한 개의 반도체 소자와, 배선 기판 또는 리드 프레임을 구비한 반도체 장치로서, 상기 반도체 소자와 상기 배선 기판 또는 상기 리드 프레임은 중계 부재를 통하여 접속되고, 상기 중계 부재는 제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자에 접속된 제 1 단자용 배선의 단부 및 상기 제 2 단자에 접속된 제 2 단자용 배선의 단부 중 적어도 한 개에 의해 연결부가 형성되고, 적어도 상기 연결부에 접속 부재가 형성됨으로써, 상기 제 1 단자와 상기 제 2 단자가 접속된 것을 특징으로 하는 반도체 장치가 제공된다.
상술한 중계 부재 또는 반도체 장치에 의하면, 이러한 중계 부재를 상이한 반도체 장치에서 적용시킬 수 있고, 중계 부재 및 상기 중계 부재를 구비한 반도체 장치의 제조 비용을 저감할 수 있다. 또한, 중계 부재의 범용성을 높일 수 있고, 배선 기판 또는 리드 프레임에 탑재된 반도체 소자의 조합의 자유도를 향상시킬 수 있다. 또한, 중계 부재로의 와이어 본딩을 행하는 개소를 임의로 설정할 수 있기 때문에, 제조 수율을 향상시킬 수 있다.
이하, 본 발명의 실시예에 대해서 설명한다.
설명의 편의상, 우선 본 발명과 관련된 중계 부재의 실시예에 대해서 설명하고, 이어서, 상기 중계 부재를 탑재한 본 발명과 관련된 반도체 장치의 실시예에 대해서 설명한다.
[중계 부재]
본 발명에 있어서의 중계 부재는 반도체 장치 내에 배열 설치되고, 한 개의 반도체칩(반도체 소자)과, 다른 반도체칩, 배선 기판, 또는 리드 프레임 사이를 서 로 접속한 본딩 와이어 등에 의한 배선을 중계하는 부재이다.
또한, 이하의 설명에 있어서, 「제 1 본딩 패드」가 특허 청구 범위의 기재에서의 「제 1 단자」에, 「제 2 본딩 패드」가 특허 청구 범위의 기재에서의 「제 2 단자」에, 「제 1 본딩 패드에 접속된 배선」이 특허 청구 범위의 기재에서의 「제 1 단자용 배선」에, 「제 2 본딩 패드에 접속된 배선」이 특허 청구 범위의 기재에서의 「제 2 단자용 배선」에 해당한다.
도 4는 본 발명의 실시예에 따른 중계 부재(50)의 개략적인 구성(그 1)을 나타낸 평면도이다.
도 4를 참조하면, 주면(主面)이 대략 사각형 형상의 중계 부재(50)의 한 변(도 4에 있어서는 위쪽 변)을 따라, 제 1 본딩 패드(51A 내지 51E)가 설치되어 있다. 제 1 본딩 패드(51A 내지 51E)에는 도시를 생략한 한 개의 반도체칩의 전극 패드의 전기적 접속을 행하는 본딩 와이어(53)가 각각 접속되어 있다. 또한, 중계 부재(50)의 다른 변(도 4에 있어서는 상기 위쪽 변에 대향한 아래쪽 변)에 따라, 제 2 본딩 패드(52A, 52E, 52A', 52B', 및 52E')가 배열 설치되어 있다. 이 중, 제 2 본딩 패드(52A 내지 52E)에는 도시를 생략한 다른 반도체칩, 배선 기판 또는 리드 프레임의 전기적 접속을 행하는 본딩 와이어(54)가 각각 접속되어 있다.
여기서, 제 2 본 패드(52A')는 제 2 본딩 패드(52A)와 본딩 패드(52B) 사이에 배열 설치되어 있지만, 본딩 와이어(54)가 접속되지 않고, 이 도 4에 나타낸 예에서는 예비 본딩 패드로 한다. 또한, 제 2 본딩 패드(52B')는 제 2 본딩 패드(52D)와 본딩 패드(52E) 사이에 배열 설치되어 있지만, 본딩 와이어(54)가 접속되 지 않고, 이 도 4에 나타낸 예에서는 예비 본딩 패드로 한다. 또한, 제 2 본딩 패드(52E')는 제 2 본딩 패드(52E)의 우측에 배열 설치되어 있지만, 본딩 와이어(54) 등이 접속되지 않고, 이 도 4에 나타낸 예에서는 예비 본딩 패드로 한다.
이러한 구성에 있어서, 우선 제 1 본딩 패드(51A)와, 제 2 본딩 패드(52A 및 52A')의 관계에 착목한다.
제 1 본딩 패드(51A)와, 제 2 본딩 패드(52A) 및 예비 본딩 패드(52A')는 제 1 배선(55)에 의해 접속되어 있다. 보다 구체적으로는 제 1 배선(55)은 도중에 분기(分岐)되고, 배선부(55A 및 55A')를 형성하고 있다. 배선부(55A)는 본딩 패드(52A)에 접속되고, 배선부(55A')는 제 2 본딩 패드(52A')에 접속되어 있다.
즉, 제 1 본딩 패드(51A)와, 상기 제 1 본딩 패드(51A)와 도중에 분기된 제 1 배선(55)에 의해 접속된 2개의 제 2 본딩 패드(52A, 52A')가 설치되고, 상기 제 2 본딩 패드(52A 또는 52A')의 어느 한쪽에 대한 본딩 와이어(54)의 접속이 선택 가능하게 되어 있다.
따라서, 반도체칩, 배선 기판, 또는 리드 프레임의 패드의 배치 구성에 따라, 상기 전위로 이루어진 제 2 본딩 패드(52A 또는 52A') 중 어느 한쪽을 선택하여 본딩 와이어(54)를 접속할 수 있다.
도 4에 나타낸 구성에서는 제 2 본딩 패드(52A)가 선택되고, 제 2 본딩 패드(52A)에 본딩 와이어(54)가 접속되어 있다. 다른 쪽의 제 2 본딩 패드(52A')는 선택되지 않고, 예비 본딩 패드로 한다.
다음으로, 제 1 본딩 패드(51B)와, 제 2 본딩 패드(52B 및 52B')의 관계에 착목한다.
제 1 본딩 패드(51B)에는 제 2 배선(56)이 제 2 본딩 패드(52B)에는 제 3 배선(57)이 또한, 이간(離間)된 위치에 배치된 제 2 본딩 패드(52B')에는 제 4 배선(58)이 접속되어 있다. 각 배선(56 내지 58)의 단부에는 본딩 와이어용 연결부(60)가 형성되어 있다. 본딩 와이어용 연결부(60)의 구체적인 구성에 대해서는 후술한다.
이러한 구성에 있어서, 제 1 본딩 패드(51B)에 접속된 제 2 배선(56)의 단부에 형성된 본딩 와이어용 연결부(60a)와, 제 2 본딩 패드(52B)에 접속된 제 3 배선(57)의 단부에 형성된 본딩 와이어용 연결부(60b), 또는 제 2 본딩 패드(52B')에 접속된 제 4 배선(58)의 단부에 형성된 본딩 와이어용 연결부(60d) 사이는 택일적으로, 연결 부재로서 본딩 와이어를 사용하여 접속할 수 있다.
즉, 반도체칩, 배선 기판, 또는 리드 프레임의 패드의 배치 구성에 따라, 상기 전위가 되는 복수의 제 2 본딩 패드(52B 또는 52B')의 어느 한쪽을 선택하고, 제 1 본딩 패드(51B)에 접속할 수 있다.
도 4에 나타낸 구성에서는 제 2 본딩 패드(52B)에 접속된 제 3 배선(57)의 단부에 형성된 본딩 와이어용 연결부(60b)가 선택되어 있다.
즉, 제 1 본딩 패드(51B)에 접속된 제 2 배선(56)의 단부에 형성된 본딩 와이어용 연결부(60a)와, 제 2 본딩 패드(52B)에 접속된 제 3 배선(57)의 단부에 형성된 본딩 와이어용 연결부(60b) 사이가 접속 부재인 본딩 와이어(61)에 의해 전기적으로 접속 가능하게 되어 있다. 상기 제 2 본딩 패드(52B)에는 본딩 와이어(54) 가 접속되어 있다.
이와 같이, 중계 부재(50)의 표면에 배열 설치된 배선의 위쪽에 있어서, 접속 부재인 본딩 와이어(61)를 사용하여, 이간된 2개의 본딩 와이어용 연결부(60) 사이를 접속하는 것이 가능해진다.
한편, 제 2 본딩 패드(52B')는 대응한 본딩 와이어용 연결부(60d)에 본딩 와이어(61)가 접속되지 않고, 예비 본딩 패드로 한다. 따라서 상기 본딩 패드(52B')에는 본딩 와이어(54)는 접속되지 않는다.
이와 같이, 본딩 와이어용 연결부(60)의 배열 설치에 의해, 중계 부재(50)에 있어서의 결선의 자유도가 향상된다.
다음으로, 제 1 본딩 패드(51C 및 51D)와, 제 2 본딩 패드(52C 및 52D)의 관계에 착목한다.
제 1 본딩 패드(51C)에는 제 5 배선(70)이 제 1 본딩 패드(51D)에는 제 6 배선(80)이 제 2 본딩 패드(52C)에는 제 7 배선(90) 및 제 8 배선(95)이 또한, 제 2 본딩 패드(52D)에는 제 9 배선(100)이 접속되어 있다. 여기서, 제 5 배선(70), 제 6 배선(80), 제 9 배선(100)은 상술한 제 1 배선(50)과 마찬가지로 도중에 분기되어, 각각, 배선부(70A 및 70A'), 배선부(80A 및 80A'), 배선부(100A 및 100A')를 구성하고 있다.
한편, 제 5 배선(70)의 배선부(70A)의 단부와, 상기 단부와 소정의 길이를 이간하여 설치되어 있는 제 7 배선(90)의 단부가 범프용 연결부(110)를 형성하고 있다. 제 5 배선(70)의 배선부(70A')의 단부와, 상기 단부와 소정의 길이를 이간 하여 배열 설치되어 있는 제 9 배선(100)의 배선부(100A)의 단부가 범프용 연결부(115)를 형성하고 있다.
또한, 제 5 배선(80)의 배선부(80A)의 단부와, 상기 단부와 소정의 길이를 이간하여 설치되어 있는 제 9 배선(100)의 배선부(100A')의 단부가 범프용 연결부(120)를 형성하고 있다. 또한, 제 5 배선(80)의 배선부(80A')의 단부와, 상기 단부와 소정의 길이를 이간하여 설치되어 있는 제 8 배선(95)의 단부가 범프용 연결부(125)를 형성하고 있다.
범프용 연결부(110, 115, 120 및 125)의 구체적 구성에 대해서는 후술하지만, 범프용 연결부(110, 115, 120 및 125)에 대해서는 접속 부재로서 소위 스터드 범프를 적용할 수 있고, 상기 제 5 내지 제 9 배선(70, 80, 90, 95 및 100) 중, 필요한 배선을 택일적으로 선택하여 접속할 수 있다.
도 4에 나타낸 구성에서는 범프용 연결부(110, 115, 120 및 125) 중, 범프용 연결부(110 및 120)가 선택되어 있다. 범프용 연결부(110)를 형성한 제 5 배선(70)의 배선부(70A)의 단부와 제 7 배선(90)의 단부를 교락(橋絡) 접속하도록 스터드 범프(130a)가 또한, 범프용 연결부(120)를 형성한 제 5 배선(80)의 배선부(80A)의 단부와 제 9 배선(100)의 배선부(100A')의 단부를 교락 접속하도록, 스터드 범프(130b)가 형성되어 있다.
따라서, 제 5 배선(70)의 배선부(70A)와 제 7 배선(90)이 접속되고, 또한, 제 6 배선(80)의 배선부(80A)와 제 9 배선(100)의 배선부(100A')가 접속되어 있다.
이 결과, 제 1 본딩 패드(51C)와 제 2 본딩 패드(52C)가 전기적으로 접속 가 능하게 되고, 제 1 본딩 패드(51D)와 제 2 본딩 패드(52D)가 전기적으로 접속 가능해진다.
한편, 범프용 연결부(115 및 125)에는 스터드 범프가 형성되어 있지 않기 때문에, 제 5 배선(70)의 배선부(70A')와 제 9 배선(100)의 배선부(100A')는 전기적으로 접속되지 않고, 또한, 제 6 배선(80)의 배선부(80A')와 제 8 배선(95)은 전기적으로 접속되지 않는다. 이 결과, 제 1 본딩 패드(51C)와 제 2 본딩 패드(52D) 사이 및 제 1 본딩 패드(51D)와 제 2 본딩 패드(52C) 사이는 전기적으로 접속되지 않는다.
본 실시예에서는 접속 부재로서 스터드 범프가 적용되고 있다. 스터드 범프라면, 반도체 장치의 제조 공정에서 사용하는 설비(예를 들면, 와이어 본딩 또는 범프 본딩) 및 재료(예를 들면, 금으로 이루어진 금속 와이어)를 사용할 수 있고, 특별한 설비 및 부재를 별도 필요로 하지 않기 때문에, 생산성이 높다. 이에 따라, 간단하고 저비용으로 접속 부재를 형성할 수 있다.
또한, 본 발명에 있어서는 이러한 접속 부재는 상기 스터드 범프에 한정되지 않는다. 접속 부재로서, 예를 들면, 은 동 또는 카본(carbon) 등의 미립자를 포함한 페이스트 형상의 도전성 수지를 사용할 수도 있다. 페이스트 형상의 도전성 수지를 사용함으로써, 연결부에 형성된 접속 부재의 크기 및 높이의 조정을 용이하게 행할 수 있고, 접속 부재의 높이를 낮출 수 있다. 따라서, 상기 중계 부재를 탑재한 반도체 장치의 박형화(薄型化)를 실현할 수 있다.
이와 같이, 본 발명에 의한 중계 부재에서는 반도체칩, 배선 기판, 또는 리 드 프레임의 크기 및 패드의 배치 구성에 따라, 임의로, 본딩 패드(51C 또는 51D, 및 52C 또는 52D)를 선택할 수 있고, 그에 따라 연결부(110, 115, 120 및 125)의 어느 것에 대해, 스터드 범프 등의 접속 부재를 배열 설치할지를 결정하면 좋고, 중계 부재에서의 복수의 이간된 연결부의 결선의 자유도를 향상시킬 수 있다.
다음으로, 제 1 본딩 패드(51E)와, 제 2 본딩 패드(52E 및 52E')의 관계에 착목한다.
제 1 본딩 패드(51E)에는 제 10 배선(150)이 접속되어 있다. 제 10 배선(150)의 단부에는 제 2 배선(56)과 마찬가지로, 본딩 와이어용 연결부(60c)가 형성되어 있다.
상기 본딩 와이어용 연결부(60c)와 제 2 본딩 패드(52E 또는 52E') 사이는 택일적으로, 접속 부재로서 본딩 와이어를 사용하여 접속할 수 있다. 즉, 반도체칩, 배선 기판, 또는 리드 프레임의 패드의 배치 구성에 따라, 제 2 본딩 패드(52E)와 본딩 패드(52E') 중 어느 한쪽을 임의로 선택할 수 있다.
도 4에 나타낸 구성에서는 본딩 와이어용 연결부(60c)와 제 2 본딩 패드(52E) 사이가 본딩 와이어(155)에 의해 접속되어 있다. 보다 구체적으로는 제 2 본딩 패드(52E)에 있어서, 본딩 와이어(54)가 접속된 개소와 나란히, 본딩 와이어(155)가 접속되어 있다. 한편, 제 2 본딩 패드(52E')에는 본딩 와이어(155)가 접속되지 않고, 상기 본딩 패드(52E')는 예비 본딩 패드로 한다.
다음으로, 중계 부재(50)에 있어서, 스터드 범프(130)의 형성 개소 및 본딩 와이어(61 및 155)의 접속 개소를 변화시킴으로써, 본딩 와이어(54)를 접속한 제 2 본딩 패드를 제 2 본딩 패드(52A', 52B', 및 52E')로 하고, 또한, 제 1 본딩 패드(51C)와 전기적으로 접속된 패드를 제 2 본딩 패드(52D)로 하고, 또한, 제 1 본딩 패드(51D)와 전기적으로 접속된 패드를 제 2 본딩 패드(52C)로 한 예에 대해서, 도 5를 참조하여 설명한다.
여기서, 도 5는 본 발명의 제 1 실시예에 따른 중계 부재(50)의 개략적인 구성을 나타낸 평면도(그 2)이다.
우선, 제 1 본딩(51A)과, 제 2 본딩 패드(52A 및 52A')의 관계에 착목한다.
상기 도 4에 나타낸 예에서는 제 2 본딩 패드(52A)가 선택되고, 제 2 본딩 패드(52A)에 본딩 와이어(54)가 접속되어 있다.
그러나, 반도체칩, 배선 기판, 또는 리드 프레임의 패드의 배치 구성에 따라, 제 1 본딩 패드(51A)에 전기적으로 접속된 제 2 본딩 패드로서, 제 2 본딩 패드(52A)가 아니라, 도 4에 나타낸 예에서는 예비 본딩 패드로 한 제 2 본딩 패드(52A')를 선택하고, 상기 제 2 본딩 패드(52A')에 대해 본딩 와이어(54)를 접속하는 것이 바람직할 경우가 있다.
이와 같이, 제 1 본딩 패드(51A)와 제 2 본딩 패드(52A) 또는 본딩 패드(52A')를 전기적으로 접속한 제 1 배선(55)이 도중에 분기되어 있는 것으로부터, 상기 전위인 상기 제 2 본딩 패드(52A와 52A') 중 어느 한쪽을 선택할 수 있다. 도 5에 나타낸 예에서는 제 2 본딩 패드(52A')가 선택되고, 제 2 본딩 패드(52A')에 본딩 와이어(54)가 접속되어 있다. 한편, 제 2 본딩 패드(52A)는 예비 본딩 패드로 한다.
다음으로, 제 1 본딩 패드(51B)와, 제 2 본딩 패드(52B 및 52B')의 관계에 착목한다.
상기 도 4에 나타낸 예에서는 제 1 본딩 패드(51B)에 접속된 제 2 배선(56)의 단부에 형성된 본딩 와이어용 연결부(60a)와, 제 2 본딩 패드(52B)에 접속된 제 3 배선(57)의 단부에 형성된 본딩 와이어용 연결부(60b)가 본딩 와이어(61)에 의해 전기적으로 접속 가능하게 되어 있다.
그러나, 반도체칩, 배선 기판, 또는 리드 프레임의 패드의 배치 구성에 따라, 제 1 본딩 패드(51B)에 전기적으로 접속된 제 2 본딩 패드로서, 제 2 본딩 패드(52B)가 아니라, 도 4에 나타낸 예에서는 예비 본딩 패드로 한 제 2 본딩 패드(52B')를 선택하고, 상기 제 2 본딩 패드(52B')에 대해 본딩 와이어(54)를 접속하는 것이 바람직할 경우가 있다.
도 5에 나타낸 구성에서는 제 1 본딩 패드(51B)에 전기적으로 접속된 제 2 본딩 패드로서 제 2 본딩 패드(52B')를 선택하고, 본딩 와이어(61)를, 제 1 본딩 패드(51B)에 접속된 제 2 배선(56)의 단부에 형성된 본딩 와이어용 연결부(60a)와, 제 2 본딩 패드(52B')에 접속된 제 4 배선(58)의 단부에 형성된 본딩 와이어용 연결부(60d) 사이에 접속되어 있다. 한편, 제 2 본딩 패드(52B)는 예비 본딩 패드로 한다.
다음으로, 제 1 본딩 패드(51C 및 51D)와, 제 2 본딩 패드(52C 및 52D)의 관계에 착목한다.
상기 도 4에 나타낸 예에서는 범프용 연결부(110, 115, 120 및 125) 중, 범 프용 연결부(110 및 120)가 선택되어 스터드 범프(130)가 형성되고, 제 5 배선(70)의 배선부(70A)와 제 7 배선(90)이 접속되고, 또한, 제 6 배선(80)의 배선부(80A)와 제 9 배선(100)의 배선부(100A')가 접속되어 있다. 그 결과, 제 1 본딩 패드(51C)와 제 2 본딩 패드(52C)가 전기적으로 접속되고, 제 1 본딩 패드(51D)와 제 2 본딩 패드(52D)가 전기적으로 접속 가능하게 되어 있다.
그러나, 반도체칩, 배선 기판, 또는 리드 프레임의 패드의 배치 구성에 따라, 제 1 본딩 패드(51D)와 제 2 본딩 패드(52C)를 전기적으로 접속되어, 제 1 본딩 패드(51C)와 제 2 본딩 패드(52D)를 전기적으로 접속하는 것이 바람직할 경우가 있다.
도 5에 나타낸 구성에 있어서는 범프용 연결부(115 및 125)에 스터드 범프(130c, 130d)를 배열 설치하고, 제 5 배선(70)의 배선부(70A')와 제 9 배선(100)의 배선부(100A)가 전기적으로 접속 가능하게 되고, 또한, 제 6 배선(80)의 배선부(80A')와 제 8 배선(95)이 전기적으로 접속 가능하게 되어 있다. 이 결과, 제 1 본딩 패드(51C)와 제 2 본딩 패드(52D)가 또한, 제 1 본딩 패드(51D)와 제 2 본딩 패드(52C)가 각각 전기적으로 접속 가능하게 되어 있다.
한편, 범프용 연결부(110) 및 범프용 연결부(120)에는 스터드 범프는 배열 설치되지 않는다. 따라서 제 5 배선(70)의 배선부(70A)와 제 7 배선(90)은 접속되지 않고, 또한 제 6 배선(80)의 배선부(80A)와 제 9 배선(100)의 배선부(100A')는 접속되지 않는다. 이 결과, 제 1 본딩 패드(51C)와 제 2 본딩 패드(52C) 사이 및 제 1 본딩 패드(51D)와 제 2 본딩 패드(52D) 사이는 전기적으로 접속되지 않는다.
다음으로, 제 1 본딩 패드(51E)와, 제 2 본딩 패드(52E 및 52E')의 관계에 착목한다.
상기 도 4에 나타낸 구성에서는 제 10 배선(150)의 단부에 형성된 본딩 와이어용 연결부(60)와 제 2 본딩 패드(52E) 사이가 본딩 와이어(155)에 의해 전기적으로 접속 가능하게 되어 있다.
그러나, 반도체칩, 배선 기판, 또는 리드 프레임의 패드의 배치 구성에 따라, 제 1 본딩 패드(51E)에 전기적으로 접속된 제 2 본딩 패드로서, 제 2 본딩 패드(52E)가 아니라, 도 4에 나타낸 예에서는 예비 본딩 패드로 한 제 2 본딩 패드(52E')를 선택해 본딩 와이어(54)를 접속하는 것이 바람직할 경우가 있다.
도 5에 나타낸 예에서는 제 2 본딩 패드(52E')가 선택되고, 제 2 본딩 패드(52E')에 있어서, 본딩 와이어(155) 위에 본딩 와이어(54)가 중첩되게 접속되어 있다. 한편, 제 2 본딩 패드(52E)에는 본딩 와이어가 접속되지 않고, 상기 제 2 본딩 패드(52E)는 예비 패드로 한다. 또한, 본딩 와이어(54 및 155)의 제 2 본딩 패드(52E')로의 접속 구조에 대해서는 후술한다.
한편, 본 발명에서의 상기 중계 부재(50) 및 후술하는 다른 구조를 갖는 중계 부재는 상기 중계 부재가 탑재된 반도체 장치에 있어서의 반도체칩과 동일한 재료, 예를 들면, 실리콘(Si)을 사용하여 형성할 수 있다. 이 경우에는 반도체칩의 제조 프로세스와 동일한 프로세스를 거쳐 실리콘 기판 위에 배선, 본딩 패드 등을 형성한다.
즉, 실리콘 기판의 한쪽 주면(主面)에 실리콘 산화막 등의 절연층을 형성하 고, 상기 절연층 위에 알루미늄(A1) 등의 금속층을 형성하고, 이를 포토리소그래피 기술을 갖고 원하는 패턴으로 함으로써, 배선, 본딩 패드 등을 포함하는 중계 부재의 요소를 복수 형성한다. 표면 보호막 등은 필요에 따라 형성된다. 그 후, 실리콘 기판을 절단·분할하고, 개개의 중계 부재를 얻는다.
따라서, 중계 부재를 생산성 높게 제조할 수 있고, 또한, 미세한 배선의 형성을 용이하게 행할 수 있다. 이 때문에, 중계 부재에 있어서 복잡한 접속 구조를 갖는 배선을 높은 제조 수율로 형성할 수 있다. 또한, 중계 부재의 재료가 반도체칩과 동일 재료이면 중계 부재의 열팽창 계수와 반도체칩의 열팽창 계수는 동일하며, 중계 부재가 반도체칩에 접하도록 구성된 반도체 장치의 경우, 열팽창 계수의 차이점 등에 의거한 왜곡(歪曲) 발생 및 응력 집중을 회피할 수 있고, 반도체 장치의 신뢰성을 향상시킬 수 있다.
다만, 중계 부재의 재료는 반드시 반도체칩과 동일한 재료가 아니어도 좋다. 예를 들면, 유리 에폭시, 유리 BT(비스마레이미드트리아진) 등으로 이루어진 인쇄 기판이어도 좋다. 이들의 인쇄 기판은 비교적 낮은 가격이며, 또한, 중계 부재의 열팽창 계수를 반도체 장치의 배선 기판과 동일 또는 근사(近似)한 열팽창 계수로 할 수 있으므로, 열팽창 계수의 차이점 등에 의거하는 왜곡 발생 및 응력 집중을 저감·회피할 수 있다.
이러한 중계 부재로서, 폴리이미드 필름 등의 유연한 테이프 형상 기판을 적용해도 좋다. 이러한 테이프 형상 기판이면, 미세한 배선을 형성할 수 있음과 동시에, 필름의 두께를 얇게 할 수 있다. 또한, 유연한 테이프라면, 반도체칩에 상 기 테이프를 접착한 경우에도, 열팽창 계수의 차이점에 의거하는 왜곡의 영향을 받기 어렵다.
또한, 중계 부재의 재료로서는 배선 회로를 형성한 절연 수지 필름재여도 좋다
다음으로, 연결부의 구조에 대해서 설명한다.
우선, 본딩 와이어용 연결부(60)의 구조에 대해서 도 6을 참조하여 설명한다. 도 6은 본딩 와이어용 연결부(60)의 구조를 나타낸 도면이며, 도 6-(A)는 평면도이며, 도 6-(B)는 도 6-(A)의 X-X'단면을 나타낸다.
도 6을 참조하면, 중계 부재(50)의 절연층(160) 위에는 배선(예를 들면, 도 4에 나타낸 제 2 배선(56))이 형성되어 있다. 또한, 중계 부재(50)가 반도체칩과 동일한 재료로 이루어진 경우에는 절연층(160)은 실리콘 등의 반도체 기판 위에 형성된 실리콘 산화막 등으로 이루어진 절연층이어도 좋고, 또한, 중계 부재(50)가 유리 에폭시로 이루어진 인쇄 기판, 폴리이미드 필름이면, 중계 부재(50)의 기재 자체가 절연 재료이기 때문에, 기재부가 절연층에 상당한다. 또한, 도 6-(A)에서는 상기 배선은 점선으로 나타나 있다.
배선은 예를 들면, 알루미늄, 동, 금, 은 니켈 등의 금속 또는 이들 중 어느 한쪽의 합금으로 형성되어도 좋다. 특히, 중계 부재가 유리 에폭시로 이루어진 인쇄 기판, 폴리이미드 필름이면, 배선은 동(銅)으로 형성되는 것이 바람직하다.
배선의 단부는 도 6-(A)에 나타낸 바와 같이, 다른 배선 부분보다 폭(도 6-(A)에 있어서의 세로 방향의 길이)이 크게 형성되어 있다.
도 7은 본딩 와이어용 연결부의 다른 예에서의, 배선의 단부의 형상을 나타낸 평면도이며, 도 8은 본딩 와이어용 연결부의 또 다른 예에서의, 배선의 단부의 형상을 나타낸 평면도이다.
배선의 단부의 형상은 상기 도 6-(A)에 나타낸 형상에 한정되지 않는다.
예를 들면, 도 7에 나타낸 바와 같이, 다른 배선 부분의 폭과 동일한 폭을 갖도록 단부가 형성되어 있어도 좋다. 또한, 도 8에 나타낸 바와 같이, 다른 배선 부분의 폭보다도 큰 직경의 원형부가 형성되어 있어도 좋다.
상기 도 6을 참조하면, 배선(예를 들면, 제 2 배선(56)) 위에는 절연막(162)이 형성되어 있다. 절연막(162)으로서는 예를 들면 폴리이미드, 에폭시 등의 수지막이어도 좋고, 실리콘 산화막 또는 실리콘 질화막 등이어도 좋다. 또한, 이들을 다층(多層)으로 형성할 수도 있다. 예를 들면, 실리콘 산화막 및 실리콘 질화막의 2층 구성으로 할 수도 좋다.
절연막(162)을 배선 위에 형성함으로써, 복수의 인접한 배선 사이를 확실하게 절연할 수 있다. 또한, 중계 부재의 제조 공정에 있어서 금속 이물 등의 혼입에 의한 배선 간 쇼트의 발생을 방지할 수 있다. 또한, 금속으로 이루어진 배선에 있어서, 수분 및 Na+, K+, Cl- 등의 불순물 이온에 의한 부식을 방지할 수 있다. 또한, 기계적 응력으로부터 배선을 보호할 수 있다.
또한, 배선(예를 들면, 제 2 배선(56))의 단부를 덮는 절연막(162)은 일부가 개구되어 있고, 그 개구부에는 주면이 대략 사각형 형상의 금속 도금부(164)가 형성되어 있다. 금속 도금부(164)로서, 예를 들면, 금 도금, 니켈과 금의 2층 도금, 또는 동 도금 등이 적용된다. 이 금속 도금부(164)에 본딩 와이어(예를 들면, 본딩 와이어(61) 등)가 접속된다. 다만, 절연막(162) 및 금속 도금부(164)는 반드시 설치되지 않아도 좋다.
다음으로, 범프용 연결부(110)의 구조에 대해서 도 9를 참조하여 설명한다. 도 9는 범프용 연결부(110)의 구조를 나타낸 도면이며, 도 9-(A)는 평면도이며, 도 9-(B)는 도 9-(A)의 X-X'단면을 나타낸다.
도 9를 참조하면, 중계 부재(50)의 절연층(160) 위에 2개의 배선, 예를 들면, 상기 도 4에 나타낸 구성에 있어서의 제 5 배선(70)의 배선부(70A)와 제 7 배선(90)이 소정의 길이 이간되고 대향하여 배열 설치되어 있다. 도 9-(A)에서는 상기 배선은 점선으로 나타내져 있다.
상기 도면으로부터 분명하게 알 수 있는 바와 같이, 배선의 단부는 다른 배선 부분보다 그 폭(도 9-(A)에 있어서의 세로 방향의 길이)이 크게 형성되어 있다.
배선의 재료에 대해서는 이미 서술했으므로 생략한다.
도 10 내지 도 15는 배선의 단부에 있어서의 범프용 연결부의 다른 형상을 나타낸 평면도이다. 여기에 나타낸 것과 마찬가지로, 서로 대향한 배선의 단부의 형상은 도 9-(A)에 나타낸 형상으로 한정되지 않는다.
예를 들면, 도 10에 나타낸 바와 같이, 다른 배선 부분의 폭과 동일한 폭을 갖도록 단부가 형성되어 있어도 좋다. 또한, 도 11에 나타낸 바와 같이, 대향한 2개의 배선의 단부의 형상이 각각 L자 형상으로 되고, 즉 180도 회전하면 다른 배선의 단부의 형상과 동일 형상이 이루어지도록 단차(段差)를 가져도 좋다.
도 10에 나타낸 바와 같이, 대향하여 설치된 배선의 단부가 서로 이간되어 있는 부분의 중앙이 스터드 범프 등의 접속 부재의 배열 설치 위치로서 설정되고, 상기 접속 부재가 배열 설치되지만, 상기 접속 부재의 배열 설치 위치가 상하·좌우로 위치 이탈되어, 원하는 접속이 되지 않는 경우가 있다.
이에 대해, 대향한 2개의 배선의 단부를 도 11에 나타낸 형상으로 함으로써, 배선의 단부에 있어서의 접속 부재 간의 대향한 길이를 보다 길게 확보할 수 있다. 이에 따라, 접속 부재의 배열 설치 위치가 목표 위치로부터 벗어나도, 배선 간의 접속을 높은 확률을 갖고 실현할 수 있다.
또한, 접속되어야 할 배선의 연장 방향이 서로 대략 수직이 될 경우에는 도 12에 나타낸 바와 같이, 서로 이간되고 있는 부분을 축으로 선대칭이 되도록, 배선의 단부(75-1 및 75-2)를 형성할 수도 있다. 또한, 3개의 배선의 단부에 있어서 범프용 연결부가 형성될 경우에는 도 13, 도 14에 나타낸 바와 같이, 한 개의 배선의 단부(76-1)의 선단부가 2개의 변에 의해 예각을 형성하고, 상기 변과 평행한 변을 갖는 다른 2개의 배선의 단부(76-2 및 76-3)가 소정 길이 이간되면서도 근접하도록 하고, 배선의 단부(76-1 내지 76-3)가 형성되어도 좋다.
또한, 도 15에 나타낸 바와 같이, 배열 방향이 90도씩 상이한 4개의 배선이 설치되어 있을 경우에는 상기 배선의 단부의 선단을 대략 중심으로 소정 길이 이간되면서도 근접하도록, 배선 단부(77-1 내지 77-4)가 형성되어도 좋다.
이들, 도 12 내지 도 15에 나타낸 구성에 있어서는 연결부의 폭이 배선부의 폭보다도 확대되고, 대향한 길이가 가능한 범위보다 길게 되는 것이 바람직하다.
상기 도 9를 재참조하면, 제 5 배선(70)의 배선부(70A)와 제 7 배선(90) 위에는 절연막(162)이 형성되어 있다. 상기 절연막(162)의 재료에 대해서는 설명을 생략한다.
절연막(162) 중, 배선의 단부를 덮는 절연막에는 개구가 형성되고, 그 개구부에는 주면이 대략 사각형 형상의 금속 도금부(164)가 설치되어 있다. 금속 도금부(164)의 재료에 대해서도 설명을 생략한다.
이러한 구조를 구비한 범프용 연결부(110)로의, 스터드 범프(130)의 배열 설치 구조를 도 16에 나타낸다. 도 16은 범프용 연결부(110)에 대한 스터드 범프(130)의 배열 설치 구조를 나타낸 단면도이다.
도 16-(A)를 참조하면, 대향하여 배치된 2개의 배선(70A 및 90)을 덮는 절연막(162)의 표면보다도 높고, 상기 배선의 단부에 형성된 금속 도금부(164a와 164b) 사이를 교락하도록, 스터드 범프(130)가 배열 설치된다.
2개의 금속 도금부(164)는 절연막(162)의 표면보다도 높게 형성되고 있기 때문에, 스터드 범프(130)를 확실하게 접속할 수 있고, 중계 부재의 제조 수율은 손상되지 않는다
또한, 절연막(162) 및 금속 도금부(164)는 반드시 형성될 필요는 없고, 이러한 경우에는 스터드 범프(130)로 이루어진 접속 부재는 대향한 배선(70A, 90)의 단부를 교락하도록 형성된다. 이러한 상태를 도 16-(B)에 나타낸다.
스터드 범프의 배열 설치 구조는 도 17에 나타낸 구조여도 좋다. 도 17은 범프용 연결부(110)로의, 스터드 범프(130)의 다른 배열 설치 구조를 나타낸 단면 도이다.
도 17을 참조하면, 배선부(70A)의 단부 및 제 7 배선(90)의 단부이며, 절연막(162)이 설치되어 있지 않은 부분에 스터드 범프(130-1a, 130-1b)가 각각 설치되고, 상기 2개의 스터드 범프(130-1a, 130-1b)를 교락 접속하도록, 스터드 범프(130-2)가 배열 설치되어 있다.
상기 도 16-(B)에 나타낸 구조에서는 스터드 범프(130)는 배선(70A)과 배선(90) 사이에 있어서 절연막(162)을 덮는 상태로 배열 설치된다. 이 때문에, 상기 스터드 범프(130)와 2개의 배선의 접촉 면적이 감소하고, 상기 스터드 범프(130)의 접착 강도가 낮아지는 경우가 있다.
이에 대해, 도 17에 나타낸 구조에 있어서는 배선(70A)과 스터드 범프(130-1a), 배선(90)과 스터드 범프(130-1b)는 각각 충분하게 큰 면적을 갖고 접속된 것으로, 상기 배선(70A)과 스터드 범프(130-1a) 및 배선(90)과 스터드 범프(130-1b) 사이의 접속 강도는 높고, 보다 확실한 전기 접속을 확보할 수 있다.
다음으로, 본딩 와이어(54 및 155)의 제 2 본딩 패드(52E')(도 5 참조)로의 접속 구조에 대해서 도 18을 참조하여 설명한다. 여기서, 도 18은 본딩 와이어(54 및 155)의 제 2 본딩 패드(52E')로의 접속 구조를 나타낸다.
상기 도 4에 나타낸 제 2 본딩 패드(52E)에 있어서는 본딩 와이어(54)가 접속된 개소 및 본딩 와이어(155)가 접속되어 있다. 한편, 도 5에 나타낸 제 2 본딩 패드(52E')에서는 본딩 와이어(155) 위에 본딩 와이어(54)가 중첩되어 접속되어 있다.
도 18에 나타낸 접속 구조에 있어서는 중계 부재(50)에 설치된 제 2 본딩 패드(52E') 위에, 우선 스터드 범프(157)가 배열 설치되어 있다. 상기 스터드 범프(157) 위에, 도 5에 나타낸 제 1 본딩 패드(51E)에 접속된 제 10 배선(150)의 단부에 형성된 본딩 와이어용 연결부(60c)에 접속된 본딩 와이어(155)의 다른 단부가 접속되어 있다. 또한, 상기 본딩 와이어(155) 위에, 배선 기판 또는 리드 프레임과 중계 부재(50)의 전기적 접속을 행하는 본딩 와이어(54)가 중첩되어 접속되어 있다.
이와 같이, 본딩 와이어(54 및 155)는 중첩되어 접속되어 있다. 따라서, 제 2 본딩 패드(52E')의 면적을 작게 할 수 있고, 중계 부재(50)의 소형화를 도모할 수 있다. 또한, 제 2 본딩 패드(52E') 위에는 스터드 범프(157)가 설치되어 있기 때문에, 본딩 와이어(155)를, 상기 스터드 범프(157)의 높이만큼 높게 하여 배선할 수 있다. 따라서, 본딩 와이어(155)가 드리워지는 등 하여 다른 배선 등에 접촉하는 것을 방지할 수 있다. 또한, 본딩 와이어(155)는 본딩 와이어(54)와 스터드 범프(157) 사이에 끼어 있으므로, 본딩 와이어(54)와 본딩 와이어(155) 사이의 밀착성을 높일 수 있다.
이와 같이, 상기 도 4 및 도 5 등에 나타낸 본 발명의 실시예에 따른 중계 부재(50)에 있어서는 제 1 본딩 패드(51)에 접속된 배선의 단부와 제 2 본딩 패드(52)에 접속된 배선의 단부가 또한 제 1 본딩 패드(51)와 제 2 본딩 패드(52)에 접속된 배선의 단부가 또한 제 1 본딩 패드(51)에 접속된 배선의 단부와 제 2 본딩 패드(52)가 상기 배선의 연결부에 형성된 스터드 범프 또는 본딩 와이어 등의 접속 부재에 의해 접속된다.
이 때, 중계 부재(50)가 탑재된 반도체칩 또는 배선 기판 등과 상기 중계 부재(50)의 조합에 따라, 어느 연결부에 대해 스터드 범프 또는 본딩 와이어를 접속할지에 대해서, 그 설정을 용이하게 행할 수 있다.
이 때문에, 중계 부재(50)를 상이한 반도체 장치에 대해 적용시킬 수 있고, 중계 부재(50) 및 상기 중계 부재(50)를 구비한 반도체 장치의 제조 비용을 저감할 수 있다.
또한, 중계 부재(50)의 범용성을 높이기 위해, 배선 기판 또는 리드 프레임에 탑재된 반도체칩의 조합의 자유도를 높일 수 있다. 또한, 중계 부재(50)의 본딩 패드의 어느 쪽에 와이어 본딩할 것인지를 임의로 설정할 수 있기 때문에, 제조 수율을 향상시킬 수 있다.
또한, 중계 부재(50)에 있어서, 제 1 본딩 패드(51)와 제 2 본딩 패드(52)의 결선을 상술한 접속 부재(130) 또는 본딩 와이어(155) 등을 사용하여 재설정할 경우에, 어떤 설정에서는 예비 본딩 패드로 되어 있던 패드를, 다른 설정(재설정)에서는 새로운 제 1 본딩 패드 또는 제 2 본딩 패드로서 사용하는 것이 가능해진다. 이와 같이, 중계 부재(50)는 높은 범용성을 갖고, 배선 기판 또는 리드 프레임에 탑재할 수 있는 반도체칩과 조합의 자유도를 향상시킬 수 있다
다음으로, 도 19 및 도 20을 참조하여 본 발명의 실시예에 따른 중계 부재(50) 등의 제 1 변형예에 대해서 설명한다. 도 19는 본 발명의 실시예에 따른 중계 부재(50) 등의 제 1 변형예와 관련된 중계 부재(500) 등의 개략적인 구성(그 1) 을 나타낸 평면도이며, 도 20은 본 발명의 실시예에 따른 중계 부재(50) 등의 제 1 변형예와 관련된 중계 부재(500) 등의 개략적인 구성(그 2)을 나타낸 평면도이다.
도 19 및 도 20을 참조하면, 주면이 사각형 형상의 중계 부재(500)의 한 변(도면상에서는 윗변)에 따라, 7개의 제 1 본딩 패드(51-1 내지 51-7)가 설치되고, 그 각각에는 도시를 생략한 한 개의 반도체칩과 중계 부재(500)의 전기적 접속을 행하는 본딩 와이어(53)가 접속되어 있다.
또한, 중계 부재(500)의 다른 쪽 변(도면상에서는 상기 위쪽 변에 대향한 아랫변)에 따라, 13개의 제 2 본딩 패드(52-1 내지 52-13)가 설치되어 있다. 이 중, 7개의 제 2 본딩 패드(52-1 내지 52-7)에는 도시를 생략한 다른 반도체칩, 배선 기판 또는 리드 프레임과 중계 부재(500)의 전기적 접속을 행하는 본딩 와이어(54)가 접속되어 있다. 한편, 6개의 제 2 본딩 패드(52-8 내지 52-13)에는 본딩 와이어(54)가 접속되지 않고, 예비 본딩 패드로 되어 있다.
상기 도 4 및 도 5에 나타낸 중계 부재(50)와 마찬가지로, 본 예에서의 중계 부재(500)에 있어서도, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이에는 선택적으로 범프용 연결부가 배열 설치된 배선이 배열 설치되어 있다.
이러한 범프용 연결부에 대한 스터드 범프의 선택적인 배열 설치에 의해, 본딩 패드(51)와 본딩 패드(52) 사이의 접속 상태를 변환할 수 있다.
도 19에 나타낸 구성에 있어서는 예를 들면, 본딩 패드(51-1)와 본딩 패드(52-1) 사이가 상기 2개의 본딩 패드의 각각으로부터 연장된 배선과 상기 배선에 대응하여 배열 설치된 배선(510)이 2개소의 연결부(520, 530)에 배열 설치된 스터 드 범프(130a, 130b)에 의해 전기적으로 접속 가능하게 되어 있다.
한편, 도 20에 나타낸 구성에서는 상기 본딩 패드(51-1)와 본딩 패드(52-1)에 있어서, 상기 본딩 패드의 각각으로부터 연장된 배선과 상기 배선에 대응하여 배선된 배선(510) 사이에 있어서의 2개소의 연결부(520, 530)에는 스터드 범프가 배열 설치되지 않고, 전기적인 접속은 되지 않고 있다. 이 대신에, 본딩 패드(51-1)로부터 연장된 다른 배선(540)과 본딩 패드(52-8)로부터 연장된 배선 사이에 있어서의 연결부(550)에 스터드 범프(130c)가 배열 설치되고, 본딩 패드(51-1)와 본딩 패드(52-8) 사이가 전기적으로 접속 가능하게 되어 있다.
다른 복수 개의 본딩 패드(51) 및 본딩 패드(52) 사이에 대해서도, 대향한 배선 단간(端間)에 대한 스터드 범프의 배선 개소를 선택함으로써, 대응한 즉 전기적 접속을 필요로 하는 본딩 패드를 선택·변경할 수 있다.
이 결과, 한 개에는 인접한 제 2 본딩 패드(52) 사이의 거리, 즉 패드 간 피치를 선택적으로 변경할 수 있고, 예를 들면 도 20에 있어서의 본딩 패드(52-8)와 본딩 패드(52-10) 사이의 피치(P2)는 도 19에 있어서의 본딩 패드(52-1)와 본딩 패드(52-2) 사이의 피치(P1)의 2배가 된다. 따라서, 인접한 본딩 와이어(54) 사이의 간격을 크게 할 수 있고, 본딩 와이어 상호의 접촉을 방지할 수 있다.
또한, 도 19, 도 20에 나타낸 중계 부재(500)에 있어서는 본딩 패드(51)와 다른쪽 본딩 패드(52) 사이를 연결하는 배선으로서, 3방향 또는 4방향으로 연장된 배선이 적용되어 있다.
예를 들면, 본딩 패드(51-6, 51-7)와 다른 쪽 본딩 패드(52-7, 52-11) 사이 의 영역에는 4방향으로 연장된 배선(560)이 배열 설치되어 있다. 상기 배선(560)의 각각의 단부는 상기 4개의 본딩 패드로 연장된 배선의 단부에 대향하고, 4개의 연결부(570a, 570b, 570c, 570d)를 구성하고 있다. 이러한 4개의 연결부에 대해 선택적으로 스터드 범프(130)를 배열 설치함으로써, 도 19에 나타나 있는 바와 같이 본딩 패드(51-7)와 본딩 패드(52-7)가 전기적으로 접속 가능하게 될지, 도 20에 나타나 있는 바와 같이 본딩 패드(51-6)와 본딩 패드(52-11)가 전기적으로 접속 가능하게 되는 것을 선택할 수 있다. 또한, 도시되지 않았지만, 본딩 패드(51-6)와 본딩 패드(52-7)를 전기적으로 접속 가능하게 하는 것, 또는 본딩 패드(51-7)와 본딩 패드(52-11)를 전기적으로 접속 가능하게 하는 것도 선택할 수 있다.
설명은 생략하지만, 동일하게 3방향으로 연장된 배선(예를 들면, T자 형상배선(580))을 적용함으로써도, 대응한 본딩 패드를 선택·변경할 수 있다. 즉, 이들 3방향 또는 4방향으로 연장된 배선(560)에 의해, 제 1 및 제 2 본딩 패드(51 및 52)를 접속한 배선예의 자유도를 향상시킬 수 있다.
다음으로, 도 21을 참조하여 본 발명의 실시예에 따른 중계 부재(50) 등의 제 2 변형예에 대해서 설명한다. 도 21은 본 발명의 실시예에 따른 중계 부재(50) 등의 제 2 변형예와 관련된 중계 부재(600) 등의 개략적인 구성을 나타낸 평면도이다.
도 21을 참조하면, 주면이 대략 사각형 형상의 중계 부재(600)의 윗변에 따라, 3개의 제 1 본딩 패드(51-1 내지 51-3)가 설치되고, 그 각각에는 한 개의 반도체칩과 중계 부재(600)의 전기적 접속을 행하는 본딩 와이어(도시 생략)가 접속된 다. 또한, 중계 부재(600)의 아랫변에 따라, 3개의 제 2 본딩 패드(52-1 내지 52-3)가 설치되어 있다. 그 각각에는 다른 반도체칩, 배선 기판 또는 리드 프레임과 중계 부재(600)의 전기적 접속을 행하는 본딩 와이어(도시 생략)가 접속된다.
상기 도 4 및 도 5에 나타낸 중계 부재(50)와 마찬가지로, 상기 중계 부재(600)에 있어서도, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이에 배선이 설치되고, 각 배선에는 본딩 와이어용 연결부(610) 및 범프용 연결부(620)가 설치되어 있다. 선택된 본딩 와이어용 연결부(610)에 본딩 와이어(615)가 접속되고, 또한, 선택된 범프용 연결부(620)에 스터드 범프(130)가 형성되고, 제 1 본딩 패드(51)와 제 2 본딩 패드(52)가 전기적으로 접속 가능하게 되어 있다.
도 21에 나타낸 예에서는 3개의 제 1 본딩 패드(51-1 내지 51-3)와, 3개의 제 2 본딩 패드(52-1 내지 52-3)가 설치되어 있고, 패드의 전기적 접속의 조합은 최대로 6가지 생각된다.
도 21에 나타낸 바와 같이, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이의 배선, 및 상기 배선에 있어서의 본딩 와이어용 연결부(610), 및 범프용 연결부(620)를 구성하고, 이러한 연결부에 대한 스터드 범프(130) 및 본딩 와이어(615)의 배치, 즉 본딩 와이어용 연결부(610) 및 범프용 연결부(620)에 대한 스터드 범프(130) 및 본딩 와이어(615)의 배열 설치 개소를 선택한다.
이에 따라, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이의 결선(結線)의 형태·구성을 변경할 수 있고, 그 때문에 6가지 모든 형태의 접속·결선을 실현할 수 있다.
즉 도 21-(A)에 나타낸 예에서는 접속 부재로서 스터드 범프(130)를 적용함으로써, 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-1)와, 또한, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-2)와, 또한 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-3)와, 전기적으로 접속 가능하게 되어 있다.
또한, 도 21-(B)에 나타낸 예에서는 접속 부재로서 스터드 범프(130) 및 본딩 와이어(615)를 적용함으로써, 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-1)와,또한 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-3)와, 또한 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-2)와, 전기적으로 접속 가능하게 되어 있다.
도 21-(C)에 나타낸 예에서는 접속 부재로서 스터드 범프(130)를 적용함으로써, 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-2)와, 또한 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-1)와, 또한 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-3)와, 전기적으로 접속 가능하게 되어 있다.
한편, 도 21-(D)에 나타낸 예에서도 접속 부재로서 스터드 범프(130)를 적용함으로써, 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-3)와, 또한 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-1)와, 또한 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-2)와, 전기적으로 접속 가능하게 되어 있다.
또한, 도 21-(E)에 나타낸 예에서는 접속 부재로서 스터드 범프(130) 및 본딩 와이어(615)를 적용함으로써, 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-2)와,또한 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-3)와, 또한 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-1)와, 전기적으로 접속 가능하게 되어 있다.
한편, 도 21-(F)에 나타낸 예에서는 접속 부재로서 스터드 범프(130)를 적용함으로써, 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-3)와, 또한 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-2)와, 또한 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-1)와, 전기적으로 접속 가능하게 되어 있다.
다음으로, 도 22 내지 도 24를 참조하여 본 발명의 실시예에 따른 중계 부재(50) 등의 제 3 변형예에 대해서 설명한다. 도 22 내지 도 24는 본 발명의 실시예에 따른 중계 부재(50) 등의 제 3 변형예와 관련된 중계 부재(700) 등의 개략적인 구성을 나타낸 평면도이다.
도 22 내지 도 24를 참조하면, 주면이 사각형 형상의 중계 부재(700)의 윗변에 따라, 3개의 제 1 본딩 패드(51-1 내지 51-3)가 설치되고, 그 각각에는 한 개의 반도체칩과 중계 부재(700)의 전기적 접속을 행하는 본딩 와이어(도시 생략)가 접속된다.
또한, 중계 부재(700)의 아랫변에 따라, 3개의 제 2 본딩 패드(52-1 내지 52-3)가 설치되어 있다. 그 각각에는 다른 반도체칩, 배선 기판 또는 리드 프레임과 중계 부재(700)의 전기적 접속을 행하는 본딩 와이어(도시 생략)가 접속된다.
본 예에서의 중계 부재(700)에 있어서는 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이에는 배선이 격자(格子) 형상으로 설치되고, 각 배선에, 본딩 와이어용 연결부(610) 및 범프용 연결부(620)가 설치된다. 소정의 본딩 와이어용 연결부(610)에 본딩 와이어(615)가 설치되고, 소정의 범프용 연결부(620)에 스터드 범프(130)가 설치되고, 제 1 본딩 패드(51)와 제 2 본딩 패드(52)가 전기적으로 접속 가능하게 되어 있다.
또한, 도 22 내지 도 24에 있어서, 「NC」로 표시된 패드는 다른 반도체칩, 배선 기판 또는 리드 프레임과 중계 부재(700)의 전기적 접속을 행하는 본딩 와이어가 접속되지 않은 예비 본딩 패드를 의미하고 있다.
도 22 내지 도 24에 나타낸 예에서는 3개의 제 1 본딩 패드(51-1 내지 51-3)와, 3개의 제 2 본딩 패드(52-1 내지 52-3)가 배열 설치되어 있고, 패드의 전기적 접속의 조합은 최대로 6가지 생각된다.
도 22에 나타낸 바와 같이, 본 예에서도, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이의 배선, 및 상기 배선에 있어서의 본딩 와이어용 연결부(610), 및 범프용 연결부(620)를 구성하고, 이러한 연결부에 대한 스터드 범프(130) 및 본딩 와이어(615)의 배치, 즉 본딩 와이어용 연결부(610) 및 범프용 연결부(620)에 대한 스터드 범프(130) 및 본딩 와이어(615)의 배열 설치 개소를 선택한다.
이에 따라, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이의 결선의 형태·구성을 변경할 수 있고, 그 때문에 6가지 모든 형태의 접속·결선을 실현할 수 있다.
즉, 도 22-(A)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-1)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-2)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-3)와 전기적으로 접속 가능하게 되어 있다. 도 22-(B)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-1)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-3)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-2) 와, 전기적으로 접속 가능하게 되어 있다.
또한, 도 23-(C)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-2)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-1)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-3)와, 전기적으로 접속 가능하게 되어 있다. 도 23-(D)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-3)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-1)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-2)와, 전기적으로 접속 가능하게 되어 있다.
또한, 도 24-(E)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-2)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-3)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-1)와, 전기적으로 접속 가능하게 되어 있다. 한편 도 24-(F)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-3)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-2)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-1)와, 전기적으로 접속 가능하게 되어 있다.
다음으로, 도 25 내지 도 27을 참조하여 본 발명의 실시예에 따른 중계 부재(50) 등의 제 4 변형예에 대해서 설명한다. 도 25 내지 도 27은 본 발명의 실시예에 따른 중계 부재(50) 등의 제 4 변형예와 관련된 중계 부재(710) 등의 개략적인 구성을 나타낸 평면도이다.
도 25 내지 도 27을 참조하면, 주면이 대략 사각형 형상의 중계 부재(710)의 윗변에 따라, 3개의 제 1 본딩 패드(51-1 내지 51-3)가 설치되고, 그 각각에는 한개의 반도체칩과 중계 부재(700)의 전기적 접속을 행하는 본딩 와이어(도시 생략) 가 접속된다. 또한, 중계 부재(710)의 좌변에 따라, 3개의 제 2 본딩 패드(52-4 내지 52-6)가 설치되어 있다. 그 각각에는 다른 반도체칩, 배선 기판 또는 리드 프레임과 상기 중계 부재(710)의 전기적 접속을 행하는 본딩 와이어(도시 생략)가 접속된다.
따라서, 제 1 본딩 패드(51-1 내지 51-3)의 배열 방향과, 제 2 본딩 패드(52-4 내지 52-6)의 배열 방향은 대략 수직 방향이 된다.
상기 도 22 내지 도 24에 나타낸 중계 부재(700)와 마찬가지로, 이러한 중계 부재(710)에 있어서도, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이에 배선이 격자 형상으로 설치되고, 각 배선에 본딩 와이어용 연결부(610) 및 범프용 연결부(620)가 배열 설치된다. 소정의 본딩 와이어용 연결부(610)에 본딩 와이어(615)가 접속되고, 소정의 범프용 연결부(620)에 스터드 범프(130)가 배열 설치되어, 제 1 본딩 패드(51)와 제 2 본딩 패드(52)가 전기적으로 접속 가능해진다.
또한, 도 25 내지 도 27에 있어서 「NC」로 기재된 패드는 상술한 것과 같이 다른 반도체칩, 배선 기판 또는 리드 프레임과 중계 부재(710)의 전기적 접속을 행하는 본딩 와이어가 접속되지 않은 예비 본딩 패드를 의미한다.
도 25 내지 도 27에 나타낸 예에서는 3개의 제 1 보딩 패드(51-1 내지 51-3)와, 3개의 제 2 본딩 패드(52-4 내지 52-6)가 설치되어 있고, 패드의 전기적 접속의 조합은 최대로 6가지 생각된다.
도 25 내지 도 27에 나타낸 바와 같이, 본 예에서도, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이의 배선, 및 상기 배선에 있어서의 본딩 와이어용 연결부 (610), 및 범프용 연결부(620)를 구성하고, 이러한 연결부에 대한 스터드 범프(130) 및 본딩 와이어(615)의 배치, 즉 본딩 와이어용 연결부(610) 및 범프용 연결부(620)에 대한 스터드 범프(130) 및 본딩 와이어(615)의 배열 설치 개소를 선택한다.
이에 따라, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이의 결선의 형태· 결선을 실현할 수 있고, 그 때문에 6가지 모두의 형태의 접속·결선을 실현할 수 있다.r
즉, 도 25-(A)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-4)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-5)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-6)와, 전기적으로 접속 가능하게 되어 있다. 도 25-(B)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-4)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-6)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-5)와, 전기적으로 접속 가능하게 되어 있다.
또한, 도 26-(C)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-5)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-4)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-6)와, 전기적으로 접속 가능하게 되어 있다. 도 26-(D)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-6)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-4)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-5)와, 전기적으로 접속 가능하게 되어 있다.
또한, 도 27-(E)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드 (52-5)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-6)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-4)와, 전기적으로 접속 가능하게 되어 있다. 한편 도 27-(F)에 나타낸 예에서는 제 1 본딩 패드(51-1)는 제 2 본딩 패드(52-6)와, 제 1 본딩 패드(51-2)는 제 2 본딩 패드(52-5)와, 제 1 본딩 패드(51-3)는 제 2 본딩 패드(52-4)와, 전기적으로 접속 가능하게 되어 있다.
다음으로, 도 28 및 도 29를 참조하여 본 발명의 실시예에 따른 중계 부재(50) 등의 제 5 변형예에 대해서 설명한다. 도 28 및 도 29는 본 발명의 실시예에 따른 중계 부재(50) 등의 제 5 변형에와 관련된 중계 부재(720) 등의 개략적인 구성을 나타낸 평면도이다.
도 28 및 도 29를 참조하면, 주면이 사각형 형상의 중계 부재(720)의 긴 변을 따라, 3개의 제 1 본딩 패드(51-4 내지 51-6)가 설치되고, 그 각각에는 한 개의 반도체칩 또는 다른 반도체칩, 배선 기판, 또는 리드 프레임과 중계 부재(720)의 전기적 접속을 행하는 본딩 와이어(도시 생략)가 접속된다.
또한, 중계 부재(720)의 긴 변을 따라, 제 1 본딩 패드(51-4)와 제 1 본딩 패드(51-5) 사이에는 제 2 본딩 패드(52-7)가 제 1 본딩 패드(51-5)와 제 1 본딩 패드(51-6) 사이에는 제 2 본딩 패드(52-8)가 제 1 본딩 패드(51-6)의 우측에는 제 2 본딩 패드(52-9)가 설치되어 있다. 제 2 본딩 패드(52-7 내지 52-9)의 각각에는 도시를 생략한 다른 반도체칩, 배선 기판 또는 리드 프레임과 중계 부재(720)의 전기적 접속을 행하는 본딩 와이어가 접속된다. 이와 같이, 도 28 및 도 29에 나타낸 예에서는 제 1 본딩 패드(51-4 내지 51-6)와 제 2 본딩 패드(52-7 내지 52-9)가 일직선 형상으로 배열되어 있다.
상기 도 4 및 도 5에 나타낸 중계 부재(50)와 마찬가지로, 본 예에서의 중계 부재(720)에 있어서도, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이에 배선이 설치되고, 각 배선에, 본딩 와이어용 연결부(610) 및 범프용 연결부(620)가 설치되어 있다. 소정의 본딩 와이어용 연결부(610)에 본딩 와이어(615)가 접속되고, 소정의 범프용 연결부(620)에 스터드 범프(130)가 설치되고, 제 1 본딩 패드(51)와 제 2 본딩 패드(52)가 전기적으로 접속되어 있다.
도 28 및 도 29에 나타낸 예에서는 3개의 제 1 본딩 패드(51-4 내지 51-6)와, 3개의 제 2 본딩 패드(52-7 내지 52-9)가 배열 설치되어 있고, 패드의 전기적 접속의 조합은 최대로 6가지 생각된다.
도 28 및 도 29에 나타낸 바와 같이, 본 예에서도, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이의 배선, 및 상기 배선에 있어서의 본딩 와이어용 연결부(610), 및 범프용 연결부(620)를 구성하고, 이러한 연결부에 대한 스터드 범프(130) 및 본딩 와이어(615)의 배치, 즉 본딩 와이어용 연결부(610) 및 범프용 연결부(620)에 대한 스터드 범프(130) 및 본딩 와이어(615)의 배열 설치 개소를 선택한다.
이에 따라, 제 1 본딩 패드(51)와 제 2 본딩 패드(52) 사이의 결선의 형태·구성을 변경할 수 있고, 그 때문에 6가지 모든 형태의 접속·결선을 실현할 수 있다.
즉, 도 28-(A)에 나타낸 예에서는 제 1 본딩 패드(51-4)는 제 2 본딩 패드 (52-7)와, 제 1의 본딩 패드(51-5)는 제 2 본딩 패드(52-8)와, 제 1 본딩 패드(51-6)는 제 2 본딩 패드(52-9)와, 전기적으로 접속 가능하게 되어 있다. 또한 도 28-(B)에 나타낸 예에서는 제 1 본딩 패드(51-4)는 제 2 본딩 패드(52-7)와, 제 1 본딩 패드(51-5)는 제 2 본딩 패드(52-9)와, 제 1 본딩 패드(51-6)는 제 2 본딩 패드(52-8)와, 전기적으로 접속 가능하게 되어 있다. 또한 도 28-(C)에 나타낸 예에서는 제 1 본딩 패드(51-4)는 제 2 본딩 패드(52-8)와, 제 1 본딩 패드(51-5)는 제 2 본딩 패드(52-7)와, 제 1 본딩 패드(51-6)는 제 2 본딩 패드(52-9)와, 전기적으로 접속 가능하게 되어 있다.
또한, 도 29-(D)에 나타낸 예에서는 제 1 본딩 패드(51-4)는 제 2 본딩 패드(52-9)와, 제 1 본딩 패드(51-5)는 제 2 본딩 패드(52-7)와, 제 1 본딩 패드(51-6)는 제 2 본딩 패드(52-8)와, 전기적으로 접속 가능하게 되어 있다. 또한, 도 29-(E)에 나타낸 예에서는 제 1 본딩 패드(51-4)는 제 2 본딩 패드(52-8)와, 제 1 본딩 패드(51-5)는 제 2 본딩 패드(52-9)와, 제 1 본딩 패드(51-6)는 제 2 본딩 패드(52-7)와, 전기적으로 접속 가능하게 되어 있다. 한편 도 29-(F)에 나타낸 예에서는 제 1 본딩 패드(51-4)는 제 2 본딩 패드(52-9)와, 제 1 본딩 패드(51-5)는 제 2 본딩 패드(52-8)와, 제 1 본딩 패드(51-6)는 제 2 본딩 패드(52-7)와, 전기적으로 접속 가능하게 되어 있다.
[반도체 장치]
다음으로, 반도체 장치에 있어서, 상술한 구조를 구비한 중계 부재의 탑재 구성에 대해서 설명한다. 도 30은 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 1 예를 나타낸 도면이며, 상기 반도체 장치의 단면도이다.
도 30을 참조하면, 반도체 장치(900)는 소위 BGA(Ball Grid Array) 패키지형의 반도체 장치이다.
하면(下面)에 복수의 구 형상 전극(범프)(2)이 형성된 배선 기판(4) 위에, 제 1 반도체칩(6)이 탑재되고, 접착제(10A)에 의해 배선 기판(4)에 접착 고정되어 있다. 상기 제 1 반도체칩(6) 위에는 제 2 반도체칩(8)과 중계 부재(750)가 나란히 탑재되고, 각각 접착제(10B), 접착제(10C)에 의해 반도체칩(6)에 접착 고정되어 있다.
배선 기판(4)과 제 1 반도체칩(6), 배선 기판(4)과 제 2 반도체칩(8), 배선 기판(4)과 중계 부재(750), 제 1 반도체칩(6)과 제 2 반도체칩(8), 중계 부재(750)와 제 1 반도체칩(6), 및 중계 부재(750)와 제 2 반도체칩(8)의 각각에 있어서의 전극은 각각 본딩 와이어(551)에 의해 서로 접속되어 있다.
이들 제 1 반도체칩(6), 제 2 반도체칩(8), 중계 부재(750) 및 본딩 와이어(551)는 밀봉 수지(9)에 의해 밀봉되고, 반도체 장치(900)가 형성되어 있다.
또한, 배선 기판(4)으로서는 유리 에폭시, 유리 BT(비스마레이미드트리아진), 폴리이미드 등으로 이루어진 유기 기판 또는 세라믹(ceramic), 유리, 실리콘 등으로 이루어진 무기 기판을 사용할 수 있고, 접착제(10)로서는 에폭시, 폴리이미드 등의 필름 형상 또는 페이스트 형상의 수지 접착제를 사용할 수 있지만, 이에 한정되는 것은 아니다.
본 예에서는 중계 부재(750)의 배열 설치에 의해 본딩 와이어(551)의 와이어 길이의 단축을 도모할 수 있고, 반도체 장치(900)의 제조 수율이 향상되는 동시에, 본딩 와이어(551)의 와이어 루프의 높이를 낮게 억제할 수 있다. 따라서, 반도체 장치(900)의 높이를 낮출 수 있고, 반도체 장치의 박형화를 실현할 수 있다.
도 31은 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 2 예를 나타낸 도면이며, 상기 반도체 장치의 단면도이다.
도 31을 참조하면, 반도체 장치(910)에 있어서, 철 또는 동(銅) 등으로 이루어진 리드 프레임의 다이 패드(다이 스테이지)(556) 위에, 반도체칩(8)과 중계 부재(750)가 나란히 배치되고, 각각, 접착제(10A) 및 접착제(10C)에 의해 접착 고정되어 있다. 중계 부재(750)와 반도체칩(8)의 전극, 중계 부재(750)의 전극과 리드 프레임의 인너 리드부(557), 반도체칩(8)의 전극과 인너 리드부(557)는 각각 본딩 와이어(551)에 의해 접속되어 있다.
상기 반도체칩(8), 중계 부재(750), 본딩 와이어(551) 및 인너 리드부(557)는 밀봉 수지(9)에 의해 밀봉되고, 반도체 장치(910)가 형성되어 있다.
또한, 접착제(10)의 재료에 대해서는 도 30을 참조하여 설명한 것과 동일한 것을 사용할 수 있다.
본 예에서는 중계 부재(750)의 배열 설치에 의해 본딩 와이어(551)의 와이어 길이의 단축을 도모할 수 있고, 반도체 장치(910)의 제조 수율이 향상되는 동시에, 본딩 와이어(551)의 와이어 루프의 높이를 낮게 억제할 수 있다. 따라서, 반도체 장치(910)의 높이를 낮출 수 있고, 반도체 장치의 박형화를 실현할 수 있다.
도 32는 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 3 예를 나타낸 도면이며, 상기 반도체 장치의 단면도이다.
도 32를 참조하면, 반도체 장치(920)에 있어서, 배선 기판(4) 위에 중계 부재(750)가 접착제(10C)에 의해 접착 고정되고, 상기 중계 부재(750) 위에 제 1 반도체칩(6)이 플립칩 접속되고, 접착제(10D)에 의해 접착 고정되어 있다.
배선 기판(4)의 전극과 중계 부재(750)의 전극은 본딩 와이어(551)에 의해 접속되어 있다.
이러한 중계 부재(750), 반도체칩(6), 및 본딩 와이어(551)는 밀봉 수지(9)에 의해 밀봉되고, 반도체 장치(920)가 형성되어 있다.
또한, 배선 기판(4), 접착제(10)의 재료에 대해서는 도 30을 참조하여 설명한 것과 동일한 것을 사용할 수 있다.
본 예에서는 반도체칩(6)은 중계 부재(750)에 대해 플립칩 접속되어 있기 때문에, 중계 부재(750)와 반도체칩(6) 사이를 와이어 본딩할 경우에 비하여, 반도체 장치(920)의 높이를 낮출 수 있고, 반도체 장치의 보다 박형화를 실현할 수 있다.
도 33은 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 4 예를 나타낸 도면이며, 상기 반도체 장치의 단면도이다.
도 33을 참조하면, 반도체 장치(930)에 있어서, 배선 기판(4)의 대략적인 중앙에는 개구가 설치되고, 상기 개구를 덮어 상기 개구보다도 큰 면적을 갖는 중계 부재(750)가 배열 설치되어 있다. 한편, 상기 개구 내에 반도체칩(6)이 수용되고, 그 전극은 중계 부재(750)의 대응한 전극에 접속·고정되어 있다. 한편, 중계 부재(750)의 다른 전극은 배선 기판(4)의 대응한 전극에 접속되어 있다.
또한, 반도체칩(6)과 중계 부재(750), 및 중계 부재(750)와 배선 기판(4)은 접착제(10E)에 의해 접착 고정되어 있다.
또한, 배선 기판(4), 접착제(10)의 재료에 대해서는 도 30을 참조하여 설명한 것과 동일한 것을 사용할 수 있다.
도 33에 나타낸 반도체 장치(930)에서는 본딩 와이어를 사용하지 않고, 도 32에 나타낸 반도체 장치(560)에 비하여, 보다 양호한 전기 특성을 얻을 수 있는 동시에, 도 32에 나타낸 반도체 장치(560)에 비하여, 반도체 장치(930)의 높이를 한층 낮출 수 있고, 반도체 장치의 박형화를 실현할 수 있다.
도 34는 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 5의 예를 도시한 도면이며, 상기 반도체 장치의 단면도이다.
도 34를 참조하면, 반도체 장치(940)에 있어서, 배선 기판(4) 위에 접착제(10A)에 의해 접착 고정된 반도체칩(6) 위에, 중계 부재(750)가 접착제(10C)에 의해 접착 고정되어 있다. 배선 기판(4)과 반도체칩(6), 배선 기판(4)과 중계 부재(750), 중계 부재(750)와 반도체칩(6)의 전극은 각각 본딩 와이어(551)에 의해 접속되어 있다. 반도체칩(6), 중계 부재(750) 및 본딩 와이어(551)는 밀봉 수지(9)에 의해 밀봉되고, 반도체 장치(940)가 형성되어 있다.
또한, 배선 기판(4), 접착제(10)의 재료에 대해서는 도 30을 참조하여 설명한 것과 동일한 것을 사용할 수 있다.
본 예에 의하면, 중계 부재(750)의 외형 크기가 반도체칩(6)의 외형 크기보다도 작고, 상기 반도체칩(6) 위에 배열 설치되어 있기 때문에, 반도체 장치(940) 전체를 크게 하지 않고, 제 1 반도체칩(6)과 전기적으로 접속할 수 있다.
도 35는 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 6 예를 나타낸 도면이며, 상기 반도체 장치의 단면도이다.
도 35를 참조하면, 반도체 장치(950)에 있어서, 배선 기판(4) 위에 접착제(10A)에 의해 접착 고정된 반도체칩(6) 위에, 2개의 중계 부재(750)가 접착제(10C)에 의해 접착 고정되어 있다. 반도체칩(6)의 전극 패드(7)는 상기 반도체칩(6)의 대략 중앙에 설치되어 있다. 이간되어 배치된 2개의 중계 부재(750)의 전극은 각각 본딩 와이어(551)에 의해, 배선 기판(4) 및 반도체칩(6)의 전극 패드(7)에 접속되어 있다.
반도체칩(6), 2개의 중계 부재(750), 및 본딩 와이어(551)는 밀봉 수지(9)에 의해 밀봉되고, 반도체 장치(950)가 형성되어 있다.
또한, 배선 기판(4), 접착제(10)의 재료에 대해서는 도 30을 참조하여 설명한 것과 동일한 것을 사용할 수 있다.
본 예에서는 2개의 중계 부재(750)가 반도체칩(6)의 외형 내에 들어가도록 반도체칩(6) 위에 탑재되어 있기 때문에, 반도체 장치(950) 전체를 크게 하지 않고, 반도체칩(6)과 전기적으로 접속할 수 있다.
도 36은 본 발명의 실시예에 따른 중계 부재를 구비한 반도체 장치의 제 7 예를 나타낸 도면이며, 상기 반도체 장치의 단면도이다.
도 36을 참조하면, 반도체 장치(960)에 있어서, 배선 기판(4) 위에 접착제(10A)에 의해 접착 고정된 반도체칩(6) 위에, 중계 부재(750)가 접착제(10C)에 의 해 접착 고정되고, 상기 중계 부재(750) 위에는 2개의 반도체칩(8a, 8b)이 이간되어 각각 접착제(10B)에 의해 접착 고정되어 있다. 즉, 반도체칩(6) 위에, 중계 부재(750)를 통해 반도체칩(8a, 8b)이 탑재되어 있다. 배선 기판(4)과 반도체칩(6), 배선 기판(4)과 중계 부재(750), 및 중계 부재(750)의 반도체칩(8a, 8b)에 있어서의 전극은 각각 본딩 와이어(551)에 의해 접속되어 있다.
반도체칩(6), 반도체칩(8a, 8b), 중계 부재(750), 및 본딩 와이어(551)는 밀봉 수지(9)에 의해 밀봉되고, 반도체 장치(960)가 형성되어 있다.
또한, 배선 기판(4), 접착제(10)의 재료에 대해서는 도 30을 참조하여 설명한 것과 동일한 것을 사용할 수 있다.
본 예에서는 적층된 반도체칩(6)과 반도체칩(8a, 8b) 사이에, 범용성의 높은 본 발명의 중계 부재(750)가 배열 설치되기 때문에, 적층된 반도체칩의 조합의 자유도를 향상시킬 수 있다.
도 37 및 도 38은 본 발명의 중계 부재(660)를 구비한 반도체 장치의 제 8의 예를 나타낸 도면이다. 보다 구체적으로는 도 37은 상기 반도체 장치(970)의 평면도이며, 도 38-(A)는 도 37에 있어서의 선(X-X')에 따른 단면도이며, 도 38-(B)는 도 32에 있어서의 선(Y-Y')에 따른 단면도이다. 또한, 도 37에서는 설명의 편의상, 도 38에 나타낸 밀봉 수지(9)는 설치되어 있지 않은 상태의 반도체 장치(970)를 나타내고 있다.
도 37 및 도 38을 참조하면, 반도체 장치(970)에 있어서는 배선 기판(4) 위에 제 1 반도체칩(651)이 접착제(10A)에 의해 접착 고정되고, 상기 제 1 반도체칩 (651) 위에 본 발명과 관련된 중계 부재(660)가 접착제(10C)에 의해 접착 고정되고, 또한 상기 중계 부재(660) 위에 제 2 반도체칩(652)이 접착제(10B)에 의해 접착 고정되어 있다. 따라서, 중계 부재(660)는 제 1 반도체칩(651)과 제 2 반도체칩(652) 사이에 낀 상태가 된다.
또한, 배선 기판(4), 접착제(10)의 재료에 대해서는 도 30을 참조하여 설명한 것과 동일한 것을 사용할 수 있다.
또한, 제 1 반도체칩(651), 제 2 반도체칩(652), 중계 부재(660), 및 본딩 와이어(551)는 밀봉 수지(9)에 의해 밀봉되고, 반도체 장치(970)가 형성되어 있다.
이러한 구성에 있어서, 중계 부재(660)의 X-X'방향(도 37)의 길이는 제 1 반도체칩(651) 및 제 2 반도체칩(652)의 X-X'방향의 길이보다도 짧다(도 38-(A) 참조). 한편, 중계 부재(660)의 Y-Y'방향(도 37)의 길이는 제 1 반도체칩(651) 및 제 2 반도체칩(652)의 Y-Y'방향의 길이보다도 길다(도 38-(B)참조).
따라서, 도 38-(B)에 나타낸 바와 같이, 중계 부재(660)의 Y-Y'방향의 단부 근방에 설치된 본딩 패드(661)는 본딩 와이어(551)에 의해, 배선 기판(4) 및 제 2 반도체칩(652)에 접속된다.
한편, 도 38-(A)에 나타낸 바와 같이, 중계 부재(660)는 제 1 반도체칩(651)과 제 2 반도체칩(652) 사이에 스페이스(극간)(S)를 발생시키고 있다.
보다 구체적으로는 제 1 반도체칩(651)과 제 2 반도체칩(652) 사이에 배열 설치되어 있는 중계 부재(660)는 도 38-(A)에 나타낸 제 1 반도체칩(651)의 X-X '방향의 단부 근방에 설치된 전극 패드(653)에 중첩되지 않도록 위치 결정되고, 제 2 반도체칩(652)이 소정의 길이를 이간된 상태에서 상기 전극 패드(653)에 중첩되도록 위치 결정되어 있다. 이러한 상황 아래, 도 38-(A)에 나타낸 바와 같이, 제 2 반도체칩(652)과 배선 기판(4)이 본딩 와이어(551)에 의해, 또한, 제 1 반도체칩(651)의 전극 패드(653)와 배선 기판(4) 위의 전극이 본딩 와이어(654)에 의해 접속되어 있다.
이와 같이, 중계 부재(660)는 제 1 반도체칩(651)과 제 2 반도체칩(65) 사이에 스페이스(S)를 형성하고 있기 때문에, 본딩 와이어(654)가 그 상부에 위치하는 제 2 반도체칩(652)에 접촉하지 않고, 제 1 반도체칩(651)과 배선 기판(4)을 접속할 수 있다.
이상, 본 발명의 실시예에 따른 반도체 장치의 구성을 설명했지만, 그 제조 공정에 있어서, 중계 부재를 반도체칩 또는 배선 기판에 탑재한 후에, 중계 부재에 설치된 연결부에 접속 부재를 배열 설치해도 좋고, 또한, 미리 중계 부재에 접속 부재를 배열 설치한 후에, 상기 중계 부재를 반도체칩 또는 배선 기판에 탑재해도 좋다. 다만, 특별한 설비를 요하지 않고, 기존의 설비를 사용하여 용이하게 제조할 수 있는 것 등을 감안하면, 중계 부재를 반도체칩 또는 배선 기판에 탑재한 후에, 접속 부재를 중계 부재에 배열 설치하는 것이 바람직하고, 제조 수율의 향상을 도모할 수 있다.
이상, 본 발명의 실시예에 대해서 상세히 설명했지만, 본 발명은 특정한 실시예에 한정되는 것이 아니라, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에서, 여러 가지의 변형 및 변경이 가능하다.
이상의 설명에 관하여, 이하의 항을 더 개시한다.
(부기 1) 반도체 장치에 배열 설치된 중계 부재로서,
상기 중계 부재는 제 1 단자와, 배선에 의해 상기 제 1 단자와 접속되어 있는 복수의 제 2 단자를 구비하고,
상기 제 1 단자에 접속되어 있는 상기 배선은 도중에 분기되어, 상기 제 2 단자의 각각에 접속되어 있는 것을 특징으로 하는 중계 부재.
(부기 2) 반도체 장치에 배열 설치된 중계 부재로서,
상기 중계 부재는 제 1 단자와 제 2 단자를 구비하고,
상기 제 1 단자에 접속된 제 1 단자용 배선의 단부 및 상기 제 2 단자에 접속된 제 2 단자용 배선의 단부 중 적어도 한 개에 의해 연결부가 형성되고,
적어도 상기 연결부에 접속 부재가 형성됨으로써, 상기 제 1 단자와 상기 제 2 단자가 접속된 것을 특징으로 하는 중계 부재.
(부기 3) 상기 접속 부재는 상기 연결부와, 상기 제 1 단자 또는 상기 제 2 단자를 접속하는 것을 특징으로 하는 부기 2 기재의 중계 부재.
(부기 4) 상기 제 1 단자용 배선의 상기 단부와 상기 제 2 단자용 배선의 상기 단부 사이에 접속 배선이 형성되고,
상기 접속 배선의 한 개의 단부와 상기 제 1 단자용 배선의 상기 단부 사이 및 상기 접속 배선의 다른 단부와 상기 제 2 단자용 배선의 상기 단부 사이에 상기 접속 부재가 형성됨으로써, 상기 제 1 단자와 상기 제 2 단자가 접속된 것을 특징으로 하는 부기 2 또는 부기 3 기재의 중계 부재.
(부기 5) 상기 제 1 단자용 배선의 상기 단부와 상기 제 2 단자용 배선의 상기 단부에 의해 상기 연결부가 형성되고,
상기 접속 부재는 스터드 범프를 포함하는 것을 특징으로 하는 부기 2 또는 부기 4 기재의 중계 부재.
(부기 6) 상기 스터드 범프는 제 1 내지 제 3 스터드 범프로 이루어지고,
상기 제 1 스터드 범프는 상기 제 1 단자용 배선의 상기 단부에 형성되고,
상기 제 2 스터드 범프는 상기 제 2 단자용 배선의 상기 단부에 형성되고,
상기 제 3 스터드 범프는 상기 제 1 스터드 범프 및 상기 제 2 스터드 범프 위에 중첩하여 본딩 형성된 것을 특징으로 하는 부기 5 기재의 중계 부재.
(부기 7) 상기 제 1 단자용 배선의 상기 단부와 상기 제 2 단자용 배선의 상기 단부에 의해 상기 연결부가 형성되고,
상기 접속 부재는 도전성 수지를 포함하는 것을 특징으로 하는 부기 2 또는 부기 4 기재의 중계 부재.
(부기 8) 상기 접속 부재는 본딩 와이어를 포함하는 것을 특징으로 하는 부기 2 내지 부기 4 중 어느 한 항의 중계 부재.
(부기 9) 상기 제 1 단자 또는 상기 제 2 단자에 스터드 범프를 형성하고,
상기 스터드 범프 위에 상기 본딩 와이어의 단부를 형성하고,
상기 본딩 와이어의 상기 단부 위에, 상기 제 1 단부 또는 상기 제 2 단부와 상기 반도체 장치의 다른 구성 요소를 접속한 본딩 와이어가 형성되는 것을 특징으로 한 부기 8 기재의 중계 부재.
(부기 10) 상기 중계 부재의 재료는 상기 중계 부재가 형성된 상기 반도체 장치에 형성된 반도체 소자와 동일한 재료로 이루어진 것을 특징으로 한 부기 1 내지 부기 9 중 어느 한 항에 기재된 중계 부재.
(부기 11) 상기 제 1 단자용 배선 또는 상기 제 2 단자용 배선의 위에 절연막이 형성되고,
상기 제 1 단자용 배선 또는 상기 제 2 단자용 배선의 단부 위에 형성되어 있는 절연막의 일부가 개구하여 개구부를 형성하고,
상기 개구부에, 상기 절연막보다도 크게 되어 있도록 금속 도금층이 형성되어 있는 것을 특징으로 하는 부기 2 내지 부기 10 중 어느 한 항에 기재된 중계 부재.
(부기 12) 적어도 한 개의 반도체 소자와, 배선 기판 또는 리드 프레임을 구비한 반도체 장치로서,
상기 반도체 소자와 상기 배선 기판 또는 상기 리드 프레임은 중계 부재를 통하여 접속되고,
상기 중계 부재는 제 1 단자와, 제 2 단자를 구비하고,
상기 제 1 단자에 접속된 제 1 단자용 배선의 단부 및 상기 제 2 단자에 접속된 제 2 단자용 배선의 단부 중 적어도 한 개에 의해 연결부가 형성되고,
적어도 상기 연결부에 접속 부재가 형성됨으로써, 상기 제 1 단자와 상기 제 2 단자가 접속되는 것을 특징으로 하는 반도체 장치.
(부기 13) 상기 접속 부재는 상기 연결부와, 상기 제 1 단자 또는 상기 제 2 단자를 접속하는 것을 특징으로 하는 부기 12 기재의 중계 부재.
(부기 14) 상기 제 1 단자용 배선의 상기 단부와 상기 제 2 단자용 배선의 상기 단부 사이에 접속 배선이 형성되고,
상기 접속 배선의 한 개의 단부와 상기 제 1 단자용 배선의 상기 단부 및 상기 접속 배선의 다른 단부와 상기 제 2 단자용 배선의 상기 단부 사이에 상기 접속 부재가 형성됨으로써, 상기 제 1 단자와 상기 제 2 단자가 접속되는 것을 특징으로 하는 부기 12 또는 부기 13 기재의 반도체 장치.
(부기 15) 상기 제 1 단자용 배선의 상기 단부와 상기 제 2 단자용 배선의 상기 단부에 의해 상기 연결부가 형성되고,
상기 접속 부재는 스터드 범프를 포함하는 것을 특징으로 하는 부기 12 또는 부기 14 기재의 반도체 장치.
(부기 16) 상기 스터드 범프는 제 1 내지 제 3 스터드 범프로 이루어지고,
상기 제 1 스터드 범프는 상기 제 1 단자용 배선의 상기 단부에 형성되고,
상기 제 2 스터드 범프는 상기 제 2 단자용 배선의 상기 단부에 형성되고,
상기 제 3 스터드 범프는 상기 제 1 스터드 범프 및 상기 제 2 스터드 범프 위에 중첩하여 본딩 형성된 것을 특징으로 하는 부기 15 기재의 중계 부재.
(부기 17) 상기 제 1 단자용 배선의 상기 단부와 상기 제 2 단자용 배선의 상기 단부에 의해 상기 연결부가 형성되고,
상기 접속 부재는 도전성 수지를 포함하는 것을 특징으로 하는 부기 12 또는 부기 14 기재의 반도체 장치.
(부기 18) 상기 접속 부재는 본딩 와이어를 포함하는 것을 특징으로 하는 부기 12 내지 부지 14 중 어느 한 항에 기재된 반도체 장치.
(부기 19) 상기 제 1 단자 또는 상기 제 2 단자에 스터드 범프를 형성하고,
상기 스터드 범프 위에 상기 본딩 와이어의 단부를 형성하고,
상기 본딩 와이어 위에, 상기 제 1 단자 또는 상기 제 2 단자와 상기 배선 기판 또는 상기 리드 프레임을 접속하는 본딩 와이어가 형성되는 것을 특징으로 하는 부기 18 기재의 중계 부재.
(부기 20) 상기 제 1 단자 및 상기 제 2 단자는 복수 형성되어 있고,
상기 제 1 단자의 배열 방향과 상기 제 2 단자의 배열 방향은 대략 평행이며,
상기 제 1 단자의 배열 순서와, 상기 제 1 단자에 대응한 상기 제 2 단자의 배열 순서가 상이한 것을 특징으로 하는 부기 12 내지 부기 19 중 어느 한 항에 기재된 반도체 장치.
본 발명에 의하면, 반도체 장치에 배열 설치된 중계 부재에 있어서, 상기 중계 부재에 배열 설치된 복수 개의 본딩 패드의 선택 및 상기 본딩 패드 사이를 접속한 배선 또는 본딩 와이어의 접속 형태를 임의로 설정 가능하게 하고, 상이한 기능·구성을 갖는 반도체 장치에 대해서도 적용할 수 있는 구성을 제공하는 동시에, 상기 중계 부재를 구비한 반도체 장치를 제공할 수 있다.

Claims (4)

  1. 복수의 반도체 소자와,
    상기 반도체 소자와 배선 기판을 접속하는 중계 부재를 구비하고,
    상기 복수의 반도체 소자는 상기 배선 기판 위에 중첩하여 형성되고,
    상기 중계 부재는 상기 복수의 반도체 소자 사이에 형성되고,
    상기 중계 부재와 상기 반도체 소자 및 상기 배선 기판이 본딩 와이어에 의해 접속되고,
    상기 중계 부재는 제 1 단자와, 배선에 의해 상기 제 1 단자와 접속되어 있는 복수의 제 2 단자를 구비하고, 상기 제 1 단자에 접속되어 있는 상기 배선은 도중에 분기되어, 상기 제 2 단자의 각각에 접속되어 있는 것을 특징으로 하는 반도체 장치.
  2. 복수의 반도체 소자와,
    상기 반도체 소자와 배선 기판을 접속하는 중계 부재를 구비하고,
    상기 복수의 반도체 소자는 상기 배선 기판 위에 중첩하여 형성되고,
    상기 중계 부재는 상기 복수의 반도체 소자 사이에 형성되고,
    상기 중계 부재와 상기 반도체 소자 및 상기 배선 기판이 본딩 와이어에 의해 접속되고,
    상기 중계 부재는 제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자에 접 속되는 제 1 단자용 배선의 단부 및 상기 제 2 단자에 접속되는 제 2 단자용 배선의 단부 중 적어도 한 개에 의해 연결부가 형성되고,
    적어도 상기 연결부에 접속 부재가 형성됨으로써, 상기 제 1 단자와 상기 제 2 단자가 접속되는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    제 1 반도체 소자 위에 상기 중계 부재가 형성되고, 상기 중계 부재 위에 제 2 반도체 소자가 형성되고,
    상기 중계 부재의 일방향에서의 길이는, 해당 일방향에서의 상기 제 1 반도체 및 상기 제 2 반도체 소자의 길이보다도 짧고, 상기 제 1 반도체 소자에서 상기 중계 부재와 중첩되지 않는 영역이 형성되고,
    상기 중계 부재의 다른 방향에서의 길이는, 해당 다른 방향에서의 상기 제 1 반도체 및 상기 제 2 반도체 소자의 길이보다도 길고, 상기 중계 부재에서 상기 제 2 반도체 소자와 중첩되지 않은 영역이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 적어도 한 개의 반도체 소자와, 배선 기판 또는 리드 프레임을 구비한 반도체 장치로서,
    상기 반도체 소자와 상기 배선 기판 또는 상기 리드 프레임은 중계 부재를 통하여 접속되고,
    상기 중계 부재는 제 1 단자와 제 2 단자를 구비하며,
    상기 제 1 단자에 접속되는 제 1 단자용 배선의 단부 및 상기 제 2 단자에 접속되는 제 2 단자용 배선의 단부 중 적어도 한 개에 의해 연결부가 형성되고,
    적어도 상기 연결부에 접속 부재가 형성됨으로써, 상기 제 1 단자와 상기 제 2 단자가 접속되는 것을 특징으로 하는 반도체 장치.
KR1020070015927A 2005-09-30 2007-02-15 반도체 장치 KR100723591B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005287538A JP4268607B2 (ja) 2005-09-30 2005-09-30 半導体装置に配設される中継部材及び半導体装置
JPJP-P-2005-00287538 2005-09-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135172A Division KR100724001B1 (ko) 2005-09-30 2005-12-30 반도체 장치에 배열 설치된 중계 부재

Publications (2)

Publication Number Publication Date
KR20070037457A true KR20070037457A (ko) 2007-04-04
KR100723591B1 KR100723591B1 (ko) 2007-06-04

Family

ID=37901124

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050135172A KR100724001B1 (ko) 2005-09-30 2005-12-30 반도체 장치에 배열 설치된 중계 부재
KR1020070015927A KR100723591B1 (ko) 2005-09-30 2007-02-15 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050135172A KR100724001B1 (ko) 2005-09-30 2005-12-30 반도체 장치에 배열 설치된 중계 부재

Country Status (5)

Country Link
US (2) US20070075437A1 (ko)
JP (1) JP4268607B2 (ko)
KR (2) KR100724001B1 (ko)
CN (2) CN1941348B (ko)
TW (1) TWI270154B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4707548B2 (ja) * 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
JP2008147438A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp 半導体装置
JP4873635B2 (ja) * 2007-01-17 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4489100B2 (ja) * 2007-06-18 2010-06-23 株式会社東芝 半導体パッケージ
KR101376487B1 (ko) 2007-07-09 2014-03-20 삼성전자주식회사 인터포저 칩, 그의 제조 방법 및 인터포저 칩을 갖는멀티-칩 패키지
KR101185886B1 (ko) * 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
KR101490334B1 (ko) 2008-04-30 2015-02-06 삼성전자주식회사 인터포저 칩 및 인터포저 칩을 갖는 멀티-칩 패키지
US8018037B2 (en) * 2009-04-16 2011-09-13 Mediatek Inc. Semiconductor chip package
JP5411082B2 (ja) * 2010-08-03 2014-02-12 日本電信電話株式会社 Ｍｅｍｓ素子用パッケージ
US8598709B2 (en) * 2010-08-31 2013-12-03 Infineon Technologies Ag Method and system for routing electrical connections of semiconductor chips
KR101737053B1 (ko) * 2010-12-31 2017-05-18 삼성전자주식회사 반도체 패키지
JP2013197331A (ja) * 2012-03-21 2013-09-30 Sumitomo Electric Ind Ltd 半導体デバイス
WO2014032228A1 (en) * 2012-08-28 2014-03-06 Sandisk Semiconductor (Shanghai) Co., Ltd. Bridge ball wire bonding
US10051739B2 (en) 2015-01-05 2018-08-14 Crrc Qingdao Sifang Co., Ltd. Control relay board for railway vehicle
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
CN105514074B (zh) * 2015-12-01 2018-07-03 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及其制造方法
JP2022035627A (ja) * 2020-08-21 2022-03-04 新光電気工業株式会社 半導体装置及びその製造方法
WO2023223829A1 (ja) * 2022-05-19 2023-11-23 ローム株式会社 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146904B2 (ko) * 1971-09-30 1976-12-11
JPS61146877A (ja) 1984-12-12 1986-07-04 三菱レイヨン株式会社 繊維構造品の制電，撥水撥油処理方法
US4694572A (en) * 1986-06-13 1987-09-22 Tektronix, Inc. Printed polymer circuit board method
JPH02109344A (ja) 1988-10-18 1990-04-23 Mitsubishi Electric Corp 半導体装置
JPH02216839A (ja) 1989-02-17 1990-08-29 Nec Corp 半導体装置
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
JPH0513490A (ja) 1991-07-02 1993-01-22 Nec Corp 樹脂封止型半導体装置
JPH0595074A (ja) * 1991-10-02 1993-04-16 Seiko Epson Corp 半導体装置
JP2002515175A (ja) 1993-06-23 2002-05-21 ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド 別個のシリコンサブストレートを用いる電気的および熱的に向上したパッケージ
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
US5541814A (en) * 1993-10-08 1996-07-30 Quick Technologies Ltd. Personalizable multi-chip carrier including removable fuses
US5357051A (en) * 1994-01-31 1994-10-18 Hwang Richard H Printed circuit board for reducing radio frequency interferences
JPH08153939A (ja) 1994-11-30 1996-06-11 Seikosha Co Ltd モード選択可能な回路基板の構成
JPH0998020A (ja) 1995-10-03 1997-04-08 Matsushita Electric Ind Co Ltd 発振器
JPH11265975A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JP3588793B2 (ja) 1998-06-29 2004-11-17 株式会社安川電機 制御盤更新方法
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP2001257307A (ja) 2000-03-09 2001-09-21 Sharp Corp 半導体装置
JP4423630B2 (ja) * 2000-08-03 2010-03-03 ミネベア株式会社 マイクロチップコントローラ基板及びその製造方法
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6740821B1 (en) * 2002-03-01 2004-05-25 Micron Technology, Inc. Selectively configurable circuit board
US20030230796A1 (en) * 2002-06-12 2003-12-18 Aminuddin Ismail Stacked die semiconductor device
US7199304B2 (en) * 2002-09-04 2007-04-03 Intel Corporation Configurable microelectronic package using electrically conductive material
JP4068974B2 (ja) 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP2004356264A (ja) 2003-05-28 2004-12-16 Hitachi Ltd 受動部品内蔵基板及びそれを用いた高周波回路モジュール
JP3994084B2 (ja) * 2003-12-22 2007-10-17 沖電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
TW200713474A (en) 2007-04-01
CN102034793B (zh) 2012-07-25
JP4268607B2 (ja) 2009-05-27
KR20070037280A (ko) 2007-04-04
TWI270154B (en) 2007-01-01
CN102034793A (zh) 2011-04-27
KR100723591B1 (ko) 2007-06-04
CN1941348B (zh) 2010-10-20
KR100724001B1 (ko) 2007-06-04
JP2007103411A (ja) 2007-04-19
US20070075437A1 (en) 2007-04-05
CN1941348A (zh) 2007-04-04
US8404980B2 (en) 2013-03-26
US20100258926A1 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
KR100723591B1 (ko) 반도체 장치
US7298045B2 (en) Stacked semiconductor device
KR100626618B1 (ko) 반도체 칩 적층 패키지 및 제조 방법
KR100789874B1 (ko) 반도체 장치 및 그 제조 방법
JP3481444B2 (ja) 半導体装置及びその製造方法
CN102067310B (zh) 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
US7605479B2 (en) Stacked chip assembly with encapsulant layer
JP2007123595A (ja) 半導体装置及びその実装構造
JP2001077293A (ja) 半導体装置
KR100194747B1 (ko) 반도체장치
US20090146314A1 (en) Semiconductor Device
US6391681B1 (en) Semiconductor component having selected terminal contacts with multiple electrical paths
JP4498991B2 (ja) 半導体装置及び電子装置
US7002251B2 (en) Semiconductor device
US8941237B2 (en) Semiconductor device
JP4774075B2 (ja) 半導体装置に配設される中継部材及び半導体装置
JP2008182264A (ja) 半導体装置、その製造方法およびその検査方法
JP4435074B2 (ja) 半導体装置およびその製造方法
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
CN101150105A (zh) 半导体器件及其制造方法
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
JPH11204565A (ja) 半導体装置
JP2008160017A (ja) 半導体パッケージ及びその製造方法
JP2000091378A (ja) 半導体装置およびその製造方法ならびにフィルムキャリア

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 13