JP2008182264A - 半導体装置、その製造方法およびその検査方法 - Google Patents
半導体装置、その製造方法およびその検査方法 Download PDFInfo
- Publication number
- JP2008182264A JP2008182264A JP2008070255A JP2008070255A JP2008182264A JP 2008182264 A JP2008182264 A JP 2008182264A JP 2008070255 A JP2008070255 A JP 2008070255A JP 2008070255 A JP2008070255 A JP 2008070255A JP 2008182264 A JP2008182264 A JP 2008182264A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- semiconductor device
- substrate
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】実装面積を増大することなく、多数の半導体装置を搭載することのできる小型の半導体装置、その製造方法およびその検査方法を提供する。
【解決手段】素子領域の形成された半導体チップ801を、半導体チップ801とほぼ同一サイズのパッケージで封止してなり、半導体チップ801の一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップ801の外周縁と前記パッケージの外周縁が一致するように形成され、半導体チップ801は、主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトするボンディングパッドを具備し、少なくとも前記ボンディングパッドの一部が配線部材の外部接続端子形成面に相対向する側で露呈し、この露呈したボンディングパッドに、電子部品820が搭載されている。
【選択図】図16
【解決手段】素子領域の形成された半導体チップ801を、半導体チップ801とほぼ同一サイズのパッケージで封止してなり、半導体チップ801の一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップ801の外周縁と前記パッケージの外周縁が一致するように形成され、半導体チップ801は、主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトするボンディングパッドを具備し、少なくとも前記ボンディングパッドの一部が配線部材の外部接続端子形成面に相対向する側で露呈し、この露呈したボンディングパッドに、電子部品820が搭載されている。
【選択図】図16
Description
本発明は、半導体装置、その製造方法および検査方法に関するものである。
近年、加工技術の発展により、半導体装置の小型化が進んでおり、特にチップサイズパッケージ(CSP)は実装基板に占める実装面積が小さく、体積も小さいため、携帯端末等の電子機器への採用が増えている。従来の半導体装置を図21を用いて説明する。CSPタイプの半導体装置は、その一例を図21に示すように、半導体チップ1801を、この半導体チップと同サイズとなるように樹脂封止し、チップサイズパッケージ1802を構成するとともに、さらに表面に、格子状に半田ボールなどからなるバンプを配設し、CSP端子1803としたもので、このCSP端子を介して、所望の回路パターン(図示せず)の形成された実装基板1804に実装せしめられるものである。
ここでは、半導体チップ1801は、CSPパッケージ1802の上に裏向きに(フェイスダウンで)配置されており、バンプ構造になっている。半導体チップ1801は外部接続端子1803を有するリードフレームあるいはフィルムキャリアにボンディングパッドを介して接続されており、外部接続端子を残してチップサイズパッケージ1802内に封止されている。半導体チップ1801はチップサイズパッケージ1802内に樹脂等の接着剤により封止されるかまたは、半導体チップ1801とチップサイズパッケージ1802とが隙間の無い状態で表面が接触している。
さらにまた、プリント基板などの実装基板1804への実装に際しても、チップサイズパッケージの下面で半田等の導電性金属、あるいは導電性ペースト等により隙間の無い状態で実装基板1804上の回路パターン(図示せず)に接触している。
チップサイズパッケージを使用した半導体装置では、実装基板との接合面に隙間がなく、外部から観察できないので、基板との接触状況がわからず、接触不良を発見することが出来ないという問題があった。
また、このようなチップサイズパッケージを用いた半導体装置で、実装面積を低減しても、この上には電子部品を搭載することができず、並置しなければならないため、他の電子部品を取り付ける際には実装基板の面積が増加するという問題もある。
また、端子が外部に露出していないため、半導体装置および実装基板の動作確認や解析が困難である。
本発明は前記実情に鑑みてなされたもので、実装面積を増大することなく、電子部品を追加配置したり、他回路素子との接続を容易にすることのできる半導体装置を提供することを目的とする。
さらにまた、実装面積を増大することなく、多数の半導体装置を搭載することのできる、実装構造を提供することを目的とする。
また、高機能で実装面積が小さく小型の半導体装置を提供することを目的とする。
また、高機能で実装面積が小さく小型の半導体装置を提供することを目的とする。
加えて、容易に接触状態などを検査することのできる半導体装置の検査方法を提供することを目的とする。
そこで本発明では、素子領域の形成された半導体チップを、前記半導体チップとほぼ同一サイズのパッケージで封止してなり、前記半導体装置の一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁と前記パッケージの外周縁が一致するように形成され、前記半導体チップは、主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトするボンディングパッドを具備し、少なくとも前記ボンディングパッドの一部が配線部材の外部接続端子形成面に相対向する側で露呈し、この露呈したボンディングパッドに、電子部品が搭載されてなることを特徴とする。
本発明の第1では、素子領域の形成された半導体チップの一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁とパッケージの外周縁が一致するように形成されたことを特徴とする
かかる構成によれば、実装基板上以外の部分での外部接続が可能となり、実装に自由度を広げることが出来る。また、実装基板上に隙間なく実装されたとしても、主表面以外の他の面にボンディングパッドが形成されているため、このボンディングパッドと、実装基板上の回路パターンとの導通状態を検査することにより、容易に実装基板と半導体装置との接続状況を検査することが可能となる。
本発明の第2では、前記半導体チップは、素子領域の形成された主表面と、前記主表面に相対向する裏面側に前記パッケージから露呈するボンディングパッドを具備し、さらに前記ボンディングパッドに接続せしめられた回路素子を具備してなることを特徴とする。
かかる構成によれば、上記効果に加え、実装面積を増大することなく、回路素子を搭載することが可能となる。
かかる構成によれば、上記効果に加え、実装面積を増大することなく、回路素子を搭載することが可能となる。
本発明の第3では、素子領域の形成された一主表面と、前記主表面に相対向する裏面側とにそれぞれボンディングパッドを具備してなる少なくとも2つの半導体チップが積層せしめられ、前記ボンディングパッド同士がバンプを介して直接接続され、ほぼ半導体チップの外周縁とパッケージの外周縁が一致するように一体的に樹脂封止せしめられてなることを特徴とする。
かかる構成によれば、2つの半導体チップを積層して、一体化することが可能となり、小型で、かつ接続のための配線長も小さいため接触抵抗も小さく、信頼性の高い半導体装置を提供することが可能となる。
かかる構成によれば、2つの半導体チップを積層して、一体化することが可能となり、小型で、かつ接続のための配線長も小さいため接触抵抗も小さく、信頼性の高い半導体装置を提供することが可能となる。
本発明の第4では、前記半導体チップは、チップ外周面に相当する側面に形成されたボンディングパッドを具備してなることを特徴とする。
かかる構成によれば、他の電子部品との接続や、検査が容易となる。
本発明の第5では、請求項2または3記載のいずれかの構造を有する半導体装置において、前記半導体チップ裏面側のボンディングパッドは、前記半導体チップ内に形成された素子領域にコンタクトするように形成されたコンタクトホールに接続されていることを特徴とする。
かかる構成によれば、素子領域にコンタクトするようにボンディングパッドを形成しているため、基板を貫通するスルーホールを形成することなく、コンタクトを形成することができるため、素子面積を増大することなく形成することが可能となる。
本発明の第6では、請求項4記載の構造を有する半導体装置において、前記ボンディングパッドは、ダイシングラインを含むように形成されたトレンチ内に充填された導電性膜上に形成されている。
かかる構成によれば、ダイシングラインにトレンチを形成しておき、このトレンチの内壁に金属膜などの導電性膜を形成しておくことにより、ダイシングも容易となる上、パッケージ側壁がメタルシールされたのと同じ状態を形成することができるため、上記第4による効果に加え耐湿性の向上を図ることが可能となる。
本発明の第7では、半導体基板内に所望の素子領域を形成し、前記半導体基板の主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトする第1および第2のボンディングパッドを形成する半導体素子基板形成工程と、前記半導体素子基板を、外部接続端子を備えた配線部材に搭載し、少なくとも前記第1または第2のボンディングパッドの一部が前記外部接続端子形成面に相対向する側で露呈するように、樹脂封止し、パッケージを形成する工程と、前記パッケージを、前記配線部材とともに、切断分離し、個々の半導体装置に分離するダイシング工程とを含むことを特徴とする。
かかる構成によれば、通常のCSP工程を用いて、少なくとも前記第1または第2のボンディングパッドの一部が前記外部接続端子形成面に相対向する側で露呈するように、樹脂封止するのみで、容易に小型で実装の容易な半導体装置を得ることが可能となる。
本発明の第8では、前記半導体素子基板形成工程は、前記素子領域の形成された面に相対向する面から、前記素子領域にコンタクトするように高濃度不純物拡散領域を形成する工程を含むことを特徴とする。
かかる構成によれば、ボンディングパッドを形成するためのコンタクトが、容易に形成できるため、面積を増大することなく形成することが可能となる。
本発明の第9では、前記半導体素子基板形成工程は、相対向する2面から先端で接続されるように、高濃度不純物拡散領域を形成し、前記素子領域にコンタクトするように高濃度不純物拡散領域を形成する工程を含むことを特徴とする。
かかる構成によれば、ボンディングパッドを形成するためのコンタクトが、両面からの形成により、容易に形成できるため、面積を増大することなく形成することが可能となる。
本発明の第10では、前記半導体素子基板形成工程は、各半導体装置となる領域に少なくとも一つのスルーホールを形成し、前記スルーホールを介して基板の両面を電気的に接続する工程を含むことを特徴とする。
かかる構成によれば、レーザ加工あるいはエッチング加工により、スルーホールを形成し、このスルーホール内を導電化することにより、両面でのコンタクトが容易に形成可能である。
本発明の第11では、半導体基板内に所望の素子領域を形成し、前記半導体基板の主表面に第1のボンディングパッドを形成するとともに、前記主表面に対向する表面から所望の深さに到達するようにコンタクト用高濃度不純物拡散領域を形成し、半導体素子基板を形成する工程と、前記半導体素子基板を、前記第1のボンディングパッドを介して外部接続端子を備えた配線部材に搭載し、樹脂封止し、パッケージを形成する工程と、前記半導体素子基板を裏面側から前記コンタクト用高濃度不純物拡散領域が露呈するまで肉薄化する工程と、前記コンタクト用高濃度不純物拡散領域に第2のボンディングパッドを形成する工程と、前記パッケージを、前記配線部材とともに、切断分離し、個々の半導体装置に分離するダイシング工程とを含むことを特徴とする。
かかる構成によれば、樹脂封止を行い、半導体基板を封止樹脂および配線部材で固定した後、半導体素子基板を裏面側から前記コンタクト用高濃度不純物拡散領域が露呈するまで裏面から半導体素子基板を肉薄化しているため、コンタクト用高濃度不純物拡散領域の深さは浅くてもよい。従って、コンタクト用高濃度不純物拡散領域に要する基板面積も少なくてすみ、容易に小型でかつ信頼性の高い半導体装置を提供することが可能となる。
本発明の第12では、半導体基板のダイシングラインを含む位置に所望の深さのトレンチを形成し、前記半導体基板内に所望の素子領域を形成すると共に、前記トレンチ内に導電層を充填し、半導体素子基板を形成する工程と、前記半導体素子基板を、外部接続端子を備えた配線部材に搭載し、樹脂封止し、パッケージを形成する工程と、前記パッケージを、前記配線部材とともに、切断面に前記導電層が露呈するように、前記ダイシングラインに沿って切断分離し、個々の半導体装置に分離する切断工程とを含むことを特徴とする。
かかる構成によれば、トレンチをあらかじめ形成するのみで、極めて容易に側面のコンタクト形成が容易となり、また、切断面を金属膜などの導電性膜で被覆しているため、切断面から基板の素子領域への水分の侵入を抑制することができ、耐湿性が向上し、半導体装置の更なる信頼性の向上を図ることが可能となる。
本発明の第13では、素子領域の形成された半導体チップの一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁とパッケージの外周縁が一致するように形成された半導体装置を、テスト端子を備えた実装基板上に搭載する工程と、前記テスト端子と、前記他の一表面に露呈するボンディングパッドとにプローブを装着し、検査する工程とを含むことを特徴とする。
かかる構成によれば、実装基板上に隙間なく半導体装置が実装されたとしても、主表面以外の他の面にボンディングパッドが形成されているため、このボンディングパッドと、実装基板上の回路パターンとの導通状態を検査することにより、容易に実装基板と半導体装置との接続状況を検査することが可能となる。
このように本発明によれば、半導体チップに加工をしておくことにより、基板面積を増やすことなく、チップサイズパッケージを用いた半導体装置と実装基板との接触不良を発見することができる。また、この上に電子部品を搭載したり、動作確認や解析を行うことも容易に可能となる。
以上のように本発明は、素子領域の形成された半導体チップを、前記半導体チップとほぼ同一サイズのパッケージで封止してなり、前記半導体装置の一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁と前記パッケージの外周縁が一致するように形成され、前記半導体チップは、主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトするボンディングパッドを具備し、少なくとも前記ボンディングパッドの一部が配線部材の外部接続端子形成面に相対向する側で露呈し、この露呈したボンディングパッドに、電子部品が搭載されてなるため、接続の自由度を得ることができ基板面積を増大することなく、実装可能である。また、チップサイズパッケージを用いた半導体装置と実装基板との接触不良検査、半導体装置への電子部品の搭載、半導体装置の動作確認や解析の作業性を向上することが可能となる。
(第1の実施の形態)
以下、本発明の第1の実施の形態について、説明する。この半導体装置は、半導体チップ(半導体基板)1表面にボンディングパッド3を具備する半導体素子において、エッチング加工により形成したスルーホール2により半導体チップ両面を電気的に接続するとともに半導体チップの裏側にもボンディングパッド4を有する構造を特徴とし、半導体チップの電気的接続の自由度を高めることができるものである。
以下、本発明の第1の実施の形態について、説明する。この半導体装置は、半導体チップ(半導体基板)1表面にボンディングパッド3を具備する半導体素子において、エッチング加工により形成したスルーホール2により半導体チップ両面を電気的に接続するとともに半導体チップの裏側にもボンディングパッド4を有する構造を特徴とし、半導体チップの電気的接続の自由度を高めることができるものである。
本発明の第1の実施の形態による半導体装置は、図1(a)乃至(e)に製造工程図、図2乃至4にその断面図、上面斜視図、下面斜視図を示すように、半導体チップ(半導体素子基板)1を貫通するようにエッチング加工を行うとともに、導電性材料が埋め込まれたスルーホール2を介して裏面側にもボンディングパッド4を形成したことを特徴とするチップサイズパッケージ構造の半導体装置である。ここで半導体素子基板表面には通常の方法で形成された回路素子1sが形成されている。ここで、スルーホール2の内部に充填される導電性材料は、例えばアルミやタングステン、銅などがあげられる。ただし、同程度の機能を有する他の金属や樹脂を用いてもよい。図3は図2の半導体装置を封止しない状態で半導体チップ上面から見たもので、中央に回路素子1sを形成すると共にボンディングパッド3を形成した半導体チップ1が示されている。
また、図3は図1の半導体装置を半導体チップ下面から見たもので、半導体チップ1の裏面に、スルーホール(図示せず)を介して上面に電気的に接続されたボンディングパッド3が形成されている。
以下、この半導体装置の製造方法について説明する。
まず図1(a)に示すように、半導体基板1内に所望の素子領域を形成するとともに、エッチングにより半導体基板を貫通するようにスルーホール2を形成し内部にタングステン等の導電性層を充填する。そして、前記半導体基板1の主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトする第1のボンディングパッド3およびこのスルーホールにコンタクトする第2のボンディングパッド4を形成する。ここでスルーホール2は第1のボンディングパッド3を介してまたは直接半導体基板内の素子領域に接続されている。
まず図1(a)に示すように、半導体基板1内に所望の素子領域を形成するとともに、エッチングにより半導体基板を貫通するようにスルーホール2を形成し内部にタングステン等の導電性層を充填する。そして、前記半導体基板1の主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトする第1のボンディングパッド3およびこのスルーホールにコンタクトする第2のボンディングパッド4を形成する。ここでスルーホール2は第1のボンディングパッド3を介してまたは直接半導体基板内の素子領域に接続されている。
そして図1(b)に示すように、このようにして半導体基板内に素子領域の形成された半導体素子基板を、バンプ3aを介して配線基板5に接続する。
さらに図1(c)に示すように、前記半導体素子基板と前記配線基板5との間に封止樹脂としてのポリイミド樹脂などの絶縁性樹脂7を充填し固着し一体化する。
そして図1(d)に示すように、前記配線基板5のコンタクトホール6を介して半導体素子基板に電気的に接続されるように、半田ボールからなる外部接続端子8を形成する。
最後に図1(e)に示すように、破線で示すダイシングラインに沿って、樹脂とともに、前記半導体素子基板を分割し、個々の半導体装置に切断分離する。
このようにして形成される半導体装置は、通常のCSP工程を用いて、少なくとも前記第1または第2のボンディングパッド3、4の一部が前記外部接続端子形成面に相対向する側で露呈するように樹脂封止するのみで、容易に小型で実装の容易な半導体装置を得ることが可能となる。
また、前記第1の実施の形態では、半導体素子基板の両面を電気的に接続させるために、エッチングによりスルーホールを形成したが、アスペクト比の高いスルーホールを形成するのは極めて困難であるため、変形例として高濃度不純物拡散領域を用いてコンタクトをはかるようにしてもよい。
まず図5(a)に示すように、所望の素子領域の形成された半導体基板1の主表面側から不純物イオンを注入し拡散することにより高濃度不純物拡散領域12aを形成する。
次いで、図5(b)に示すように、この主表面に相対向する表面から不純物イオンを注入し拡散することにより高濃度不純物拡散領域12bを形成する。
かかる構成によれば、ボンディングパッドを形成するためのコンタクトが、容易に形成できるため、コンタクトに要する面積を増大することなく良好なコンタクトを得ることが可能となる。
また図6(a)および(b)に示すように、レーザ加工によってスルーホールHを形成し、このスルーホールH内に導電性膜13を充填するようにしてもよい。
これにより、同様に両面の良好なコンタクトを得ることが可能となる。
ところで、通常の半導体装置は、半導体チップ1上に回路素子1Sを形成してなり、外部との電気的接続は、同一面上にあるボンディングパッド3を用いて行っていた。このパッドは通常半導体チップ表面にしか構成されず、半導体チップ裏面には電気的接続を行うことが出来なかった。しかしパッド3の形成された面の裏面側に、レーザー装置等、または薬品等を用いたエッチング加工などによって垂直に穴を開け、その穴に導電性金属、または導電性樹脂を埋め込むことにより、半導体チップ裏面側にパッドを配置することが出来、これにより半導体チップをパッケージや実装基板に裏向きに配置することが可能となる。また、従来何も形成されていなかった半導体チップ裏面側に他の半導体チップを積層したり、有効活用することが可能となる。
ところで、通常の半導体装置は、半導体チップ1上に回路素子1Sを形成してなり、外部との電気的接続は、同一面上にあるボンディングパッド3を用いて行っていた。このパッドは通常半導体チップ表面にしか構成されず、半導体チップ裏面には電気的接続を行うことが出来なかった。しかしパッド3の形成された面の裏面側に、レーザー装置等、または薬品等を用いたエッチング加工などによって垂直に穴を開け、その穴に導電性金属、または導電性樹脂を埋め込むことにより、半導体チップ裏面側にパッドを配置することが出来、これにより半導体チップをパッケージや実装基板に裏向きに配置することが可能となる。また、従来何も形成されていなかった半導体チップ裏面側に他の半導体チップを積層したり、有効活用することが可能となる。
以上のように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体装置において、裏面側にもパッドを有するため、他の素子を積層したり、裏面側からプローブを接触させてテストすることが可能となる。
なお、前記第1の実施の形態はチップサイズパッケージ構造の半導体装置について説明したが、チップサイズパッケージ構造に限定されることなく、通常の樹脂封止型半導体装置にも適用可能であることは言うまでもない。例えば、半導体チップ裏面の一部を封止樹脂から露呈させた構造を用いてもよい。
(第2の実施の形態)
本発明の第2の実施の形態の発明は、両面の電気的接続を達成するために、途中の深さまで高濃度不純物拡散領域を形成しておき、実装後半導体基板を裏面側から研磨して肉薄化するようにしたことにより特徴とするものである。
本発明の第2の実施の形態の発明は、両面の電気的接続を達成するために、途中の深さまで高濃度不純物拡散領域を形成しておき、実装後半導体基板を裏面側から研磨して肉薄化するようにしたことにより特徴とするものである。
図7(a)乃至(f)にその製造方法を示す。
まず図7(a)に示すように、半導体基板1内に所望の素子領域を形成するとともに、素子領域形成面側から所望の深さまで、高濃度不純物拡散領域22を形成する。
まず図7(a)に示すように、半導体基板1内に所望の素子領域を形成するとともに、素子領域形成面側から所望の深さまで、高濃度不純物拡散領域22を形成する。
この後半導体基板1の主表面にそれぞれ前記素子領域にコンタクトする第1の
ボンディングパッド3を形成する。ここで高濃度不純物拡散領域22は裏面側には貫通していない。
ボンディングパッド3を形成する。ここで高濃度不純物拡散領域22は裏面側には貫通していない。
そして図7(b)に示すように、このようにして半導体基板内に素子領域の形成された半導体素子基板を、バンプ3aを介して配線基板5に接続する。
さらに図7(c)に示すように、前記半導体素子基板と前記配線基板5との間にポリイミド樹脂などの絶縁性樹脂7を充填し固着し一体化する。
そして図7(d)に示すように、前記配線基板5のコンタクトホール6を介して半導体素子基板に電気的に接続されるように、半田ボールからなる外部接続端子8を形成する。
続いて図7(e)に示すように、半導体基板1を裏面側から研磨し、前記高濃度不純物拡散領域に到達するまで研磨し、肉薄化する。
なおこの工程は、エッチングによってもよい。
なおこの工程は、エッチングによってもよい。
最後に図7(f)に示すように、ダイシングラインに沿って、樹脂とともに、前記半導体素子基板を分割し、個々の半導体装置に切断分離する。
このようにして形成される半導体装置は、前記第1の実施の形態と同様に通常のCSP工程を用いて、少なくとも前記第1または第2のボンディングパッド3、4の一部が前記外部接続端子形成面に相対向する側で露呈するように樹脂封止するのみで、容易に小型で実装の容易な半導体装置を得ることが可能となる。
また一旦半導体素子基板をパッケージに固定した後肉薄化を行うようにしているため、半導体素子基板の肉厚を小さくすることができるという効果のみならず、機械的強度を充分に維持しながら、小型で信頼性の高い半導体装置を提供することが可能となる。また、不純物拡散領域の深さが浅くてもよいため、さらなる水平方向面積の低減をはかることが可能となる。
(第3の実施の形態)
以下、本発明の第3の実施の形態について、図8、および図9を用いて説明する。
前記第1の実施の形態ではフェースダウンで半導体装置を実装しているが、フェースアップで形成するようにしてもよい。
以下、本発明の第3の実施の形態について、図8、および図9を用いて説明する。
前記第1の実施の形態ではフェースダウンで半導体装置を実装しているが、フェースアップで形成するようにしてもよい。
かかる構成によれば、図8および図9に示すように、基板の両面にボンディングパッドが形成されているため、フェースアップ構造をとりながらも、ワイヤボンディングを行うことなく実装することが可能となる上、上面での他の部品との電気的接続が容易となる。
この半導体装置は、図8に示すように、半導体素子基板801にスルーホール802を形成するとともに、このスルーホール802にコンタクトするように第1のボンディングパッド803を形成するとともに、裏面側にも第2のボンディングパッド804を形成し、これを多層配線構造をもつ配線基板805の導電性領域806にバンプ804Sを介してフェースアップで接続したものである。またこの配線基板805の裏面側には半田ボール808が形成されている。またこの半導体素子基板801は接着剤807を介して配線基板に固着されている。
ここで、スルーホール802の内部に入る導電性材料としては、例えばアルミやタングステン、銅などがあげられる。ただし、同じ機能を有した他の金属や樹脂でもよい。図9は図8の半導体装置を半導体チップ上面から見た図である。
かかる構成によっても、半導体素子基板内に形成された回路素子の測定および解析は、第1のボンディングパッドを介して極めて容易に達成される。
すなわち、ワイヤボンディングを行うことなくダイレクトボンディングにより、配線基板との回路接続を行うことができ、パッケージへの実装後、上面に露呈する第1のボンディングパッド803を介して検査を行うことが可能となる。
これにより表面にある回路素子に第1のボンディングパッドを介してプローブを当てたり、非接触な手段による画像解析等が行えるようになる。
(第4の実施の形態)
本発明の第4の実施の形態は、半導体チップの両面にボンディングパッドを形成し、複数の半導体チップを上下に配置することにより、半導体装置の小型化を実現しようとするものである。
本発明の第4の実施の形態は、半導体チップの両面にボンディングパッドを形成し、複数の半導体チップを上下に配置することにより、半導体装置の小型化を実現しようとするものである。
本発明の第4の実施の形態による半導体装置の構成を図10、および図11に示す。ここで半導体チップ単体としては前記第3の実施の形態で説明したものと同様の半導体チップが2つ積層されてなるものである。図10において、半導体チップA801上に半導体チップB811を積層し、半導体チップB811の裏面側に形成された第2のボンディングパッド814と半導体チップA801の表面側の第1のボンディングパッド803とをバンプ814Sを介して接続するとともに、封止樹脂としての絶縁性樹脂807で固着してなるものである。
半導体チップ両面のボンディングパッド間の接続は前記第3の実施の形態と同様にエッチング加工によってスルーホール802、812を形成し、導電性材料が埋め込むことによって達成している。
図11は図10の半導体装置を半導体チップ上面から見たものである。
ここで絶縁性樹脂807は、半導体チップA801と半導体チップB811を接着するために使われ、バンプ806はスルーホール812に形成された第2のボンディングパッド814と半導体チップ801の第1のボンディングパッド803を電気的に接続する役目を果たす。バンプ814Sは、全てのパッドには必要なく、半導体チップA801および半導体チップB811の電気的接続が必要な部分に位置する相対向するボンディングパッドの一方にのみ配置する。また、半導体チップA801と半導体チップB811は、同一チップでなくてもよく、例えば半導体チップA801をマイコンチップ、半導体チップB811をメモリーチップというように、異なる機能のチップを重ね合わせてもよい。
ここで絶縁性樹脂807は、半導体チップA801と半導体チップB811を接着するために使われ、バンプ806はスルーホール812に形成された第2のボンディングパッド814と半導体チップ801の第1のボンディングパッド803を電気的に接続する役目を果たす。バンプ814Sは、全てのパッドには必要なく、半導体チップA801および半導体チップB811の電気的接続が必要な部分に位置する相対向するボンディングパッドの一方にのみ配置する。また、半導体チップA801と半導体チップB811は、同一チップでなくてもよく、例えば半導体チップA801をマイコンチップ、半導体チップB811をメモリーチップというように、異なる機能のチップを重ね合わせてもよい。
以上のように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体素子において、エッチング加工により半導体チップの裏面にもパッドを有するため、何段にも重ねて配置する事が出来、半導体装置の小型化と実装面積の削減が可能になる。
また、絶縁性接着剤で固着するだけでなく、外部回路との接続用のボンディングパッドのみを露呈するような封止パッケージで全体を封止するようにしてもよい。
(第5の実施の形態)
次に、本発明の第5の実施の形態について説明する。この例では半導体チップ表面にボンディングパッドを具備する半導体装置において、半導体チップの側面にもパッドを有する構造を特徴とし、半導体チップの電気的接続の自由度が高めるようにしたものである。
次に、本発明の第5の実施の形態について説明する。この例では半導体チップ表面にボンディングパッドを具備する半導体装置において、半導体チップの側面にもパッドを有する構造を特徴とし、半導体チップの電気的接続の自由度が高めるようにしたものである。
本発明の第5の実施の形態による半導体装置の構成を図12および図13に示す。この半導体装置は、図12および13に示すように、所望の素子領域の形成された半導体チップ1201の表面に第1のボンディングパッド1203を形成するとともに、この第1のボンディングパッド1203に接続されるとともにこの半導体チップ側面に露呈する導電性コンタクト領域1202を具備したことを特徴とする。この導電性コンタクト領域1202はエッチング加工によってトレンチを形成するとともに、導電性材料が埋め込まれている。ここで、導電性コンタクト領域1202の内部に入る導電性材料は、例えばアルミやタングステン、銅などがあげられる。ただし、同じ機能を有した他の金属や樹脂でもよい。図13は図12の半導体装置を半導体チップ上面から見たもので、半導体チップ1201の表面のボンディングパッド1203に接続された導電性コンタクト領域1202が半導体チップ側面に露呈し、半導体チップ側面でもコンタクトをとることを可能にしたものである。
通常の半導体装置は、半導体チップ1201上に素子領域を構成し、外部との電気的接続は、表面のボンディングパッド1203を用いて行っており、このパッドは通常半導体チップ表面にしか構成されず、半導体チップ側面には電気的接続を行うことができなかった。このため、ワイヤボンディングやバンプ工法による張り合わせ等に、パッドを使用してしまったり、半導体チップ表面を樹脂により固定してしまった場合、そのパッドのさらなる電気的接続は困難になる。しかし、半導体チップの側面に、エッチング加工によって溝を作り、その溝にボンディングパッド1203に接続するように導電性金属、または導電性樹脂を埋め込むことにより、従来何も配置されていなかった半導体チップ側面に、端子を配置することが出来、これによりワイヤボンディングやバンプを用いたダイレクトボンディング等の加工をした後でも、端子に電気的接続を行うことが可能となる。
以上のように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体素子において、エッチング加工により半導体チップの側面にもパッドを有するため、表面側のパッドを用いてワイヤボンディング等の接続加工をした後でも、半導体チップ側面から端子に電気的接続をすることが可能となる。
(第6の実施の形態)
次に本発明の第6の実施の形態として、上述のような側面にボンディングパッドを有するCSP構造の半導体装置の製造工程について詳細に説明する。
次に本発明の第6の実施の形態として、上述のような側面にボンディングパッドを有するCSP構造の半導体装置の製造工程について詳細に説明する。
ここでは、図14に示すように、半導体素子基板21のダイシングラインを含む位置に所望の深さのトレンチ23を形成し、前記半導体基板内に所望の素子領域を形成すると共に、前記トレンチ内に導電層を充填し、半田ボールからなる外部接続端子28を備えた配線部材25に搭載し、樹脂封止し、パッケージ27を形成したのち、半導体素子基板21およびパッケージ27を、前記配線部材25とともに、切断面に前記導電層が露呈するように、前記ダイシングラインに沿って切断分離し、個々の半導体装置に分離するようにしたことを特徴とする。
ここでは、半導体基板のダイシングラインを含む位置に所望の深さのトレンチを形成し、前記半導体基板内に所望の素子領域を形成すると共に、前記トレンチ内に導電層を充填し、半導体素子基板を形成する工程と、前記半導体素子基板を、外部接続端子を備えた配線部材に搭載し、樹脂封止し、パッケージを形成する工程と、前記パッケージを、前記配線部材とともに、切断面に前記導電層が露呈するように、前記ダイシングラインに沿って切断分離し、個々の半導体装置に分離する切断工程とを含むことを特徴とする。
まず図14(a)に示すように、半導体基板21内にダイシングラインを含むように所望の深さまでエッチングしトレンチ23を形成する。そして所望の素子領域を形成する。
この後図14(b)に示すように、前記トレンチ23内に高濃度にドープされた多結晶シリコン層26を形成すると共に、熱拡散を行い、前記トレンチ23内に露呈する半導体基板21表面に高濃度拡散層26を形成する。
そして更に図14(c)に示すように、前記トレンチ23内にタングステン膜26sを形成する。
この図14(d)に示すように、このようにして半導体基板内に素子領域の形成された半導体素子基板を、バンプ23aを介して配線基板25に接続する。
さらに前記半導体素子基板と前記配線基板5との間にポリイミド樹脂などの絶縁性樹脂27を充填し固着し一体化する。
そして図14(e)に示すように、破線で示すダイシングラインに沿って、樹脂とともに、前記半導体素子基板を分割し、個々の半導体装置に切断分離する。
最後に図14(f)に示すように、切断面に露呈する高濃度にドープされた多結晶シリコン層26、高濃度拡散層25、タングステン膜26sの界面を覆うようにボンディングパッド24を形成する。
このようにして形成される半導体装置は、通常のCSP工程を用いて、トレンチをあらかじめ形成するのみで、極めて容易に側面のコンタクト形成が容易となり、また、切断面を金属膜などの導電性膜で被覆しているため、切断面から基板の素子領域への水分の侵入を抑制することができ、耐湿性が向上し、半導体装置の更なる信頼性の向上を図ることが可能となる。
(第7の実施の形態)
次に本発明の第7の実施の形態として、前記第5の実施の形態(図10)で説明した複数の半導体チップを上下に重ねて配置した積層体を、図8に示した第3の実施の形態の配線基板に実装した例について説明する。かかる構成によれば半導体装置の小型化が出来、実装面積が少なくなるという作用を有する。
次に本発明の第7の実施の形態として、前記第5の実施の形態(図10)で説明した複数の半導体チップを上下に重ねて配置した積層体を、図8に示した第3の実施の形態の配線基板に実装した例について説明する。かかる構成によれば半導体装置の小型化が出来、実装面積が少なくなるという作用を有する。
本発明の第7の実施の形態による半導体装置の構成を図15および図16に示す。図15において、この構造では半導体チップA801および半導体チップB811が積層されスルーホール802、812を介して夫々両面に形成された第1および第2のボンディングパッド、803、804、813、814のうち803、814によってバンプ803Sを介して相互接続されており、さらに配線パターンを備えたチップサイズの配線基板805に固着せしめられてなるものである。なお前記第3および第5の実施の形態における図番とは同一部位には同一符号を付した。
また、半導体チップA801上には、スルーホール802を介して半導体チップAの素子領域形成面側に導通せしめられた表面に導電性ぺースト819を介して電子部品820が搭載されている。
図16は図15の半導体装置を上面から見たもので、格子状に配置された端子808が下面に形成されている。
図16は図15の半導体装置を上面から見たもので、格子状に配置された端子808が下面に形成されている。
通常のチップサイズパッケージを用いた半導体装置は、半導体チップA801をフェイスダウンで配置し、チップサイズパッケージとしての配線基板とはバンプ接続をする。外部との電気的接続は、ボンディングパッドからチップサイズパッケージを通り、端子から行っていた。このパッドは通常半導体チップ表面にしか構成されず、半導体チップ裏側、つまり半導体装置の上面では電気的接続を行えなかった。
しかし本発明では、パッド803に導通するようにエッチング加工などによってスルーホールを形成し、その中に導電性金属、または導電性樹脂を埋め込むことにより、半導体装置上面に、外部接続端子を配置することが出来、これにより半導体チップや電子部品を積み重ねて配置することを可能とするものである。また、半導体チップA801と半導体チップB811は、同一チップでなくてもよく、例えば半導体チップA801をマイコンチップ、半導体チップB1811をメモリーチップというように、異なる機能のチップを重ね合わせてもよい。電子部品820は、導電性ペースト819により、スルーホール802と接続、導通される。電子部品によっては、導電性ペースト819と合わせて、裏面全体を接着剤等の樹脂により固定してもよい。
以上説明してきたように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体装置において、エッチング加工により半導体チップの裏面にもパッドを有するため、半導体チップや電子部品を重ねて配置する事が出来、半導体装置の小型化と実装面積の削減が可能になる。
(第8の実施の形態)
本発明の第8の実施の形態による半導体装置の構成を図17および図18に示す。
この半導体装置は、前記第4の実施の形態の半導体チップの側面にもパッドを有する構造を有し、パッドに直接電子部品を実装することにより実装基板の小型化および、実装面積の低減を図るものである。
本発明の第8の実施の形態による半導体装置の構成を図17および図18に示す。
この半導体装置は、前記第4の実施の形態の半導体チップの側面にもパッドを有する構造を有し、パッドに直接電子部品を実装することにより実装基板の小型化および、実装面積の低減を図るものである。
図12および図13に示した半導体装置と同一の半導体チップを用いており、同一部位には同一符号を付した。
なお、配線基板805は前記第7の実施の形態(図15、16)で用いたものと同様であり、半田ボールからなる外部接続端子808が形成されている。また、半導体チップ1201表面のボンディングパッド1203に接続するように形成されたコンタクト領域1202が半導体チップ側面に露呈しており、このコンタクト領域1202に電子部品が接続されている。ここで、コンタクト領域1202としては高濃度不純物拡散領域の形成あるいはトレンチ内にアルミニウムやタングステン、銅などの導電性材料を充填することによって得られる。図18は図17の半導体装置を上面から見たものである。
以上のように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体装置において、エッチング加工により半導体チップの側面にも端子を有するため、電子部品を半導体装置の側面に直接配置する事が出来、実装基板の小型化と実装面積の削減が可能になる。
(第9の実施の形態)
以下本発明の半導体装置を用いた検査方法について説明する。
本発明の第9の実施の形態による半導体装置の構成を図19に示す。前記本発明の第3の実施の形態で説明した、上面にボンディングパッド803を形成してなる半導体装置を外部接続端子808としての半田ボールを介して実装基板101上に形成されたテスト端子102上に固着し、固着後に、プローブP1、P2を半導体装置上面のボンディングパッド803およびテスト端子102に接触せしめることにより、接触状況を検査する。
以下本発明の半導体装置を用いた検査方法について説明する。
本発明の第9の実施の形態による半導体装置の構成を図19に示す。前記本発明の第3の実施の形態で説明した、上面にボンディングパッド803を形成してなる半導体装置を外部接続端子808としての半田ボールを介して実装基板101上に形成されたテスト端子102上に固着し、固着後に、プローブP1、P2を半導体装置上面のボンディングパッド803およびテスト端子102に接触せしめることにより、接触状況を検査する。
通常のチップサイズパッケージを用いた半導体装置は、半導体チップ801をフェイスダウンで接続し、チップサイズパッケージ805としての配線基板とはバンプ接続をする。外部との電気的接続は、チップサイズパッケージの下面には格子状に配置された端子808から行っている。この端子808は実装基板101と隙間無く接続され、接続している様子は外部から確認できない。従って確認のためには、半導体装置にテスト回路等を内蔵させるのが一般的であった。
しかしながら、本構成によれば、スルーホール802によって端子808までの導通が確保されており、端子808と実装基板1018テスト端子102への導通も確保されているので、スルーホール802にプローブP1を接触し、実装基板101のテスト端子102にプローブP2を接触して、プローブP1とプローブP2の電気抵抗値を確認することにより電気的接触状況を確認することにより、端子808と実装基板101との接触が確認できる。
以上のように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体素子において、エッチング加工により半導体チップの裏面に電極を有するため、チップサイズパッケージによって実装基板に実装されていて、端子が外部から見えない状態でも半導体装置と実装基板の接触を確認する事が出来、半導体装置と実装基板の接触テストが可能になる。
さらにまた、かかる構成によれば、導通検査のみならず、チップサイズパッケージによって実装基板と端子との接触面が見えないような状態でも、測定器のプローブを半導体チップ裏面の電極に接触させ、電気的状態を確認することにより、実装基板に測定端子等を設置することなく、実装基板上で動作中の半導体装置と実装基板の動作テストと動作解析を行うことができる。
(第10の実施の形態)
本発明の第10の実施の形態による半導体装置の構成を図20に示す。この例では前記本発明の第4の実施の形態で説明した、側面にコンタクト領域1202を形成してなる半導体装置を外部接続端子1208としての半田ボールを介して実装基板101上に形成されたテスト端子102上に固着し、固着後前記第9の実施の形態と同様にプローブP1、P2によって検査するようにしたことを特徴とする。
本発明の第10の実施の形態による半導体装置の構成を図20に示す。この例では前記本発明の第4の実施の形態で説明した、側面にコンタクト領域1202を形成してなる半導体装置を外部接続端子1208としての半田ボールを介して実装基板101上に形成されたテスト端子102上に固着し、固着後前記第9の実施の形態と同様にプローブP1、P2によって検査するようにしたことを特徴とする。
この方法によれば、半導体チップ表面にボンディングパッドを具備する半導体装置において、エッチング加工により半導体チップの側面にも電極を有する構造を有し、チップサイズパッケージによって実装基板と端子との接触面が見えないような状態でも、半導体チップ側面の電極と実装基板のテスト端子の導通を確認することにより、半導体装置と実装基板の接触テストが出来、確実な実装検査を行うことができるという作用を有する。
また、かかる構成によれば、導通検査のみならず、チップサイズパッケージによって実装基板と端子との接触面が見えないような状態でも、測定器のプローブを半導体チップ裏面の電極に接触させ、電気的状態を確認することにより、実装基板に測定端子等を設置することなく、実装基板上で動作中の半導体装置と実装基板の動作テストと動作解析を行うことができる。
以上のように本発明は、素子領域の形成された半導体チップを、前記半導体チップとほぼ同一サイズのパッケージで封止してなり、前記半導体装置の一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁と前記パッケージの外周縁が一致するように形成され、前記半導体チップは、主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトするボンディングパッドを具備し、少なくとも前記ボンディングパッドの一部が配線部材の外部接続端子形成面に相対向する側で露呈し、この露呈したボンディングパッドに、電子部品が搭載されているため、接続の自由度を得ることができ基板面積を増大することなく、実装可能であり、チップサイズパッケージを用いた半導体装置と実装基板との接触不良検査、半導体装置への電子部品の搭載、半導体装置の動作確認や解析などに適用可能でなる。
1 半導体基板
2 スルーホール
3 ボンディングパッド
4 ボンディングパッド
801 半導体チップ
802 スルーホール
803 ボンディングパッド
804 ボンディングパッド
2 スルーホール
3 ボンディングパッド
4 ボンディングパッド
801 半導体チップ
802 スルーホール
803 ボンディングパッド
804 ボンディングパッド
Claims (1)
- 素子領域の形成された半導体チップを、前記半導体チップとほぼ同一サイズのパッケージで封止してなる半導体装置であって、
前記半導体装置の一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁と前記パッケージの外周縁が一致するように形成され、
前記半導体チップは、主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトするボンディングパッドを具備し、
少なくとも前記ボンディングパッドの一部が配線部材の外部接続端子形成面に相対向する側で露呈し、この露呈したボンディングパッドに、電子部品が搭載されてなることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070255A JP2008182264A (ja) | 2008-03-18 | 2008-03-18 | 半導体装置、その製造方法およびその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070255A JP2008182264A (ja) | 2008-03-18 | 2008-03-18 | 半導体装置、その製造方法およびその検査方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001285258A Division JP2003092375A (ja) | 2001-09-19 | 2001-09-19 | 半導体装置、その製造方法およびその検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008182264A true JP2008182264A (ja) | 2008-08-07 |
Family
ID=39725863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008070255A Pending JP2008182264A (ja) | 2008-03-18 | 2008-03-18 | 半導体装置、その製造方法およびその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008182264A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010029668A1 (ja) * | 2008-09-12 | 2010-03-18 | パナソニック株式会社 | 集積回路装置 |
JP2011100763A (ja) * | 2009-11-04 | 2011-05-19 | Nec Computertechno Ltd | 半導体パッケージ、半導体モジュール及び半導体モジュールの検査方法 |
US9741674B2 (en) | 2015-09-09 | 2017-08-22 | Mitsubishi Electric Corporation | Semiconductor device |
US11088038B2 (en) | 2018-10-26 | 2021-08-10 | Samsung Electronics Co., Ltd. | Semiconductor package including test pad |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223833A (ja) * | 1996-12-02 | 1998-08-21 | Toshiba Corp | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法 |
-
2008
- 2008-03-18 JP JP2008070255A patent/JP2008182264A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223833A (ja) * | 1996-12-02 | 1998-08-21 | Toshiba Corp | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010029668A1 (ja) * | 2008-09-12 | 2010-03-18 | パナソニック株式会社 | 集積回路装置 |
JP2011100763A (ja) * | 2009-11-04 | 2011-05-19 | Nec Computertechno Ltd | 半導体パッケージ、半導体モジュール及び半導体モジュールの検査方法 |
US9741674B2 (en) | 2015-09-09 | 2017-08-22 | Mitsubishi Electric Corporation | Semiconductor device |
US11088038B2 (en) | 2018-10-26 | 2021-08-10 | Samsung Electronics Co., Ltd. | Semiconductor package including test pad |
US11887900B2 (en) | 2018-10-26 | 2024-01-30 | Samsung Electronics Co., Ltd. | Semiconductor package including test pad |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180269145A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4473807B2 (ja) | 積層半導体装置及び積層半導体装置の下層モジュール | |
JP5160498B2 (ja) | 半導体装置 | |
JP4871280B2 (ja) | 半導体装置およびその製造方法 | |
US9385057B2 (en) | Semiconductor device | |
JP5071084B2 (ja) | 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール | |
US20090146314A1 (en) | Semiconductor Device | |
KR20100069589A (ko) | 반도체 디바이스 | |
JP5143211B2 (ja) | 半導体モジュール | |
JP2006156436A (ja) | 半導体装置及びその製造方法 | |
US20080185671A1 (en) | Sensor semiconductor package and fabrication | |
KR20080037681A (ko) | 반도체 칩 및 그 제조 방법 및 반도체 장치 | |
JP5921297B2 (ja) | 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法 | |
JP2008182264A (ja) | 半導体装置、その製造方法およびその検査方法 | |
JP2003092375A (ja) | 半導体装置、その製造方法およびその検査方法 | |
US7315086B2 (en) | Chip-on-board package having flip chip assembly structure and manufacturing method thereof | |
JP2005026582A (ja) | 半導体装置及びその半導体装置の製造方法 | |
US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
JP5732493B2 (ja) | 半導体装置 | |
JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
JP4498336B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4791104B2 (ja) | 半導体チップおよび半導体チップの製造方法 | |
TW201005903A (en) | Semiconductor package with holes through holes | |
TWI518869B (zh) | 積層型半導體模組 | |
JP5331934B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |