CN1574329A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1574329A
CN1574329A CNA2004100424058A CN200410042405A CN1574329A CN 1574329 A CN1574329 A CN 1574329A CN A2004100424058 A CNA2004100424058 A CN A2004100424058A CN 200410042405 A CN200410042405 A CN 200410042405A CN 1574329 A CN1574329 A CN 1574329A
Authority
CN
China
Prior art keywords
lead
semiconductor chip
semiconductor
wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100424058A
Other languages
English (en)
Inventor
伊藤富士夫
铃木博通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1574329A publication Critical patent/CN1574329A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

公开了一种半导体器件，提高了安装可靠性并具有通过从树脂密封构件的背表面露出部分引线形成的外部端子。引线一侧的端部固定到半导体芯片的背表面，设置在半导体芯片外部的部分引线通过导线与形成在半导体芯片上的电极相连。

Description

半导体器件
本申请要求2003年5月20日递交的日本专利申请JP2003-141911的优先权，其内容在这里通过参考引入到本申请中。
技术领域
本发明涉及半导体器件及其制造方法。具体地，本发明涉及能够有效地应用于具有外部端子的半导体器件的技术，外部端子通过将引线部分地从树脂密封构件的背表面(部件侧)露出形成。
背景技术
对于其中用树脂密封其上形成有集成电路的半导体芯片的半导体器件，现已提出多种封装结构并在商业的基础上进行了制备。对于其中一种，现已知一种称做QFN(四边形扁平无引线封装)型的半导体器件。该QFN型半导体器件具有其中电连接到半导体芯片上的电极的引线从树脂密封构件的背表面露出作为外部端子的封装结构。因此，与例如称做QFP(四边形扁平封装)的半导体器件相比，可以减小平面尺寸，QFP具有以下封装结构：电连接到半导体芯片上电极的引线从树脂密封构件的侧面伸出并弯曲成预定的形状。
在QFN型半导体器件的制造中，使用了引线框架。通过用精确的冲压将金属薄板冲孔或通过蚀刻金属薄板形成预定的图形制造了引线框架。引线框架具有被包括外框和内框的框体分隔开的多个产品形成区。在每个产品形成区中，设置有用于其上安装半导体芯片的芯片安装部分(片，管芯垫)以及具有环绕并面向芯片安装部分的前端部(一侧的端部)的多个引线。引线安装部分由从引线框架的框体延伸出的悬挂引线支撑。引线的一侧的端部(前端部)及相对端部由引线框架的框体支撑。
在制造使用这种引线框架的QFN型半导体器件期间，半导体芯片固定到引线框架的芯片安装部分，然后半导体芯片上的电极及引线通过导电导线电连接在一起，此后，半导体芯片、导线、支撑构件以及悬挂引线用树脂密封以形成树脂密封构件，随后切掉引线框架不需要的部分。
通过适用于大规模生产的传递模塑法以下面的方式形成QFN型半导体器件中的树脂密封构件。引线框架定位在模具的上半模和下半模之间，由此半导体芯片、引线、芯片安装部分、悬挂引线以及键合线排列在模具的每个腔体的内部，之后将热固性树脂注入到模具的腔体内。
对于QFN型半导体器件，例如公开在日本待审专利公开No.2001-244399(专利文献1)中。在同一已公开文献中，对于形成树脂密封部件的方法，公开了分立型传递模塑法和块模塑型传递模塑法，在分立型传递模塑法中，使用具有多个产品形成区的引线框架并且用树脂产品形成区按照产品形成区密封安装在产品形成区中的半导体芯片，在块模塑型传递模塑法中，使用具有多个产品形成区的引线框架并且用树脂将产品形成区中安装的半导体芯片都密封在一起。而且，在以上公开的文献中，对于封装结构，公开了称做小片的结构，其中芯片安装区的平面尺寸设置得小于半导体芯片的平面尺寸。
(专利文献1)
日本待审专利公开No.2001-244399
发明内容
研究了QFN型半导体器件，本发明人发现了以下问题。
(1)通过以下方式得到其中引线从树脂密封部件的背表面露出以形成外部端子的封装结构：将引线框架设置在模具内以使引线接触模具腔体的内表面接触，此后树脂注入到模具腔体内。然而，引线的前端部没有被任何处支撑并且是自由的，由此通过将树脂注入到腔体内易于使引线移位。由于模塑期间的这种引线移位使腔体和引线之间的粘附性变差，容易产生以下麻烦之处：作为树脂密封构件的背部电极(外部端子)的引线的露出部分被树脂毛刺覆盖。将半导体器件焊接到布线基板上时，树脂毛刺造成的麻烦降低了可靠性。此外，需要除去树脂毛刺的过程，由此造成制造成本增加。在以下情况中更容易发生基于树脂毛刺的这种缺点。
同样在QFN型半导体器件中，随着安装在半导体芯片上的集成电路在功能和性能上不断提高，需要增加端子的数量(得到多管脚结构)。由于多管脚结构使树脂密封构件的平面尺寸(封装尺寸)增加，因此需要获得多管脚结构同时尽可以地不改变封装尺寸。为了得到多管脚结构同时不改变封装尺寸，需要微型化引线。然而由此，外部端子同样微型化。外部端子需要具有预定的区域，用于确保安装可靠性，因此不能制得如此小。由此，要得到多管脚结构同时不改变封装尺寸时，不可以显著增加端子的数量，因此不可以显著增加管脚的数量。
为了确保外部端子的预定区域并得到多管脚结构，选择性地增大引线端子部分(用做外部端子的部分)的宽度并沿引线的排列方向以Z字形方式排列引线端子部分。然而，此时在模塑过程中，设置在半导体芯片侧上的端子部分留下了垂直地夹持引线相对端的模具的夹持部分，由此模具中腔体内表面和引线端子部分之间的粘附性变差。此外，由于引线的前端部自由，因此通过将树脂注入到腔体内可以容易地使引线移位。因此，此种情况下，引线端子部分被树脂毛刺覆盖的麻烦更易于发生。
(2)小片结构可以得到合理的生产率并且降低了成本，是由于可以安装平面尺寸不同的多种类型的半导体芯片。然而，为了安装平面尺寸不同的多种类型的半导体芯片，需要将引线的芯片侧端子切短以与平面尺寸最大的半导体芯片的轮廓相符。特别是安装小半导体芯片时，键合线变长，存在由于线偏移造成可靠性降低的顾虑。
在以上的专利文献1中，没有具体介绍减小整个半导体封装厚度的措施，其中也没有具体介绍减少半导体封装成本的措施。
因此本发明的一个目的是提供一种能提高半导体器件的安装可靠性的技术。
本发明的另一个目的是提供一种能够减小半导体器件厚度的技术。
本发明的另一个目的是提供一种能够减小半导体器件成本的技术。
从下面的说明及附图中，本发明的以上和其它目的及新颖特点将变得显而易见。
下面为这里公开的本发明典型方式的简要介绍。
(1)一种半导体器件，具有通过使引线部分地从树脂树脂密封构件的背表面露出形成的外部端子，其中：
一侧的端部引线一侧的端部固定到半导体芯片的背表面，设置在半导体芯片外的那部分引线通过导线与形成在半导体芯片上的电极连接。
(2)在以上的(1)中，
外部端子包括沿树脂树脂密封构件的侧面排列的第一外部端子以及排列在第一外部端子内的第二外部端子，每个端子设置在所述第一外部端子的相邻端子之间。
(3)在以上的(2)中，
引线包括设置在半导体芯片外部一侧的多个第一引线端部，以及设置在相邻的所述第一引线和固定到半导体芯片背表面的一侧的端部之间的多个第二引线。
其中多个第一引线分别分别包括第一外部端子，以及
多个第二引线分别分别包括第二外部端子。
(4)在以上的(1)中，
半导体器件还包括一个构件(间隔片)，固定到半导体芯片的上表面并从树脂密封构件的上表面部分露出。
(5)半导体器件，具有通过使引线部分地从树脂树脂密封构件的背表面露出形成的外部端子，其中：
一侧的端部引线一侧的端部固定到绝缘基底，半导体芯片固定到绝缘基底上，设置在绝缘基底外部的那部分引线通过导线与形成在半导体芯片上的电极连接。
(6)在以上的(5)中，
外部端子包括沿树脂密封构件的侧面排列的第一外部端子以及排列在第一外部端子内的第二外部端子，每个端子设置在相邻的所述第一外部端子之间。
(7)在以上的(6)中，
引线包括设置在绝缘基底外部一侧上的多个第一引线端部，以及每个设置在相邻的所述第一引线和固定到绝缘基底的一侧的端部之间的多个第二引线，
其中多个第一引线分别包括第一外部端子，以及
多个第二引线分别包括第二外部端子。
(8)在以上的(5)中，
半导体器件还包括一个构件(间隔片)，固定到半导体芯片的上表面并从树脂密封构件的上表面部分露出。
(9)一种半导体器件的制造方法，半导体器件具有通过使引线部分地从树脂密封构件的背表面露出形成的外部端子，方法包括以下步骤：
(a)将一侧的端部引线一侧的端部固定到半导体芯片的背表面；
(b)通过导线将设置在半导体芯片外部的引线的部分与形成在半导体芯片上的电极连接；
(c)在半导体芯片的上表面上形成一个构件(间隔片)；以及
(d)用树脂密封构件密封半导体芯片、引线和导线，
通过涉及将树脂注入到模具腔体内的传递模塑法形成树脂密封构件，以及
在部分构件(间隔片)接触模具腔体内表面的状态中注入树脂，形成树脂密封构件。
(10)在以上的(9)中，
半导体芯片是通过切割半导体晶片得到的多个半导体芯片中的一个，以及
在切割半导体晶片之前半导体晶片的状态中在多个半导体芯片的每一个上形成构件(间隔片)。
(11)在以上的(10)中，
构件(间隔片)由硅片形成。
(12)在以上的(11)中，
硅片为通过切割硅晶片得到的多个硅片中的一个，以及
该方法还包括在切割硅晶片之前，将硅晶片附着到半导体晶片上，并随后切割硅晶片。
(13)在以上的(10)中，
通过绝缘层形成构件(间隔片)，绝缘层通过印刷形成。
(14)在以上的(13)中，
绝缘层为聚酰亚胺层。
(15)一种半导体器件的制造方法，该半导体器件具有通过使引线部分地从树脂密封构件的背表面露出形成的外部端子，该方法包括以下步骤：
(a)将一侧的端部引线一侧的端部固定到绝缘基底背表面；
(b)固定半导体芯片到绝缘基底上；
(c)通过多个导线将设置在半导体芯片外部的引线的部分与形成在半导体芯片上的电极连接；
(d)在半导体芯片的上表面上形成构件(间隔片)；以及
(e)用树脂密封构件密封半导体芯片、绝缘基底、引线和导线，
通过包含将树脂注入到模具腔体内的传递模塑法形成树脂密封构件，以及
在部分构件(间隔片)接触模具腔体内表面的状态中注入树脂形成树脂密封构件。
(16)在布线基板上制造具有多个半导体芯片的半导体芯片的方法，该方法包括以下步骤：
(a)提供第一和第二半导体芯片，每个具有集成电路和多个电极；
(b)安装第一半导体芯片到布线基板的主表面上；
(c)通过间隔片将第二半导体芯片叠置在第一半导体芯片上；
(d)通过多个导线将形成在第一和第二半导体芯片的每一个上的电极与排列在布线基板的主表面上的多个端子连接；以及
(e)用树脂密封构件在布线基板主表面上密封第一和第二半导体芯片以及导线，
第一半导体芯片为通过切割半导体晶片得到的多个半导体芯片中的一个，
在切割半导体晶片之前该半导体晶片的状态中，间隔片形成在多个半导体芯片的每一个上，以及
步骤(b)包括将其上形成有间隔片的第一半导体芯片安装到布线基板的主表面上。
(17)在以上的(16)中，
该方法还包括研磨并旋转蚀刻半导体晶片的背表面以减小半导体晶片的厚度的步骤，以及
在减少半导体晶片厚度的步骤之后，间隔片安装到半导体晶片上。
(18)一种半导体器件的制造方法，该半导体器件具有安装在引线框架的芯片安装部分上的多个半导体芯片，该方法包括以下步骤：
(a)提供第一和第二半导体芯片，每个具有集成电路和多个电极；
(b)将第一半导体芯片安装到芯片安装部分上；
(c)通过间隔片将第二半导体芯片叠置在第一半导体芯片上；
(d)通过多个导线将形成在第一和第二半导体芯片的每一个上的电极与引线框架的多个引线连接；以及
(e)用树脂密封构件密封芯片安装部分、多个引线的一部分、第一和第二半导体芯片以及导线，
第一半导体芯片为通过切割半导体晶片得到的多个半导体芯片中的一个，
在切割半导体晶片之前的半导体晶片的状态中，间隔片形成在多个半导体芯片的每一个上，以及
步骤(b)包括将其上形成有间隔片的第一半导体芯片安装到芯片安装部分上的步骤。
(19)在以上的(18)中，
该方法还包括研磨并旋转蚀刻半导体晶片的背表面以减小半导体晶片的厚度的步骤，以及
在减小半导体晶片的厚度的步骤之后，间隔片安装在半导体晶片上。
附图说明
图1示出了根据本发明的第一实施例的半导体器件外观的示意性平面图(顶视图)；
图2示出了半导体器件外观的示意性底视图(仰视图)；
图3示出了半导体器件内部结构的示意性平面图(顶视图)；
图4示出了对应于图3的部分放大图的示意性平面图；
图5示出了半导体器件内部结构的示意性底视图(仰视图)；
图6示出了对应于图5的部分放大图的示意性底视图；
图7A和7B示出了半导体器件的内部结构的示意性剖面图，其中图7A为沿(第一引线)线a-a截取的剖面图，图7B为沿(第二引线)图3中的线b-b截取的剖面图；
图8示出了在半导体器件的制造中使用的整个引线框架的示意性剖面图；
图9示出了对应于图8的部分放大图的示意性平面图；
图10A和10B示出了半导体器件的制造过程中的芯片安装步骤的示意性剖面图，图10A为沿第一引线截取的剖面图，图10B为沿第二引线截取的剖面图；
图11A和11B示出了半导体器件的制造过程中的引线键合步骤的示意性剖面图，其中图11A为沿第一引线截取的剖面图，图11B为沿第二引线截取的剖面图；
图12A和12B示出了半导体器件的制造过程的模塑步骤中模具内引线框架的设置状态的示意性平面图，其中图12A为沿第一引线截取的剖面图，图12B为沿第二引线截取的剖面图；
图13示出了半导体器件的制造过程的模塑步骤中模具内引线框架的设置状态的示意性平面图；
图14A和14B示出了半导体器件的制造过程的模塑步骤中树脂进入模具的腔体内的注入状态的示意性平面图，其中图14A为沿第一引线截取的剖面图，图14B为沿第二引线截取的剖面图；
图15示出了半导体器件的制造过程中的模塑步骤之后引线框架的示意性平面图；
图16A和16B示意性地示出了半导体器件的制造的半导体层形成步骤，其中图16A为沿第一引线截取的剖面图，图16B为沿第二引线截取的剖面图；
图17A和17B示出了根据第一实施例的改型半导体器件的内部结构的示意性剖面图，其中图17A为沿第一引线截取的剖面图，图17B为沿第二引线截取的剖面图；
图18A和18B示出了根据本发明的第二实施例的半导体器件的内部结构的示意性剖面图，其中图18A为沿第一引线截取的剖面图，图18B为沿第二引线截取的剖面图；
图19A和19B示出了根据本发明的第三实施例的半导体器件的内部结构的示意性剖面图，其中图19A为沿第一引线截取的剖面图，图19B为沿第二引线截取的剖面图；
图20A和20B示出了根据本发明的第四实施例的半导体器件的内部结构的示意性剖面图，其中图20A为沿第一引线截取的剖面图，图20B为沿第二引线截取的剖面图；
图21A和21B示出了根据本发明的第五实施例的半导体器件的内部结构的示意性剖面图，其中图21A为沿第一引线截取的剖面图，图21B为沿第二引线截取的剖面图；
图22A和22B示出了根据本发明的第六实施例的半导体器件的内部结构的示意性剖面图，其中图22A为沿(第一引线)线a-a截取的剖面图，图22B为沿(第二引线)线b-b截取的剖面图；
图23A、23B和23C示出了第六实施例的半导体器件的制造过程的示意性剖面图，其中图23A示出了芯片安装步骤，图23B示出了间隔片安装步骤，图23C示出了引线键合步骤；
图24A和24B示出了第六实施例的半导体器件的制造过程的模塑步骤中模具内引线框架的设置状态的示意性剖面图，其中图24A为沿第一引线截取的剖面图，图24B为沿第二引线截取的剖面图；
图25示出了第六实施例的半导体器件的制造过程的模塑步骤中模具内引线框架的设置状态的示意性平面图；
图26示出了第六实施例的半导体器件的制造的模塑步骤之后引线框架的示意性平面图；
图27示出了在第六实施例的半导体器件的制造中通过切割得到的各树脂密封部件的示意性剖面图；
图28A和28B示出了根据第六实施例的改型半导体器件的制造过程的模塑步骤中模具内引线框架的设置状态的示意性剖面图，其中图28A为沿第一引线截取的剖面图，图28B为沿第二引线截取的剖面图；
图29A和29B示出了根据本发明的第七实施例的半导体器件的内部结构的示意性剖面图，其中图29A为沿第一引线截取的剖面图，图29B为沿第二引线截取的剖面图；
图30A和30B示出了根据本发明的第八实施例的半导体器件的内部结构的示意性剖面图，其中图30A为沿第一引线截取的剖面图，图30A为沿第二引线截取的剖面图；
图31A和31B示出了根据本发明的第九实施例的半导体器件的内部结构的示意性剖面图，其中图31A为沿第一引线截取的剖面图，图31B为沿第二引线截取的剖面图；
图32A和32B示出了根据本发明的第十实施例的半导体器件的内部结构的示意性剖面图，其中图32A为沿第一引线截取的剖面图，图32B为沿第二引线截取的剖面图；
图33A和33B示出了根据本发明的第十一实施例的半导体器件的内部结构的示意性剖面图，其中图33A为沿第一引线截取的剖面图，图33B为沿第二引线截取的剖面图；
图34A和34B示出了根据本发明的第十二实施例的半导体器件的内部结构的示意性剖面图，其中图34A为沿第一引线截取的剖面图，图34B为沿第二引线截取的剖面图；
图35示出了根据本发明的第十三实施例的半导体芯片的示意性剖面图；
图36为制造第十三实施例的半导体芯片使用的半导体晶片的示意性平面图；
图37为用于制造第十三实施例的半导体芯片使用的间隔片的示意性平面图；
图38A和38B示出了第十三实施例的半导体芯片的制造中的制造步骤的示意性剖面图；
图39A、39B以及39C示出了第十三实施例的半导体芯片的制造中的制造步骤的示意性剖面图；
图40A、40B以及40C示出了根据本发明的第十四实施例的半导体芯片的制造中的制造步骤的示意性剖面图；
图41A、41B以及41C示出了第十四实施例的半导体芯片的制造中的制造步骤的示意性剖面图；
图42A和42B示出了第十四实施例的半导体芯片的制造中的制造步骤的示意性剖面图；
图43A、43B以及43C示出了根据本发明的第十五实施例的半导体芯片的制造中的制造步骤的示意性图表；
图44示出了根据本发明的第十六实施例的半导体器件的内部结构的示意性剖面图；
图45A和45B示出了第十六实施例的半导体芯片的制造中的制造步骤的示意性剖面图，其中图45A示出了芯片安装步骤，图45B示出了引线键合步骤；
图46A和46B示出了第十六实施例的半导体芯片的制造中的制造步骤的示意性剖面图，其中图46A示出了芯片安装步骤，图46B示出了引线键合步骤；
图47示出了根据本发明的第十七实施例的半导体器件的内部结构的示意性剖面图；
图48A和48B示出了第十七实施例的半导体芯片的制造中的制造步骤的示意性剖面图，其中图48A示出了芯片安装步骤，图48B示出了引线键合步骤；以及
图49A和49B示出了第十七实施例的半导体芯片的制造中的制造步骤的示意性剖面图，其中图49A示出了芯片安装步骤，图49B示出了引线键合步骤。
具体实施方式
下面参考附图详细地介绍本发明的各实施例。在图示各实施例的所有附图中，具有相同功能的部分用相同的参考数字表示，并且省略了重复的说明。
(第一实施例)
在本第一实施例中，介绍本发明应用于QFN型半导体器件的一个例子。
图1示出了根据本发明的第一实施例的半导体器件外观的示意性平面图(顶视图)，图2示出了本发明的第一实施例的半导体器件外观的示意性底视图(仰视图)，图3示出了本发明的第一实施例的半导体器件内部结构的示意性平面图(顶视图)，图4示出了对应于图3的部分放大图的示意性平面图，图5示出了本发明的第一实施例的半导体器件内部结构的示意性底视图(仰视图)，图6示出了对应于图5的部分放大图的示意性底视图，以及图7A和7B示出了本发明的第一实施例的半导体器件的内部结构的示意性剖面图，其中图7A为沿(第一引线)线a-a截取的剖面图，图7B为沿(第二引线)图3中的线b-b截取的剖面图。
在图3和4中，部分省略了以后将介绍的导线以便更容易观看附图。
如图1到6以及图7A和7B所示，由1a表示的本第一实施例的半导体器件为具有半导体芯片2、每个由多个引线5构成的第一到第四引线组、多个键合线7以及树脂密封构件8的封装结构。用树脂密封构件8密封半导体芯片2、第一到第四引线组中的多个引线5以及多个键合线7。
如图3所示，与半导体芯片2的厚度方向相交叉的平面形状为四边形。在本实施例中，它为方形。例如，半导体芯片2为具有半导体衬底、形成在半导体衬底主表面上的多个晶体管元件、包括半导体衬底主表面上多级绝缘层和布线层的多层互连、以及形成以覆盖多层互连的表面保护膜(最终保护层)的结构。例如，绝缘层由氧化硅膜形成，布线层由如铝(Al)、铝合金、铜(Cu)或铜合金等的金属膜形成。表面保护膜例如由如氧化硅膜或氮化硅膜的无机绝缘膜与有机绝缘膜的叠层的多层膜形成。
如图3和图7A，7B所示，半导体芯片2具有互相相对设置的主表面(电路形成面)2x和背表面2y，具有形成在半导体芯片2的主表面2x上的集成电路。集成电路主要由形成在半导体衬底主表面上的晶体管元件以及形成在多层互连中的布线组成。
多个键合焊盘(电极)3形成在半导体芯片2的主表面2x上。多个键合焊盘3沿半导体芯片2的四个边排列。多个键合焊盘3形成在半导体芯片2的多层互连中的顶部布线层上，并通过形成在半导体芯片2的表面保护膜中对应于键合焊盘3的键合开口露出。
如图1到3所示，在与树脂密封构件的厚度方向交叉的方向中树脂密封构件8的平面形状为四边形。在本实施例中为方形。如图1、2和7所示，树脂密封构件8具有互相相对设置的主表面(上表面)8x和背表面(下表面，安装表面)8y，并且半导体芯片2的平面尺寸(外形尺寸)大于树脂密封构件8的平面尺寸。
为了减少应力，例如使用基于联苯的热固性树脂形成树脂密封构件8，在所述树脂内混有苯酚固化剂、硅橡胶以及填料。树脂密封构件8通过适合于大规模生产的传递模塑法形成。根据传递模塑法，使用了配备有罐、流道(runner)、树脂注入口以及腔体的模具，热固性树脂通过流道和树脂注入口由罐注入到腔体内形成树脂密封构件。
为了制造树脂密封型半导体器件，通常采用分立型传递模塑法和块模塑型传递模塑法，在分立型传递模塑法中，使用具有多个产品形成区的引线框架并且用树脂产品形成区按照产品形成区分别密封安装在产品形成区中的半导体芯片，在块模塑型传递模塑法中，使用具有多个产品形成区的引线框架并且用树脂将产品形成区中安装的半导体芯片都分别密封在一起。采用分立型传递模塑法用于制造本第一实施例的半导体器件1a。
如图3和4所示，第一到第四引线组相应地排列在树脂密封构件8的四个边，每个引线组中的多个引线5沿树脂密封构件的每个边排列。每个引线组中的多个引线5从树脂密封构件8的每个侧面8 z延伸到半导体芯片2。
形成在半导体芯片2上的多个键合焊盘3分别电连接到第一到第四引线组中的多个引线5。在本第一实施例中，通过键合线7进行半导体芯片2上的键合焊盘3与引线5之间的电连接。键合线7的一侧的端部连接到半导体芯片2上的键合焊盘3，同时它的相对端连接到半导体芯片2外部(周围)区域中的引线5。例如，金(Au)线用做键合线7。作为键合线7连接方法的一个例子，使用了采用超声线键合的钉头键合(球状键合)法。
如图3到6和图7A，7B所示，每个引线组中的多个引线5包括分别在端面(靠近半导体芯片2)和相对的端面(靠近树脂密封构件8的侧面8z)上具有端子部分6的多个引线5a和多个引线5b。引线5b的端子部分6b排列在靠近树脂密封构件8的侧面8z(外周边)，同时引线5a的端子部分6a排列在引线5b的端子部分6b内，换句话说，相对于引线5a的端子部分6a，端子部分6a设置得远离树脂密封构件8的侧面8z(外周边)。也就是，如图7A和7B所示，从树脂密封构件8的每个侧面8z(外周边)到设置在侧面内的每个端子部分6a的距离L1长于从树脂密封构件8的每个侧面8z(外周边)到设置在侧面内的每个端子部分6b的距离L2。
如图7A和7B所示，端子部分6(6a，6b)与引线5(5a，5b)一体地形成。除对应的端子部分6之外的每个引线5的其它部分的厚度小于端子部分6的厚度(端子部分6的厚度＞其它部分的厚度)。如图4所示，每个端子部分6(6a，6b)的宽度6W大于与一个端面相对的面上的端子端部处每个引线5的宽度5W。
如图3和4所示，每个引线组中的多个引线5具有以下结构：在一个方向中(沿树脂密封构件8的对应边)引线5a和5b交替并重复地排列，以相互相邻。
如图2和图7A，7B所示，引线5(5a，5b)的端子部分6(6a，6b)从树脂密封构件8的背表面8y露出并用做外部端子。例如通过镀覆或印刷，焊料层9形成在每个端子部分6的顶端。通过将这些连接(5a，5b)焊接到形成在布线基板上的电极(印迹、焊台、焊盘)封装本第一实施例的半导体器件1a。
在每个引线组中，如图2至6所示，沿树脂密封构件8的对应边多个引线5的端子部分6以Z字形地排成两行。最接近树脂密封构件8的侧边的第一行由端子部分5b构成，同时设置在第一行内的第二行由端子部分5a组成。如图2和4所示，端子部分6b的第一行的布局间距6P2和端子部分6a的第二行的布局间距6P1宽于相邻引线5的相对端之间的布局间距5P。
在本第一实施例中，端子部分6b的布局间距6P2和端子部分6a的布局间距6P1假定约650μm，同时相邻引线5的相对端部之间的布局间距5P假定约400μm。每个端子部分6(6a，6b)的宽度6W假定约300μm。每个引线5(5a，5b)的相对端部上的宽度5W假设约200μm。每个端子部分6a从内部距离树脂密封构件8的每一侧面8z(外周边)的距离L1约800μm，每个端子部分6b从内部距离树脂密封构件8的侧面8z(外周边)的距离L2假定约250μm。每个端子部分6(6a，6b)的厚度假定约125到150μm，除对应的端子部分6之外每个引线5的其它部分的厚度假定约65到75μm。
在本第一实施例的半导体器件1a中，如上所述，存在形成的引线5b和5a，引线5b具有从树脂密封构件8的背表面8y露出的端子部分6b并用做外端子，引线5a具有从从树脂密封构件8的背表面8y露出的端子部分6a并用做外端子，端子6a设置在端子部分6b的内部，引线5a和5b沿树脂密封构件8的侧面交替并重复地排列。而且，每个端子部分6(6a，6b)的宽度6W大于每个引线5(5a，5b)的相对端部的宽度5W。
根据这种封装结构，即使引线5(5a，5b)被微型化，也可以可以确保在封装过程中得到高可靠性所需要的每个端子部分6(6a，6b)的所需面积并且从而可以可以得到多管脚结构同时不必改变封装结构。
如图5，6和7A，7B所示，引线5a一侧的端部通过粘接剂4固定地键合到半导体芯片2的背表面2y。引线5a的相对端部终止于树脂密封构件8的侧面8z(外周边)中。引线5b的一侧的端部终止于半导体芯片2的外部(周围)，同时它的相对端部终止于树脂密封构件8的侧面8z(外周边)中。也就是，本第一实施例1的半导体器件1a具有以下封装结构：端子部分6a设置在引线5b的端子部分6b内的引线5a一侧的端部通过粘接剂4固定地键合到半导体芯片2的背表面2y。对于粘接剂4，使用包括树脂层两面上的粘接层的绝缘聚酰亚胺树脂膜。例如，形成绝缘树脂膜以覆盖半导体芯片2的背表面2y。
接下来，参考图8和9，介绍制造半导体器件1a使用的引线框架。
图8示出了在本第一实施例的半导体器件1a的制造中使用的整个引线框架的示意性平面图，图9为对应于图8的部分放大图的示意性平面图。
如图9所示，指示为LF的引线框架为多框架结构，其中由包括外框部分21和内框部分22的框体(支撑部件)20分隔开的多个产品形成区(器件形成区)23排列成矩阵形状。在每个器件形成区23中，排列了第一到第四引线组，每组包括多个引线5，如图9所示。每个器件形成区23的平面形状为四边形。对应于环绕每个器件形成区23的框体20的四个部分排列第一到第四引线组。每个引线组中的多个引线5包括多个引线5a和5b。引线5a和5b在一个方向中交替并重复地排列，从而相互相邻。每个引线组中的多个引线5连接到框体20的对应部分(外框部分21和内框部分22)。为了增强与键合线的粘接性，每个引线组中多个引线5的每一个在将与对应的键合线相连的部分处具有主要由银(Ag)组成的镀覆层。
为了制造引线框架LF，首先提供金属薄板，例如由铜(Cu)、铜合金或铁(Fe)-镍(Ni)合金形成并且具有约125到150μm的厚度，金属薄板的一面在要形成引线5的位置处涂覆有光致抗蚀剂膜。类似地，在金属薄板的两面将形成端子部分6的位置处涂覆有光致抗蚀剂膜。然后，此时，使用化学溶液蚀刻金属薄板以将一面涂覆有光致抗蚀剂膜的区域中的金属薄板减薄到约一半(65到75μm)(半蚀刻)。通过以此方式蚀刻金属薄板，两面没有涂覆光致抗蚀剂膜的金属薄板区域完全消失，而具有约65到75μm的引线形成在一面涂覆有光致抗蚀剂膜的区域中。而且，对于两面涂覆有光致抗蚀剂膜的金属薄板区域，由于没有被化学溶液蚀刻，因此形成了具有的厚度(125到150μm)与蚀刻前厚度相同的突起端子部分6。接下来，除去光致抗蚀剂膜并且此后镀覆层形成在引线5的一个端面上的线连接面上，从而完成了图8和9所示的引线框架LF。
接下来，参考图12和13，介绍在半导体器件1a的制造中使用的模具。
图12A和12B示出了半导体器件的制造期间的模塑步骤中模具的设置状态的示意性平面图，其中图12A为沿第一引线截取的剖面图，图12B为沿第二引线截取的剖面图。
图13示出了模塑步骤中模具内引线框架的设置状态的示意性平面图。
模具25具有的结构如图12和13所示，但是不限于此，其中模具25具有相互垂直分开的上半模25a和下半模25b，还具有罐、选择(cull)部分、流道、树脂注入口、腔体26以及排气口。在模具25中，引线框架LF设置在上半模25a和下半模25b的配合表面之间。当两个半模具的配合表面相互面对时，将注入树脂的腔体26由上和下半模具25a和25b限定。在本实施例中，模具25中的腔体26例如由分别形成在上和下半模25a，25b中的凹面部分限定，但是不限于此。对应于引线框架LF的多个产品形成区23形成多个腔体26。
接着，参考图10到16，下面介绍如何制造半导体器件1a。
图10A和10B示出了半导体器件的制造过程中的芯片安装步骤的示意性剖面图，图10A为沿第一引线截取的剖面图，图10B为沿第二引线截取的剖面图，图11A和11B示出了半导体器件的制造过程中的引线键合步骤的示意性平面图，其中图11A为沿第一引线截取的剖面图，图11B为沿第二引线截取的剖面图，图14A和14B示出了半导体器件的制造期间的模塑步骤中树脂进入模具的每个腔体内的树脂注入状态的示意性平面图，其中图14A为沿第一引线截取的剖面图，图14B为沿第二引线截取的剖面图，图15示出了半导体器件的制造期间的模塑步骤之后引线框架的示意性平面图，图16A和16B示意性地示出了半导体器件的制造期间的焊料层形成步骤的剖面图，其中图16A为沿第一引线截取的剖面图，图16B为沿第二引线截取的剖面图。
首先，提供图8和9中所示的引线框架LF，此后，如图10A和10B所示，半导体芯片2固定地键合到引线框架LF。通过粘接剂4将引线5一侧的端部键合并固定到半导体芯片2的背表面2y进行引线框架LF和半导体芯片2的键合和固定。在该步骤中，用装载到加热台27a的引线框架LF进行半导体芯片2的键合和固定，但是由于突起的端子部分6设置在引线框架LF的背表面上，因此优选凹形部分28形成在加热台27a中对应于端子6的部分处。采用凹形部分28，可以以稳定地支撑引线框架LF并且由此可以防止安装半导体芯片2时引线5的变形或者芯片的位置偏差。
接下来，如图11A和11B所示，排列在半导体芯片2的主表面2x上的多个键合焊盘3和多个引线5通过多个键合线7电连接在一起。该步骤同样可以用装载到加热台27b的引线框架LF进行，由此优选凹形部分28形成在对应于端子部分6的位置处的加热台27b中。采用凹形部分28，可以防止线键合时的引线5的变形或者键合线7的位置偏差。
然后，如图12A，12B以及图13所示，引线框架LF设置在模具25的上和下半模25a，25b之间。
在每个产品形成区23中半导体芯片2、引线5以及键合线7都设置在每个腔体26内部的状态中进行引线框架LF的设置。
而且，在引线5(5a，5b)的相对端部垂直地夹在上和下半模25a，25b的配合表面之间并且引线5(5a，5b)的端子部分6(6a，6b)接触腔体26的内表面的状态中进行引线框架LF的设置。
随后，如图14所示，采用如上设置的引线框架LF，例如热固性树脂从模具25中的罐中穿过选择部分、流道以及树脂注入口注入形成了树脂密封构件8。用树脂密封构件8密封半导体芯片2、多个引线5以及多个键合线7。
在该步骤中，引线5的端子部分6从树脂密封构件8的背表面8y露出形成封装。
接着，从模具25中取出引线框架LF。在本第一实施例的半导体器件1a的制造中，采用了使用具有多个产品形成区23的引线框架LF并且对安装在产品形成区23中的每个半导体芯片分别进行树脂密封的分立型传递模塑法。因此，如图15所示，对于引线框架LF的每个产品形成区23分别形成树脂密封构件8。
之后，如图16所示，例如通过镀覆或印刷在从每个树脂密封构件8的背表面8y露出的每个端子部分6的表面上形成焊料层9，此后，如商品名的标记印刷在每个树脂密封构件8的主表面8x上，随后为从框体20上分离引线5的切割步骤以及将引线框架LF的不需要部分从引线框架上分离掉的切割步骤，由此基本上完成了本第一实施例的半导体器件1a。
在半导体器件1a的制造期间的模塑步骤中，如图12所示，引线5a一侧的端部键合并固定到半导体芯片2的背表面2y。如果在该状态中树脂注入到腔体26内，那么可以抑制由注入到腔体26内的树脂流动引起的引线5a的移位。因此，可以以抑制腔体26的内表面和引线5a的端子部分6a之间的粘附性变差，因此可以以防止发生作为树脂密封构件8的背电极(外部端子)的引线5a的端子部分6a被树脂毛刺覆盖的麻烦。
另一方面，在引线5(5a，5b)的相对端部垂直地夹在上和下半模25a，25b的配合表面之间并且引线5(5a，5b)的端子部分6(6a，6b)接触每个腔体26的内表面的状态中进行引线框架LF的设置。通过这样做，由于构成引线框架LF的金属薄板的弹力，产生了力使引线5的端子部分6推向腔体26的内表面。由此，引线5的端子部分6紧密接触腔体26的内表面。然而，该随着距紧紧地固定引线5的相对端的模具25的夹紧部分(每个腔体26的外周边)的距离变长，该推力变弱。因此，与端子部分6b相比距模具的夹紧部分更远的端子部分6a推向每个腔体26内表面的推力更弱。也就是，与端子部分5b相比远离模具25的夹紧部分的端子部分5a与腔体26的粘附性变差，并且容易发生端子部分6a被树脂毛刺覆盖的麻烦。
另一方面，在本第一实施例中，引线5a的一侧的端部键合并固定到半导体芯片2的背表面2y。根据该结构，可以抑制作用在腔体26内表面上的端子部分6a的推力降低。因此，可以抑制腔体26的内表面与引线5a的端子部分6a之间的粘附性变差，因此可以抑制发生作为树脂密封构件8的背部电极(外部端子)的引线5a的端子部分6a被树脂毛刺覆盖的麻烦。
因此，通过将引线5的一侧的端部键合并固定到半导体芯片2的背表面2y，可以抑制树脂流动引起的树脂毛刺的发生，并且抑制了距离模具25的夹紧部分远距离引起的树脂毛刺的发生。因此，将半导体器件焊接到布线基板时可以提高可靠性。而且，由于不需要树脂毛刺的除取步骤，因此可以低成本制造具有高安装可靠性的半导体器件。
根据引线5a的一侧的端部固定到半导体芯片2的背表面2y的方法，平面尺寸不同的几种类型的半导体芯片可以安装在引线框架LF上，因此可以得到合理的生产率并且降低了成本。为了安装平面尺寸不同的几种类型的半导体芯片，引线的前端不需要切短以匹配平面尺寸最大的半导体芯片的外形，因此可以根据芯片外形选择键合线7的长度，由此可以抑制由注入到腔体26内的树脂流动引起的线偏移。
在本第一实施例中，引线5b的一侧的端部没有键合和固定到半导体芯片的背表面，但是终止于半导体芯片的外部。优选将所有的引线固定到半导体芯片2的背表面，但是当引线的数量较多时，很难将所有的引线固定到半导体芯片2的背表面2y。这是由于有必要将引线一侧端部处的布局间距制得窄于引线相对端处的布局间距，并且由于加工引线时遇到限制。因此，当引线的数量较多时，优选和本第一实施例中一样，选择具有的端子部分6a就发生树脂毛刺而言较差的引线5a并固定到半导体芯片2的背表面。
(修改)
图17A和17B示出了根据第一实施例的改型半导体器件的内部结构的示意性平面图，其中图17A为沿第一引线截取的剖面图，图17B为沿第二引线截取的剖面图。
在以上的第一实施例中，参考了设置在引线5b的端子部分6b内(半导体芯片2侧)具有端子部分6a的引线5a的一侧的端部固定到半导体芯片2的背表面的例子。然而，同样对于引线5b，与引线5a类似，它们一侧的端部可以键合并固定到半导体芯片2的背表面2y，如图17A和17B所示。此时，同样在设置于端子部分6a外部的端子部分6b，可以抑制发生由树脂毛刺引起的麻烦。
(第二实施例)
图18(a)和18(b)示出了根据本发明的第二实施例的半导体器件的内部结构的示意性剖面图，其中图18(a)为沿第一引线截取的剖面图，图18(b)为沿第二引线截取的剖面图。
如图18所示，本第二实施例的半导体器件1b基本上与第一实施例的结构相同，并且具有以下不同结构。
本第二实施例的半导体器件1b具有以下封装结构：半导体器件具有用于支撑半导体芯片2的基底(支撑基底)10、通过粘接剂4键合并固定到基底10主表面的半导体芯片2，并且引线5(5a，5b)一侧的端部通过粘接剂键合并固定到与主表面相对的基底10的背表面。对于基底10，针对半导体芯片2和引线5a考虑了介质特性，优选使用如树脂带的绝缘基底。当考虑散热特性时，可以使用由高导热率的金属材料形成的金属基底。然而，使用导电金属基底时，有必要使用绝缘粘接剂用于基底10和引线5a之间的键合以及用于基底10和半导体芯片2之间的键合。
通过在制造过程中将带有基底10的引线框架粘接并固定到引线5的一侧的端部或者通过键合和固定基底10到引线5的一侧的端部并且随后将半导体芯片2键合和固定到基底10得到这种封装结构。
同样在这种封装结构中，可以得到与第一实施例相同的效果。
(第三实施例)
图19A和19B示出了根据本发明的第三实施例的半导体器件的内部结构的示意性剖面图，其中图19A为沿第一引线截取的剖面图，图19B为沿第二引线截取的剖面图。
如图19所示，本第三实施例的半导体器件1c基本上与第二实施例的结构相同，并且具有以下不同结构。
本第三实施例的半导体器件1c具有以下封装结构：引线5(5a，5b)一侧的端部键合并固定到半导体芯片2周围(外部)位置处基底10的主表面(半导体芯片2所固定的表面，即芯片固定表面)。每个引线5具有第一部分S1、从第一部分S1弯向树脂密封构件8的背表面8y的第二部分S2、以及从第二部分S2向树脂密封构件8的侧面8z延伸的第三部分S3。第一部分S1键合并固定到基底10的主表面，端子部分6形成在第三部分S3中。换句话说，构成每个引线5，以便相关于具有端子部分6的第三部分P3，键合并固定到基底10主表面的第一部分S1设置在树脂密封构件8的主表面上。可以通过将金属板冲孔或蚀刻金属板形成预定的图形并通过随后的弯曲形成这种引线5。
这种封装结构也提供了与第一实施例相同的效果。
此外，由于引线5的刚性变高，将引线5的端子部分6压向模具中每个腔体内表面的力增大。
而且，由于每个引线5的前端部侧的厚度被半导体芯片2的厚度吸收，因此与第二实施例中引线5一侧的端部键合并固定到基底10的背表面(与固定半导体芯片2的侧相对的侧)的情况相比，可以使得半导体器件的厚度减少。
进而，在每个引线5中，由于相对于具有端子部分6的第三部分S3，键合并固定到基底10主表面的第一部分S1设置在树脂密封构件8的主表面上，因此基底10变厚同时没有使半导体器件增厚。此外，尽管没有示出，基底10可以从树脂密封构件8的背表面露出。
(第四实施例)
图20A和20B示出了根据本发明的第四实施例的半导体器件的内部结构的示意性剖面图，其中图20A为沿第一引线截取的剖面图，图20B为沿第二引线截取的剖面图。
如图20所示，本第四实施例的半导体器件1d基本上与第三实施例的结构相同，不同之处在于以下结构。
本第四实施例的半导体器件1d具有以下封装结构：半导体芯片2的背表面2y通过粘接剂4键合并固定到与基底主表面相对的基底10的背表面，并且引线5的第一部分S1通过粘接剂键合和固定到半导体芯片2周围设置的基底10的背表面。在主表面2x设置在树脂密封构件8的背表面8y上的状态中用树脂密封半导体芯片2。
这种封装也提供了与第三实施例相同的效果。
(第五实施例)
图21A和21B示出了根据本发明的第五实施例的半导体器件的内部结构的示意性剖面图，其中图21A为沿第一引线截取的剖面图，图21B为沿第二引线截取的剖面图。
如图21所示，本第五实施例的半导体器件1e基本上与第一实施例的以上修改结构相同，不同之处在于以下结构。
本第五实施例的半导体器件1e具有以下封装结构：端子部分5a设置在半导体芯片2下面并且端子部分5b排列在半导体芯片2周围。这种封装结构适用于引线数量相对小的情况或者安装大尺寸半导体芯片的情况。
同样在这种封装结构中，引线5的端子部分6牢固地压向模具内每个腔体的内表面，由此得到了与第一实施例相同的效果。
(第六实施例)
在第一实施例中，介绍了根据分立型传递模塑法制造半导体器件的一个例子，但是在本第六实施例中，介绍了根据块模塑型传递模塑法制造半导体器件的一个例子。
图22A和22B示出了根据本发明的第六实施例的半导体器件的内部结构的示意性剖面图，其中图22A为沿(第一引线)线a-a截取的剖面图，图22B为沿(第二引线)线b-b截取的剖面图。
如图22所示，本第六实施例的半导体器件1f基本上与第一实施例的以上结构相同，不同之处在于以下结构。
在本第六实施例中形成的每个树脂密封构件8具有外形尺寸基本相同的主表面8x和背表面8y。树脂密封构件8的侧面8z基本上垂直于主表面8x和背表面8y。包括引线5a和5b的多个引线5在它的一侧端部通过粘接剂4键合并固定到半导体芯片2的背表面2y。间隔片11通过粘接剂12键合并固定到半导体芯片2的主表面2x。与键合和固定到半导体芯片2主表面2x的面相对的面上的间隔片11从树脂密封构件8的主表面(上表面)8x露出。
在本第六实施例的半导体器件1f的制造中，采用了块模塑型传递模塑法，根据该方法，如后面将详细介绍的，通过用树脂密封分别安装在引线框架的多个产品形成区中的所有半导体芯片形成树脂密封构件并通过随后将引线框架和树脂密封构件分成引线框架的分立的产品形成区制造半导体器件1f。
下面参考图23到27介绍如何制备半导体器件1f。
图23A、23B和23C示出了第六实施例的半导体器件的制造过程的示意性剖面图，其中图23A  出了芯片安装步骤，图23B示出了间隔片安装步骤，图23C示出了引线键合步骤。图24A和24B示出了第六实施例的半导体器件的制造期间的模塑步骤中模具内引线框架的设置状态的示意性剖面图，其中图24A为沿第一引线截取的剖面图，图24B为沿第二引线截取的剖面图。图25示出了第六实施例的半导体器件的制造期间的模塑步骤中模具内引线框架的设置状态的示意性平面图。图26示出了第六实施例的半导体器件的制造中的模塑步骤之后引线框架的示意性平面图。图27示出了在第六实施例的半导体器件的制造中按产品形成区将树脂密封部件分为产品形成区的状态的示意性平面图。
首先，装备图8和9所示的引线框架LF。此后，半导体芯片2键合并固定到引线框架LF，如图23A所示。通过粘接剂4将引线5的一侧的端子键合并固定到半导体芯片2的背表面2y进行引线框架LF和半导体芯片2之间的键合和固定。
接下来，如图23B所示，通过粘接剂12，间隔片11键合并固定到每个半导体芯片2的主表面2x。
然后，如图23C所示，排列在半导体芯片2主表面2x上的多个键合焊盘3和多个引线5通过多个键合线7电连接在一起。
随后，如图24A、24B以及图25所示，引线框架LF设置在模具30的上半模30a和下半模30b之间。
在多个产品形成区23设置在一个腔体31中的状态，即分别安装在产品形成区23中的半导体芯片2以及引线5和键合线7设置在一个腔体31内的状态中进行引线框架LF的设置。
此外，在引线5的端子部分6接触与端子部分6相对的腔体31的内表面部分并且间隔片11的上表面接触与上表面相对的腔体31的内表面的状态中进行引线框架LF的设置。
对于间隔片11，优选选择具有的厚度允许当引线框架LF设置在模具30内时引线5稍微偏斜的间隔片。对于间隔片11，优选选择具有的外形尺寸使侧面设置在每个半导体芯片2上键合焊盘3内的间隔片。对于间隔片11，考虑到热膨胀系数差引起的半导体芯片2的损伤，优选选择由具有的热膨胀系数接近半导体芯片2的材料制成的间隔片。此外，对于间隔片11，考虑到键合线7从树脂密封构件中露出的模塑缺陷，优选选择比每个键合线7的环高度(从半导体芯片2的主表面2x直到导线顶部的高度)厚的间隔片。
接下来，采用以上设置的引线框架LF，例如热固性树脂从模具30中的罐穿过选择部分、流道和树脂注入口注入到腔体31内，形成树脂密封构件32。用树脂密封构件32密封产品形成区23中的半导体芯片2、多个引线4以及多个键合线7，如图25所示。
然后，从模具30中取出引线框架LF，例如通过镀覆或印刷在从每个产品形成区23中的树脂密封构件32的背表面中露出的每个端子部分6的表面上形成焊料层9。此后，例如通过切割引线框架LF和树脂密封构件32被分成每个产品形成区23，例如形成了分立的树脂密封构件8。以此方式，基本上完成了图22所示的本第六实施例的半导体器件1f。
在根据本第六实施例的制造过程中，如图24和25所示，将引线框架LF设置在模具30内时，引线5一侧的端部固定到每个半导体芯片2的背表面2y，形成在引线5相对端部的端子部分6接触与端子部分6相对的腔体31的内表面部分，固定到半导体芯片2的主表面2x的间隔片11接触与间隔片11相对的腔体31的内表面部分，由此与第一实施例相比，可以进一步抑制通过注入到腔体31内的树脂流动引起的引线5的偏移。而且，由于模具30的夹力起将引线5的端子部分6推向腔体31内表面的推力作用，因此提高了腔体内表面和引线5的端子部分6之间的粘附性。在本第六实施例中，因此，可以进一步抑制引线5的端子部分6被树脂毛刺覆盖的麻烦。
特别是，在块模塑型传递模塑法中，框部分环绕多个产品形成区23的引线框架LF的框体20中的外框部分21夹(紧紧地固定)在模具30的上和下半模30a，30b之间，但是每一个设置在相邻的产品形成区23之间的大多数内框部分22没有夹(紧紧地固定)在模具30的上和下半模之间，由此与排列在腔体31的外周边的引线5相比，设置在相邻的产品形成区23之间的引线5易于受到注入到腔体31内的树脂流动造成的偏移。由此，本发明特别有效地适用于块模塑型传递模塑法。同样在本第六实施例中采用的块模塑型传递模塑法中，因此可以抑制随着从腔体31的外周边到引线5的外端子6的距离变长易于发生的树脂毛刺。
(修改)
图28A和28B示出了根据第六实施例的改型半导体器件的制造期间的模塑步骤中模具内引线框架的设置状态的示意性剖面图，其中图28A为沿第一引线截取的剖面图，图28B为沿第二引线截取的剖面图。
在以上的第六实施例中，介绍了其中在引线5的端子部分6接触与端子部分6相对的腔体31的内表面部分并且间隔片11的上表面接触与上表面相对的腔体31的内表面的状态中树脂注入到腔体31内形成树脂密封构件的一个例子。然而，可以和图28中一样形成树脂密封构件。更具体地，在薄板13插在引线框架LF和模具30的下半模30b之间和/或设置在每个半导体芯片2的主表面2x上的间隔片11与模具30的上半模30a之间的状态中，树脂注入到腔体31内形成树脂密封构件。该方法通常称做薄板模塑法。对于薄板13，优选地选择例如容易被模具30的夹力压碎并且能够承受树脂热固化温度的树脂薄板。
模具的腔体意味着要用树脂填充的空间。因此，在不使用薄板13的常规模塑方法中，由于腔体主要由模具的上和下半模形成，因此腔体的内表面意味着模具的表面。另一方面，在薄板模塑法中使用上和下半模侧的薄板13时，腔体主要由薄板13形成，因此腔体的内表面意味着每个薄板13的表面。而且，当在使用上或下半模侧的薄板13时，腔体主要由模具和薄板13形成，因此腔体的内表面意味着模具的表面和薄板13的表面。
(第七实施例)
图29A和29B示出了根据本发明的第七实施例的半导体器件的内部结构的示意性剖面图，其中图29A为沿第一引线截取的剖面图，图29B为沿第二引线截取的剖面图。
如图29所示，本第七实施例的半导体器件1g基本上为图18所示的第二实施例的相同结构，不同之处在于以下结构。
本第七实施例的半导体器件1g具有以下封装结构：通过粘接剂12将间隔片11键合并固定到半导体芯片2的主表面2x并且间隔片11的上表面从树脂密封构件8的主表面(上表面)8x露出。为了制造半导体器件1g，作为例子，采用了块模塑型转移传递模塑方法。
通过在模塑步骤中进行树脂密封操作的同时，保持引线5的端子部分6接触与端子部分6相对的腔体的内表面部分，并保持间隔片11的上表面接触与间隔片11的上表面相对的腔体的内表面部分，得到这种封装结构。
这种封装也提供了与第六实施例相同的效果。
(第八实施例)
图30A和30B示出了根据本发明的第八实施例的半导体器件的内部结构的示意性剖面图，其中图30A为沿第一引线截取的剖面图，图30B为沿第二引线截取的剖面图。
如图30所示，本第八实施例的半导体器件1h基本上为图19所示的第三实施例的相同结构，不同之处在于以下结构。
本第八实施例的半导体器件1h具有以下封装结构：通过粘接剂12间隔片11键合并固定到半导体芯片2的主表面2x并且间隔片11的上表面从树脂密封构件8的主表面(上表面)8x露出。为了制造半导体器件1h，作为例子，采用了块模塑型转移传递模塑方法。
通过在模塑步骤中进行树脂密封操作同时保持引线5的端子部分6接触与端子部分6相对的腔体的内表面部分并保持间隔片11的上表面接触与间隔片11的上表面相对的腔体的内表面部分得到这种封装结构。
这种封装也提供了与第六实施例相同的效果。
(第九实施例)
图31A和31B示出了根据本发明的第九实施例的半导体器件的内部结构的示意性剖面图，其中图31A为沿第一引线截取的剖面图，图31B为沿第二引线截取的剖面图。
如图31所示，本第九实施例的半导体器件1j基本上为图20所示的第四实施例的相同结构，不同之处在于以下结构。
本第九实施例的半导体器件1j具有以下封装结构：间隔片11键合并固定到基底10的主表面(与固定半导体芯片2的面相对的面)并且间隔片11的上表面从树脂密封构件8的主表面(上表面)8x露出。在制造半导体器件1j的过程中，作为例子，采用了块模塑型转移传递模塑方法。
通过在模塑步骤中进行树脂密封操作同时保持引线5的端子部分6接触与端子部分6相对的腔体的内表面部分，并保持间隔片11的上表面接触与间隔片11的上表面相对的腔体的内表面部分，得到这种封装结构。
这种封装也提供了与第六实施例相同的效果。
(第十实施例)
图32A和3 2B示出了根据本发明的第十实施例的半导体器件的内部结构的示意性剖面图，其中图32A为沿第一引线截取的剖面图，图32B为沿第二引线截取的剖面图。
如图3 2所示，本第十实施例的半导体器件1k基本上为图21所示的第五实施例的相同结构，不同之处在于以下结构。
本第十实施例的半导体器件1k具有以下封装结构：通过粘接剂12将间隔片11键合并固定到半导体芯片2的主表面2x并且间隔片11的上表面从树脂密封构件8的主表面8x露出。为了制造半导体器件1k，作为例子，采用了块模塑型转移传递模塑方法。
通过在模塑步骤中进行树脂密封操作，同时保持引线5的端子部分6接触与端子部分6相对的腔体的内表面部分，并保持间隔片11的上表面接触与间隔片11的上表面相对的腔体的内表面部分，得到这种封装结构。
这种封装也提供了与第六实施例相同的效果。
(第十一实施例)
图33A和33B示出了根据本发明的第十一实施例的半导体器件的内部结构的示意性剖面图，其中图33A为沿第一引线截取的剖面图，图33B为沿第二引线截取的剖面图。
如图33所示，本第十一实施例的半导体器件1m基本上为图31所示的第九实施例的相同结构，不同之处在于以下结构。
本第十一实施例的半导体器件1m具有使用基底10作为间隔片的封装结构，其中基底10的上表面从树脂密封构件8的主表面(上表面)8x露出。采用块模塑型传递模塑方法制造半导体器件1m。
通过在模塑步骤中进行树脂密封操作，同时保持引线5的端子部分6接触与端子部分6相对的腔体的内表面部分，并保持基底10的上表面接触与基底10相对的腔体的内表面部分，得到这种封装结构。
这种封装也提供了与第六实施例相同的效果。
(第十二实施例)
图34A和34B示出了根据本发明的第十二实施例的半导体器件的内部结构的示意性剖面图，其中图34A为沿第一引线截取的剖面图，图34B为沿第二引线截取的剖面图。
如图34所示，本第十二实施例的半导体器件1n基本上为图30所示的第八实施例的相同结构，不同之处在于以下结构。
本第十二实施例的半导体器件1n具有使用半导体芯片14作为间隔片的封装结构。根据该封装结构，半导体芯片14设置在半导体芯片2的主表面2x上，与相同芯片的主表面相对的半导体芯片14的背表面从树脂密封构件8的主表面8x露出。通过设置在半导体芯片14的主表面和半导体芯片2的主表面2x之间的突起电极15，半导体芯片14安装在半导体芯片2的主表面2x上。例如，采用块模塑型传递模塑方法制造本第十二实施例的半导体器件1n。
通过在模塑步骤中进行树脂密封操作，同时保持引线5的端子部分6接触与端子部分6相对的腔体的内表面部分，并保持半导体芯片14的背表面接触与背表面相对的腔体的内表面部分，得到这种封装结构。
这种封装也提供了与第六实施例相同的效果。
(第十三实施例)
在本第十三实施例中，将参考具有间隔片的半导体芯片的第一制造方法。
图35示出了根据本发明的第十三实施例的半导体芯片的示意性剖面图，图36为制造第十三实施例的半导体芯片制造中使用的半导体晶片的示意性平面图，图37为用于制造第十三实施例的半导体芯片使用的间隔片的晶片的示意性平面图，以及图38和39示出了本第十三实施例的半导体芯片的制造步骤的示意性剖面图。
如图35所示，通过粘接剂12将间隔片11a键合并固定到本第十三实施例的半导体芯片2的主表面2x。如第六实施例所述，在半导体器件的制造期间，间隔片11a用于支撑模具中腔体内表面上的半导体芯片2。对于间隔片11a，由于要键合并固定到半导体芯片2，因此考虑到热膨胀系数差引起的半导体芯片2的损伤，优选地选择由具有的热膨胀系数接近半导体芯片2的材料制成的间隔片。例如，当半导体芯片2主要由硅衬底构成时，优选使用硅形成的间隔片。在本第十三实施例中，半导体芯片2主要由硅衬底构成，间隔片11a也同样。
如第六实施例所述，间隔片11a具有的外形尺寸使间隔片设置在形成于半导体芯片2上的键合焊盘3内。它的厚度大于每个键合线的环高度。下面介绍如何制造提供有间隔片11a的半导体芯片2。
首先，提供图36所示的半导体晶片40以及图37所示用于间隔片的晶片45。例如，晶片40和45的每一个由单晶硅的半导体衬底构成。
在半导体晶片40的主表面上，如图36所示，由隔离区41分隔开的多个芯片形成区42排列为矩阵形式并且集成电路形成在多个芯片形成区42的每一个中。
在用于间隔片的晶片45的主表面上，如图37所示，由为沟槽区的隔离区46分隔开的多个间隔片形成区47排列为矩阵形式。当半导体晶片40和用做间隔片的晶片45相互叠置并且确定它们的位置时，多个间隔片形成区47分别对应于多个芯片形成区42排列。隔离区46宽于半导体晶片40的的隔离区41。间隔片形成区47的外形尺寸小于芯片形成区42的外形尺寸。
接下来，如图38A所示，在晶片40和45的各自主表面相互面对的状态中，半导体晶片40和用做间隔片的晶片45确定它们的位置。此后，如图38B所示，晶片45键合并固定(粘贴)到晶片40，同时在每个芯片形成区42和每个间隔片形成区47之间置入粘接剂12。
然后，用做间隔片的晶片45的多个间隔片形成区47分成(切割成)各区域以形成分别位于半导体晶片40的芯片形成区42上的间隔片11a。例如通过切割晶片45的隔离区46进行用做间隔片的晶片45的分离。此时，调节切割刀的深度位置以便不切割到半导体晶片40。
随后，如图39B所示，例如通过研磨或旋转蚀刻晶片40的背表面使半导体晶片40变薄。
此后，半导体晶片40的多个芯片形成区42被分(切割)成各区以形成每个提供有间隔片11a的半导体芯片2，如图39C所示。例如，通过切割半导体晶片40上的隔离区41进行半导体晶片40的分离。
由于半导体器件的变薄，相关的半导体芯片2趋于更薄。由于半导体芯片2变薄，它的机械强度变差并且因此易于被用底托(collet)运送芯片期间的震动或将芯片安装到引线框架时引入的震动损伤。
另一方面，和本第十三实施例中一样，通过在半导体晶片40的平台中的每个芯片形成区42中形成间隔片11a，通过分离半导体晶片40形成的每个半导体芯片2由于存在间隔片11a，机械强度高。因此，可以抑制如由用底托运送芯片期间的震动或将半导体芯片2安装到引线框架时引入的震动造成的半导体芯片2的损伤等的麻烦发生。
当半导体芯片2安装在引线框架LF之后，如示出了第六实施例的图23所示，也就是，将半导体晶片分离成分立的半导体芯片之后，间隔片11安装在每个半导体芯片2上时，需要一个芯片挨一个芯片地安装间隔片。但是该安装工作很麻烦，因此影响了质量和成本。
另一方面，在本第三实施例中，间隔片11a形成在半导体晶片40的平台中的每个芯片形成区42中，由此可以晶片挨晶片地安装间隔片11a，由此可以简化安装工作并且可以提高质量并降低成本。
(第十四实施例)
在本第十四实施例中，参考具有间隔片的半导体芯片的第二制造方法。
图40到42示出了用于本第十四实施例的半导体芯片的制造步骤的示意性剖面图。
首先，如图40A所示，形成半导体晶片40，然后如图40B所示，例如通过旋转涂覆法，光敏抗蚀剂膜50形成在半导体晶片40的主表面上，此后，如图40C所示，由例如玻璃形成的掩模51设置在抗蚀剂膜50上。掩模51具有对应于半导体晶片40上的多个芯片形成区42的多个开口。与图37中所示用做间隔片的晶片45的间隔片形成区47类似，多个开口每个具有的外形尺寸小于半导体晶片40上每个芯片形成区的外形尺寸。
接着，抗蚀剂膜50通过掩模51的开口被曝光，之后通过显影，在半导体晶片40的主表面上形成用做间隔片的掩模52，掩模52由抗蚀剂膜50形成。
然后，如图41B所示，通过例如旋转涂覆法，例如聚酰亚胺树脂的绝缘层53形成在用做间隔片的掩模52的每个开口中，之后被固化，此后从半导体晶片40的主表面上除去用做间隔片的掩模52。通过这些步骤，分别由绝缘层53在半导体晶片40的芯片形成区上形成间隔片11b。
随后，如图42A所示，以和第十三实施例相同的方式制薄半导体晶片40，然后以和第十三实施例相同的方式将半导体晶片40的多个芯片形成区42分离(切割)成各区域，以在它们的主表面上形成具有间隔片11b的半导体芯片2，如图42B所示。
同样在以上面方式形成的半导体芯片2的本第十四实施例中，可以得到和第十三实施例相同的效果。
(第十五实施例)
在本第十三实施例中，参考具有间隔片的半导体芯片的第三制造方法。
图43示出了第十五实施例的半导体芯片的制造步骤的示意性剖面图。
首先，形成图36所示的半导体晶片40，此后，如图43A所示，用于丝网印刷的掩模54设置在半导体晶片40的主表面上。掩模54具有对应于半导体晶片40上多个芯片形成区42的多个开口。与图37中所示用做间隔片的晶片45的间隔片形成区47类似，多个开口每个具有的外形尺寸小于半导体晶片40上芯片形成区42的每一个的外形尺寸。
接着，借助挤压机(squeezer)例如用聚酰亚胺树脂填充掩模54的开口，以形成图43(B)所示的绝缘层55。此后，从半导体晶片40的主表面上除去掩模54，然后固化绝缘层55。通过这些步骤，用绝缘层55分别在半导体晶片40的芯片形成区42上形成间隔片11c。
随后，以和第十三实施例相同的方式制薄半导体晶片40，然后以和第十三实施例相同的方式将半导体晶片40的多个芯片形成区42分离(切割)成各区域，以在它们的主表面上形成具有间隔片11b的半导体芯片2。
同样在以上面方式形成的半导体芯片2的本第十五实施例中，可以得到和第十三实施例相同的效果。
(第十六实施例)
在本第十六实施例中，介绍本发明适用于叠置型半导体器件的一个例子。
图44示出了根据本发明的第十六实施例的半导体器件的内部结构的示意性剖面图，图45A和45B示出了第十六实施例的半导体芯片的制造步骤的示意性剖面图，其中图45A示出了芯片安装步骤，图45B示出了引线键合步骤，以及图46A和46B示出了第十六实施例的半导体芯片的制造步骤的示意性剖面图，其中图46A示出了芯片安装步骤，图46B示出了引线键合步骤。
如图44所示，本第十六实施例的半导体器件60基本上为第六实施例的相同结构，不同之处在于以下结构。
在本第十六实施例的半导体器件60中，具有以下封装结构：通过间隔片11d半导体芯片61叠置在半导体芯片2的主表面2x上，并且这两个半导体芯片用一个树脂密封构件8密封。在半导体芯片61的主表面上提供有集成电路和多个键合焊盘3。与半导体芯片61的主表面相对的半导体芯片61的背表面通过粘接剂62键合并固定到间隔片11d的上表面。间隔片11e的背表面键合并固定到半导体芯片61的主表面，而与背表面相对的间隔片11e的上表面从树脂密封构件8的主表面(上表面)8x露出。半导体芯片61上的多个键合焊盘3通过键合线7分别电连接到对应的多个引线5。
例如通过第十四或十五实施例中介绍的相同的半导体芯片形成方法形成在本第十六实施例中使用的半导体芯片2和61。在本第十六实施例中使用的半导体芯片61形成的外形尺寸大于半导体器件2的外形尺寸，但是不限于此。为了制造本第十六实施例的半导体器件60，以采用块模塑型传递模塑方法为例。
通过在模塑步骤中进行树脂密封操作的同时，保持引线5的端子部分6接触与端子部分6相对的腔体的内表面部分，并保持间隔片11e的上表面接触与间隔片11d的上表面相对的腔体的内表面部分，得到这种封装结构。
接下来，参考图45和46，介绍如何制造半导体芯片60。
首先，提供图8和9中所示的引线框架LF以及半导体芯片2和61。半导体芯片2和61各主表面上具有间隔片(11d，11e)。
然后，如图45A所示，半导体芯片2键合并固定到引线框架LF。通过将引线5一侧的端部键合并固定到半导体芯片2的背表面2y进行引线框架LF和半导体芯片2之间的键合和固定。
此后，如图45B所示，半导体芯片2上的多个键合焊盘3和多个引线5通过多个键合线7电连接在一起，此后，如图46A所示，半导体芯片61键合并固定到半导体芯片2上的间隔片11d。通过将半导体芯片61的背表面键合并固定到间隔片11d的上表面进行间隔片11d和半导体芯片61之间的键合和固定。
之后，如图46B所示，半导体芯片61上的多个键合焊盘3和多个引线5通过多个键合线7电连接在一起。
随后，与第六实施例相同的方式形成树脂密封构件，以第六实施例相同的方式分离(切割)。通过这些步骤，基本上完成了图44所示的半导体器件60。
同样，根据本第十六实施例的封装结构得到了与第六实施例相同的效果。
然而，在本第十六实施例中，由于半导体芯片61通过间隔片11d叠置在半导体芯片2上，外形尺寸大于半导体芯片2的半导体芯片61可以叠置在芯片2上。
而且，由于外形尺寸大于半导体芯片2的半导体芯片61可以叠置在芯片2上，因此提供了上面平台的半导体芯片61上的键合焊盘3和引线5之间电连接的每个键合线7的长度可造得短于将小于半导体芯片2的半导体芯片叠置在半导体芯片2上的情况。
而且，由于在本第十六实施例中使用的半导体芯片2和61通过其中间隔片形成在晶片平台的各芯片形成区上的方法形成，因此可以防止由用底托运送芯片期间的震动或将半导体芯片2安装到引线框架时引入的震动或在安装半导体芯片61到半导体芯片2之上时引入的震动造成的半导体芯片2和61的损伤。因此，可以提供制造成品率高的半导体器件60。
此外，即使半导体芯片2和61制薄，通过间隔片(11d，11e)可以确保它们的机械强度，由此可以提高制造成品率高的薄型半导体器件60。
(第十七实施例)
在本第十七实施例中，介绍本发明应用于具有称做插入物的布线基板的CSP(芯片尺寸封装)型半导体器件的一个例子。
图47示出了根据本发明的第十七实施例的半导体器件的内部结构的示意性剖面图，图48A和48B示出了第十七实施例的半导体芯片的制造中的制造步骤的示意性剖面图，其中图47A示出了芯片安装步骤，图47B示出了引线键合步骤；以及图49A和49B示出了第十七实施例的半导体芯片的制造步骤的示意性剖面图，其中图49A示出了芯片安装步骤，图49B示出了引线键合步骤。
如图47所示，本第十七实施例的半导体器件64具有其中两个半导体芯片(2，61)叠置在布线基板65的主表面上的封装结构。半导体芯片2的背表面2y通过粘接剂4键合并固定到布线基板65的主表面，并且间隔片11d设置在半导体芯片2的主表面2x上。半导体芯片61的背表面通过粘接剂键合并固定到间隔片11d的上表面。
例如，通过第十四或十五实施例中描述的半导体芯片形成方法的相同方法形成本第十七实施例中使用的半导体芯片2，而根据常规的晶片过程形成在本第十七实施例中使用的半导体芯片61。
多个连接部分66排列在半导体芯片2和61的周围。多个连接部分66由形成在布线基板65上的那部分布线构成，并且对应于形成在半导体芯片2和61上的多个键合焊盘3排列。
多个连接部分66通过布线基板65上的布线电连接到多个电极(焊台)67，电极67形成在与相同基板的主表面相对的布线基板65的背表面上。例如用做外部端子的突起电极(突点电极)68分别电和机械地连接到多个电极67。
半导体芯片2和61上的多个键合焊盘3通过多个键合线7分别电连接到布线基板65上的多个连接部分66。
用选择性地覆盖布线基板65主表面的树脂密封构件8密封半导体芯片2、61和多个键合线7。通过一侧膜塑技术形成树脂密封构件8。
接下来，参考图48和49，介绍如何制造半导体器件64。
首先，提供布线基板65和半导体芯片2和61。半导体芯片2的主表面上具有间隔片11d。
然后，如图48A所示，半导体芯片2键合并固定到布线基板65的主表面。通过粘接剂4将半导体芯片2的背表面2y键合并固定到布线基板65的主表面进行布线基板65和半导体芯片2之间的键合和固定。
此后，如图48B所示，半导体芯片2上的键合焊盘3和布线基板65上的多个连接部分66通过多个键合线7相互电连接。而后，如图49A所示，半导体芯片61键合并固定到半导体芯片2上的间隔片11d。通过粘接剂62将半导体芯片6 1的背表面键合并固定到间隔片11d的上表面进行间隔片11d和半导体芯片61之间的键合和固定。
之后，如图49B所示，半导体芯片61上的多个键合焊盘3和布线基板65上的多个连接部分66通过多个键合线7相互电连接。
随后，和第六实施例中基本上相同的方式，树脂密封构件形成在布线基板65的主表面上以密封两个半导体芯片(2，61)和多个键合线7。然后，突起电极68形成在布线基板65背表面上的电极67上，而后，与第六实施例中基本上相同的方式，分离(切割)树脂密封构件和布线基板65。通过这些步骤，基本上完成了图47所示的半导体器件64。
由此，同样根据本第十七实施例的封装结构，可以得到和第十六实施例相同的效果。
虽然在以上实施例的基础上具体地介绍了本发明，但是不必说本发明不限于以上各实施例并且可以在不脱离本发明的实质的范围内作出多种改变。
下面列出这里公开的本发明的典型方式得到的效果。
根据本发明，可以提高半导体器件的安装可靠性。
根据本发明，可以减小半导体器件的厚度。
根据本发明，可以降低半导体器件的成本。

Claims (19)

1.一种半导体器件，包括：
半导体芯片，在其主表面上方具有集成电路和多个电极；
多个引线，具有在固定到所述半导体芯片背表面的一侧的端部及用做外部端子的相对的端部；
多个导线，将所述半导体芯片上的所述多个电极与设置在所述半导体芯片外的所述多个引线相连；以及
树脂密封构件，用于密封所述半导体芯片、所述多个引线的一部分以及所述多个导线，所述多个引线的相对端部从所述树脂密封构件的背表面露出。
2.根据权利要求1的半导体器件，其中所述外部端子包括沿所述树脂密封构件的侧面排列的第一外部端子以及第二外部端子，所述第二外部端子排列在所述第一外部端子内部并且每个所述第二外部端子设置在相邻的所述第一外部端子之间。
3.根据权利要求1的半导体器件，
其中所述多个引线包括多个第一引线端部，其一侧设置在所述半导体芯片外；和多个第二引线，其每一个设置在相邻的所述第一引线和其一侧固定到所述半导体芯片的所述背表面的端部之间，
其中所述多个第一引线分别包括所述第一外部端子，以及
其中所述多个第二引线分别包括所述第二外部端子。
4.根据权利要求1的半导体器件，还包括间隔片，固定到所述半导体芯片的上表面并从所述树脂密封构件的上表面部分露出。
5.一种半导体器件，包括：
绝缘基底；
半导体芯片，在其主表面上方具有集成电路和多个电极，所述半导体芯片被固定在所述绝缘基底上方；
多个引线端部，其一侧固定到所述绝缘基底上，其相对端部用做外部端子；
多个导线，将所述半导体芯片上形成的多个电极与设置在所述绝缘基底外的所述多个引线相连；以及
树脂密封构件，用于密封所述绝缘基底、所述半导体芯片、所述多个引线的一部分以及所述多个导线，所述多个引线的相对的端部从所述树脂密封构件的背表面露出。
6.根据权利要求5的半导体器件，其中所述外部端子包括沿所述树脂密封构件的侧面排列的第一外部端子以及第二外部端子，所述第二外部端子排列在所述第一外部端子内部并且每个所述第二外部端子设置在相邻的所述第一外部端子之间。
7.根据权利要求6的半导体器件，
其中所述多个引线包括其一侧设置在所述绝缘基底外部的多个第一引线端部，以及每个设置在相邻的所述第一引线之间并且其一侧的端部固定到所述绝缘基底的多个第二引线，
其中所述多个第一引线分别包括所述第一外部端子，以及
其中所述多个第二引线分别包括所述第二外部端子。
8.根据权利要求5的半导体器件，
还包括间隔片，固定到所述半导体芯片的上表面并从所述树脂密封构件的上表面部分露出。
9.一种半导体器件的制造方法，所述半导体器件具有通过使引线部分地从树脂密封构件的背表面露出形成的外部端子，该方法包括以下步骤：
(a)提供半导体芯片和多个引线，所述半导体芯片在其主表面上方具有集成电路和多个电极；
(b)将所述多个引线一侧的端部固定到所述半导体芯片的背表面；
(c)通过多个导线将所述多个引线位于所述半导体芯片外部的部分与形成在所述半导体芯片上方的电极连接；
(d)在所述半导体芯片的上表面上方形成间隔片；以及
(e)用树脂密封构件密封所述半导体芯片、所述多个引线和所述多个导线，
通过涉及将树脂注入到模具腔体内的传递模塑法形成所述树脂密封构件，以及
在所述间隔片的一部分接触所述模具的所述腔体的内表面的状态下注入所述树脂形成所述树脂密封构件。
10.根据权利要求9的半导体器件的制造方法，
其中所述半导体芯片是通过切割半导体晶片得到的多个半导体芯片中的一个，以及
其中在切割所述半导体晶片之前所述半导体晶片的状态下在所述多个半导体芯片的每一个上方形成所述间隔片。
11.根据权利要求10的半导体器件的制造方法，其中所述间隔片由硅片形成。
12.根据权利要求11的半导体器件的制造方法，其中所述硅片为通过切割硅晶片得到的多个硅片中的一个，并且还包括在切割所述硅晶片之前，将所述硅晶片固定到所述半导体晶片上方，并随后切割所述硅晶片的步骤。
13.根据权利要求10的半导体器件的制造方法，其中通过绝缘层形成所述间隔片，并且所述绝缘层通过印刷形成。
14.根据权利要求13的半导体器件的制造方法，其中所述绝缘层为聚酰亚胺层。
15.一种半导体器件的制造方法，所述半导体器件具有通过使引线部分地从树脂密封构件的背表面露出形成的外部端子，该方法包括以下步骤：
(a)提供半导体芯片和多个引线端部，所述引线端部的一侧固定到绝缘基底，所述半导体芯片在其主表面上方具有集成电路和多个电极；
(b)固定所述半导体芯片到所述绝缘基底上方；
(c)通过多个导线将所述多个引线的设置在所述半导体芯片外部的部分连接到形成在所述半导体芯片上的所述电极；
(d)在所述半导体芯片的上表面上方形成间隔片；以及
(e)用树脂密封构件密封所述半导体芯片、所述绝缘基底、所述多个引线和所述导线，
通过涉及将树脂注入到模具腔体内的传递模塑法形成所述树脂密封构件，并且在所述间隔片的一部分接触所述模具的所述腔体的内表面的状态下注入所述树脂，形成所述树脂密封构件。
16.一种半导体器件的制造方法，该半导体器件具有在布线基板上方的多个半导体芯片，该方法包括以下步骤：
(a)提供第一和第二半导体芯片，每个具有集成电路和多个电极；
(b)安装所述第一半导体芯片到所述布线基板的主表面上方；
(c)通过间隔片将所述第二半导体芯片叠置在所述第一半导体芯片上方；
(d)通过多个导线将形成在所述第一和第二半导体芯片的每一个上方的电极与排列在所述布线基板的所述主表面上方的多个端子连接；以及
(e)用树脂密封构件在所述布线基板的所述主表面上方密封所述第一和第二半导体芯片以及所述导线，
所述第一半导体芯片为通过切割半导体晶片得到的多个半导体芯片中的一个，
在切割所述半导体晶片之前的所述半导体晶片的状态下，所述间隔片形成在所述多个半导体芯片的每一个上方，以及
所述步骤(b)包括将其上方形成有所述间隔片的所述第一半导体芯片安装到所述布线基板的所述主表面上方。
17.根据权利要求16的方法，还包括研磨并旋转蚀刻所述半导体晶片的背表面以减小所述半导体晶片的厚度的步骤，以及
其中在减少所述半导体晶片的厚度的步骤之后，所述间隔片安装到所述半导体晶片上方。
18.一种半导体器件的制造方法，所述半导体器件具有在引线框架的芯片安装部分上方的多个半导体芯片，该方法包括以下步骤：
(a)提供第一和第二半导体芯片，每个具有集成电路和多个电极；
(b)将所述第一半导体芯片安装到所述芯片安装部分上方；
(c)通过间隔片将所述第二半导体芯片叠置在所述第一半导体芯片上方；
(d)通过多个导线将形成在所述第一和第二半导体芯片的每一个的上方的电极与所述引线框架上方形成的多个引线连接；以及
(e)用树脂密封构件密封所述芯片安装部分、所述多个引线的一部分、所述第一和第二半导体芯片以及所述多个导线，
所述第一半导体芯片为通过切割半导体晶片得到的多个半导体芯片中的一个，
在切割所述半导体晶片之前的所述半导体晶片的状态下，所述间隔片形成在所述多个半导体芯片的每一个的上方，以及
所述步骤(b)包括将其上方形成有所述间隔片的所述第一半导体芯片安装到所述芯片安装部分上方的步骤。
19.根据权利要求18的方法，还包括研磨并旋转蚀刻所述半导体晶片的背表面以减小所述半导体晶片的厚度的步骤，以及
其中在减小所述半导体晶片的厚度的步骤之后，所述间隔片安装在所述半导体晶片上方。
CNA2004100424058A 2003-05-20 2004-05-18 半导体器件 Pending CN1574329A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP141911/2003 2003-05-20
JP2003141911A JP2004349316A (ja) 2003-05-20 2003-05-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1574329A true CN1574329A (zh) 2005-02-02

Family

ID=33447456

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100424058A Pending CN1574329A (zh) 2003-05-20 2004-05-18 半导体器件

Country Status (5)

Country Link
US (2) US7208817B2 (zh)
JP (1) JP2004349316A (zh)
KR (1) KR20040100997A (zh)
CN (1) CN1574329A (zh)
TW (1) TWI345278B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275089A1 (en) * 2004-06-09 2005-12-15 Joshi Rajeev D Package and method for packaging an integrated circuit die
US7388280B2 (en) * 2005-02-22 2008-06-17 Stats Chippac Ltd. Package stacking lead frame system
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
JP4595835B2 (ja) * 2006-03-07 2010-12-08 株式会社日立製作所 鉛フリーはんだを用いたリード付き電子部品
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
KR100809702B1 (ko) 2006-09-21 2008-03-06 삼성전자주식회사 반도체 패키지
CN101540289B (zh) * 2008-03-19 2012-12-19 飞思卡尔半导体公司 半导体集成电路封装及封装半导体集成电路的方法和模具
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
JP2011238770A (ja) * 2010-05-11 2011-11-24 Fujitsu Semiconductor Ltd リードフレーム、半導体装置及び半導体装置の製造方法
US8455993B2 (en) 2010-05-27 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with multiple row leads and method of manufacture thereof
CN102270619B (zh) * 2010-06-04 2014-03-19 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置
US20140357022A1 (en) * 2013-06-04 2014-12-04 Cambridge Silicon Radio Limited A qfn with wettable flank
CN104576411A (zh) * 2013-10-25 2015-04-29 飞思卡尔半导体公司 双角部顶部闸道模制
EP3179509A1 (en) * 2015-12-08 2017-06-14 Sensirion AG Method for manufacturing a semiconductor package
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
US11676885B2 (en) * 2021-05-05 2023-06-13 Nxp B.V. Semiconductor device packaging leadframe assembly and method therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437437B1 (ko) * 1994-03-18 2004-06-25 히다치 가세고교 가부시끼가이샤 반도체 패키지의 제조법 및 반도체 패키지
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
JPH11233684A (ja) * 1998-02-17 1999-08-27 Seiko Epson Corp 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP3169919B2 (ja) * 1998-12-21 2001-05-28 九州日本電気株式会社 ボールグリッドアレイ型半導体装置及びその製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3751496B2 (ja) 2000-03-02 2006-03-01 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP4054188B2 (ja) * 2001-11-30 2008-02-27 富士通株式会社 半導体装置
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement

Also Published As

Publication number Publication date
US20070145570A1 (en) 2007-06-28
KR20040100997A (ko) 2004-12-02
TW200501290A (en) 2005-01-01
TWI345278B (en) 2011-07-11
US7339259B2 (en) 2008-03-04
JP2004349316A (ja) 2004-12-09
US20040232527A1 (en) 2004-11-25
US7208817B2 (en) 2007-04-24

Similar Documents

Publication Publication Date Title
CN1248308C (zh) 一种半导体器件及其制造方法与一种半导体器件安装结构
CN1218392C (zh) 半导体器件
CN1574329A (zh) 半导体器件
CN100342533C (zh) 半导体器件及其制造方法
CN1260814C (zh) 导线框、使用该导线框的半导体装置及其制造方法
CN1527370A (zh) 半导体器件的制造方法
CN1941348A (zh) 继电板及具有继电板的半导体器件
CN1214464C (zh) 半导体器件及其制造方法
CN1237785A (zh) 半导体器件和半导体器件的制作方法
CN1581501A (zh) 固态成像器件及其制造方法
CN1495893A (zh) 半导体器件及其制造方法
CN1656611A (zh) 半导体器件安装板、其制造方法、其检查方法及半导体封装
CN1581500A (zh) 固态成像装置及其制造方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1574302A (zh) 半导体器件
CN1669138A (zh) 半导体器件
CN1638076A (zh) 半导体芯片及其制造方法、和半导体装置
CN1967853A (zh) 半导体器件及其制造方法
CN1694248A (zh) 半导体器件及其制造方法
CN1612322A (zh) 半导体集成电路器件的制造方法
CN1993001A (zh) 半导体器件
CN1677666A (zh) 半导体器件
CN1674282A (zh) 半导体装置制造方法、半导体装置和半导体芯片
CN1574346A (zh) 一种制造半导体器件的方法
CN1320964A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication