KR20030061370A - 카드형 기록 매체 및 그 제조 방법 - Google Patents

카드형 기록 매체 및 그 제조 방법 Download PDF

Info

Publication number
KR20030061370A
KR20030061370A KR10-2003-7004447A KR20037004447A KR20030061370A KR 20030061370 A KR20030061370 A KR 20030061370A KR 20037004447 A KR20037004447 A KR 20037004447A KR 20030061370 A KR20030061370 A KR 20030061370A
Authority
KR
South Korea
Prior art keywords
memory
substrate
card
recording medium
base substrate
Prior art date
Application number
KR10-2003-7004447A
Other languages
English (en)
Other versions
KR100576902B1 (ko
Inventor
야기요시히코
우지가즈히로
요시노미치로
야마모토겐이치
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030061370A publication Critical patent/KR20030061370A/ko
Application granted granted Critical
Publication of KR100576902B1 publication Critical patent/KR100576902B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components

Abstract

메모리 용량을 크게 할 수 있고 또한, 강성이 우수하고, 내 충격성도 좋은 카드형 기록 매체 및 그 제조 방법을 제공한다. 메모리용 기판(21, 22, 70, 63, 65)에 복수의 메모리칩(15)이 실장되어 구성되는 메모리 모듈(221, 222, 270)을 베이스 기판(10)의 한 쪽의 면에 실장하는 동시에, 상기 베이스 기판의 다른 쪽의 면에, 상기 복수의 메모리를 동작 제어하는 IC칩(13, 14, 60)을 실장하고, 전체를 패키지(30, 31) 내에 수납한다.

Description

카드형 기록 매체 및 그 제조 방법{CARD TYPE RECORDING MEDIUM AND PRODUCTION METHOD THEREFOR}
종래, 이 종류의 카드형 기록 매체의 일례로서, 플래시 메모리(flash memory) 등의 반도체 메모리칩을 가지는 소형 메모리 카드가 알려져 있다. 이러한 소형 메모리 카드는, 휴대성이 우수하기 때문에 휴대 기기에 특히 다용되는 경향이 있으며, 휴대 기기 사이에서 통신하는 정지 화상, 동화상, 음악 등을 기록하는 것이 요망되고 있다. 이 때문에, 소형 메모리 카드로서는, 보다 큰 메모리 용량을 갖는 것이 요망되고 있다.
그러나, 일반적으로 소형 메모리 카드는, 그 패키지 사이즈나 두께가 규격으로 정해져 있기 때문에, 소형 메모리 카드내의 메모리칩 제어용 IC칩을 실장하는 기판에 메모리칩을 실장하는 것만으로는, 메모리 용량을 대폭으로 증가시키는 것이 곤란했다. 상기 메모리 용량을 대폭 증가시킬 때, 소형 메모리 카드로서는 휴대 기기에 출납하기 때문에, 어느 정도의 강성이 필요하고 또한, 내 충격성도 요구되기때문에, 이들의 요구도 만족시킬 필요도 있었다.
따라서, 본 발명의 목적은, 상기 문제를 해결하는 것으로, 메모리 용량을 크게 할 수 있고 또한, 강성이 우수하고, 내 충격성도 좋은 카드형 기록 매체 및 그 제조 방법을 제공하는 것에 있다.
본 발명은, 적어도 베이스 기판의 한 쪽의 면에 메모리칩이 실장되며, 다른 쪽의 면에 메모리칩의 동작을 제어하는 IC칩이 실장되는 카드형 기록 매체에 관한 것이다.
도 1은, 본 발명의 제1실시 형태에 관한 소형 메모리 카드의 케이스를 제외한 상태에서의 개략 사시도로서 또한, 일부의 도체를 제외하고, 전극 등을 이해하기 쉽게 되어 있다.
도 2는, 도 1의 소형 메모리 카드의 측면도이다.
도 3은, 도 1의 소형 메모리 카드의 완성 상태에서의 일부 단면 측면도인데, 단, 이해하기 쉽도록 메모리칩과 기판과의 접속 부분 및 케이스를 단면으로 나타내었다.
도 4A, 도 4B, 도 4C는 각각 도 1의 소형 메모리 카드의 제조 방법에 있어서, 베이스 기판 모듈, 제1메모리 모듈, 및 제2메모리 모듈을 제조하는 공정의 일부 단면의 설명도이다.
도 5A, 도 5B, 도 5C, 도 5D는 각각 도 1의 소형 메모리 카드의 제조 방법에 있어서, 베이스 기판 모듈, 제1메모리 모듈, 및 제2메모리 모듈에 크림(cream) 땜납을 도포하는 공정의 일부 단면의 설명도, 제1메모리 모듈과 제2메모리 모듈을 가(假) 고정하는 공정의 일부 단면의 설명도이다.
도 6A, 도 6B, 도 6C는 각각 도 1의 소형 메모리 카드의 제조 방법에 있어서, 가 고정된 제1메모리 모듈과 제2메모리 모듈을 베이스 기판 모듈에 가 고정하는 공정, 또한 모듈간의 전극 끼리를 도전성 와이어로 개별로 접속하는 공정, 모듈간의 전극 끼리를 도체의 다른 예로서의 연속한 도전성 와이어로 접속하는 공정의 일부 단면의 설명도이다.
도 7은, 본 발명의 제2실시 형태에 관한 소형 메모리 카드의 완성 상태에서의 일부단면 측면도인데, 단, 이해하기 쉽도록 메모리칩과 기판과의 접속 부분 및 케이스를 단면으로 나타내었다.
도 8A, 도 8B, 도 8C는 각각 도 7의 소형 메모리 카드의 제조 방법에 있어서, 베이스 기판 모듈에 크림 땜납을 인쇄 공급하는 공정, 베이스 기판 모듈의 각 크림 땜납 전극 위에 도전성 볼을 1개씩 공급하는 공정, 제1메모리 모듈에 크림 땜납을 도포하는 공정의 일부 단면의 설명도이다.
도 9A, 도 9B는 각각 도 7의 소형 메모리 카드의 제조 방법에 있어서, 베이스 기판 모듈의 각 크림 땜납 전극상의 도전성 볼을 거쳐서 베이스 기판 모듈 위에 제1메모리 모듈을 실장하는 공정, 제2메모리 모듈에 크림 땜납을 도포하는 공정의 일부 단면의 설명도이다.
도 10A, 도 10B는 각각 도 7의 소형 메모리 카드의 제조 방법에 있어서, 베이스 기판 모듈상의 제1메모리 모듈의 각 크림 땜납 전극위에 도전성 볼을 1개씩 공급하는 공정, 제1메모리 모듈의 각 크림 땜납 전극상의 도전성 볼을 통해서 제1메모리 모듈 위로 제2메모리 모듈을 실장하는 공정의 일부 단면의 설명도이다.
도 11은, 본 발명의 제3실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 12는, 본 발명의 제4실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 13은, 본 발명의 제5실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 14는, 본 발명의 제6실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 15는, 본 발명의 제7실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 16은, 본 발명의 제8실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 17은, 본 발명의 제9실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 18은, 본 발명의 제10실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 19는, 본 발명의 제11실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 20은, 본 발명의 제12실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 21은, 본 발명의 제13실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 22는, 본 발명의 제14실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다.
도 23은, 본 발명의 각 실시 형태에 관한 소형 메모리 카드의 기본이 되는 소형 메모리 카드의 분해 사시도이다.
도 24는, 도 23의 소형 메모리 카드의 일부 단면 측면도이다.
도 25는, 도 23의 소형 메모리 카드의 저면도이다.
도 26은, 본 발명의 제15실시 형태에 관한 소형 메모리 카드의 개략 측면도이다.
도 27은, 본 발명의 제16실시 형태에 관한 소형 메모리 카드의 케이스를 제외한 상태에서의 개략 측면도이다.
도 28은, 메모리용 기판의 긴 변을 따라서 전극이 배치된 비교 예의 개략평면도이다.
도 29A, 도 29B는, 각각 메모리용 기판의 긴 변을 따라서 메모리칩의 길이 방향이 배치되어 있는 비교 예로서, 메모리칩에 깨어짐이 발생하고 있는 상태를 나타내는 개략 평면도, 및 메모리칩의 전극과 메모리용 기판의 전극을 접합하는 땜납 접합부에 응력이 집중해서 균열이 발생하고 있는 상태를 나타내는 개략 측면도이다.
도 30은, 구부림 테스트의 설명도이다.
도 31은, 비틀음 테스트의 설명도이다.
도 32는, 상기 제16실시 형태의 변형예의 메모리용 기판의 개략 평면도이고,
도 33은, 상기 제16실시 형태의 다른 변형예의 메모리용 기판의 개략 평면도이다.
도 34는, 본 발명의 제17실시 형태에 관한 소형 메모리 카드의 위쪽의 메모리용 기판의 개략 측면도이다.
도 35는, 본 발명의 제17실시 형태에 관한 소형 메모리 카드의 케이스를 제외한 상태에서의 소형 메모리 카드의 개략 측면도이다.
도 36은, 본 발명의 제18실시 형태에 관한 케이스를 제외한 상태에서의 소형 메모리 카드의 아래쪽의 2층의 메모리용 기판의 개략 측면도이다.
도 37은, 본 발명의 제18실시 형태에 관한 케이스를 제외한 상태에서의 소형 메모리 카드의 아래쪽의 2층의 메모리용 기판을 베이스 기판에 실장한 상태의 개략 측면도이다.
도 38은, 본 발명의 제18실시 형태에 관한 케이스를 제외한 상태에서의 소형 메모리 카드의 개략 측면도로서, 베이스 기판에 실장된 아래쪽의 2층의 메모리용 기판에 더욱 최상층의 메모리용 기판을 실장한 상태의 개략 측면도이다.
도 39는, 본 발명의 제19실시 형태에 관한 케이스를 제외한 상태에서의 소형 메모리 카드의 개략 측면도이다.
도 40은, 본 발명의 제20실시 형태에 관한 케이스를 제외한 상태에서의 소형 메모리 카드에 대하여 도포 노즐에 의해 절연성의 보강 수지를 도포하는 상태를 나타내는 개략 측면도이다.
도 41은, 본 발명의 제20실시 형태에 관한 케이스를 제외한 상태에서의 소형메모리 카드의 개략 측면도이다.
도 42는, 본 발명의 제20실시 형태에 관한 케이스를 제외한 상태에서의 소형 메모리 카드의 개략 측면도이다.
도 43은, 상기 제20실시 형태의 제1변형예의 메모리용 기판의 개략 평면도이다.
도 44는, 상기 제20실시 형태의 제1변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 45는, 상기 제20실시 형태의 제2변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 46은, 상기 제20실시 형태의 제3변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 47은, 상기 제20실시 형태의 제4변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 48은, 상기 제20실시 형태의 제5변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 49는, 상기 제20실시 형태의 제6변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 50은, 상기 제20실시 형태의 제7변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 51은, 상기 제20실시 형태의 제8변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 52는, 상기 제20실시 형태의 제9변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 53은, 상기 제20실시 형태의 제10변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 54는, 상기 제20실시 형태의 제11변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 55는, 상기 제20실시 형태의 제12변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 56은, 상기 제20실시 형태의 제13변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 57은, 상기 제20실시 형태의 제14변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 58은, 상기 제20실시 형태의 제15변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 59는, 상기 제20실시 형태의 제16변형예의 소형 메모리 카드의 개략 평면도이다.
도 60은, 상기 제20실시 형태의 제16변형예의 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 61은, 상기 제16실시 형태의 직사각형의 소형 메모리 카드용의 직사각형의 메모리용 기판의 사시도이다.
도 62는, 도 61의 메모리용 기판에 직사각형의 메모리칩이 2장 실장된 상태의 사시도이다.
도 63은, 본 발명의 제20실시 형태의 제17변형예에 관한 소형 메모리 카드의 메모리용 기판의 개략 평면도이다.
도 64는, 본 발명의 제20실시 형태의 제17변형예에 관한 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 65는, 본 발명의 제20실시 형태의 제18변형예에 관한 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 66은, 본 발명의 제20실시 형태의 제19변형예에 관한 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 67은, 본 발명의 제20실시 형태의 제20변형예에 관한 소형 메모리 카드의 일부 단면의 개략 측면도이다.
도 68은, 본 발명의 제21실시 형태에 관한 소형 메모리 카드를 설명하기 위한 과제의 설명도이다.
도 69는, 본 발명의 제21실시 형태에 관한 소형 메모리 카드의 메모리용 기판의 개략 측면도이다.
도 70은, 본 발명의 제21실시 형태에 관한 소형 메모리 카드의 메모리용 기판의 한 쪽의 면에 메모리칩을 실장한 상태의 개략 측면도이다.
도 71은, 본 발명의 제21실시 형태에 관한 소형 메모리 카드의 메모리용 기판의 앞뒤 양면에 메모리칩을 각각 실장한 상태의 개략 측면도이다.
도 72는, 본 발명의 제21실시 형태에 관한 소형 메모리 카드의 메모리용 기판의 한 쪽의 면에 메모리칩을 실장한 뒤 밀봉 수지에서 전극접합 부분을 밀봉한 상태의 일부 단면의 개략 측면도이다.
도 73은, 도 72에 이어서, 소형 메모리 카드의 메모리용 기판의 다른 쪽의 면에 메모리칩을 실장하는 상태의 일부 단면의 개략 측면도이다.
도 74는, 도 73에 이어서, 소형 메모리 카드의 메모리용 기판의 다른 쪽의 면에 메모리칩을 실장하는 상태의 일부 단면의 개략 측면도이다.
도 75는, 도 74의 공정을 거쳐서 제조된, 소형 메모리 카드의 메모리용 기판의 일부 단면의 개략 측면도이다.
도 76은, 도 73 및 도 74와는 다른 방법에 의해, 소형 메모리 카드의 메모리용 기판의 양쪽의 면에 메모리칩을 각각 실장하는 상태의 개략 측면도이다.
도 77은, 본 발명의 제22실시 형태에 관한 소형 메모리 카드의 과제를 설명하기 위한 케이스 수납 전의 메모리용 기판이 휘어진 상태를 나타내는 설명도이다.
도 78은, 본 발명의 제22실시 형태에 관한 소형 메모리 카드의 과제를 설명하기 위한 케이스 수납 후의 메모리용 기판이 휘어진 상태를 나타내는 설명도이다.
도 79는, 본 발명의 제22실시 형태에 관한 소형 메모리 카드를 설명하기 위한 케이스 수납 전의 1층의 메모리용 기판과 베이스 기판과의 간극이 일정하게 유지된 상태를 나타내는 설명도이다.
도 80은, 본 발명의 제22실시 형태에 관한 소형 메모리 카드를 설명하기 위한 케이스 수납 후의 1층의 메모리용 기판과 베이스 기판과의 간극이 일정하게 유지된 상태를 나타내는 설명도이다.
도 81은, 본 발명의 제22실시 형태에 관한 소형 메모리 카드를 설명하기 위한 케이스 수납 전의 2층의 메모리용 기판사이의 간극 및 아래쪽의 메모리용 기판과 베이스 기판과의 간극이 각각 일정하게 유지된 상태를 나타내는 설명도이다.
도 82는, 본 발명의 제22실시 형태에 관한 소형 메모리 카드를 설명하기 위한 케이스 수납 후의 2층의 메모리용 기판사이의 간극 및 아래쪽의 메모리용 기판과 베이스 기판과의 간극이 각각 일정하게 유지된 상태를 나타내는 설명도이다.
도 83은, 메모리용 기판의 레지스트의 돌출량이 메모리칩 접합용 전극의 돌출량보다 커진 상태를 나타내는 일부 단면 측면도이다.
도 84는, 본 발명의 제23실시 형태에 관한 소형 메모리 카드의 메모리용 기판을 나타내는 일부 단면 측면도이다.
도 85는, 본 발명의 제23실시 형태의 변형예에 관한 소형 메모리 카드의 메모리용 기판을 나타내는 일부 단면 측면도이다.
도 86은, 본 발명의 제16실시 형태에 관한 소형 메모리 카드의 케이스를 제외한 상태에서의 분해 사시도이다.
도 87은, 도 86의 소형 메모리 카드의 케이스를 제외한 상태에서의 측면도이다.
도 88은, 본 발명의 상기 실시 형태에 있어서, 돌기전극을 이용하지 않는 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
도 89는, 도 88에 이어지는, 본 발명의 상기 실시 형태에 있어서, 돌기전극을 이용하지 않은 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
도 90은, 도 89에 이어지는, 본 발명의 상기 실시 형태에 있어서, 돌기전극을 이용하지 않은 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
도 91은, 도 90에 이어지는, 본 발명의 상기 실시 형태에 있어서, 돌기전극을 이용하지 않는 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
도 92는, 도 91에 이어지는, 본 발명의 상기 실시 형태에 있어서, 돌기전극을 이용하지 않는 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
도 93은, 도 92에 이어지는, 본 발명의 상기 실시 형태에 있어서, 돌기전극을 이용하지 않는 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
도 94는, 도 93에 이어지는, 본 발명의 상기 실시 형태에 있어서, 돌기전극을 이용하지 않는 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
도 95는, 본 발명의 제24실시 형태에 관한 소형 메모리 카드의 분해 사시도이다.
도 96은, 본 발명의 제24실시 형태에 관한 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
도 97은, 도 96에 이어지는, 본 발명의 제24실시 형태에 관한 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
도 98은, 도 97에 이어지는, 본 발명의 제24실시 형태에 관한 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
도 99는, 도 98에 이어지는, 본 발명의 제24실시 형태에 관한 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
도 100은, 도 99에 이어지는, 본 발명의 제24실시 형태에 관한 소형 메모리 카드의 제조 방법의 공정을 나타내는 설명도이다.
상기 목적을 달성하기 위해서, 본 발명은 아래와 같이 구성한다.
본 발명의 제1형태에 따르면, 복수의 메모리칩이 실장되어 구성되는 메모리 모듈을 베이스 기판의 한 쪽의 면에 실장하는 동시에, 상기 베이스 기판의 다른 쪽의 면에, 상기 복수의 메모리칩을 동작 제어하는 IC칩을 실장하고, 전체를 패키지내에 수납하도록 한, 카드형 기록 매체를 제공한다.
본 발명의 제2형태에 따르면, 상기 메모리용 기판의 앞뒤(표리) 양면에 각각 상기 메모리칩을 실장해서 상기 메모리 모듈을 구성하도록 한, 제1의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제3형태에 따르면, 상기 메모리 모듈은, 복수의 메모리 모듈로 구성되고, 각 메모리 모듈의 각 메모리용 기판에는 상기 메모리칩이 실장되어 있도록 한, 제1 또는 2의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제4형태에 따르면, 상기 베이스 기판의 상기 한 쪽의 면에는, 상기 메모리칩을 실장하도록 한, 제1 내지 3 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제5형태에 따르면, 상기 메모리용 기판의 전극과 상기 베이스 기판의 전극과의 사이에는, 상기 메모리용 기판의 전극과 상기 베이스 기판의 전극을 상기 베이스 기판의 메모리용 기판 실장면에 직교하는 방향으로 전기적으로 접속하는 도체에 의해 전기적으로 접속되도록 한, 제1∼4 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제6형태에 따르면, 상기 각 메모리용 기판의 전극간에는, 서로 인접하는 상기 메모리용 기판의 전극 끼리를 상기 메모리용 기판의 메모리칩 실장면에 직교하는 방향으로 전기적으로 접속하는 도체에 의해 전기적으로 접속되도록 한, 제3의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제7형태에 따르면, 상기 도체는 도전성 와이어인 제5 또는 6의 형태에 기재한, 카드형 기록 매체를 제공한다.
본 발명의 제8형태에 따르면, 상기 메모리 모듈은 제1메모리 모듈과 제2메모리 모듈로 구성되고, 상기 베이스 기판 위에는 상기 제1메모리 모듈이 실장되고, 상기 제1메모리 모듈에는 상기 제2메모리 모듈이 실장되는 동시에, 각 메모리 모듈의 각 메모리용 기판에는 상기 메모리칩이 실장되는 한편,
상기 베이스 기판의 전극과 상기 제1메모리 모듈의 상기 메모리용 기판의 전극과 상기 제2메모리 모듈의 상기 메모리용 기판의 전극을 1개의 도전성 와이어로 전기적으로 접속하도록 한, 제1 내지 4 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제9형태에 따르면, 상기 도체는 도전성 볼인, 제5 또는 6의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제10형태에 따르면, 상기 도체는 절연성 수지 시트 내에 배치된 도전성 핀인, 제5 또는 6의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제11형태에 따르면, 상기 도체는 각 단부의 상하면의 전극이 서로 전기적으로 접속되어 있는 직방체의 전자부품이도록 한, 제5 또는 6의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제12형태에 따르면, 상기 메모리용 기판에는 상기 복수의 메모리칩이 상기 메모리용 기판의 길이 방향의 중심에 대하여 대칭으로 배치되어 있는, 제1 내지 11 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제13형태에 따르면, 상기 메모리용 기판의 양면에는 적어도 1개의 메모리칩이 각각 실장되고 또한, 상기 메모리용 기판의 양면에 실장된 상기 메모리칩의 위치가 동일 위치이도록 한, 제1 내지 12 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제14형태에 따르면, 상기 베이스 기판의 상기 다른 쪽의 면에 메모리칩을 실장하도록 한, 제1 내지 13 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제15형태에 따르면, 상기 메모리용 기판 또는 상기 베이스 기판에는, RF용 LSI칩과 베이스 밴드 LSI칩이 실장되도록 한, 제1 내지 13 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제16형태에 따르면, 상기 메모리용 기판은 필름 기판인, 제1 내지 15 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제17형태에 따르면, 상기 메모리용 기판 및 상기 베이스 기판은 1매의 필름 기판인, 제1 내지 15 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제18형태에 따르면, 제1 내지 15 중의 어느 하나의 형태에 기재한 카드형 기록 매체를 제조하는 카드형 기록 매체의 제조 방법으로서,
상기 베이스 기판의 상기 한 쪽의 면에 상기 메모리용 기판을 중첩한 후, 상기 베이스 기판의 전극과 상기 메모리용 기판의 전극을, 상기 베이스 기판의 메모리용 기판 실장면에 직교하는 방향으로 전기적으로 접속하는 도체에 의해 전기적으로 접속하도록 한, 카드형 기록 매체의 제조 방법을 제공한다.
본 발명의 제19형태에 따르면, 제3 또는 6의 형태에 기재한 카드형 기록 매체를 제조하는 카드형 기록 매체의 제조 방법으로서,
상기 베이스 기판의 상기 한 쪽의 면에 상기 1매의 메모리용 기판을 중첩한 후, 상기 베이스 기판의 전극과 상기 복수의 메모리용 기판의 전극을, 상기 베이스 기판의 메모리용 기판 실장면에 직교하는 방향으로 전기적으로 접속하는 도체에 의해 전기적으로 접속하도록 한, 카드형 기록 매체의 제조 방법을 제공한다.
본 발명의 제20형태에 따르면, 상기 도체는 도전성 와이어인, 제18 또는 19의 형태에 기재한 카드형 기록 매체의 제조 방법을 제공한다.
본 발명의 제21형태에 따르면, 상기 베이스 기판의 전극과 상기 복수의 메모리용 기판의 전극을, 1개의 도전성 와이어로 전기적으로 접속하도록 한, 제19의 형태에 기재한 카드형 기록 매체의 제조 방법을 제공한다.
본 발명의 제22형태에 따르면, 상기 도체는 도전성 볼인 제18 또는 19의 형태에 기재한, 카드형 기록 매체의 제조 방법을 제공한다.
본 발명의 제23형태에 따르면, 상기 메모리 모듈은, 제1메모리 모듈과 제2메모리 모듈을 구비하고,
상기 도체는, 상기 제1메모리 모듈의 상기 메모리용 기판의 전극으로서 기능하는 관통 구멍을 관통하는 도전성 볼이며 또한, 상기 도전성 볼의 상부는 상기 제2메모리 모듈의 상기 메모리용 기판의 전극에 전기적으로 접속되며, 상기 도전성 볼의 하부는 상기 베이스 기판 모듈의 상기 베이스 기판의 전극에 전기적으로 접속되는, 제5의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제24형태에 따르면, 상기 메모리용 기판은 직사각형임과 동시에, 상기 메모리칩은 직사각형이며, 상기 직사각형의 메모리칩의 긴 변은, 상기 직사각형의 메모리용 기판의 적어도 한 쪽의 짧은 변과 거의 평행하게 배치되고 또한, 상기 짧은 변을 따라서, 상기 베이스 기판의 전극과 접속하는 상기 메모리용 기판의 전극이 배치되도록 한, 제1 내지 17 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제25형태에 따르면, 상기 메모리칩은 상기 메모리용 기판의 한 쪽의 면에 복수 개 구비되고, 상기 메모리용 기판의 상기 한 쪽의 면 위이고 또한 상기 복수의 메모리칩사이에, 상기 메모리용 기판의 상기 짧은 변과 거의 평행하게 상기 베이스 기판의 전극과 접속하는 전극이 배치되도록 한, 제24의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제26형태에 따르면, 상기 메모리 모듈은, 적층되는 복수의 메모리 모듈로 구성되고, 상기 복수의 메모리 모듈 중의 1개의 메모리 모듈의 메모리용 기판에 배치된 메모리칩의 길이 방향과, 상기 복수의 메모리 모듈 중의 다른 쪽의 메모리 모듈의 메모리용 기판에 배치된 메모리칩의 길이 방향이 교차하도록 한, 제1 내지 제17, 24, 25 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제27형태에 따르면, 상기 메모리 모듈은, 적층되는 복수의 메모리 모듈로 구성되고, 상기 복수의 메모리 모듈 중의 위쪽의 메모리 모듈의 메모리용 기판에 배치된 메모리칩의 두께가, 상기 복수의 메모리 모듈 중의 아래쪽의 메모리 모듈의 메모리용 기판에 배치된 메모리칩의 두께보다도 크도록 한, 제1 내지 17, 24, 25, 26 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제28형태에 따르면, 상기 베이스 기판의 상기 다른 쪽의 면에, 메모리용 기판에 복수의 메모리칩이 실장되어 구성되는 메모리 모듈을 실장하도록 한, 제1 내지 17, 24 내지 27 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제29형태에 따르면, 상기 메모리용 기판과 상기 베이스 기판과의 사이에 배치된 절연성 보강 수지의 보강부를 추가로 구비하도록 한, 제1 내지 17, 24 내지 28 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제30형태에 따르면, 상기 복수의 메모리 모듈의 상기 메모리용 기판 사이에 배치된 절연성 보강 수지의 보강부를 추가로 구비하도록 한, 제1 내지17, 24 내지 29 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제31형태에 따르면, 상기 패키지 내면과 상기 메모리용 기판과의 사이에 배치된 절연성 보강 수지의 보강부를 추가로 구비하도록 한, 제1 내지 17, 24 내지 30 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제32형태에 따르면, 상기 패키지 내면과 상기 베이스 기판과의 사이에 배치된 절연성 보강 수지의 보강부를 추가로 구비하도록 한, 제1 내지 17, 24 내지 31 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제33형태에 따르면, 상기 절연성 보강 수지의 두께는 상기 메모리칩의 두께 이상이 되도록 한, 제29 내지 31 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제34형태에 따르면, 상기 메모리용 기판의 양면에는 적어도 1개의 메모리칩이 각각 실장되고 또한, 상기 메모리용 기판의 양면에 실장된 상기 메모리칩의 위치가 거의 동일 위치이고 또한, 형상이 대략 동일하도록 한, 제13의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제35형태에 따르면, 상기 메모리용 기판과 상기 베이스 기판과의 사이에 양자 간격을 일정하게 유지하는 접합부를 추가로 구비하도록 한, 제1 내지 17, 24 내지 34 형태 중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 제36형태에 따르면, 상기 베이스 기판의 전극과 상기 메모리용 기판의 전극의 어느 한쪽에 양쪽 전극간을 접합하는 돌기 전극을 추가로 구비하도록 한, 제1 내지 17, 24 내지 35 형태중 어느 하나의 형태에 기재한 카드형 기록 매체를 제공한다.
본 발명의 이들과 다른 목적과 특징은, 첨부된 도면에 관한 바람직한 실시 형태에 관련된 다음 기술로부터 명확해질 것이다.
이하에, 본 발명에 관한 실시 형태를 도면을 기초로 해서 상세히 설명한다.
또한, 도면에 있어서, 이해하기 쉽도록, IC칩 또는 메모리칩과 각 기판과의 접합 부분을 단면으로서 나타내고 있지만, 실제로는, 접합 부분은 모두 밀봉 수지에서 밀봉하는 것이 바람직하다.
우선, 본 발명에 관한 여러 실시 형태에 관한 카드형 기록 매체의 일례로서의 소형 메모리 카드의 구체적인 기본적인 구성을 도 23∼도 25에 나타낸다. 도면에 있어서, 110은 기판, 113은 기판(110)의 이면(도 23에서는 위쪽의 면, 도 24에서는 아래쪽의 면)에 실장되는 ASIC(Application Specific Integrated Circuit)의 컨트롤러 LSI칩(ASIC용 IC칩), 114는 기판(110)의 이면에 실장되는 마이크로 프로세서용 IC칩, 115는 기판(110)의 표면(도 23에서는 아래쪽의 면, 도 24에서는 위쪽의 면)에 실장되는 CSP(Chip Size Package)인 플래시 메모리 칩, 116은 기판(110)의 전극, 118은 기판(110)의 표면에 실장되는 칩 콘덴서, 119는 기판(110)의 표면에 실장되는 칩 저항, 130은 기판(110)의 표면을 피복하는 위쪽 케이스, 131은 위쪽 케이스(130)에 고착되어서 기판(110)의 이면을 피복하는 아래쪽 케이스, 131a는 아래쪽 케이스(131)의 전극용 개구, 132는 기록 방지용 전환 스위치이다.
이러한 소형 메모리 카드의 규격의 예로서는, 도 25에 나타내는 바와 같이, 위쪽 케이스(130)에 아래쪽 케이스(131)가 고착된 상태의 제품으로서의 소형 메모리 카드에서는, 폭 24mm ×높이 32mm ×두께 2.1mm로 되는 것이 요구된다. 또한, 도 24에서는, 위쪽 케이스(130)의 두께는 1.4mm, 아래쪽 케이스(131)의 두께는 0.7mm로 되어 있다. 또한, 플래시 메모리의 IC칩은, 일례로서, 두께 80㎛으로 짧은 변 7.8mm ×긴 변16mm의 직사각형 박판형으로 구성되어 있다.
이러한 규격에 따른 소형 메모리 카드에 있어서, 메모리의 용량을 증가시키는 본 발명의 여러 실시 형태에 대해서, 이하에 상세히 설명한다. 단, 이 규격은 이해하기 쉽게 하기 위한 일례로서 설명하는 것이며, 본 발명은 이것에 한정되는 것은 아니다.
(제1실시 형태)
본 발명의 제1의 실시 형태에 관한 카드형 기록 매체의 일례로서의 소형 메모리 카드는, 도 1∼도 3에 나타내는 바와 같이, 베이스 기판 모듈(210)과, 베이스 기판 모듈(210) 위에 실장된 제1메모리 모듈(221)과, 제1메모리 모듈(221) 위에 실장된 제2메모리 모듈(222)을 구비하고, 도 24의 상기 컨트롤러 LSI칩(113)과 마이크로 프로세서용IC칩(114)과 플래시 메모리 칩(115)이 실장된 기판(110)을 구성하고, 위쪽 케이스(30)와 아래쪽 케이스(31) 내에, 각 케이스(30, 31)와의 사이에는 각각 소정의 간극을 두고 수납되도록 하고 있다.
베이스 기판 모듈(210)은, 직사각형판 상의 베이스 기판(10)의 하면에, 마이크로 프로세서용 IC칩(14)과 ASIC용 IC칩(13)이 소정 간격을 두고 실장, 구성되어있다. 마이크로 프로세서용 IC칩(14)의 각 전극과 각 기판의 각 전극, 및 ASIC용 IC칩(13)의 각 전극과 각 기판의 각 전극은, 범프 등을 통해서 직접적으로 접합 즉, 플립 칩 실장(flip chip mounting)된 후, 접합 부분이 절연성의 밀봉 수지에서 밀봉되고 있다. 베이스 기판(10)의 표면에는, 그 일단부에, 칩 콘덴서(18) 및 칩 저항(19)을 베이스 기판(10)의 길이 방향을 따르는 긴 변과 직교하는 짧은 변을 따라서 실장하고 있다. 베이스 기판(10)의 길이 방향을 따르는 긴 변의 근방에는, 베이스 기판(10)의 회로 패턴과 전기적으로 접속되며 또한, 다른 메모리용 기판(21, 22)과 접속하기 위한 전극으로서 기능하도록, 관통 구멍(10a)이 다수 형성되어 있고, 각 관통 구멍(10a) 내에는 크림 땜납(12)이 배치되어 있다. 길이 방향의 양단의 관통 구멍(10a)은 소형 메모리 카드의 제조 시에 위치 결정 구멍(10z)으로서 사용되는 것도 있다. 또한, 16은 소형 메모리 카드의 카드 전극, 18은 칩 콘덴서, 19는 칩 저항이다.
제1메모리 모듈(221)은, 베이스 기판(10)보다도 작은 직사각형의 제1메모리용 기판(21)의 앞뒤 양면(상하 양면)에, 합계 4개의 플래시 EEPROM 등의 비휘발성 메모리칩 등의 메모리칩(15)을 실장하여 구성되어 있다. 각 메모리칩(15)의 각 전극과 제1메모리용 기판(21)의 각 전극은 범프 등을 통해서 직접적으로 접합 즉, 플립 칩 실장된 후, 접합 부분이 절연성의 밀봉 수지로서 밀봉되고 있다. 제1메모리용 기판(21)의 길이 방향을 따르는 긴 변의 근방에는, 제1메모리용 기판(21)의 회로 패턴과 전기적으로 접속되고 또한, 베이스 기판(10) 및 제2메모리용 기판(22)과 접속하기 위한 전극으로서 기능하도록, 관통 구멍(21a)이 다수 형성되어 있고, 각관통 구멍(21a) 내에는 크림 땜납(12)이 배치되어 있다. 길이 방향의 양단의 관통 구멍(21a)은 소형 메모리 카드의 제조 시에 위치 결정 구멍(21z)으로서 사용되는 것도 있다.
제2메모리 모듈(222)은, 제1메모리 모듈(221)과 동일 구조이고, 베이스 기판(10)보다도 작은 직사각형의 제2메모리용 기판(22)의 앞뒤 양면(상하 양면)에, 합계 4개의 플래시 메모리 등의 메모리칩(15)을 실장하여 구성되어 있다. 각 메모리칩(15)의 각 전극과 제2메모리용 기판(22)의 각 전극은 범프 등을 통해서 직접적으로 접합 즉, 플립 칩 실장된 후, 접합 부분이 절연성의 밀봉 수지로 밀봉되고 있다. 제2메모리용 기판(22)의 길이 방향의 긴 변의 근방에는, 제2메모리용 기판(22)의 회로 패턴과 전기적으로 접속되며 또한, 베이스 기판(10) 및 제1메모리용 기판(21)과 접속하기 위한 전극으로서 기능하도록, 관통 구멍(22a)이 다수 형성되어 있으며, 각 관통 구멍(22a) 내에는 크림 땜납(12)이 배치되어 있다. 길이 방향의 양단의 관통 구멍(22a)은 소형 메모리 카드의 제조 시에 위치 결정 구멍(22z)으로서 사용되는 것도 있다.
베이스 기판(10)의 각 관통 구멍(10a), 제1메모리용 기판(21)의 각 관통 구멍(21a), 및 제2메모리용 기판(22)의 각 관통 구멍(22a)을, 상기 베이스 기판(10)의 메모리용 기판 실장면에 직교하는 방향으로 기판 사이를 전기적으로 접속하는 도체의 일례로서의 도전성 와이어(11)가 각각 관통해서, 각 관통 구멍내의 크림 땜납(12)에 접촉해서, 베이스 기판(10)의 각 관통 구멍(10a) 내의 크림 땜납(12)과, 제1메모리용 기판(21)의 각 관통 구멍(21a) 내의 크림 땜납(12)과, 제2메모리용 기판(22)의 각 관통 구멍(22a) 내의 크림 땜납(12)을 도전성 와이어(11)에 의해 전기적으로 접속한다. 구체적인 예로서, 각 관통 구멍은, 각 기판의 회로에 접속되며, 또한 지름 0.50㎛로 내주면이 금도금된 스루 홀(through hole)로 하고, 도전성 와이어(11)로서는, 지름 0.20㎛의 구리 와이어로 한다. 각 관통 구멍에 대해서는, 베이스 기판(10)의 각 관통 구멍(10a)만을 베이스 기판(10)의 회로에 접속하며, 또한 지름 0.50㎛로 내주면이 금도금된 스루 홀로 하고 제1메모리용 기판(21)의 각 관통 구멍(21a) 및 제2메모리용 기판(22)의 각 관통 구멍(22a)은 각각 메모리용 기판의 회로에 각각 접속되며, 또한 지름 0.50㎛로 내주면이 금도금된 쓰루 홀을 반분한 대략 반원형상(도 1 참조)으로 할 수도 있다.
이렇게, 베이스 기판(10)과 제1메모리용 기판(21)과 제2메모리용 기판(22)을 도전성 와이어(11)에 의해 접속할 수 있기 때문에, 베이스 기판(10) 위에, 각각 양면에 메모리칩(15)을 실장 가능한 2층의 메모리용 기판(21, 22)을 좁은 간격으로 작은 스페이스 내에 배치할 수 있는 동시에, 각 기판간의 전극을 도전성 와이어(11)에 의해 접속함으로써, 전극 사이에서의 접속 강도를 향상시킬 수 있다. 이와 같이 구성함으로써, 베이스 기판(10)의 어느 한쪽의 면에 메모리를 실장할 경우와 비교하고, 메모리의 실장 가능한 면적은, 제1메모리용 기판(21)의 앞뒤 양면, 제2메모리용 기판(22)의 앞뒤 양면의 4배로 증가하고, 최대로 4배까지 메모리 용량을 증가시킬 수 있다. 따라서 예를 들면, 1개의 메모리칩(15)이 32MB일 때, 2개의 메모리칩(15)밖에 실장할 수 없는 경우는, 2 ×32MB = 64MB이었던 것이, 최대로 8 ×32MB = 256MB으로 할 수 있다. 또한, 1개의 메모리칩(15)이 64MB일 경우는, 최대로 8 ×64MB = 512MB로 할 수 있다. 또한, 1개의 메모리칩(15)이 128MB의 때에는, 최대로 8 ×128MB = 약 1GB으로 할 수 있다.
또한, 각 메모리용 기판(21, 22)의 앞뒤 양면에 2개씩 모두 동일 위치에 동일 사이즈 및 두께의 메모리칩(15)을 실장할 수 있기 때문에, 각 메모리용 기판(21, 22)에 열적 또는 기계적 응력이 작용했을 때, 예를 들면, 밀봉 수지의 경화 수축 등에 의해 각 기판이 한쪽으로 휘는 것을 방지할 수 있다. 또한, 상기 각 메모리용 기판(21, 22)에는, 상기 복수의 메모리칩(15)을 상기 메모리용 기판(21, 22)의 길이 방향의 중심에 대하여 대칭으로 배치할 수 있고, 각 메모리용 기판(21, 22)전체로서, 응력이 치우친 분포를 방지할 수 있다.
또한, 메모리칩(15)이 실장된 메모리 모듈(221, 222)을 베이스 기판(10)과는 별도의 부품으로서 별개로 구성할 수 있고, 번 인(burn in) 시에 메모리칩(15)이 불량이라고 판단되었을 경우에는, 그 메모리 모듈만을 폐기하면 되고, IC칩(13, 14)이 실장된 베이스 기판(10)까지 폐기할 필요가 없어진다.
또한, 각 메모리칩(15)을 각 기판에 대하여 아우더 리드(outer lead) 없이 직접 실장 즉, 플립 칩 실장하기 때문에, 바꿔 말하면, 각 메모리칩(15)의 각 전극과 각 기판의 각 전극을 범프 등을 통해서 직접적으로 접합하기 위해서, 각 메모리칩(15)의 외측으로 아우더 리드를 인출해서 각 기판에 접합하는 스페이스나 수고를 없앨 수 있으며, 스페이스의 소형화, 공정의 단축화를 도모할 수 있다.
또한, 도 23∼도 25의 소형 메모리 카드의 규격에 대응하도록 하기 위해서, 일례로서, 도 2에 나타내는 바와 같이, 베이스 기판(10)의 두께는 0.2mm, 제1메모리용 기판(21)의 두께는 0.15mm, 제2메모리용 기판(22)의 두께는 0.15mm, 제2메모리용 기판(22)의 하면에 실장된 메모리칩(15)과 제1메모리용 기판(21)의 표면에 실장된 메모리칩(15)과의 간극은 0.41mm, 제1메모리용 기판(21)의 하면에 실장된 메모리칩(15)과 베이스 기판(10)의 표면과의 간극은 0.41mm이다. 또한, 제2메모리용 기판(22)의 표면에 실장된 메모리칩(15)의 표면과 베이스 기판(10)의 하면과의 거리는 1.12mm, 베이스 기판(10)의 하면과 베이스 기판(10)의 하면에 실장된 마이크로 프로세서용 IC칩(14)과 ASIC용 IC칩(13)의 표면과의 거리는 0.35mm, 따라서, 제2메모리용 기판(22)의 표면에 실장된 메모리칩(15)의 표면과 베이스 기판(10)의 하면에 실장된 마이크로 프로세서용 IC칩(14)과 ASIC용 IC칩(13)의 표면과의 거리는 1.47mm가 되도록 하고 있다.
또한, 각 기판, 즉, 베이스 기판(10), 제1메모리용 기판(21), 제2메모리용 기판(22)은 단층 기판, 다층기판 어느 형태라도 좋다.
이하에, 상기 소형 메모리 카드의 제조 방법에 대해서 설명한다.
도 4A에 나타내는 바와 같이, 베이스 기판(10)의 하면측에는, 마이크로 컴퓨터용 IC칩인 마이크로 프로세서용 IC칩(14)과 컨트롤러용 IC칩인 ASIC용 IC칩(13)의 2개의 IC칩이 베어 칩(bear chip) 실장되어, 베이스 기판 모듈(210)을 1개 형성한다. 또한, 이 때, 구체적으로는 도시하지 않지만, 베이스 기판(10)의 하면에는 소형 메모리 카드의 카드 전극(16)을 형성해 두는 동시에, 베이스 기판(10)의 표면에는 칩 콘덴서(18), 칩 저항(19)도 실장해 둔다.
또한, 도 4B, 도 4C에 나타내는 바와 같이, 2장의 메모리용 기판(21, 22)의상하 양면의 각각에 플래시 메모리 등의 메모리칩(15)을 2개씩 플립 칩 실장해서, 제1 및 제2메모리 모듈(221, 222)을 2개 형성한다.
이들의 도 4A, 도 4B, 도 4C에 나타내는 각각의 공정은, 동시에 실행해도 좋고, 임의인 순서대로 실행하도록 해도 좋다. 또한, 다수의 소형 메모리 카드를 제조할 경우에는, 도 4A, 도 4B, 도 4C에 나타내는 공정을 각각 다수 회 실행하여, 미리 다수의 제1 및 제2메모리 모듈(221, 222) 및 베이스 기판 모듈(210)을 제조해 두어도 좋다.
이어서, 도 5A에 나타내는 바와 같이, 베이스 기판(10)의 각 관통 구멍(10a) 내에 크림 땜납(12)을 디스펜서(51)에 의해 공급한다. 마찬가지로, 도 5B 및 도 5C에 각각 나타내는 바와 같이, 제1 및 제2메모리 기판(21, 22)의 각각 관통 구멍(21a, 22a) 내에도 크림 땜납(12)을 디스펜서(51)에 의해 각각 공급한다. 또한, 각 기판(10, 21, 22)에 있어서, 길이 방향 양단의 동일 장소에 있는 관통 구멍을 위치 결정 구멍(10z, 21z, 22z)으로서 사용하기 위해서, 기판 접속용 전극으로서의 기능을 다하지 않도록 하고 있으며, 크림 땜납(12)은 삽입하지 않도록 한다. 또한, 상기 위치 결정 구멍(10z, 21z, 22z) 대신에, 각 기판에 위치 결정용 마크를 설치하거나, 또는, 각 기판의 회로 패턴의 일부를 위치 결정용 마크로서 사용함으로써, 기판끼리의 위치 결정에 이용하도록 해도 좋다.
이어서, 도 5D에 나타내는 바와 같이, 제1메모리 모듈(221)과 제2메모리 모듈(222)을 가 고정한다. 즉, 제1메모리용 기판(21) 위에 제2메모리용 기판(22)을 탑재해서, 각 단부의 위치 결정 구멍(21z, 22z) 끼리가 서로 동일하게 위치하도록위치 결정 조정한 후, 절연성의 가 고정용 접착제(52)에 의해, 제1메모리용 기판(21)의 표면에 실장한 2개의 메모리칩(15, 15)의 표면과, 제2메모리용 기판(22)의 하면에 실장한 2개의 메모리칩(15, 15)의 하면을 접착해서, 제1메모리 모듈(221)과 제2메모리 모듈(222)을 가 고정한다. 이 때, 제1메모리용 기판(21)과 제2메모리용 기판(22)은 거의 평행해지도록 한다. 이것은, 소형 메모리 카드 전체의 치수를 규격내의 치수로 하기 위해서다.
이어서, 도 6A에 도시하는 바와 같이, 가 고정된 제1메모리 모듈(221)과 제2메모리 모듈(222)을 베이스 기판 모듈(210)에 가 고정한다. 즉, 제1메모리 모듈(221)의 하면에 실장된 2개의 메모리칩(15)과 베이스 기판 모듈(210)의 표면을 절연성의 가 고정용 접착제(52)에 의해 접착해서, 베이스 기판 모듈(210) 위에, 가 고정된 제1메모리 모듈(221)과 제2메모리 모듈(222)을 가 고정한다. 이 때, 제1메모리용 기판(21)과 제2메모리용 기판(22)과 베이스 기판(10)은 서로 거의 평행해지도록 한다. 이것은 소형 메모리 카드 전체의 치수를 규격내의 치수로 하기 위해서다.
이어서, 도 6B에 나타내는 바와 같이, 모듈간의 전극 끼리를 도전성 와이어(11)로 개별로 접속한다. 즉, 베이스 기판 모듈(210)의 각 위치 결정 구멍(10z)과 제1메모리 모듈(221)의 각 위치 결정 구멍(21z)과 제2메모리 모듈(222)의 각 위치 결정 구멍(22z)을 일치시키도록 위치 결정한 상태에서, 베이스 기판 모듈(210)의 각 관통 구멍(10a) 내의 크림 땜납(12)의 전극과 제1메모리 모듈(221)의 각 관통 구멍(21a) 내의 크림 땜납(12)의 전극과 제2메모리 모듈(222)의 각 관통 구멍(22a) 내의 크림 땜납(12)의 전극을, 도전성 와이어(11)로 개별로 접속한다.
그 후, 리플로우(reflow) 화로(火爐) 내에 넣음으로써, 또는 뜨거운 공기(hot air) 등의 열풍을 불어넣음으로써, 각 크림 땜납(12)을 용융해서 각 크림 땜납(12)과 도전성 와이어(11)를 완전히 고착시킴으로써, 확실하게 전기적으로 접속한다.
이어서, 베이스 기판 모듈(210)의 베이스 기판(10)과 제1메모리 모듈(221)의 제1메모리용 기판(21)과의 사이, 제1메모리 모듈(221)의 제1메모리용 기판(21)과 제2메모리 모듈(222)의 제2메모리용 기판(22)과의 사이, 제2메모리용 기판(22)의 표면의 2개의 메모리칩(15)사이를, 각각 절연성의 밀봉 수지(200)로서 밀봉한다.
이어서, 이것을 위, 아래쪽 케이스(30, 31) 내에 수납해서 상기 소형 메모리 카드를 얻는다.
상기 소형 메모리 카드의 제조 방법에 따르면, 도 1의 소형 메모리 카드에 있어서, 베이스 기판 모듈(210)에 실장하기 전에, 미리 제1메모리 모듈(221)과 제2메모리 모듈(222)을 실장해서 번 인 시험(burn in test) 등에 의해 메모리 모듈 전체로서의 기능을 검사할 수 있고, 불량의 경우에는, 메모리 모듈만을 폐기하면 되고, 메모리 모듈과 비교해서 고가인 베이스 기판 모듈(210)을 폐기할 필요가 없어지고, 비용 절감을 도모할 수 있다.
또한, 상기 제1실시 형태에 있어서는, 도 6B에 나타내는 바와 같이 상기 베이스 기판 모듈(210)의 각 관통 구멍(10a) 내의 크림 땜납(12)의 전극과 제1메모리모듈(221)의 각 관통 구멍(21a) 내의 크림 땜납(12)의 전극과 제2메모리 모듈(222)의 각 관통 구멍(22a) 내의 크림 땜납(12)의 전극을, 다수의 도전성 와이어(11)로 개별로 접속하는 대신에, 도 6C에 나타내는 바와 같이, 모듈간의 전극 끼리를 도체의 다른 예로서의 연속한 1개 또는 몇 개의 도전성 와이어(53)로 접속하도록 해도 좋다.
즉, 베이스 기판 모듈(210)과 제1메모리 모듈(221)과 제2메모리 모듈(222)이 상하로 겹치도록 위치하는 3개의 크림 땜납(12)의 전극, 즉, 도전성 와이어(53)를 제2메모리 모듈(222)의 각 관통 구멍(22a) 내의 크림 땜납(12)의 전극과, 제1메모리 모듈(221)의 각 관통 구멍(21a) 내의 크림 땜납(12)의 전극과, 베이스 기판 모듈(210)의 각 관통 구멍(10a) 내의 크림 땜납(12)의 전극을 관통시킨다. 이어서, U자형으로 접어 구부린 후, 도전성 와이어(53)를 인접하는 베이스 기판 모듈(210)의 각 관통 구멍(10a) 내의 크림 땜납(12)의 전극과, 제1메모리 모듈(221)의 각 관통 구멍(21a) 내의 크림 땜납(12)의 전극과, 제2메모리 모듈(222)의 각 관통 구멍(22a) 내의 크림 땜납(12)의 전극을 관통시킨다. 이어서, 다시, U자형으로 접어 구부린 후, 예를 들면, 인접하는 제2메모리 모듈(222)의 각 관통 구멍(22a) 내의 크림 땜납(12)의 전극과, 제1메모리 모듈(221)의 각각 관통 구멍(21a) 내의 크림 땜납(12)의 전극과, 베이스 기판 모듈(210)의 각 관통 구멍(10a) 내의 크림 땜납(12)의 전극을 관통시킨다. 이렇게 해서, 접속해야 할 모든 크림 땜납(12)의 전극을 접속한다.
이어서, 리플로우 화로 내에 상기 모듈을 반입해서 리플로우 공정을 실행함으로써, 또는 뜨거운 공기 등의 열풍을 불어넣음으로써, 각 크림 땜납(12)을 용융해서 각 크림 땜납(12)과 도전성 와이어(53)를 도통 상태로 완전히 고착시킴으로써, 확실하게 전기적으로 접속한다.
이어서, 상기 도전성 와이어(53)의 상기 U자형으로 접어 구부린 부분을 절단해서 제거함으로써, 베이스 기판(10)과 제1 및 제2메모리용 기판(21, 22)의 상하로 겹치도록 위치하는 3개의 크림 땜납(12)의 전극을 서로 개별적으로 도통시켜 또한, 3개의 접속부마다 독립적으로 도통시키는 도통용 기둥부재로서 기능하게 할 수 있다.
이러한 구성에 따르면, 다수의 도전성 와이어(11)를 미리 준비할 필요가 없으며, 준비해야 할 부품 점수를 삭감할 수 있는 동시에, 다수의 도전성 와이어(11)를 1개씩 접속하는 것보다도 연속한 도전성 와이어(53)를 땜납(12)에 관통시키는 쪽이 접속하기 쉽고, 작업의 경감을 도모할 수 있다.
상기 제1실시 형태에 있어서, 베이스 기판(10)과 제1메모리용 기판(21)과 제2메모리용 기판(22)을 동시에 위치 결정해서 가 고정하도록 해도 좋다. 또한, 가 고정은, 접착제 대신에 양면 점착(粘着) 테이프를 사용할 수도 있다. 또한, 접착제를 사용하지 않고, 다른 부재 또는 땜납의 점착력을 이용해서 상기 3장의 기판을 위치 결정 유지하도록 해도 좋다.
(제2실시 형태)
도 7은, 본 발명의 제2 실시 형태에 관한 소형 메모리 카드의 완성 상태에서의 일부 단면 측면도이다. 도 7에서는, 도전성 와이어(53) 대신에, 구리 등의 도전성 볼(71)을 사용하는 것이다. 즉, 베이스 기판(10)의 각 관통 구멍(10a) 내의 크림 땜납(12)과 제1메모리용 기판(21)의 각 관통 구멍(10a) 내의 크림 땜납(12)과의 사이에 도전성 볼(71)을 개재시켜서, 베이스 기판(10)과 제1메모리용 기판(21)의 사이를 거의 평행하게 유지하는 동시에, 제1메모리용 기판(21)의 각각 관통 구멍(21a) 내의 크림 땜납(12)과 제2메모리용 기판(22)의 각 관통 구멍(22a) 내의 크림 땜납(12)과의 사이에 도전성 볼(71)을 개재시켜서 제1메모리용 기판(21)과 제2메모리용 기판(22)과의 사이를 거의 평행하게 유지하도록 하고 있다. 이 경우, 도전성 볼(71)의 지름보다도 각 관통 구멍(10a, 21a, 22a)의 크림 땜납(12)의 외경을 크게 해서, 도전성 볼(71)이 각 크림 땜납(12)의 전극 위로 약간 밀려들어가면서 안정적으로 유지되도록 하는 것이 바람직하다.
도전성 볼(71)의 일례로서는, 지름 0.3㎛의 구리 볼을 사용할 수 있다. 도전성 볼(71)의 재료로서는, 구리 이외에, 주석-아연계, 주석-은계, 주석-구리계도 사용할 수 있다.
제2실시 형태에 따르면, 제1실시 형태와 마찬가지의 작용 효과를 나타낼 수 있는 외에, 베이스 기판(10)과 제1메모리용 기판(21), 및 제1메모리용 기판(21)과 제2메모리용 기판(22)과의 사이에 도전성 볼(71)을 개재시킴으로써, 각 기판의 간격을 용이하게 균등하게 할 수 있고, 각 기판을 거의 평행하게 배치할 수 있다. 또한, 도전성 볼(71)을 구리 등의 땜납보다도 융점이 높은 재료로 구성하면, 후 공정에서 리플로우나 에어 주입(blow)에 의해 땜납을 용융할 경우에도 도전성 볼(71)이 용융하지 않고, 기판간격을 도전성 볼(71)에 의해 확실하게 확보할 수 있으며, 높은 정밀도로 기판간의 평행도를 유지할 수 있다. 따라서, 또한 기판사이가 도전성 볼(71)로 지지되기 때문에, 기계적인 응력이 작용해도 도전성 볼(71)은 용이하게 변형하지 않는다. 따라서, 열적인 응력 및 기계적인 응력에 저항하고, 기판사이의 평행도를 확실하게 유지할 수 있는 동시에, 인접하는 도전성 볼(71)과의 접촉도 방지할 수 있어서 쇼트를 방지할 수 있다. 또한, 도전성 볼(71)의 지름을 좁게 함으로써, 보다 좁은 피치에서의 배치가 가능해 지고, 배선의 자유도가 증가하고, 각 메모리칩(15)에의 개별 배선이 가능해 지고, 메모리칩(15)과 IC칩(13, 14) 사이에서의 처리 속도의 향상을 도모할 수 있다.
이하에, 도 7의 상기 소형 메모리 카드의 제조 방법에 대해서 설명한다. 우선, 도 1 등의 상기 소형 메모리 카드의 제조 방법과 마찬가지로, 도 4A, 도 4B, 도 4C에 나타내는 바와 같이, 제1 및 제2메모리 모듈(221, 222) 및 베이스 기판 모듈(210)을 제조한다. 또한, 이 때, 구체적으로는 도시하지 않지만, 베이스 기판(10)의 하면에는 소형 메모리 카드의 카드 전극(16)을 형성해 두는 동시에, 베이스 기판(10)의 표면에는 칩 콘덴서(18), 칩 저항(19)도 실장해 둔다.
이어서, 도 8A에 나타내는 바와 같이, 베이스 기판 모듈(210)에 크림 땜납을 인쇄 공급한다. 즉, 베이스 기판(10)의 각 관통 구멍(10a)에 대응하는 관통 구멍 즉, 크림 땜납 삽입 구멍(54a)을 가지는 스텐실(stencil; 54)을, 베이스 기판 모듈(210)의 베이스 기판(10) 위에 중첩해서, 스텐실(54) 위를 크림 땜납(12)을 이동시키면서 스퀴지(squeegee; 55)를 이동시켜서, 스텐실(54)의 각 크림 땜납 삽입 구멍(54a)으로부터 베이스 기판(10)의 각 관통 구멍(10a) 내에 크림 땜납(12)을 밀려들어가도록 삽입한다. 이 때, 베이스 기판(10)의 각 관통 구멍(10a)에 있어서, 크림 땜납(12)이 베이스 기판(10)으로부터 베이스 기판(10)의 두께 방향으로 약간 밀려나오도록 한다. 이것은, 후의 공정에서, 도전성 볼(71)을 각 크림 땜납(12) 위에 크림 땜납(12)자체의 점착력에 의해 안정하게 보유할 수 있게 하기 위해서이다.
이어서, 도 8B에 나타내는 바와 같이, 베이스 기판 모듈(210)의 각 크림 땜납(12)의 전극 위에 도전성 볼(71)을 1개씩 공급한다. 즉, 베이스 기판(10)의 각 관통 구멍(10a)의 크림 땜납(12)에 대응하는 관통 구멍 즉, 도전성 볼 삽입 구멍(56a)을 가지는 도전성 볼 삽입용 판(56)을, 베이스 기판 모듈(210)의 베이스 기판(10) 위에, 바람직하게는 크림 땜납(12)에 접촉하지 않도록, 중첩하여 도전성 볼 삽입용 판(56) 위를 다수의 도전성 볼(71)을 이동시키면서 스퀴지(57)를 이동시켜, 도전성 볼 삽입용 판(56)의 각 도전성 볼 삽입 구멍(56a)으로부터 베이스 기판(10)의 각 관통 구멍(10a) 내의 크림 땜납(12) 위에 도전성 볼(71)을 1개씩 올려놓는다. 각 도전성 볼(71)은 크림 땜납(12)에 올려놓을 때, 스퀴지(57)로부터의 압력에 의해 크림 땜납(12) 내에 약간 밀려들어간 상태가 되고, 크림 땜납(12)자체의 점착력에 의해 위치 유지된다. 각 크림 땜납(12) 위에 도전성 볼(71)을 1개씩 확실하게 올려놓기 위해서, 도전성 볼 삽입용 판(56)의 두께는 도전성 볼(71)의 지름과 같거나 상기 지름보다 약간 작게 해서, 1개의 도전성 볼 삽입 구멍(56a) 내에 복수 개의 도전성 볼(71)이 밀려들어가지 않고, 1개의 도전성 볼(71)밖에 들어가지 않도록 한다. 일례로서, 도전성 볼 삽입용 판(56)의 두께는 0.2㎛이고, 지름 0.3㎛의 구리 볼이 각 도전성 볼 삽입 구멍(56a)에 대하여 1개만 들어가게 한다.
이어서, 도 8C에 나타내는 바와 같이, 베이스 기판 모듈(210) 위에 탑재해야 할 제1메모리 모듈(221)의 제1메모리용 기판(21)의 각 관통 구멍(21a) 내에 크림 땜납(12)을 디스펜서(dispenser; 51) 등에 의해 도포 공급한다. 이 공정은, 도 8B의 공정과 동시 또는 도 8B의 공정보다 먼저 실행하도록 해도 좋다.
이어서, 도 9A에 나타내는 바와 같이, 베이스 기판 모듈(210)의 각 크림 땜납(12)의 전극상의 도전성 볼(71)을 통하여, 베이스 기판 모듈(210) 위에 제1메모리 모듈(221)을 실장한다. 즉, 베이스 기판(10)의 양단의 위치 결정 구멍(10z)과 제1메모리용 기판(21)의 양단의 위치 결정 구멍(21z)을 일치시킨 상태에서, 베이스 기판(10)의 각 크림 땜납(12) 위의 도전성 볼(71) 위에, 제1메모리용 기판(21)의 각 관통 구멍(21a) 내의 크림 땜납(12)이 탑재되도록, 베이스 기판(10) 위에 제1메모리용 기판(21)을 포개 어느 정도의 압력을 작용시켜서, 제1메모리용 기판(21)의 각 관통 구멍(21a) 내의 크림 땜납(12) 내에 각 도전성 볼(71)의 상부의 일부가 밀려들어가도록 한다. 이것에 의해, 베이스 기판(10)과 제1메모리용 기판(21)이 대략 평행하게 위치 결정 유지된다. 또한, 베이스 기판(10) 위에 제1메모리용 기판(21)을 포개 있는 정도의 압력을 작용시킬 때, 베이스 기판(10)의 표면과 제1메모리용 기판(21) 하면의 2개의 메모리칩(15)의 하면을 가 고정용 절연성 접착제(52)에 의해 접착시키도록 해도 좋다. 이렇게, 제1메모리용 기판(21)과 베이스 기판(10)을 서로 거의 평행해지도록 하는 것은 소형 메모리 카드 전체의 치수를 규격내의 치수로 하기 위해서다. 이어서, 도 9B에 나타내는 바와 같이, 제1메모리 모듈(221) 위에 탑재해야 할 제2메모리 모듈(222)의 제2메모리용 기판(22)의 각 관통 구멍(22a)내에 크림 땜납(12)을 디스펜서(51) 등에 의해 도포 공급한다. 이 공정은, 다음 도 10A의 공정과 동시 또는 도 10A의 공정보다 뒤에 실행하도록 해도 좋다.
이어서, 도 10A에 나타내는 바와 같이, 베이스 기판 모듈(210) 위의 제1메모리 모듈(221)의 제1메모리용 기판(21)의 각 크림 땜납(12)의 전극 위에 도전성 볼(71)을 1개씩 공급한다. 즉, 도 8B와 마찬가지로, 제1메모리용 기판(21)의 각 관통 구멍(21a)의 크림 땜납(12)에 대응하는 관통 구멍 즉, 도전성 볼 삽입 구멍(58a)을 가지는 도전성 볼 삽입용 판(58)을, 제1메모리 모듈(221)의 제1메모리용 기판(21) 위에, 바람직하게는 크림 땜납(12)에 접촉하지 않도록, 중첩해서, 도전성 볼 삽입용 판(58) 위를 다수의 도전성 볼(71)을 이동시키면서 스퀴지(59)를 이동시켜서, 도전성 볼 삽입용 판(58)의 각 도전성 볼 삽입 구멍(58a)으로부터 제1메모리용 기판(21)의 각 관통 구멍(21a) 내의 크림 땜납(12) 위에 도전성 볼(71)을 1개씩 올려놓는다. 각 도전성 볼(71)은, 크림 땜납(12)에 올려놓을 때, 스퀴지(59)로부터의 압력에 의해 크림 땜납(12) 내로 약간 밀려들어간 상태가 되고, 크림 땜납(12)자체의 점착력에 의해 위치가 유지된다. 각 크림 땜납(12) 위에 도전성 볼(71)을 1개씩 확실하게 올려놓기 위해서, 도전성 볼 삽입용 판(58)의 두께는 도전성 볼(71)의 지름과 같거나 상기 지름보다 약간 작게 해서, 1개의 도전성 볼 삽입 구멍(58a) 내에 복수 개의 도전성 볼(71)이 억지로 들어가지 않도록 한다.
이어서, 도 10B에 나타내는 바와 같이, 제1메모리 모듈(221)의 각 크림 땜납(12)의 전극상의 도전성 볼(71)을 통해서 제1메모리 모듈(221) 위에 제2메모리 모듈(222)을 실장한다. 즉, 베이스 기판(10)의 양단의 위치 결정 구멍(10z)과 제1메모리용 기판(21)의 양단의 위치 결정 구멍(21z)과 제2메모리용 기판(22)의 양단의 위치 결정 구멍(22z)을 일치시킨 상태에서, 제1메모리용 기판(21)의 각 크림 땜납(12) 위의 도전성 볼(71) 위에, 제2메모리용 기판(22)의 각 관통 구멍(22a) 내의 크림 땜납(12)이 탑재되도록, 제1메모리용 기판(21) 위에 제2메모리용 기판(22)을 포개 어느 정도의 압력을 작용시켜서, 제2메모리용 기판(22)의 각 관통 구멍(22a) 내의 크림 땜납(12) 내에 각 도전성 볼(71)의 상부의 일부가 밀려들어가도록 한다.
이것에 의해, 베이스 기판(10)과 제1메모리용 기판(21)과 제2메모리용 기판(22)이 거의 평행하게 위치 결정 유지된다. 또한, 제1메모리용 기판(21) 위에 제2메모리용 기판(22)을 포개서 어느 정도의 압력을 작용시킬 때, 제1메모리용 기판(21)의 표면의 2개의 메모리칩(15)의 표면과 제2메모리용 기판(22)의 하면의 2개의 메모리칩(15)의 하면을 가 고정용 절연성 접착제(52)에 의해 접착시키도록 해도 좋다. 이렇게, 제1메모리용 기판(21)과 제2메모리용 기판(22)을 서로 거의 평행해지도록 하는 것은, 소형 메모리 카드 전체의 치수를 규격내의 치수로 하기 위해서다.
이어서, 리플로우 화로 내에 상기 모듈을 반입해서 리플로우 공정을 실행함으로써, 또한 뜨거운 공기 등의 열풍을 불어넣음으로써, 각 크림 땜납(12)을 용융해서 각 크림 땜납(12)과 각 도전성 볼(71)을 도통 상태인 채로 고착시킴으로써, 확실하게 전기적으로 접속한다.
이어서, 베이스 기판 모듈(210)의 베이스 기판(10)과 제1메모리 모듈(221)의 제1메모리용 기판(21)과의 사이, 제1메모리 모듈(221)의 제1메모리용 기판(21)과제2메모리 모듈(222)의 제2메모리용 기판(22)과의 사이, 제2메모리용 기판(22)의 표면의 2개의 메모리칩(15)사이를, 각각 절연성의 밀봉 수지(200)로 밀봉한다.
그리고, 이것을 위쪽 아래쪽 케이스(30, 31) 내에 수납해서 상기 소형 메모리 카드를 얻는다.
또한, 도전성 볼(71)의 지름은, 베이스 기판 모듈(210)과 제1메모리 모듈(221)과의 사이에 배치되는 도전성 볼(71)과, 제1메모리 모듈(221)과 제2메모리 모듈(222)과의 사이에 배치되는 도전성 볼(71)을 도 7과 같이 다르게 하도록 해도 좋지만, 동일하게 해도 좋다(도시하지 않음).
또한, 상기 공정에 있어서, 제1메모리 모듈(221)을 베이스 기판 모듈(210)에 실장하기 전에 제1메모리 모듈(221)의 제1메모리용 기판(21)의 각 관통 구멍(21a) 내에 크림 땜납(12)을 공급하도록 했지만, 제1메모리 모듈(221)을 베이스 기판 모듈(210)에 실장한 후에, 제1메모리 모듈(221)의 제1메모리용 기판(21)의 각 관통 구멍(21a) 내에 크림 땜납(12)을 공급하도록 해도 좋다. 마찬가지로, 제2메모리 모듈(222)을 제1메모리 모듈(221)에 실장하기 전에 제2메모리 모듈(222)의 제2메모리용 기판(22)의 각 관통 구멍(22a) 내에 크림 땜납(12)을 공급하도록 했지만, 제2메모리 모듈(222)을 제1메모리 모듈(221)에 실장한 후에, 제2메모리 모듈(222)의 제2메모리용 기판(22)의 각 관통 구멍(22a) 내에 크림 땜납(12)을 공급하도록 해도 좋다.
상기 제조 방법에 따르면, 기판사이의 간격을 도전성 볼(71)에 의해 일정하게 유지하기 쉽고, 기판 상호의 평행도도 확보하기 쉽다.
상기 제2실시 형태에 있어서, 도전성 볼(71)은 상기한 바와 같이 인쇄에 의해 공급하는 것에 한하지 않고, 도전성 볼(71)을 1개씩 또는 복수 개를 동시에 흡착해서 공급하도록 해도 좋다.
또한, 본 발명은 상기 실시 형태에 한정되는 것이 아니고, 그 외 각종의 형태에서 실시할 수 있다. 이하의 여러 실시 형태에 대해서 설명한다.
(제3실시 형태)
도 11은, 본 발명의 제3실시 형태에 관한 소형 메모리 카드의 일부 단면 측면도이다. 제1 및 제2실시 형태에서는, 베이스 기판 모듈(210) 위에 제1메모리 모듈(221)과 제2메모리 모듈(222)을 중첩해서 배치하고 있지만, 제2메모리 모듈(222)을 생략해서, 도 11에 나타내는 바와 같이, 베이스 기판 모듈(210) 위에 도전성 와이어(11)를 통해서 제1메모리 모듈(221)만을 배치하도록 해도 좋다. 제1메모리 모듈(221)의 제1메모리용 기판(21)에는 그 상하 양면에 2개씩 메모리칩(15)을 실장함과 동시에, 제1메모리용 기판(21)의 하면의 2개의 메모리칩(15)의 하면을 베이스 기판(10)의 표면에 접촉시키도록 하고 있다. 그러나, 제1메모리용 기판(21)의 하면의 2개의 메모리칩(15)의 하면과 베이스 기판(10)의 표면과의 사이에 간극을 형성하도록 하여도 좋다(도시하지 않음). 또한, 도전성 와이어(11) 대신에, 땜납 또는 도전성 볼을 사용해도 좋다(도시하지 않음).
이렇게 구성하면, 베이스 기판(10)의 표면에만 메모리를 실장하는 것에 비해서, 높은 용량의 메모리칩(15)을 도 1 또는 도 7의 소형 메모리 카드보다 작은 스페이스에 배치할 수 있다.
(제4실시 형태)
도 12는, 도 11의 소형 메모리 카드에 있어서, 제1메모리 모듈(221)을 2분할한 본 발명의 제4실시 형태이다. 즉, 베이스 기판 모듈(210) 위에 도전성 와이어(11)를 통해서 분할형 제1메모리 모듈(221A)과 분할형 제1메모리 모듈(221B)을 각각 개별로 실장하는 것이다. 분할형 제1메모리 모듈(221A)과 분할형 제1메모리 모듈(221B)은, 각각, 제1메모리용 기판(21)을 2분할한 사이즈 또는 그 이하 사이즈의 분할형 제1메모리용 기판(21A, 21B)의 상하 양면에 메모리칩(15)을 1개씩 실장한 것이다.
이러한 구성에 따르면, 베이스 기판 모듈(210) 위에서, 분할형 제1메모리 모듈(221A)과 분할형 제1메모리 모듈(221B)의 배치에 각각 자유도를 갖게 할 수 있다. 또한, 메모리칩(15)이 실장된 메모리 모듈의 번 인 시에 1개의 메모리칩(15)이 불량이라고 판단되었을 경우에는, 제1메모리 모듈(221)에서는 나머지의 3개의 정상인 메모리도 폐기하게 되지만, 분할형 제1메모리 모듈(221A 또는 221)에서는 나머지의 1개의 메모리칩(15)을 폐기하는 것으로 되기 때문에, 메모리칩(15)을 보다 효율적으로 사용할 수 있다.
(제5실시 형태)
도 13은, 본 발명의 제5실시 형태의 소형 메모리 카드의 일부로서, 도 11의 소형 메모리 카드에 있어서, 제1메모리 모듈(221)의 상하 양면에 메모리칩(15)을 실장하지 않고, 제1메모리 모듈(221)의 제1메모리용 기판(21)의 표면에는 2개의 메모리칩(15)을 실장하는데, 하면에는 실장하지 않고, 이 하면에 대향하는 베이스 기판(10)의 표면에 2개의 메모리칩(15)을 실장하도록 한 것이다.
(제6실시 형태)
도 14는, 본 발명의 제6실시 형태의 소형 메모리 카드의 일부로서, 도 13의 소형 메모리 카드에 있어서, 제1메모리 모듈(221)과 마찬가지로, 제1메모리 모듈(221) 위에 실장하는 제2메모리 모듈(222)에서도 제2메모리용 기판(22)의 표면에만 2개의 메모리칩(15)을 실장하는데, 하면에는 실장하지 않는 동시에, 또한, 제2메모리 모듈(222) 위에 제3메모리 모듈(270)을 실장하도록 한 것이다. 제3메모리 모듈(270)에서도, 제1메모리 모듈(221)과 마찬가지로, 제3메모리용 기판(70)의 표면에만 2개의 메모리칩(15)을 실장하지만, 하면에는 실장하지 않도록 하고 있다.
바람직하게는, 상기 제1메모리 모듈(221), 제2메모리 모듈(222), 제3메모리 모듈(270)의 각 메모리칩(15)의 중심위치, 더불어 베이스 기판 모듈(210)의 IC칩(13, 14)의 중심위치를 일치시키도록 하면, 소형 메모리 카드 전체로서, 메모리용 기판의 길이 방향의 중심에 대하여, 거의 대칭으로 메모리 등의 부품을 실장할 수 있고, 기계적 응력 또는 열적 응력에 대하여, 메모리용 기판의 길이 방향의 중심에 대해서 균형 있게 대항할 수 있고, 베이스 기판과 비교해서 두께가 얇은 각 메모리 기판의 휘어짐을 방지할 수 있다.
(제7실시 형태)
도 15는, 본 발명의 제7실시 형태의 소형 메모리 카드의 일부로서, 도 1 및 도 7의 소형 메모리 카드에 있어서, 마이크로 프로세서용 IC칩(14)과 ASIC용 IC칩(13)의 2개의 IC칩의 기능을 1개의 IC칩(60)에 통합한 원 칩형 마이크로 컴퓨터에 적용할 경우의 실시 형태이며, 베이스 기판(10)의 하면의 IC칩을 실장하지 않은 빈 스페이스에, 또한, 추가의 메모리 모듈(61)을 배치하도록 한 것이다. 추가의 메모리 모듈(61)은, 제4메모리용 기판(24)의 상하 양면에 메모리칩(15)이 실장됨과 동시에, 메모리용 기판(24)자체를 도전성 와이어(11) 등에 의해 베이스 기판(10)에 실장하도록 하고 있다. 이것에 의해, 또한, 메모리 용량을 크게 할 수 있다.
(제8실시 형태)
도 16은, 본 발명의 제8실시 형태의 소형 메모리 카드의 일부이며, 메모리용 기판을, 단층 또는 적층 기판이 아니고, 더한층 얇은, 필름 기판이라고 하는 것이다. 즉, 4각형 프레임상의 필름 기판(63)으로, 절연체 수지의 프레임부(63b) 내에 리드 단자(63a)가 배치되고, 리드 단자(63a)의 상하 양면에 메모리칩(15)의 전극이 땜납(75)을 통해서 각각 직접적으로 실장되어 있다. 필름 기판(63) 사이의 간격은, 땜납 등의 기둥형의 도전성체(62)에 의해 확보할 수 있게 하고 있다. 물론, 땜납 등의 기둥형의 도전성체(62) 대신에, 도전성 볼이나 와이어를 사용할 수도 있다(도시하지 않음). 이렇게, 필름 기판(63)의 양면에 메모리칩(15)을 직접 실장할 수 있고, 더욱이 소형화 및 박형화를 도모할 수 있는 동시에, 메모리칩(15)의 외부에 크게 리드(lead)를 인출해서 베이스 기판(10) 등에 접속시킬 필요가 없어지고, 또한, 소형화를 도모할 수 있다.
(제9실시 형태)
도 17은, 본 발명의 제9실시 형태의 소형 메모리 카드의 일부로서, 2장의 필름 기판(65, 65)을 상기 제1 및 제2메모리용 기판(21, 22) 대신에 사용하는 다른실시 형태로서, 보다 박형화를 도모할 수 있다. 66은 필름 기판(65, 65) 사이 및 베이스 기판(10)과의 사이에서의 전기적 접속을 실행하는 땜납 또는 구리 볼 등의 도전체이다.
(제10실시 형태)
도 18은, 본 발명의 제10실시 형태의 소형 메모리 카드의 일부이며, 절연체의 합성 수지 시트 내에 금 선 등의 전기 전도 핀(67a)을 다수 배치한 도전성 시트(67)로서, 이것을 메모리용 기판(21, 22)의 전극사이, 또는 메모리용 기판(21)의 전극과 베이스 기판(10)의 전극과의 사이에 배치해서, 전기적 접속 및 양쪽 기판 사이의 간격 유지를 겸용할 수 있다.
또한, 도전 핀(67a) 대신에, 도전성 페이스트로 하여도 좋다. 또한, 절연성 수지 시트 내에 도전성 입자가 배치된 이방성 도전성 시트를 도전성 시트(67) 대신에 사용하도록 해도 좋다.
(제11실시 형태)
도 19는, 본 발명의 제11실시 형태의 소형 메모리 카드의 일부이며, 베이스 기판(10)과 제1메모리용 기판(21)을 따로 따로 기판에서 구성하지 않고, 1장의 가늘고 긴 플렉시블 기판(81)으로 구성하는 실시 형태이다. 즉, 가늘고 긴 플렉시블 기판(81)의 한 쪽의 단부의 양면에 2개씩 메모리칩(15)을 실장하고, 다른 쪽의 단부의 한 쪽의 면에 2개의 IC칩, 즉, 마이크로 프로세서용 IC칩(14)과 ASIC용 IC칩(13)을 실장한 후, 도 19에 나타내는 바와 같이, U자형으로 만곡시켜서 케이스 내에 수납시키는 것이다.
이 예에서는, 제1메모리용 기판(21) 및 베이스 기판(10)을 플렉시블 기판(81)으로 할 수 있으며, 박형화 및 경량화를 도모할 수 있는 동시에, 1장의 기판으로 구성하기 때문에, 복수의 기판을 서로 접속시키는 공정이 불필요하게 된다. 더욱이, 플렉시블 기판(81)을 길게 해서 메모리칩(15)을 추가로 실장함으로써, 제2메모리용 기판(22)도 겸용하도록 해도 좋다.
(제12실시 형태)
도 20은, 본 발명의 제12실시 형태의 소형 메모리 카드의 일부이며, 도전성 와이어 또는 도전성 볼 대신에 직방체의 전자부품을 사용하는 실시 형태이다. 즉, 각 기판의 각 단부의 상하면의 전극(80a, 80b)이 서로 전기적으로 접속되어 있다. 수동부품, 구체적으로는, 콘덴서나 칩 저항과 같은 직방체의 칩 전자부품(80)을, 베이스 기판(10)의 전극과 상기 제1기판(21)의 전극, 또는, 상기 제1기판(21)의 전극과 상기 제2기판(22)의 전극과의 사이, 또는, 양쪽 사이에 개재시켜서, 베이스 기판(10)과 상기 제1메모리용 기판(21)과의 간극, 또는, 상기 제1메모리용 기판(21)과 상기 제2메모리용 기판(22)과의 간극, 또는, 양쪽의 간극을 상기 직방체의 칩 전자부품(80)의 두께로 확보하는 동시에, 베이스 기판(10)의 전극과 상기 제1메모리용 기판(21)의 전극, 또는, 상기 제1메모리용 기판(21)의 전극과 상기 제2메모리용 기판(22)의 전극, 또는, 베이스 기판(10)의 전극(10d)과 상기 제1메모리용 기판(21)의 전극(21d)과 상기 제2메모리용 기판(22)의 전극(22d)을 상기 직방체의 칩 전자부품(80)의 적어도 한 쪽의 단부의 상하면의 전극(80a 또는 80b)에 의해 접속시킨다. 상기 직방체의 칩 전자부품(80)의 각 단부에는 그 상하 양면 및 양측면의 4면에 걸쳐 서로 연속한 전극(80a, 80b)을 각각 형성하고 있어, 상하면의 전극(80a, 80b)은 통상은, 서로 도통하고 있기 때문에, 이것을, 도전성 와이어(11) 또는 도전성 볼(71) 대신에 사용할 수 있다. 또한, 도 20에 있어서, 21e 및 22e는 메모리칩 실장예정 영역이다.
또한, 칩 콘덴서나 칩 저항(80)을 본래의 기능으로서 사용할 경우에는, 양단부의 전극(80a, 80b)을, 베이스 기판(10)의 전극과 상기 제1메모리용 기판(21)의 전극, 또는 상기 제1메모리용 기판(21)의 전극과 상기 제2메모리용 기판(22)의 전극에 각각 접속한다. 칩 콘덴서나 칩 저항(80)을 본래의 기능으로서 사용하지 않을 경우에는, 한 쪽 단부의 전극(80a 또는 80b)만을, 베이스 기판(10)의 전극과 상기 제1메모리용 기판(21)의 전극, 또는 상기 제1메모리용 기판(21)의 전극과 상기 제2메모리용 기판(22)의 전극에 각각 접속한다.
(제13, 14 실시 형태)
도 21 및 도 22는, 본 발명의 제13, 14실시 형태의 소형 메모리 카드의 일부이며, 기록 매체만의 기능이 아니고, 기록 매체로서의 기능에 다른 기능을 부가하는 실시 형태의 일례로서, 블루투스(Bluetooth) 대응의 다기능형의 소형 메모리 카드의 예이다. 도 21에서는, 제1메모리용 기판(21)의 하면측에, 메모리를 실장하는 대신에, RF용 LSI칩(78)과 베이스 밴드 LSI칩(79)을 실장해서, 무선(wireless) 통신을 실행할 수 있게 하는 것이다. 또한, 도 22에서는 도 1의 소형 메모리 카드의 베이스 기판(10)의 표면에, RF용 LSI칩(78)과 베이스 밴드 LSI칩(79)을 실장해서, 무선 통신을 실행할 수 있게 하는 것이다. 예컨대, 휴대 기기, 예를 들면 휴대전화기에 이 블루투스 대응의 다기능형 메모리 카드를 끼워 넣음으로써, 휴대전화기를 다운로드 단말기로서 사용할 수 있게 한다. 이 결과, 전송 거리 10m 무선 통신에 의해, 음악이나 화상 등을 휴대전화기에 다운로드 가능하게 하는 것이다. 또한, 블루투스 대응의 다기능형 메모리 카드를 각각 끼워 넣은 휴대 기기(예를 들면 음악 플레이어나 디지털 스틸 카메라 등) 사이에, 한 쪽의 휴대 기기로부터 다른 쪽의 휴대 기기에 대하여, 음악이나 화상 등의 데이터를 전송하는 것도 가능해 진다. 여기에서, 블루투스(Bluetooth)란, 휴대전화기 등의 모바일, 퍼스널 컴퓨터, 디지털 카메라, AV(Audio Visual) 기기를 비롯한 가전제품, 게임기 등을 무선으로 접속하고, 화상이나 음성 등의 데이터를 주고받기하기 위한 무선 데이터 통신기술이다.
(제15실시 형태)
도 26은, 본 발명의 제15실시 형태에 관한 소형 메모리 카드의 개략 측면도이다. 도 7과 같이 베이스 기판(10)과 제1메모리용 기판(21)과의 사이에 도전성 볼(71)을 배치하는 동시에 제1메모리용 기판(21)과 제2메모리용 기판(22)과의 사이에 도전성 볼(71)을 배치하지 않고, 이 실시 형태에서는, 제1메모리용 기판(21)을 관통하는 도전성 볼(71A)에 의해, 베이스 기판(10)과 제2메모리용 기판(22)과의 사이의 간격을 유지하도록 한 것이다. 즉, 베이스 기판(10)의 두께 방향에 있어서, 베이스 기판(10)과 제1메모리용 기판(21)과의 사이에 도전성 볼(71A)을 1개만 배치하도록 하고 있다. 구체적으로는, 지름, 예를 들면 0.7㎛정도의 각 도전성 볼(71A)을 제1메모리용 기판(21)의 각 관통 구멍(21a) 내의 크림 땜납(12)을 관통시켜서, 상기 각 도전성 볼(71A)의 상부를 제2메모리용 기판(22)의 관통 구멍(22a) 내의 크림 땜납(12)에 전기적으로 접합하는 동시에, 상기 각 도전성 볼(71A)의 하부를 베이스 기판(10)의 관통 구멍(10a) 내의 크림 땜납(12)에 전기적으로 접합하도록 하고 있다. 이렇게 하면, 도 7의 실시 형태에 비해서, 도전성 볼의 개수를 반으로 할 수 있다.
(제16실시 형태)
도 27은, 본 발명의 제16실시 형태에 관한 소형 메모리 카드의 케이스를 제외한 상태에서의 평면도이다. 도 61 및 도 62는, 직사각형의 소형 메모리 카드용의 직사각형의 메모리용 기판의 사시도, 그 메모리용 기판에 직사각형의 메모리칩이 2장 실장된 상태의 사시도이다. 도 86 및 도 87은 상기 직사각형의 메모리칩이 2장 실장된 메모리용 기판이 2층 배치된 소형 메모리 카드의 케이스를 제외한 상태에서의 분해 사시도 및 측면도이다.
도 27, 도 61, 및 도 62에 나타내는 바와 같이, 직사각형의 소형 메모리 카드용의 직사각형의 메모리용 기판(21E)의 짧은 변(21x)과, 직사각형의 메모리칩(15)의 긴 변(15y)이 거의 평행하게 되도록, 메모리용 기판(21E)에 메모리칩(15)이 장착되어 있다. 바꿔 말하면, 메모리용 기판(21E)의 길이 방향과 메모리칩(15)의 길이 방향이 교차하도록, 예를 들면 직교하도록, 메모리용 기판(21E)에 메모리칩(15)이 장착되어 있다. 그리고 메모리용 기판(21E)의 대향하는 한 쌍의 짧은 변(21x, 21x)의 각각의 내측에, 짧은 변을 따라서 접합용 전극(41,,41)이 1열로 배치되어서, 다른 메모리용 기판(21E), 베이스 기판(10)의 대응하는 위치에 배치된 전극(10d,…,10d)과 접합되도록 하고 있다.
이렇게, 직사각형의 메모리용 기판(21)의 짧은 변을 따라서만 전극(41,…,41)이 배치되고, 긴 변을 따라서는 전극이 배치되지 않고 있다. 따라서, 직사각형의 소형 메모리 카드에 작용한 비틀림 등에 의해 응력이 직사각형의 메모리용 기판(21)의 긴 변(21y, 21y)에 작용해도, 도 28에 나타내는 바와 같이 긴 변(21y)을 따라 전극(41,…,41)이 배치되지 않고 있으므로, 도통 불량이나 접속 불량이 발생하는 일이 없어, 신뢰성을 더욱 향상시킬 수 있다.
만약에 도 29A와 같이 메모리칩(15,…,15)이 실장된 메모리용 기판(21)의 구부림 또는 비틀음 강도가 불충분하다면, 도 29B에 나타내는 바와 같이, 메모리칩(15)의 전극(15p)과 메모리용 기판(21)의 전극(21p)을 접합하는 땜납 접합부(12p)에 응력이 집중해서 균열(12w)이 발생하고, 전극간(15p, 21p)의 접합이 개방되어, 전기적으로 접속 불량이 되어버린다. 또한, 도 29A에 나타내는 바와 같이, 메모리칩(15)에 깨짐(15r)이 생겨, 동작 불량, 특히, 메모리칩(15)의 일부의 판독 불량 또는 기록 불량의 원인이 되어버린다.
여기에서, 직사각형의 메모리용 기판(21)의 짧은 변을 따라서만 전극(41,…,41)이 배치된 상기 제16실시 형태의 메모리용 기판(21)에 대해서, 구부림 테스트 및 비틀음 테스트를 실행하고, 상기 문제의 유무에 대해서 검토한다.
구부림 테스트는, 도 30에 나타내는 바와 같이, 메모리칩(15,…,15)이 실장된 메모리용 기판(21)의 양측의 짧은 변측의 단부를 고정하고, 예를 들면 짧은 변측의 단부의 중앙에, 60초간, 2kg의 외력을 메모리칩의 길이 방향을 따라서 서로 접근하는 방향으로 3회 작용시켜서, 메모리용 기판(21)을 휘게 함으로써 실행한다.또한, 비틀음 테스트는, 도 31에 나타내는 바와 같이, 메모리칩(15,…,15)이 실장된 메모리용 기판(21)의 한 쪽의 짧은 변측의 단부를 고정하고, 다른 쪽의 짧은 변측의 단부를 한 쪽의 짧은 변측의 단부에 대하여 3kg의 외력으로 3회 비틀음으로써 실행한다. 양쪽 테스트의 결과 판정은, 전기적 접속의 상태, 데이터의 기록 및 판독의 상태, 외관의 상태로 판정된다.
구부림 테스트 및 비틀음 테스트의 결과, 직사각형의 메모리용 기판(21)의 짧은 변(21x)가에만 전극(41,…,41)이 배치되어 메모리용 기판(21)에는, 메모리칩(15,…,15)의 전극과 메모리용 기판(21)의 전극을 접합하는 땜납 접합부에 응력이 집중해서 균열이 발생하는 일이 없으며, 전극간의 접합을 확실하게 유지할 수 있으며, 전기적 접속도 확실하게 유지할 수 있다. 또한, 메모리칩(15,…,15)에 깨짐도 생기지 않고, 동작 불량, 특히, 메모리칩(15 ,…,15)의 일부의 판독 불량 또는 기록 불량도 생기지 않는다.
상기 제16실시 형태의 변형 예로서, 도 32에 나타내는 바와 같이, 메모리용 기판(21F)이 대향하는 한 쌍의 짧은 변(21x, 21x) 중의 한 쪽의 짧은 변(21x) 만의 내측에, 짧은 변(21x)가에 접합용 전극(41,…,41)이 2열로 배치되어, 다른 메모리용 기판(21), 베이스 기판(10)과 접합되도록 해도 좋다.
또한, 상기 제16실시 형태의 다른 변형 예로서, 도 33에 나타내는 바와 같이, 메모리용 기판(21G)의 짧은 변(21x)에 거의 평행으로 또한, 긴 변(21y)의 중앙부근에, 접합용 전극(41,…,41)이 2열로 배치되어, 다른 메모리용 기판(21), 베이스 기판(10)과 접합되도록 해도 좋다.
이렇게 구성하면, 2장의 메모리칩(15, 15)을 1장의 메모리용 기판(21)에 배치할 때, 2장의 메모리칩(15, 15)의 서로 근접하고 있는 긴 변(15y, 15y)의 근방에, 이 긴 변(15y)가에 전극(41,…,41)이 배치되게 되고, 2 장의 메모리칩(15, 15)의 각각의 대응 전극(41,…,41)에의 배선 길이가 서로 거의 같아진다. 또한, 2장의 메모리칩(15, 15)을 베이스 기판(10)의 제어용 IC, 예를 들면, 마이크로 프로세서용 IC칩(14), 또는 ASIC용 IC칩(13), 또는 마이크로 프로세서용 IC칩(14)과 ASIC용 IC칩(13)의 2개의 IC칩의 기능을 1개의 IC칩(60)에 통합한 원 칩형 마이크로 컴퓨터에 접속하기 때문에, 메모리용 기판(21)으로부터 베이스 기판(10)의 상기 제어용 IC에의 배선 길이가 서로 거의 같아진다. 이 결과, 2장의 메모리칩(15, 15)의 응답 속도를 거의 동일하게 할 수 있다. 또한, 여기에서는 설명의 간략화를 위해서, 메모리용 기판의 한 쪽의 면에 대해서 2장의 메모리칩(15, 15)을 실장할 경우에 대해서 설명했지만, 메모리용 기판(21)의 앞뒤 양면의 각각의 면에 대해서 2장의 메모리칩(15, 15)을 실장할 경우에 대해서도 마찬가지의 작용 효과를 나타낼 수 있다. 즉, 4장의 메모리칩(15,…,15)의 응답 속도를 거의 동일하게 할 수 있다.
또한, 제16실시 형태 및 변형 예 나아가서 이하의 실시 형태에 있어서, 메모리용 기판(21)의 앞뒤 양면의 각각의 면에 대해서 2장의 메모리칩(15, 15)을 실장할 경우에 대해서 기재하고 있지만, 이것으로 한정되는 것은 아니며, 어느 한쪽의 면에 2장의 메모리칩(15, 15)을 실장하거나, 어느 한쪽의 면에 1장의 메모리칩(15)을 실장하는 것이라도 좋다.
(제17실시 형태)
도 34 및 도 35는, 본 발명의 제17실시 형태에 관한 소형 메모리 카드의 위쪽의 메모리용 기판의 개략 측면도, 및 케이스를 제외한 상태에서의 소형 메모리 카드의 개략 측면도이다.
본 발명의 제17실시 형태에 관한 소형 메모리 카드의 아래쪽의 메모리용 기판(21)으로서는, 도 27에 나타내는 제16실시 형태의 메모리용 기판(21E)을 사용한다. 즉, 메모리용 기판(21E)은, 직사각형의 소형 메모리 카드용의 직사각형의 메모리용 기판(21E)의 짧은 변(21x)과, 직사각형의 메모리칩(15)의 긴 변(15y)이 거의 평행이 되도록, 메모리용 기판(21E)에 메모리칩(15)이 장착되어 있다.
또한, 상기 소형 메모리 카드의 위쪽의 메모리용 기판(21)으로서는 도 34에 나타내는 바와 같이, 직사각형의 메모리용 기판(21H)의 짧은 변(21x)과, 직사각형의 메모리칩(15L)의 짧은 변(15x)이 대략 평행하게 되도록, 메모리용 기판(21H)에 메모리칩(15,…,15)이 장착되어 있다.
이들 2장의 메모리용 기판(21E, 21H) 각각의 대향하는 한 쌍의 짧은 변(21x, 21x)에는 접합용 전극(41,…,41)이 각각 1열에 배치되어 있다. 그리고 도 35에 나타나는 바와 같이, 베이스 기판(10) 위에 도 27의 메모리용 기판(21E)을 실장하고, 또한 그 위에 도 34의 메모리용 기판(21H)을 실장함으로써, 도 33에 나타내는 바와 같이 적층하고 있다. 이 때, 위쪽의 메모리용 기판(21H) 및 아래쪽의 메모리용 기판(21E)의 각각의 전극(41,…,41)은, 각각의 대향하는 긴 변 근처의 긴 변을 따라 배치된 전극(41 ,…,41)과, 전기적으로 접속하는 도체의 일례로서의 땜납부(11x,…,11x)에 의해 각각 접속되어 있다. 또한 아래쪽의 메모리용 기판(21E) 및 베이스기판(10)의 각각의 전극(41,…,41 및 10x ,,10x)은, 각각의 대향하는 긴 변 근처의 긴 변을 따라 배치된 전극(41,…,41)과, 전기적으로 접속하는 도체의 일례로서의 땜납부(11x,…,11x)에 의해 각각 접속되어 있다.
이러한 구성으로 하면, 베이스 기판(10)에 적층되는 2장의 메모리용 기판(21E, 21H)에서 각각 실장되어 있는 메모리칩(15,…,15)의 길이 방향이 교차하게 되고, 소형 메모리 카드에 구부림 응력 또는 비틀음 응력이 작용했을 때, 동일 방향으로 메모리칩(15,…,15)이 배치되어 있는 것과 비교해서, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다.
(제18실시 형태)
도 36, 도 37, 및, 도 38은, 본 발명의 제18실시 형태에 관한, 케이스를 제외한 상태에서의 소형 메모리 카드의 아래쪽의 2층의 메모리용 기판(21E, 21E)의 개략 측면도, 아래쪽의 2층의 메모리용 기판을 베이스 기판(10)에 실장한 상태의 개략 측면도, 및 베이스 기판(10)에 실장된 아래쪽의 2층의 메모리용 기판(21E, 21E)에 더욱 최상층의 메모리용 기판(21J)을 실장한 상태의 개략 측면도이다.
본 발명의 제18실시 형태에 관한 소형 메모리 카드의 아래쪽의 2층의 메모리용 기판(21E, 21E)에 각각 실장한 각 메모리칩(15)의 두께보다 두꺼운 메모리칩(15t)이, 상기 최상층의 메모리용 기판(21J)의 앞뒤 양면에, 메모리용 기판(21E)과 마찬가지로, 도 38에 나타내는 바와 같이, 합계 4개 장착되어 배치되어 있다. 즉, 최상층의 메모리용 기판(21J)의 뒷면(하면)에서는, 메모리용 기판(21E)과 마찬가지로, 직사각형의 메모리용 기판(21J)의 짧은 변과, 큰 두께의 직사각형의 2장의 메모리칩(15t, 15t)의 각각의 긴 변이 거의 평행하게 되도록, 메모리용 기판(21J)에 2장의 메모리칩(15t, 15t)이 각각 장착되어 있다. 또한, 최상층의 메모리용 기판(21J)의 표면(상면)에서는, 직사각형의 메모리용 기판(21J)의 짧은 변(21x)과, 상기 뒷면의 직사각형의 메모리칩(15t)보다 폭(짧은 변)이 좁은 직사각형의 메모리칩(15t)의 짧은 변이 거의 평행하게 되도록, 메모리용 기판(21J)에 2장의 메모리칩(15t,…,15t)이 각각 장착되어 있다. 최상층의 메모리용 기판(21J)과 그 아래의 2층의 메모리용 기판(21E, 21E)의 각각의 대향하는 한 쌍의 짧은 변(21x, 21x)의 각각의 내측에, 짧은 변(21x)을 따라 접합용 전극(41,…,41)이 1열로 배치되어서, 다른 메모리용 기판(21E) 또는 베이스 기판(10)의 대응하는 위치에 배치된 전극(41,…,41) 또는 (10x, 10x)과 접합되도록 하고 있다.
이렇게 구성함으로써, 베이스 기판의 상기 한 쪽의 면에, 동일 두께의 메모리칩(15,…,15)의 모듈(21,…,21)을 3개 중첩해서 배치하지 않고, 베이스 기판(10)의 상기 한 쪽의 면에, 두께가 얇은 메모리칩(15, 15)의 모듈(21E, 2E)을 2개 중첩해서 배치하고, 또한 그 위에, 두께가 두꺼운 메모리칩(15t,…,15t)의 모듈(21J)을 1개 배치함으로써, 소형 메모리 카드의 기계적 강도, 구부림, 및 비틀음 강도를 향상시킬 수 있다.
(제19실시 형태)
도 39는, 본 발명의 제19실시 형태에 관한, 케이스를 제외한 상태에서의 소형 메모리 카드의 개략 측면도이다. 이 제19실시 형태에서는, 베이스 기판(10)의 표면측에 메모리용 기판(21E)을 배치할 뿐 만 아니라, 뒷면 측에도, 베이스기판(10)의 표면측과 마찬가지로, 배치하도록 한 것이다. 즉, 베이스 기판(10)의 표면에는, 2층의 메모리용 기판(21E, 21E)이 적층, 배치되어 있다. 한편, 베이스 기판(10)의 이면에는, 1층의 메모리용 기판(21E)이 배치되어 있다. 또한, 베이스 기판(10)의 전극(10x,…,10x)과 베이스 기판(10)의 이면의 1층의 메모리용 기판(21E)의 전극(41,…,41)은 땜납부(11x,…,11x)에 의해 각각 접속되어 있다.
이렇게 구성하면, 베이스 기판(10)의 한 쪽의 면에만, 메모리칩(15, 15)의 모듈을 배치하지 않고, 베이스 기판(10)의 앞뒤 양면에서의 메모리칩(15,…,15)의 모듈을 배치할 수 있고, 모듈 배치의 균형을 이룰 수 있으며, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 향상시킬 수 있다.
(제20실시 형태)
이어서, 본 발명의 제20실시 형태에 관한 소형 메모리 카드에서는, 메모리용 기판(21E)과 위쪽 케이스(30)와의 사이, 메모리용 기판(21E, 21E) 사이, 메모리용 기판(21E)과 베이스 기판(10)과의 사이, 메모리용 기판(21E)과 위쪽 케이스(30)와의 사이, 또는 베이스 기판(10)과 위쪽 케이스(30)와의 사이 등에, 절연성의 보강 수지, 예를 들면 열경화성 에폭시 수지를 배치함으로써, 소형 메모리 카드의 보강을 실행할 수 있으며, 특히, 소형 메모리 카드 기계적 강도, 구부림, 및 비틀음 강도를 향상시킬 수 있는 것이다. 또한, 이 제20실시 형태에 있어서, 절연성의 보강 수지를 메모리칩(15)의 측부에 배치할 경우에는, 메모리칩(15)과 메모리용 기판(21)과의 사이에 전기적 접합 부분의 간극 내에도 주입해서, 전기적 접합 부분의 밀봉을 실행함으로써, 전기적 접합 부분의 보호를 실행하도록 하는 것이 바람직하다. 따라서, 절연성의 보강 수지는 밀봉 수지로서의 기능도 보강 기능에 맞춰서 가지는 것이 바람직하다.
또한, 이 제20실시 형태는, 베이스 기판(10)의 앞뒤 양면 중의 적어도 한 쪽의 면에, 메모리용 기판(21E)이 1층 배치되어 있는 경우, 메모리용 기판(21E)이 2층 배치되어 있는 경우, 메모리용 기판(21E)이 3층 이상 배치되어 있는 경우 등에 적용할 수 있는 것이다.
구체적으로는, 베이스 기판(10)의 표면에 메모리용 기판(21E)이 1층 배치되어 있는 경우에 있어서, 절연성의 보강 수지를 도포하는 도포 장치의 일례로서의 도포 노즐(50)에 의해, 베이스 기판(10)의 표면의 일단부의 칩 콘덴서(18) 및 칩 저항(19)이 실장된 부분에, 절연성의 보강 수지를 도 40에 나타내는 바와 같이 도포해서, 도 41에 나타내는 바와 같이, 절연성의 보강부(44)의 일례로서의 일단부 보강부(44a)를 형성한다. 또한, 메모리용 기판(21E)의 메모리칩(15)과 상기 일단부 보강부(44a)와의 사이, 및, 메모리용 기판(21E)의 인접하는 메모리칩(15, 15) 사이에 절연성의 보강 수지를 도포 등에 의해 공급해서, 도 41에 나타내는 바와 같이, 최상층 보강부(44c, 44c)를 형성한다. 상기 최상층 보강부(44c, 44c)는, 메모리용 기판(21E)의 메모리칩(15)의 두께 이하의 두께로 도포 등을 한 후, 열경화 시에, 도 42에 나타내는 바와 같이, 메모리칩(15)의 두께보다 크게 되어, 상기 일단부 보강부(44a)의 표면과 대략 같은 높이까지 두꺼워지도록 해도 좋다. 또는, 상기 최상층 보강부(44c, 44c)는, 열경화 전에, 메모리용 기판(21E)의 메모리칩(15)의 두께 이상으로 도포 등을 해서 형성해도 좋다. 이것에 의해, 메모리칩(15)의 보호 기능을 증대시킬 수 있다.
이렇게 구성하면, 상기 일단부 보강부(44a)가 베이스 기판(10)의 표면의 일단부의 칩 콘덴서(18) 및 칩 저항(19)이 실장된 부분에 배치되어 있으므로, 특히, 소형 메모리 카드의 카드 전극(16)측의 부분의 기계적 강도, 구부림, 및 휘어짐 강도를 향상시킬 수 있다. 또한, 최상층 보강부(44c, 44c)가 메모리용 기판(21E)의 메모리칩(15, 15)의 간극 등에 배치되어 있으므로, 특히, 메모리용 기판(21E)의 기계적 강도, 구부림, 및 비틀음 강도를 향상시킬 수 있다. 또한, 최상층 보강부(44c, 44c)의 두께가, 메모리용 기판(21E)의 표면측의 메모리칩(15, 15)의 두께보다 크기 때문에, 위쪽 케이스(30A)측으로부터 메모리칩(15, 15)에 대하여 외력이 작용해도, 최상층 보강부(44c, 44c)에서 위쪽 케이스(30A)의 내면을 받침으로써, 메모리칩(15, 15)에 대하여 외력이 작용하기 어려워져, 메모리칩(15, 15)의 보호 기능을 나타낼 수 있다.
또한, 상기 제20실시 형태의 제1변형 예로서, 도 43 및 도 44에 나타내는 바와 같이, 메모리용 기판(21E)의 각 메모리칩(15)의 양측에, 절연성의 보강 수지를 도포 등에 의해 공급해서, 최상층 보강부(44c, 44c)를 형성하도록 해도 좋다. 구체적으로는, 일단부측의 메모리용 기판(21E)의 메모리칩(15)과 상기 일단부 보강부(44a)와의 사이, 및, 메모리용 기판(21E)의 인접하는 메모리칩(15, 15)사이, 및, 상기 일단부 보강부(44a)와는 반대측의 타단부측의 메모리용 기판(21E)과 메모리용 기판(21E)의 타단부의 전극(41,…,41)과의 사이에, 절연성의 보강 수지를 도포 등에 의해 각각 공급해서, 최상층 보강부(44c, 44c, 44c)를 형성하도록 해도 좋다. 또한, 메모리용 기판(21E)과 베이스 기판(10)과의 사이에도, 절연성의 보강 수지를 도포 등에 의해 공급해서, 층상의 메모리용 기판 보강부(44d)를 형성하도록 해도 좋다. 이 메모리용 기판 보강부(44d)는, 메모리용 기판(21E)의 전극(41,…,41)과 베이스 기판(10)의 전극(10x,…,10x)을 접속하는 땜납부(11x,…,11x)의 주위까지도 덮도록 배치해서, 전극접합 부분의 보호도 행할 수 있도록 하고 있다. 따라서, 일단부 보강부(44a)와, 메모리용 기판 보강부(44d)와, 최상층 보강부(44c)에 의해, 상기 보강부(44)를 구성하도록 하고 있다. 또한, 메모리용 기판 보강부(44d)의 두께는, 땜납부(11X)의 두께와 거의 동등, 바꿔 말하면, 메모리용 기판(21E)과 베이스 기판(10)과의 간극과 거의 동등하게 한다. 또한, 30A는 소형 메모리 카드 위쪽 케이스, 31A는 소형 메모리 카드 아래쪽 케이스이다.
이렇게 구성하면, 메모리용 기판(21E)과 베이스 기판(10)과의 사이에 메모리용 기판 보강부(44d)가 배치되어 있으므로, 메모리용 기판(21E)과 베이스 기판(10)이 일체화되어, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다. 물론, 이 예에서도, 상기 일단부 보강부(44a) 및 각 최상층 보강부(44c)에 의한 보강 효과를 나타낼 수 있다.
또한, 상기 제20실시 형태의 제2변형 예로서, 도 45에 나타내는 바와 같이, 도 44의 소형 메모리 카드의 간략형이며, 일단부 보강부(44a)를 생략하는 동시에, 층상의 메모리용 기판 보강부(44d)를 그 짧은 변측의 전극(41,…,41)을 노출시키도록 짧게 한 층상의 제2메모리용 기판 보강부(44e)로서, 이 제2메모리용 기판 보강부(44e)와 최상층 보강부(44c)에 의해, 상기 보강부(44)를 구성하도록 해도 좋다.또한, 층상의 제2메모리용 기판 보강부(44e)의 두께는, 땜납부(11X)의 두께와 거의 동등, 바꿔 말하면, 메모리용 기판(21E)과 베이스 기판(10)과의 간극과 거의 동등하게 한다.
이렇게 구성하면, 메모리용 기판(21E)의 각 메모리칩(15)의 양측에 배치된 3개의 최상층 보강부(44c, 44c, 44c)와, 제2메모리용 기판 보강부(44e)가 배치되어 있으므로, 메모리용 기판(21E)과 베이스 기판(10)이 거의 일체화되어, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제3변형 예로서, 도 46에 나타내는 바와 같이, 도 44의 소형 메모리 카드의 더욱 간략화 된 형식이며, 일단부 보강부(44a) 및 제2메모리용 기판 보강부(44e)를 생략해서, 3개의 최상층 보강부(44c)만에 의해, 상기 보강부(44)를 구성하도록 해도 좋다.
이렇게 구성하면, 메모리용 기판(21E)의 표면측의 각 메모리칩(15)의 양측에 최상층 보강부(44c)가 배치되어 있으므로, 메모리용 기판(21E)의 표면측의 각 메모리칩(15)을 보호 및 보강할 수 있고, 소형 메모리 카드의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제4변형 예로서, 도 47에 나타내는 바와 같이, 도 46의 소형 메모리 카드에 대하여 일단부 보강부(44a)를 더해서, 일단부 보강부(44a)와 3개의 최상층 보강부(44c,…,44c)에 의해, 상기 보강부(44)를 구성하도록 해도 좋다.
이렇게 구성하면, 3개의 최상층 보강부(44c,…,44c)에 더해서 일단부보강부(44a)가 배치되어 있으므로, 메모리용 기판(21E)의 표면측의 각 메모리칩(15)을 보호 및 보강할 수 있는 외에, 소형 메모리 카드의 카드 전극(16)측 부분의 기계적 강도, 구부림, 및 비틀음 강도를 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제5변형 예로서, 도 48에 나타내는 바와 같이, 도 45의 소형 메모리 카드에 있어서, 층상의 메모리용 기판 보강부(44d) 대신에, 봉상(棒狀)의 메모리용 기판 보강부(44f)로서, 최상층 보강부(44c)와 봉상의 메모리용 기판 보강부(44f)에 의해, 상기 보강부(44)를 구성하도록 해도 좋다. 또한, 봉상의 메모리용 기판 보강부(44f)의 두께는, 땜납부(11X)의 두께와 거의 동등, 바꿔 말하면, 메모리용 기판(21E)과 베이스 기판(10)과의 간극과 거의 동등하게 한다.
이렇게 구성하면, 메모리용 기판(21E)을 끼워서 각 최상층 보강부(44c)의 아래쪽으로 즉 베이스 기판측에, 봉상의 메모리용 기판 보강부(44f)가 배치되어 있으므로, 메모리용 기판(21)의 보호 및 보강을 보다 안정하고 확실하게 실행할 수 있으며, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제6변형 예로서, 도 49에 나타내는 바와 같이, 도 46의 간략화 한 형으로, 3개의 최상층 보강부(44c,…,44c)를 연결해서 1개의 층상의 최상층 보강부(44g)로서, 이 층상의 최상층 보강부(44g)에 의해 상기 보강부(44)를 구성하도록 해도 좋다. 또한, 상기 층상의 최상층 보강부(44g)의 두께는 메모리용 기판(21E)의 표면측의 메모리칩(15)의 두께 이상으로 함으로써, 각메모리칩(15)을 확실하게 보호 및 보강할 수 있게 하는 것이 바람직하다.
이렇게 구성하면, 메모리용 기판(21E) 표면측의 2개의 메모리칩(15, 15)을 덮도록 1개의 층상의 최상층 보강부(44g)가 배치되어 있으므로, 메모리용 기판(21E)의 표면측의 2개의 메모리칩(15, 15)의 보호 및 보강을 보다 안정적으로 확실하게 실행할 수 있고, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다. 또한, 이 변형예에 있어서, 일단부 보강부(44a)를 더 추가해서 배치하도록 해도 좋다.
또한, 이하의 상기 제20실시 형태의 변형예에서는, 베이스 기판(10)의 앞뒤 양면 중의 적어도 한 쪽 면에, 메모리용 기판(21E)이 2층 배치되어 있는 경우에 대해서 설명한다.
우선, 상기 제20실시 형태의 제7변형 예로서, 도 50에 나타내는 바와 같이, 최상층의 메모리용 기판(21E)의 표면에 배치되는 3개의 최상층 보강부(44c, 44c)와, 최상층의 메모리용 기판(21E)과 그 하층의 메모리용 기판(21E)과의 사이에 배치되며, 또한 층상의 메모리용 기판보강부(44d)와 마찬가지의 층상의 제3메모리용 기판 보강부(44i)와, 하층의 메모리용 기판(21E)과 베이스 기판(10)과의 사이에 배치되는 층상의 메모리용 기판 보강부(44d)에 의해, 상기 보강부(44)를 구성하도록 해도 좋다. 또한, 층상의 제3메모리용 기판 보강부(44i)의 두께는, 땜납부(11x)의 두께와 거의 동등, 바꿔 말하면, 최상층의 메모리용 기판(21E)과 그 하층의 메모리용 기판(21E)과의 간극과 거의 동등하게 한다. 층상의 제3메모리용 기판 보강부(44i)는, 층상의 메모리용 기판 보강부(44d)와 마찬가지로, 2개의 메모리용기판(21E, 21E)의 전극(41,…,41) 사이를 접속하는 땜납부(11x,…,11x)의 주위까지도 덮도록 배치하고, 전극접합 부분의 보호도 행할 수 있도록 하고 있다.
이렇게 구성하면, 3개의 최상층 보강부(44c,…,44c)와, 층상의 제3메모리용 기판 보강부(44i)와, 층상의 메모리용 기판 보강부(44d)가 배치되어 있으므로, 2장의 메모리용 기판(21E, 21E)과 베이스 기판(10)이 일체화되어, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제8변형 예로서, 도 51에 나타내는 바와 같이, 도 50의 소형 메모리 카드의 층상의 메모리용 기판 보강부(44d)를 그 짧은 변측의 전극(41, 41)을 노출시키도록 짧게 한 층상의 제2메모리용 기판 보강부(44e)로 해서 마찬가지로, 층상의 제3메모리용 기판보강부(44i)를 그 짧은 변측의 전극(41,…,41)을 노출시키도록 짧게 한 층상의 제4메모리용 기판 보강부(44j)로 하도록 해도 좋다. 이 결과, 3개의 최상층 보강부(44c,…,44c)와, 층상의 제2메모리용 기판 보강부(44e)와, 층상의 제4메모리용 기판 보강부(44j)에 의해 상기 보강부(44)를 구성하도록 해도 좋다.
이렇게 구성하면, 3개의 최상층 보강부(44c,…,44c)와, 층상의 제2메모리용 기판 보강부(44e)와, 층상의 제4메모리용 기판 보강부(44j)가 배치되어 있으므로, 2장의 메모리용 기판(21E, 21E)과 베이스 기판(10)이 일체화되어, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제9변형 예로서, 도 52에 나타내는 바와 같이, 도 46과 유사하며, 2층의 메모리용 기판(21E, 21E) 중의 최상층의 메모리용기판(21E)에만, 3개의 최상층 보강부(44c,…,44c)를 배치함으로써, 3개의 최상층 보강부(44c,…,44c)에 의해 상기 보강부(44)를 구성하도록 해도 좋다.
이렇게 구성하면, 최상층의 메모리용 기판(21E)의 표면측의 각 메모리칩(15)의 양측에 최상층 보강부(44c)가 배치되어 있으므로, 최상층의 메모리용 기판(21E)의 표면측의 각 메모리칩(15)을 보호 및 보강할 수 있으며, 소형 메모리의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제10변형 예로서, 도 53에 나타내는 바와 같이, 도 47과 유사하며, 도 52의 소형 메모리 카드에 대하여 일단부 보강부(44a)를 더해서, 일단부 보강부(44a)와 3개의 최상층 보강부(44c,…,44c)에 의해, 상기 보강부(44)를 구성하도록 해도 좋다.
이렇게 구성하면, 3개의 최상층 보강부(44c,…,44c)에 더해서 일단부 보강부(44a)가 배치되어 있으므로, 최상층의 메모리용 기판(21E)의 표면측의 각 메모리칩(15)을 보호 및 보강할 수 있는 외에, 소형 메모리 카드의 카드 전극(16)측 부분의 기계적 강도, 구부림, 및 비틀음 강도를 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제11변형 예로서, 도 54에 나타내는 바와 같이, 도 48과 유사하며, 도 51의 소형 메모리 카드에 있어서 층상의 메모리용 기판 보강부(44e, 44j) 대신에, 각각 봉상의 메모리용 기판 보강부(44f, 44k)로서, 최상층 보강부(44c)와 봉상의 메모리용 기판 보강부(44f, 44k)에 의해, 상기 보강부(44)를 구성하도록 해도 좋다. 또한, 봉상의 메모리용 기판 보강부(44f)의 두께는, 땜납부(11x)의 두께와 거의 동등, 바꿔 말하면, 메모리용 기판(21E)과 베이스기판(10)의 간극과 거의 같게 한다. 또한, 봉상의 메모리용 기판 보강부(44k)의 두께는, 땜납부(11x)의 두께와 거의 동등, 바꿔 말하면, 2층의 메모리용 기판(21E, 21E)의 간극과 거의 같게 한다.
이렇게 구성하면, 2개의 메모리용 기판(21E, 21E)을 끼워서 각 최상층 보강부(44c)의 아래쪽으로 즉, 베이스 기판측에, 봉상의 메모리용 기판 보강부(44f, 44k)가 배치되어 있으므로, 2개의 메모리용 기판(21E, 21E)의 보호 및 보강을 보다 안정하게 확실하게 실행할 수 있으며, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제12변형 예로서, 도 55에 나타내는 바와 같이, 도 49와 유사하며, 도 52의 간략형으로, 3개의 최상층 보강부(44c,…,44c)를 연결해서 1개의 층상의 최상층 보강부(44g)로서, 이 층상의 최상층 보강부(44g)에 의해 상기 보강부(44)를 구성하도록 해도 좋다. 또한, 상기 층상의 최상층 보강부(44g)의 두께는 최상층의 메모리용 기판(21E)의 표면측의 메모리칩(15)의 두께 이상으로 하고 또한, 위쪽 케이스(30A)의 내면과의 사이에는 간극이 있어서, 위쪽 케이스(30A)와 별체가 되도록 배치함으로써, 각 메모리칩(15)을 확실하게 보호 및 보강할 수 있게 하는 것이 바람직하다.
이렇게 구성하면, 메모리용 기판(21E)의 표면측의 2개의 메모리칩(15, 15)을 덮도록 1개의 층상의 최상층 보강부(44g)가 배치되어 있으므로, 최상층의 메모리용 기판(21E)의 표면측의 2개의 메모리칩(15, 15)의 보호 및 보강을 보다 안정하게 확실하게 실행할 수 있으며 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및비틀음 강도를 보다 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제13변형 예로서, 도 56에 나타내는 바와 같이, 도 55의 개량형으로, 3개의 최상층 보강부(44c,…,44c)를 연결해서 형성한 1개의 층상의 최상층 보강부(44g)를 위쪽 케이스(30A)의 내면에 접촉시켜서, 이 층상의 최상층 보강부(44g)에 의해 상기 보강부(44)를 구성하도록 해도 좋다. 또한, 상기 층상의 최상층 보강부(44g)의 두께는 최상층의 메모리용 기판(21E)의 표면측의 메모리칩(15)의 두께 이상이고 또한, 위쪽 케이스(30A)의 내면에 접촉하는 치수로 함으로써, 각 메모리칩(15)을 확실하게 보호 및 보강할 수 있게 하는 것이 바람직하다.
이렇게 구성하면, 메모리용 기판(21E)의 표면측의 2개의 메모리칩(15, 15)을 피복하도록 1개의 층상의 최상층 보강부(44g)가 배치되고 또한, 이 층상의 최상층 보강부(44g)가 위쪽 케이스(30A)의 내면에 접촉하고 있으므로, 층상의 최상층 보강부(44g)에 의해, 최상층의 메모리용 기판(21E)이 위쪽 케이스(30A)와 일체화되면서, 최상층의 메모리용 기판(21E)의 표면측의 2개의 메모리칩(15, 15)의 보호 및 보강을 보다 안정하게 확실하게 실행할 수 있으며, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제14변형 예로서, 도 57에 나타내는 바와 같이, 도 55의 개량형으로, 3개의 최상층 보강부(44c,…,44c)를 연결하는 1개의 층상의 최상층 보강부(44g)에 대하여, 일단부 보강부(44a)를 추가로 더해서, 층상의 최상층 보강부(44g)와 일단부 보강부(44a)에 의해 상기 보강부(44)를 구성하도록 해도좋다.
이렇게 구성하면, 메모리용 기판(21E)의 표면측의 2개의 메모리칩(15, 15)을 피복하도록 1개의 층상의 최상층 보강부(44g)가 배치되어 있는 외에, 일단부 보강부(44a)가 배치되어 있으므로, 최상층의 메모리용 기판(21E)의 표면측의 2개의 메모리칩(15, 15)의 보호 및 보강을 보다 안정하게 확실하게 실행할 수 있으며 또한, 소형 메모리 카드의 카드 전극(16)측의 부분의 기계적 강도, 구부림, 및 비틀음 강도를 향상시킬 수 있고, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제15변형 예로서, 도 58에 나타내는 바와 같이, 도 55의 개량형으로, 3개의 최상층 보강부(44c,…,44c)와, 층상의 제3메모리용 기판 보강부(44i)와, 층상의 메모리용 기판 보강부(44d) 이외에, 일단부 보강부(44a)를 추가로 더해서, 상기 보강부(44)를 구성하도록 해도 좋다.
이렇게 구성하면, 3개의 최상층 보강부(44c,…,44c)와, 층상의 제3메모리용 기판 보강부(44i)와, 층상의 메모리용 기판 보강부(44d)와, 일단부 보강부(44a)가 배치되어 있으므로, 2장의 메모리용 기판(21E, 21E)과 베이스 기판(10)이 일체화되어, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있는 외에, 소형 메모리 카드의 카드 전극(16)측 부분의 기계적 강도, 구부림, 및 비틀음 강도를 향상시킬 수 있다.
또한, 상기 제20실시 형태의 제16변형 예로서, 도 59 및 도 60에 나타내는 바와 같이, 도 58을 더욱 개량한 것으로, 3개의 최상층 보강부(44c,…,44c)와, 층상의 제3메모리용 기판 보강부(44i)와, 층상의 메모리용 기판 보강부(44d)와, 일단부 보강부(44a)를 일체적으로 절연성 보강 수지로 형성해서, 상기 보강부(44)를 구성하도록 해도 좋다. 즉, 도 59에 평면도로서 나타내는 바와 같이, 베이스 기판(10)의 대향하는 한 쌍의 짧은 변의 내측의 짧은 변을 따르는 부분(바꿔 말하면, 베이스 기판(10)의 일단측인 소형 메모리 카드의 카드 전극(16)측 부분, 및 베이스 기판(10)의 타단측의 부분)에 큰 폭의 폭이 넓은 보강부(44b, 44b)를 형성하는 동시에, 베이스 기판(10)의 대향하는 한 쌍의 긴 변의 내측의 긴 변을 따르는 부분에 가늘고 긴 보강부(44n, 44n)를 형성해서, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 더욱 한층 향상시킬 수 있다. 특히, 대향하는 한 쌍의 짧은 변의 내측의 짧은 변을 따르는 부분은, 전극(41,…,41) 근방부분이며, 전극(41,…,41) 근방부분의 보강부(44b, 44b)의 폭을 넓게 함으로써, 전극(41,…,41) 근방 부분의 보강을 보다 확실히 행할 수 있도록 하고 있다.
또한, 상기 제20실시 형태의 제17변형 예로서, 도 63 및 도 64에 나타내는 바와 같이, 도 50에 있어서 최상층의 메모리용 기판(21E)의 표면에 배치되는 3개의 최상층 보강부(44c,…,44c) 대신에, 최상층 보강부(44c,…,44c) 보다도 두껍고 또한, 각 메모리칩(15) 보다도 두꺼운 3개의 최상층 보강부(44t,…,44t)를 배치하도록 해도 좋다. 즉, 3개의 최상층 보강부(44t,…,44t)와, 층상의 제3메모리용 기판 보강부(44i)와, 층상의 메모리용 기판 보강부(44d)에 의해, 상기 보강부(44)를 구성하도록 해도 좋다.
이렇게 구성하면, 3개의 최상층 보강부(44t,…,44t)와, 층상의 제3메모리용기판 보강부(44i)와, 층상의 메모리용 기판 보강부(44d)가 배치되어 있으므로, 2장의 메모리용 기판(21E, 21E)과 베이스 기판(10)이 일체화되어, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다. 또한, 3개의 최상층 보강부(44t,…,44t)의 두께가, 메모리용 기판(21E)의 표면측의 메모리칩(15, 15)의 두께보다 크기 때문에, 위쪽 케이스(30A) 측으로부터 메모리칩(15, 15)에 대하여 외력이 작용해도, 최상층 보강부(44t,…,44t)에서 위쪽 케이스(30A)의 내면을 지지함으로써, 메모리칩(15, 15)에 대하여 외력이 작용하기 어려워져, 메모리칩(15, 15)의 보호 기능을 나타낼 수 있다.
또한, 상기 제20실시 형태의 제18변형 예로서, 도 65에 나타내는 바와 같이, 도 51에 있어서 최상층의 메모리용 기판(21E)의 표면에 배치되는 3개의 최상층 보강부(44c,…,44c) 대신에, 최상층 보강부(44c,…,44c) 보다도 두껍고 또한, 각 메모리칩(15) 보다도 두꺼운 3개의 최상층 보강부(44t,…,44t)를 배치하도록 해도 좋다. 즉, 3개의 최상층 보강부(44t,…,44t)와, 층상의 제2메모리용 기판 보강부(44e)와, 층상의 제4메모리용 기판 보강부(44j)에 의해 상기 보강부(44)를 구성하도록 해도 좋다.
이렇게 구성하면, 3개의 최상층 보강부(44t,…,44t)와, 층상의 제2메모리용 기판 보강부(44e)와, 층상의 제4메모리용 기판 보강부(44j)가 배치되어 있으므로, 2장의 메모리용 기판(21E, 21E)과 베이스 기판(10)이 일체화되어, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다. 또한, 3개의 최상층 보강부(44t,…,44t)의 두께가, 메모리용 기판(21E)의 표면측의메모리칩(15, 15)의 두께보다 크기 때문에, 위쪽 케이스(30A)측으로부터 메모리칩(15, 15)에 대하여 외력이 작용해도, 최상층 보강부(44t,…,44t)에서 위쪽 케이스(30A)의 내면을 지지함으로써, 메모리칩(15, 15)에 대하여 외력이 작용하기 어려워져, 메모리칩(15, 15)의 보호 기능을 나타낼 수 있다.
또한, 상기 제20실시 형태의 제19변형 예로서, 도 66에 나타내는 바와 같이, 도 52에 있어서 최상층의 메모리용 기판(21E)의 표면에 배치되는 3개의 최상층 보강부(44c,…,44c) 대신에, 최상층 보강부(44c,…,44c)보다도 두껍고 또한, 각 메모리칩(15)보다도 두꺼운 3개의 최상층 보강부(44t,…,44t)를 배치해서, 3개의 최상층 보강부(44t,…,44t)에 의해 상기 보강부(44)를 구성하도록 해도 좋다.
이렇게 구성하면, 최상층의 메모리용 기판(21E)의 표면측의 각 메모리칩(15)의 양측에 최상층 보강부(44t,…,44t)가 배치되어 있으므로, 최상층의 메모리용 기판(21E)의 표면측의 각 메모리칩(15)을 보호 및 보강할 수 있으며, 소형 메모리 카드 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다. 즉, 3개의 최상층 보강부(44t,…,44t)의 두께가, 메모리용 기판(21E)의 표면측의 메모리칩(15, 15)의 두께보다 크기 때문에, 위쪽 케이스(30A)측으로부터 메모리칩(15, 15)에 대하여 외력이 작용해도, 최상층 보강부(44t,…,44t)에서 위쪽 케이스(30A)의 내면을 지지함으로써, 메모리칩(15, 15)에 대하여 외력이 작용하기 어려워져, 메모리칩(15, 15)의 보호 기능을 나타낼 수 있다.
또한, 상기 제20실시 형태의 제20변형 예로서, 도 67에 나타내는 바와 같이, 도 54에 있어서 최상층의 메모리용 기판(21E)의 표면에 배치되는 3개의 최상층 보강부(44c,…,44c) 대신에, 최상층 보강부(44c,…,44c)보다도 두껍고 또한, 각 메모리칩(15)보다도 두꺼운 3개의 최상층 보강부(44t,…,44t)와 봉상의 메모리용 기판 보강부(44f, 44k)에 의해, 상기 보강부(44)를 구성하도록 해도 좋다.
이렇게 구성하면, 2개의 메모리용 기판(21E, 21E)을 끼워서 각 최상층 보강부(44c)의 아래쪽으로 즉, 베이스 기판측에, 봉상의 메모리용 기판 보강부(44f, 44k)가 배치되어 있으므로, 2개의 메모리용 기판(21E, 21E)의 보호 및 보강을 보다 안정하게 확실하게 실행할 수 있으며, 소형 메모리 카드 전체로서의 기계적 강도, 구부림, 및 비틀음 강도를 보다 향상시킬 수 있다. 또한, 3개의 최상층 보강부(44t,…,44t)의 두께가, 메모리용 기판(21E)의 표면측의 메모리칩(15, 15)의 두께보다 크기 때문에, 위쪽 케이스(30A)측으로부터 메모리칩(15, 15)에 대하여 외력이 작용해도, 최상층 보강부(44t,…,44t)에서 위쪽 케이스(30A)의 내면을 지지함으로써, 메모리칩(15, 15)에 대하여 외력이 작용하기 어려워져, 메모리칩(15, 15)의 보호 기능을 나타낼 수 있다.
(제21실시 형태)
이어서, 본 발명의 제21실시 형태에 관한 소형 메모리 카드에서는, 메모리용 기판(21)의 앞뒤 양면에 배치하는 메모리칩(15,…,15)의 위치가 거의 동일하게 되도록, 메모리칩(15,…,15)을 메모리용 기판(21)의 앞뒤 양면에 압접(壓接) 고정한다.
이것은, 메모리용 기판(21)의 앞뒤의 전극(21p,…,21p)의 레이아웃이 어긋나고 있을 경우에는, 메모리용 기판(21)의 앞뒤 면에 메모리칩(15, 15)을 각각 압접접합했을 때에 하중의 불균일을 발생시켜, 예를 들면, 도 68의 표면측의 우단(오른쪽 끝)의 접합 부분 및 이면측의 좌단(왼쪽 끝) 부분에 나타내는 바와 같이, 메모리용 기판(21)의 전극(21p)과 메모리칩(15)의 전극(15p)과의 사이에 접합 불량이 발생할 가능성이 있다. 이러한 전극간의 접합 불량의 발생을 방지하기 위해서, 도 69에 나타내는 바와 같이, 메모리용 기판(21)의 앞뒤 양면에 배치하는 전극(15p,…,15p)의 위치, 바꿔 말하면 레이아웃을 거의 동일하게 하고 또한, 전극 형상을 동일하게 한다. 보다 구체적으로는, 메모리용 기판(21)의 전극(21p,…,21p)의 중심 및 랜드(land) 설계를 동 위치, 동일 형상으로 한다. 그리고 도 70에 나타내는 바와 같이, 메모리용 기판(21)의 앞뒤 양면의 어느 한쪽의 면에 메모리칩(15)을 압접 고정한 뒤, 도 71에 나타내는 바와 같이, 메모리용 기판(21)의 앞뒤 양면의 다른 쪽의 면에 메모리칩(15)을 압접 고정함으로써, 압접 고정시의 메모리용 기판(21)의 변형을 균일하게 제거해서, 접합 불량을 없앤다.
보다 구체적인 실장공정으로서는, 도 70에 나타내는 바와 같이, 메모리용 기판(21)의 앞뒤 양면의 어느 한쪽의 면에 메모리칩(15)을 압접 고정한다. 이어서, 도 72에 나타내는 바와 같이, 메모리용 기판(21)과 메모리칩(15)과의 사이에 절연성 밀봉 수지(200)를 충전해서, 전극(15p)과 전극(21p)의 전극접합 부분을 밀봉한다. 이어서, 도 73에 나타내는 바와 같이, 메모리용 기판 탑재 스테이지(49) 위에 메모리용 기판(21)을 그 다른 쪽의 면을 위쪽 방향으로 탑재한 후, 메모리용 기판(21)의 주위를 프레임형상 또는 막대형상의 기판 고정 도구(48)에 의해 메모리용 기판 탑재 스테이지(49)를 향해서 눌러서, 메모리용 기판(21)의 휘어짐을 교정한다. 이 상태로, 도 74에 나타내는 바와 같이, 가열 압착 툴(47)에 의해, 메모리용 기판(21)의 다른 쪽의 면과 메모리칩(15)과의 사이에 절연성 열경화성 수지 시트를 개재시키면서 메모리용 기판(21)의 다른 쪽의 면에 메모리칩(15)을 가열하면서 압접 고정해서, 메모리용 기판(21)과 메모리칩(15)과의 사이에 절연성 밀봉 수지(200)를 충전하고, 도 75에 나타내는 바와 같이 전극(15p)과 전극(21p)과의 전극접합 부분을 밀봉한다.
또한, 다른 실장공정으로서는, 도 70에 나타내는 바와 같이, 메모리용 기판(21)의 앞뒤 양면의 어느 한쪽의 면에 메모리칩(15)을 가 고정한다. 이어서, 도 71에 나타내는 바와 같이, 메모리용 기판(21)의 앞뒤 양면의 다른 쪽의 면에 메모리칩(15)을 가 고정한다. 이어서, 도 76에 나타내는 바와 같이, 가열 압착 툴(46) 위에, 메모리칩(15)이 고정된 메모리용 기판(21)의 다른 쪽의 면이 위쪽을 향하도록 탑재한 후, 가열 압착 툴(46)과 가열 압착 툴(47)이 서로 근접하는 방향으로 동시 구동되게 함으로써, 메모리용 기판(21)의 양쪽 면에 메모리칩(15, 15)을 각각 동시적으로 압접 고정한다.
이어서, 메모리용 기판(21)의 한 쪽의 면과 메모리칩(15)과의 사이에 절연성 밀봉 수지(200)를 충전해서, 전극(15p)과 전극(21p)과의 전극접합 부분을 밀봉하는 동시에, 메모리용 기판(21)의 다른 쪽의 면과 메모리칩(15)과의 사이에 절연성 밀봉 수지(200)를 충전해서, 전극(15p)과 전극(21p)과의 전극접합 부분을 밀봉한다. 이러한 구성으로 하면, 메모리용 기판(21)의 앞뒤 양면에 배치하는 메모리칩(15,…,15)의 위치를 앞뒤 양면에서 동일하게 함으로써, 메모리칩(15,…,15)을 메모리용 기판(21)에 압접한 결과, 메모리용 기판(21)의 앞뒤 양면에서의 선팽창(線膨脹) 계수가 거의 동일하게 되고, 메모리용 기판(21)의 앞뒤 양면에 생기는 휘어짐을 없앨 수 있으며, 메모리용 기판(21)의 휘어짐을 대폭으로 경감시키던가 또는 없앨 수 있다.
(제22실시 형태)
본 발명의 제22실시 형태에 관한 소형 메모리 카드에서는, 메모리용 기판(21)의 중앙부와 베이스 기판(10)과의 사이에 접합부(11p)를 배치해서, 메모리용 기판(21)의 휘어짐 방지, 구부림 강도의 신뢰성의 향상을 도모하도록 한 것이다.
즉, 도 77에 나타내는 바와 같이, 2장의 메모리칩(15, 15)이 앞뒤 양면에 각각 실장된 메모리용 기판(21)을 베이스 기판(10)에 실장했을 때, 메모리용 기판(21)의 전극(41,…,41)이 메모리용 기판(21)의 각 짧은 변 근방에 각 짧은 변을 따라 배치되어 있기 때문에, 메모리용 기판(21)은 그 길이 방향 양 단부에서만 베이스 기판(10)에 지지되게 되고, 중앙부는 아무 것도 지지되지 않고 있는 상태가 되어 있다. 이 때문에, 메모리용 기판(21)과 베이스 기판(10)과의 선팽창 계수나 두께의 차에 의해서 메모리용 기판(21)이 휘어지기 쉬워진다. 이 결과, 예를 들면, 메모리용 기판(21)이 위쪽으로 휘어진 상태에서 위쪽 케이스(30A)와 아래쪽 케이스(31A)와의 사이에 수납되면, 도 78에 나타내는 바와 같이, 메모리용 기판(21)의 중앙부가 위쪽 케이스(30A)의 내면에 맞닿아서, 위쪽 케이스(30A)의 중앙부에 깨어짐이 생길 가능성이 있다.
이것을 방지하기 위해서, 도 79 및 도 80 및 도 87에 나타내는 바와 같이 메모리용 기판(21)의 길이 방향의 중앙부와 베이스 기판(10)과의 사이에 접합부(11p)를 배치해서, 메모리용 기판(21)과 베이스 기판(10)과의 사이의 간극을 안정하게 일정하게 유지할 수 있게 해서, 메모리용 기판(21)의 휘어짐 방지, 구부림 강도의 신뢰성의 향상을 도모하도록 하고 있다. 접합부(11p)로서는, 메모리용 기판(21)과 베이스 기판(10)과의 사이의 간극을 일정하게 유지할 수 있으면 좋으며, 땜납부(11x)와 거의 동등한 높이로 하고 도전성이 있어도, 없어도 좋다. 접합부(11p)의 형상도, 볼 형상, 봉 형상 등 임의인 형상이라도 좋다. 접합부(11p)의 개수도, 메모리용 기판(21)과 베이스 기판(10)과의 사이의 간극을 안정, 일정하게 유지할 수 있으면 좋으며, 1개 또는 2개 이상이라도 좋다.
또한, 2층의 메모리용 기판(21, 21)을 베이스 기판(10)에 실장할 경우라도, 도 81 및 도 82에 나타내는 바와 같이, 아래쪽의 메모리용 기판(21)과 베이스 기판(10)과의 사이에 상기 접합부(11p)를 배치하는 동시에, 2층의 메모리용 기판(21, 21) 사이에도 상기 접합부(11p)를 배치함으로써, 메모리용 기판(21)과 베이스 기판(10)과의 사이의 간극을 안정, 일정하게 유지할 수 있는 외에, 메모리용 기판(21, 21)과의 사이의 간극도 안정, 일정하게 유지할 수 있게 해서, 2층의 메모리용 기판(21, 21)의 휘어짐 방지, 구부림 강도의 신뢰성의 향상을 도모할 수 있다.
또한, 상기 실시 형태에서는, 메모리용 기판(21)의 길이 방향의 양 단부에 전극(41, 41)이 배치되어 있기 때문에, 전극(41,…,41)이 배치되어 있지 않은 중앙부에 접합부(11p)를 배치하도록 하고 있지만, 이것에 한정되는 것이 아니고, 도 33에 나타내는 바와 같이 메모리용 기판(21)의 길이 방향의 중앙부에 전극(41,…,41)이 배치되어 있는 경우에는, 메모리용 기판(21)의 길이 방향의 양단부에 접합부(11p)를 각각 배치하도록 해도 좋다. 또한, 도 32에 나타내는 바와 같이 메모리용 기판(21)의 길이 방향의 일단부에만 전극(41,…,41)이 배치되어 있는 경우에는, 메모리용 기판(21)의 길이 방향의 타단부 또는 타단부와 중앙부에 접합부(11p)를 각각 배치하도록 해도 좋다. 또한, 접합부로서, 다른 기판과는 전기적으로 접속하지 않던가, 또는 접속하여도 소형 메모리 카드로서 필요한 회로를 형성하지 않는 전극(41,…,41)을 배치하도록 해도 좋다.
(제23실시 형태)
본 발명의 제23실시 형태에 관한 소형 메모리 카드에서는, 메모리용 기판(21)의 기판 앞뒤 양면간에 형성된 회로를 접합하기 위해서, 메모리용 기판(21)에 관통 구멍(21q)을 형성하고, 그 관통 구멍(21q)의 내주면에 도체층(21r)을 형성하고, 또한 상기 도체층(21r)을 피복하는 합성 수지제의 레지스트(21s)가 배치되어 있다. 이 레지스트(21s)의 메모리용 기판(21)에 대한 돌출량을 메모리칩 접합용 전극(21p)의 돌출량과 거의 동일하게 하는 것이다.
즉, 도 83에 나타내는 바와 같이, 메모리용 기판(21)의 레지스트(21s)의 돌출량이 다른 전극 즉 메모리칩 접합용 전극(21p)의 돌출량보다 커지고 있는 경우가 있다. 이러한 경우, 메모리칩(15)을 메모리용 기판(21)에 압접, 접합할 때에, 레지스트(21s)와 메모리칩 접합용 전극(21p)과의 돌출량의 차에 의해 메모리용기판(21)에 작용하는 하중이 불균일한 것이 되어, 예를 들면, 도 68의 표면측의 우단의 접합 부분 및 이면측의 좌단 부분에 나타내는 바와 같이, 메모리용 기판(21)의 전극(21p)과 메모리칩(15)의 전극(15p)과의 사이에 접합 불량이 발생할 가능성이 있다.
따라서, 상기 레지스트(21s)를 연마 등을 해서, 도 84에 나타내는 바와 같이, 메모리칩(15)의 전극(15p)의 돌출량과 거의 동일 높이의 돌출량을 가지는 레지스트(21t)로 한다. 이렇게 하면, 메모리칩(15)의 전극(15p)의 돌출량과 레지스트(21t)의 돌출량이 거의 동일 높이가 되고, 메모리칩(15)을 메모리용 기판(21)에 압접, 접합할 때에, 메모리용 기판(21)에 작용하는 하중이 균일한 것이 되어, 메모리용 기판(21)의 전극(21p)과 메모리칩(15)의 전극(15p)과의 사이에 접합 불량이 발생하는 것을 방지할 수 있다.
또한, 상기 제23실시 형태의 변형 예로서, 도 85에 나타내는 바와 같이, 메모리용 기판(21)의 관통 구멍(21q)의 도체층(21r) 내를 도금 등에 의해 메워서, 도체층(21r)의 개구 보다 돌출하지 않는 도금부(21u)를 형성하도록 해도 좋다. 이러한 구성이라도, 도금부(21u)가 메모리칩(15)의 전극(15p)의 돌출량보다도 낮기 때문에, 메모리칩(15)을 메모리용 기판(21)에 압접, 접합할 때에, 메모리용 기판(21)에 작용하는 하중이 균일한 것이 되어, 메모리용 기판(21)의 전극(21p)과 메모리칩(15)의 전극(15p)과의 사이에 접합 불량이 발생하는 것을 방지할 수 있다.
(제24실시 형태)
본 발명의 제24실시 형태에 관한 소형 메모리 카드에서는, 메모리용기판(21)에, 기판간을 전기적으로 접속하는 도체(상기 도전성 와이어(11, 53) 등, 도전성 볼(71) 등, 땜납부(11x) 등)를 배치하지 않고, 도 95 및 도 100에 나타내는 바와 같이, 전극(41,…,41) 위에 돌기전극(11t,…,11t)을 일체적으로 형성해서, 상기 도체의 배치를 불필요하게 하는 것이다. 또한, 돌기전극(11t,…,11t)은, 제조 공정에 있어서, 메모리용 기판(21)의 전극(41,…,41) 위에 고정되는 것으로서 설명하였는데, 제조 공정에 있어서, 베이스 기판(10)의 전극(10 ,,10) 위에 고정되도록 해도 좋다.
각 돌기전극(11t)의 높이는, 메모리칩(15)의 두께 이상으로 해서 메모리용 기판(21)의 전극(41,…,41) 위에 도금에 의해 상기 돌기전극(11t)을 일체적으로 형성할 수 있다.
이 돌기전극(11t,…,11t)을 이용한 소형 메모리 카드의 제조 방법에 대해서 이하에 설명한다.
우선, 이 돌기전극(11t,…,11t)을 이용한 소형 메모리 카드의 제조 방법을 설명하기 전에, 비교를 위해서, 돌기전극(11t,…,11t)을 이용하지 않는 소형 메모리 카드의 제조 방법을 설명한다.
우선, 도 88에 나타내는 바와 같이, 베이스 기판 모듈(210)의 베이스 기판(10)에 크림 땜납을 인쇄 공급한다. 즉, 베이스 기판(10)의 각 관통 구멍(10a)에 대응하는 관통 구멍 즉, 크림 땜납 삽입 구멍(54a)을 가지는 스텐실(54)을, 베이스 기판 모듈(210)의 베이스 기판(10) 위에 중첩해서, 스텐실(54) 위를 크림 땜납(12)을 이동시키면서 스퀴지(55)를 이동시켜서, 스텐실(54)의 각 크림 땜납 삽입구멍(54a)으로부터 베이스 기판(10)의 각 관통 구멍(10a) 내에 크림 땜납(12)이 밀려 들어가도록 삽입해서, 도 89에 나타내는 바와 같이 전극(10x) 위에 크림 땜납(12)을 배치한다. 이 때, 베이스 기판(10)의 각 관통 구멍(10a)에 있어서, 크림 땜납(12)이 베이스 기판(10)으로부터 베이스 기판(10)의 두께 방향으로 약간 밀려나오도록 한다. 이것은, 후의 공정에서, 도전성 볼(예를 들면, 땜납 볼 또는 구리 볼)(71)을 각 크림 땜납(12) 위에 크림 땜납(12)자체의 점착력에 의해 안정하게 유지할 수 있게 하기 위해서이다. 또한, 크림 땜납을 인쇄 공급하는 대신에 디스펜서에 의해 공급하도록 해도 좋다.
이것과 동시적으로 또는 이후, 메모리용 기판 모듈의 메모리용 기판(21)에도, 상기와 마찬가지로, 메모리용 기판(21)의 각 관통 구멍 내에 크림 땜납(12)을 밀려들어가도록 삽입해서, 도 90에 나타내는 바와 같이 전극(41) 위에 크림 땜납(12)을 배치한다. 또한, 크림 땜납을 인쇄 공급하는 대신에 디스펜서에 의해 공급하도록 해도 좋다.
이어서, 도 91에 나타내는 바와 같이, 메모리용 기판 모듈의 메모리용 기판(21)의 각 크림 땜납(12)의 전극 위에 도전성 볼(71)을 1개씩 공급한다. 각 도전성 볼(71)은, 크림 땜납(12)에 올려놓는 경우, 크림 땜납(12) 내에 약간 밀려들어간 상태로서, 크림 땜납(12)자체의 점착력에 의해 위치가 유지되도록 한다.
이어서, 도 92에 나타내는 바와 같이 상하를 반전시킨 후, 베이스 기판(10)의 각 크림 땜납(12)과 메모리용 기판(21)의 각 도전성 볼(71)이 대응하도록 베이스 기판(10)과 메모리용 기판(21)을 위치 결정한다. 이어서, 도 93에 나타내는 바와 같이, 도전성 볼(71,…,71)을 가지는 메모리용 기판(21)을 베이스 기판(10)에 중첩해서 적층하고, 어느 정도의 압력을 작용시켜서, 메모리용 기판(21)의 각 도전성 볼(71)의 일부가 베이스 기판(10)의 크림 땜납(12) 내에 밀려들어가도록 한다. 이것에 의해, 도 94에 나타내는 바와 같이 베이스 기판(10)과 메모리용 기판(21)이 거의 평행하게 위치 결정 유지된다. 또한, 도 94에서는, 각 도전성 볼(71)과 메모리용 기판(21) 측의 전극(41)은 크림 땜납(12) 내에 채워 넣어진 상태가 되어 있다.
이렇게 하여, 돌기전극(11t,…,11t)을 이용하지 않는 소형 메모리 카드가 제조되지만, 도전성 볼(71,…,71)의 공급이 수고스럽고, 시간이 걸리고 또한, 전극(41, 41)사이의 피치가 보다 좁은 피치, 예를 들면, 0.3mm 이하가 되면, 기판 접합 시에 땜납(12) 끼리가 접촉하는 단락을 발생시킬 가능성이 있다. 이것을 확실하게 방지하기 위해서는, 상기 돌기전극(11t, 11t)을 사용하는 것이 바람직하다. 이하, 이 돌기전극(11t,…,11t)을 이용한 소형 메모리 카드의 제조 방법을 설명한다.
우선, 도 88 및 도 89와 마찬가지로 베이스 기판(10)측의 각 전극(10x)에 땜납(12)을 배치한다.
이어서, 도 96에 나타내는 바와 같이, 메모리용 기판(21)의 각 전극(41) 위에 도금 등에 의해 돌기전극(11t)을 형성한다. 그 후, 도 97에 나타내는 바와 같이, 메모리칩(15,…,15)을 메모리용 기판(21)에 실장한다. 또한, 2층의 메모리용 기판(21)을 베이스 기판(10)에 실장할 경우에는, 아래쪽의 메모리용 기판(21)은,도 98에 도시한 바와 같이, 양면의 각 전극(41)위에 도금 등에 의해 돌기전극(11t)을 형성한다.
이어서, 도 99에 나타내는 바와 같이, 메모리용 기판(21)의 각 전극(41) 위의 돌기전극(11t)과 베이스 기판(10)의 각 전극(10x)이 대응하도록 베이스 기판(10)과 메모리용 기판(21)을 위치 결정한다. 이어서, 메모리용 기판(21)을 베이스 기판(10)에 포개서 적층하고, 어느 정도의 압력을 작용시켜서, 메모리용 기판(21)의 각 돌기전극(11t)의 일부가 베이스 기판(10)의 각 전극(10x) 위의 크림 땜납(12) 내에 밀려들어가도록 한다. 이것에 의해, 도 100에 나타내는 바와 같이 베이스 기판(10)과 메모리용 기판(21)이 거의 평행하게 위치 결정 유지된다.
이러한 구성에 따르면, 도전성 볼(71,…,71)이 불필요하게 되어, 도전성 볼(71,…,71)을 공급하는 수고와 시간이 없어지며 또한, 전극(41, 41) 사이의 피치가 보다 좁은 피치, 예를 들면, 0.3mm 이하가 되어도, 메모리용 기판(21)의 돌기전극(11t) 베이스 기판(10)의 땜납(12) 내에 약간 밀려들어갈 뿐이기 때문에, 땜납(12)이 크게 외측으로 흘러 나가는 일이 없으며, 기판 접합 시에 땜납(12) 끼리가 접촉하는 단락을 방지할 수 있다.
상기 각 실시 형태에 있어서, 베이스 기판(10)의 각 관통 구멍(10a), 제1메모리용 기판(21)의 각 관통 구멍(21a), 및 제2메모리용 기판(22)의 각 관통 구멍(22a)의 배치는, 각 기판의 길이 방향을 따르는 긴 변의 근방을 따라, 각 기판의 길이 방향과 직교하는 폭 방향을 따르는 짧은 변의 근방, 또는, 긴 변 및 짧은 변의 근방을 따르는 구형상 등 임의로 배치할 수 있다.
또한, 상기 각 실시 형태에 있어서, 베이스 기판(10)의 각 관통 구멍(10a), 제1메모리용 기판(21)의 각 관통 구멍(21a), 및 제2메모리용 기판(22)의 각 관통 구멍(22a)에 대하여 땜납을 공급하는 방법은, 디스펜서 또는 인쇄의 어느 하나로도 좋음과 아울러, 기타의 방법으로도 좋다(도시하지 않음).
또한, 상기 각 실시 형태에 있어서, 크림 땜납(12) 대신에, 도전성 접착제를 사용하도록 해도 좋다. 이 도전성 접착제에는 필러를 넣도록 해도 좋다. 보통, 크림 땜납(12)을 용융해서 경화시킬 경우에는 250℃까지 가열할 필요가 있지만, 도전성 접착제를 사용할 경우에는 150℃로서 충분한 경우가 있으며, 이러한 경우에는, 가열하는 온도가 땜납의 경우보다 낮게 할 수 있으며, 각 기판에서의 휘어짐을 적게 할 수 있다.
또한, 상기 각 실시 형태에 있어서, 도전성 와이어와 도전성 볼을 조합해서 사용하도록 해도 좋다. 또한 이들을 대신해서, 또는 이들의 어느 쪽 또는 양쪽과 함께, 땜납 또는 구리 등의 기둥형의 도전성 부재를 사용하도록 해도 좋다(도시하지 않음).
또한, 상기 각 실시 형태에 있어서, 각 기판의 상하 어느 쪽의 면에 있어서, 복수의 메모리칩(15)을 실장할 때, 복수의 메모리칩(15) 사이에, 기판 간격 유지용 또는 보강용으로서, 전극에는 접촉하지 않는 부분에, 절연성 또는 도전성 와이어, 절연성 또는 도전성 기둥, 절연성 또는 도전성 볼을 배치하도록 해도 좋다(도시하지 않음).
상기 각 실시 형태에 있어서, 도전성 와이어(11)를 대신해서, 도전성 볼(71)이나 도체나 상기 직방체의 칩 전자부품(80)을 사용할 수 있다.
또한, 상기 실시 형태에 있어서, 필름 기판을 사용할 때, 필름 기판의 재질로서는 폴리이미드 등을 사용할 수 있지만, 두께 0.1mm 정도의 단층의 유리 에폭시 수지제의 기판으로 할 수도 있다.
또한, 상기 여러 실시 형태 중의 임의의 실시 형태를 적당히 조합함으로써, 각각이 가지는 효과를 나타내도록 할 수 있다.
본 발명에 따르면, 메모리용 기판에 복수의 메모리칩이 실장되어 구성되는 메모리 모듈을 베이스 기판의 한 쪽의 면에 실장하도록 했으므로, 베이스 기판 위에, 양면에 메모리칩을 실장 가능한 메모리용 기판을 좁은 간격으로 작은 스페이스 내에 배치할 수 있으며, 베이스 기판의 어느 한쪽의 면에 메모리칩을 실장하는 경우에 비해서, 메모리칩의 실장 가능한 면적은, 메모리용 기판의 앞뒤 양면의 2배로 메모리 용량을 증가시킬 수 있다.
또한, 각 기판간의 전극을 도전성 와이어에 의해 접속함으로써, 전극사이에서의 접속 강도를 향상시킬 수 있다.
또한, 각 메모리칩을 각 기판에 대하여 아우더 리드 없이 직접 실장 즉, 플립 칩 실장하기 때문에, 바꿔 말하면, 각 메모리칩의 각 전극과 각 기판의 각 전극을 범프 등을 통해서 직접적으로 접합하기 때문에, 각 메모리칩의 외측에 아우더 리드를 인출해서 각 기판에 접합하는 스페이스나 수고를 줄일 수 있으며, 스페이스를 작게 할 수 있으며, 공정의 단축화를 도모할 수 있다.
또한, 메모리용 기판의 앞뒤 양면에 모두 동일 위치에 동일 사이즈 및 두께의 복수 개의 메모리칩을 실장할 수 있기 때문에, 메모리용 기판에 열적 또는 기계적 응력이 작용했을 때, 예를 들면, 밀봉 수지의 경화 수축 등에 의해 기판이 한쪽으로 휘는 것을 방지할 수 있다. 또한, 상기 메모리용 기판에는, 상기 복수의 메모리칩을 상기 메모리용 기판의 길이 방향의 중심에 대하여 대칭으로 배치할 수 있으며, 메모리용 기판전체로서, 응력이 치우친 분포를 방지할 수 있다.
또한, 메모리칩이 실장된 메모리 모듈을 베이스 기판과는 별도의 부품으로서 별개로 구성할 수 있으며, 번 인 시에 메모리칩이 불량으로 판단된 경우에는 그 메모리 모듈만을 폐기하면 좋으며, IC칩이 실장된 베이스 기판까지 폐기할 필요가 없어진다.
상기 소형 메모리 카드의 제조 방법에 의하면, 메모리 모듈이 복수 개 있을 경우, 메모리 모듈을 베이스 기판 모듈에 실장하기 전에, 미리 메모리 모듈 끼리를 실장해서 번 인 시험 등에 의해 메모리 모듈 전체로서의 기능을 검사할 수 있고, 불량의 경우에는, 메모리 모듈만을 폐기하면 좋으며, 메모리 모듈에 비해서 고가인 베이스 기판 모듈을 폐기할 필요가 없어지고, 비용 절감을 도모할 수 있다.
베이스 기판과 메모리용 기판과의 사이에 도전성 볼을 개재시킴으로써, 각 기판의 간격을 용이하게 균등하게 할 수 있으며, 각 기판을 거의 평행하게 배치할 수 있다. 또한, 도전성 볼을 구리 등의 땜납보다도 융점이 높은 재료로 구성하면, 후 공정에서 리플로우나 공기 주입에 의해 땜납을 용융하는 경우에도 도전성 볼이 용융하지 않고, 기판 간격을 도전성 볼에 의해 확실하게 확보할 수 있으며, 높은정밀도로 기판사이의 평행도를 유지할 수 있다. 따라서, 또한, 기판사이가 도전성 볼로 지지되기 때문에, 기계적인 응력이 작용해도 도전성 볼은 용이하게 변형하지 않는다. 따라서, 열적인 응력 및 기계적인 응력에 저항해서, 기판사이의 평행도를 확실하게 유지할 수 있는 동시에, 인접하는 도전성 볼과의 접촉도 방지할 수 있어서 쇼트를 방지할 수 있다. 또한, 도전성 볼의 지름을 좁게 함으로써, 보다 좁은 피치에서의 배치가 가능해 지고, 배선의 자유도가 증가하고, 각 메모리칩에의 개별배선이 가능하게 되어, 메모리칩과 IC칩 사이에서의 처리 속도의 향상을 도모할 수 있다.
본 발명은 첨부 도면을 참조하면서 바람직한 실시 형태와 관련하여 충분히 기재되어 있지만, 이 기술의 숙련한 사람들에 있어서는 다양한 변형이나 수정은 명백하다. 그러한 변형이나 수정은, 첨부한 청구의 범위에 의한 본 발명의 범위로부터 이탈하지 않는 한, 그 중에 포함된다고 이해되어야 한다.

Claims (36)

  1. 메모리용 기판(21, 22, 70, 63, 65)에 복수의 메모리칩(15)이 실장되어 구성되는 메모리 모듈(221, 222, 270)을 베이스 기판(10)의 한 쪽의 면에 실장하는 동시에, 상기 베이스 기판의 다른 쪽의 면에, 상기 복수의 메모리칩을 동작 제어하는 IC칩(13, 14, 60)을 실장하고, 전체를 패키지(30, 31) 내에 수납하도록 한 카드형 기록 매체.
  2. 제1항에 있어서, 상기 메모리용 기판(21, 22)의 앞뒤 양면에 각각 상기 메모리칩(15)을 실장해서 상기 메모리 모듈(221, 222, 270)을 구성하도록 한, 카드형 기록 매체.
  3. 제1항 또는 제2항에 있어서, 상기 메모리 모듈(221, 222, 270)은, 복수의 메모리 모듈(221, 222, 270)로 구성되며, 각 메모리 모듈의 각 메모리용 기판에는 상기 메모리칩이 실장되어 있도록 한, 카드형 기록 매체.
  4. 제1항 또는 제2항에 있어서, 상기 베이스 기판(10)의 상기 한 쪽 면에는, 상기 메모리칩(15)을 실장하도록 한, 카드형 기록 매체.
  5. 제1항 또는 제2항에 있어서, 상기 메모리용 기판(21, 22)의 전극과 상기 베이스 기판(10)의 전극과의 사이에는, 상기 메모리용 기판의 전극과 상기 베이스 기판의 전극을 상기 베이스 기판의 메모리용 기판 실장면에 직교하는 방향으로 전기적으로 접속하는 도체(11, 53, 71, 71A, 68, 62, 66, 67a)에 의해 전기적으로 접속되도록 한, 카드형 기록 매체.
  6. 제3항에 있어서, 상기 각 메모리용 기판(21, 22, 70)의 전극사이에는, 서로 인접하는 상기 메모리용 기판의 전극 끼리를 상기 메모리용 기판의 메모리칩 실장면에 직교하는 방향으로 전기적으로 접속하는 도체(11, 53, 71, 71A, 68, 62, 66, 67a)에 의해 전기적으로 접속되도록 한, 카드형 기록 매체.
  7. 제5항에 있어서, 상기 도체는 도전성 와이어(11, 53)인, 카드형 기록 매체.
  8. 제1항 또는 제2항에 있어서, 상기 메모리 모듈(221, 222, 270)은, 제1메모리 모듈(221)과 제2메모리 모듈(222)로 구성되며, 상기 베이스 기판 위에는 상기 제1메모리 모듈(221)이 실장되고, 상기 제1메모리 모듈에는 상기 제2메모리 모듈이 실장되는 동시에, 각 메모리 모듈의 각 메모리용 기판에는 상기 메모리칩이 실장되는 한편,
    상기 베이스 기판의 전극과 상기 제1메모리 모듈의 상기 메모리용 기판의 전극과 상기 제2메모리 모듈의 상기 메모리용 기판의 전극을 1개의 도전성 와이어(11, 53)로서 전기적으로 접속하도록 한, 카드형 기록 매체.
  9. 제5항에 있어서, 상기 도체는, 도전성 볼(71, 71A)인, 카드형 기록 매체.
  10. 제5항에 있어서, 상기 도체는, 절연성 수지 시트(67) 내에 배치된 도전성 핀(67a)인, 카드형 기록 매체.
  11. 제5항에 있어서, 상기 도체는, 각 단부의 상하면의 전극(80a, 80b)이 서로 전기적으로 접속되어 있는 직방체의 전자부품(80)이도록 한, 카드형 기록 매체.
  12. 제1항 또는 제2항에 있어서, 상기 메모리용 기판에는, 상기 복수의 메모리칩이 상기 메모리용 기판의 길이 방향의 중심에 대하여 대칭으로 배치되어 있는, 카드형 기록 매체.
  13. 제1항 또는 제2항에 있어서, 상기 메모리용 기판의 양면에는 적어도, 1개의 메모리칩이 각각 실장되고 또한, 상기 메모리용 기판의 양면에 실장된 상기 메모리칩의 위치가 동일 위치이도록 한, 카드형 기록 매체.
  14. 제1항 또는 제2항에 있어서, 상기 베이스 기판의 상기 다른 쪽의 면에 메모리칩을 실장하도록 한, 카드형 기록 매체.
  15. 제1항 또는 제2항에 있어서, 상기 메모리용 기판 또는 상기 베이스 기판에는, RF용 LSI칩(78)과 베이스 밴드 LSI칩(79)이 실장되도록 한, 카드형 기록 매체.
  16. 제1항 또는 제2항에 있어서, 상기 메모리용 기판은 필름 기판(63, 65)인, 카드형 기록 매체.
  17. 제1항 또는 제2항에 있어서, 상기 메모리용 기판 및 상기 베이스 기판은 1장의 필름 기판(81)인, 카드형 기록 매체.
  18. 제1항에 기재한 카드형 기록 매체를 제조하는 카드형 기록 매체의 제조 방법으로서,
    상기 베이스 기판의 상기 한 쪽의 면에 상기 메모리용 기판을 중첩한 후,
    상기 베이스 기판의 전극과 상기 메모리용 기판의 전극을, 상기 베이스 기판의 메모리용 기판 실장면에 직교하는 방향으로 전기적으로 접속하는 도체(11, 53, 71, 71A, 68, 62, 66, 67a)에 의해 전기적으로 접속하도록 한, 카드형 기록 매체의 제조 방법.
  19. 제3항에 기재한 카드형 기록 매체를 제조하는 카드형 기록 매체의 제조 방법으로서,
    상기 베이스 기판의 상기 한 쪽의 면에 1장의 메모리용 기판을 중첩하고,
    상기 1장의 메모리용 기판 위에 다른 1장의 메모리용 기판을 중첩한 후,
    상기 베이스 기판의 전극과 상기 복수의 메모리용 기판의 전극을, 상기 베이스 기판의 메모리용 기판 실장면에 직교하는 방향으로 전기적으로 접속하는 도체(11, 53, 71, 71A, 68, 62, 66, 67a)에 의해 전기적으로 접속하도록 한, 카드형 기록 매체의 제조 방법.
  20. 제18항 또는 제19항에 있어서, 상기 도체는, 도전성 와이어(11, 53)인, 카드형 기록 매체의 제조 방법.
  21. 제19항에 있어서, 상기 베이스 기판의 전극과 상기 복수의 메모리용 기판의 전극을, 1개의 도전성 와이어(11, 53)로 전기적으로 접속하도록 한, 카드형 기록 매체의 제조 방법.
  22. 제18항 또는 제19항에 있어서, 상기 도체는, 도전성 볼(71, 71A)인, 카드형 기록 매체의 제조 방법.
  23. 제5항에 있어서, 상기 메모리 모듈(221, 222, 270)은 제1메모리 모듈(221)과 제2메모리 모듈(222)을 구비하며,
    상기 도체는, 상기 제1메모리 모듈(221)의 상기 메모리용 기판(21)의 전극으로서 기능하는 관통 구멍(21a)을 관통하는 도전성 볼(71A)이고 또한, 상기 도전성볼(71A)의 상부는 상기 제2메모리 모듈의 상기 메모리용 기판(22)의 전극에 전기적으로 접속되고, 상기 도전성 볼(71A)의 하부는 상기 베이스 기판 모듈(210)의 상기 베이스 기판(10)의 전극에 전기적으로 접속되는, 카드형 기록 매체.
  24. 제1항 또는 제2항에 있어서, 상기 메모리용 기판은 직사각형임과 동시에, 상기 메모리칩은 직사각형이고, 상기 직사각형의 메모리칩의 긴 변(15y)은, 상기 직사각형의 메모리용 기판의 적어도 한 쪽의 짧은 변(21x)과 거의 평행하게 배치되고 또한, 상기 짧은 변을 따라서, 상기 베이스 기판의 전극(10x)과 접속하는 상기 메모리용 기판의 전극(41)이 배치되도록 한, 카드형 기록 매체.
  25. 제24항에 있어서, 상기 메모리칩은 상기 메모리용 기판의 한 쪽의 면에 복수 개 구비되고, 상기 메모리용 기판의 상기 한 쪽의 면 위에 또한 상기 복수의 메모리칩사이에, 상기 메모리용 기판의 상기 짧은 변과 대략 평행하게 상기 베이스 기판의 전극(10x)과 접속하는 전극(41)이 배치되도록 한, 카드형 기록 매체.
  26. 제1항 또는 제2항에 있어서, 상기 메모리 모듈은, 적층되는 복수의 메모리 모듈(221, 222, 270)로 구성되어, 상기 복수의 메모리 모듈 중의 한 쪽의 메모리 모듈의 메모리용 기판에 배치된 메모리칩(15)의 길이 방향과, 상기 복수의 메모리 모듈 중의 다른 쪽의 메모리 모듈의 메모리용 기판에 배치된 메모리칩(15)의 길이 방향이 교차하도록 한, 카드형 기록 매체.
  27. 제1항 또는 제2항에 있어서, 상기 메모리 모듈은, 적층되는 복수의 메모리 모듈(221, 222, 270)로 구성되며, 상기 복수의 메모리 모듈 중의 위쪽의 메모리 모듈의 메모리용 기판에 배치된 메모리칩(15)의 두께가, 상기 복수의 메모리 모듈 중의 아래쪽의 메모리 모듈의 메모리용 기판에 배치된 메모리칩(15)의 두께보다도 크도록 한, 카드형 기록 매체.
  28. 제1항 또는 제2항에 있어서, 상기 베이스 기판의 상기 다른 쪽의 면에, 메모리용 기판(21)에 복수의 메모리칩(15)이 실장되어 구성되는 메모리 모듈을 실장하도록 한, 카드형 기록 매체.
  29. 제1항 또는 제2항에 있어서, 상기 메모리용 기판과 상기 베이스 기판과의 사이에 배치된 절연성 보강 수지의 보강부 (44d, 44e)를 추가로 구비하도록 한, 카드형 기록 매체.
  30. 제1항 또는 제2항에 있어서, 상기 복수의 메모리 모듈의 상기 메모리용 기판사이에 배치된 절연성 보강 수지의 보강부(44i, 44j)를 추가로 구비하도록 한, 카드형 기록 매체.
  31. 제1항 또는 제2항에 있어서, 상기 패키지 내면과 상기 메모리용 기판과의 사이에 배치된 절연성 보강 수지의 보강부(44c, 44t)를 추가로 구비하도록 한, 카드형 기록 매체.
  32. 제1항 또는 제2항에 있어서, 상기 패키지 내면과 상기 베이스 기판과의 사이에 배치된 절연성 보강 수지의 보강부(44a)를 추가로 구비하도록 한, 카드형 기록 매체.
  33. 제29항에 있어서, 상기 절연성 보강 수지의 두께는, 상기 메모리칩의 두께 이상이 되도록 한, 카드형 기록 매체.
  34. 제13항에 있어서, 상기 메모리용 기판의 양면에는 적어도 1개의 메모리칩이 각각 실장되며 또한, 상기 메모리용 기판의 양면에 실장된 상기 메모리칩의 위치가 거의 동일 위치이고 또한 형상이 거의 동일하도록 한, 카드형 기록 매체.
  35. 제1항 또는 제2항에 있어서, 상기 메모리용 기판과 상기 베이스 기판과의 사이에 양자 간격을 일정하게 유지하는 접합부(11p)를 추가로 구비하도록 한, 카드형 기록 매체.
  36. 제1항 또는 제2항에 있어서, 상기 베이스 기판의 전극(10x)과 상기 메모리용 기판의 전극(41)과의 어느 한쪽에 양쪽 전극사이를 접합하는 돌기전극(11t)을 추가로 구비하도록 한, 카드형 기록 매체.
KR1020037004447A 2000-10-02 2001-09-28 카드형 기록 매체 및 그 제조 방법 KR100576902B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000302443 2000-10-02
JPJP-P-2000-00302443 2000-10-02
PCT/JP2001/008508 WO2002028662A1 (fr) 2000-10-02 2001-09-28 Support d'enregistrement de type carte et procede de fabrication dudit support

Publications (2)

Publication Number Publication Date
KR20030061370A true KR20030061370A (ko) 2003-07-18
KR100576902B1 KR100576902B1 (ko) 2006-05-03

Family

ID=18783794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004447A KR100576902B1 (ko) 2000-10-02 2001-09-28 카드형 기록 매체 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6985363B2 (ko)
KR (1) KR100576902B1 (ko)
CN (1) CN1259200C (ko)
TW (1) TW524030B (ko)
WO (1) WO2002028662A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720077B1 (ko) * 2005-09-09 2007-05-18 (주)티이에스 메모리 카드 제조 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639309B2 (en) 2002-03-28 2003-10-28 Sandisk Corporation Memory package with a controller on one side of a printed circuit board and memory on another side of the circuit board
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
EP1556895A4 (en) 2002-10-08 2009-12-30 Chippac Inc SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY
JP2006509277A (ja) * 2002-11-18 2006-03-16 ストーカード・インコーポレーテッド 大容量記憶ボリュームを有する安全なトランザクション・カード
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
DE60305006T2 (de) * 2003-05-08 2006-11-02 Infineon Technologies Ag Schaltungsmodul mit miteinander verschalteten gruppen von überlappenden halbleiterchips
KR100621617B1 (ko) 2003-08-27 2006-09-13 삼성전자주식회사 메모리 모듈 구조
US20060138631A1 (en) * 2003-12-31 2006-06-29 Advanced Semiconductor Engineering, Inc. Multi-chip package structure
CN100539135C (zh) * 2004-09-08 2009-09-09 松下电器产业株式会社 立体电路装置、使用它的电子机器及其制造方法
US7880313B2 (en) * 2004-11-17 2011-02-01 Chippac, Inc. Semiconductor flip chip package having substantially non-collapsible spacer
JP2006253430A (ja) * 2005-03-11 2006-09-21 Renesas Technology Corp 半導体装置およびその製造方法
US7170183B1 (en) * 2005-05-13 2007-01-30 Amkor Technology, Inc. Wafer level stacked package
JP4886308B2 (ja) * 2005-09-16 2012-02-29 株式会社東芝 Ｕｓｂメモリ装置
US7775446B2 (en) * 2006-03-10 2010-08-17 Panasonic Corporation Card type information device and method for manufacturing same
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
JP4843515B2 (ja) 2007-02-01 2011-12-21 パナソニック株式会社 半導体チップの積層構造
US8609463B2 (en) * 2007-03-16 2013-12-17 Stats Chippac Ltd. Integrated circuit package system employing multi-package module techniques
US7968999B2 (en) 2008-02-28 2011-06-28 Lsi Corporation Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
JP2010079445A (ja) * 2008-09-24 2010-04-08 Toshiba Corp Ｓｓｄ装置
KR20110006482A (ko) * 2009-07-14 2011-01-20 삼성전자주식회사 메모리 링크 아키텍쳐를 갖는 멀티 프로세서 시스템에 적합한 멀티 칩 패키지 구조
TW201212390A (en) * 2010-09-03 2012-03-16 Walton Advanced Eng Inc USB device structure
CN102403305A (zh) * 2010-09-13 2012-04-04 华东科技股份有限公司 一种usb装置结构
US9865310B2 (en) * 2011-02-24 2018-01-09 Interconnect Systems, Inc. High density memory modules
US9437512B2 (en) * 2011-10-07 2016-09-06 Mediatek Inc. Integrated circuit package structure
DE102011054818A1 (de) * 2011-10-26 2013-05-02 Hella Kgaa Hueck & Co. Elektronische Schaltung
CN205428912U (zh) * 2013-02-25 2016-08-03 株式会社村田制作所 模块以及模块元器件
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
US9985006B2 (en) * 2016-05-31 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN109478543B (zh) * 2016-07-28 2022-07-05 三菱电机株式会社 半导体装置
WO2018083723A1 (ja) 2016-11-01 2018-05-11 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
EP3462486B1 (en) 2017-09-29 2021-03-24 Qorvo US, Inc. Process for making a double-sided module with electromagnetic shielding
JP7141877B2 (ja) 2018-07-18 2022-09-26 キオクシア株式会社 半導体記憶装置
US10854763B2 (en) * 2018-09-17 2020-12-01 Gbt Technologies Inc. Multi-dimensional integrated circuit having multiple planes and memory architecture having a honeycomb or bee hive structure
US11862736B2 (en) 2018-09-17 2024-01-02 GBT Tokenize Corp. Multi-dimensional photonic integrated circuits and memory structure having optical components mounted on multiple planes of a multi-dimensional package
US11166363B2 (en) 2019-01-11 2021-11-02 Tactotek Oy Electrical node, method for manufacturing electrical node and multilayer structure comprising electrical node
US11201467B2 (en) 2019-08-22 2021-12-14 Qorvo Us, Inc. Reduced flyback ESD surge protection
US11809797B1 (en) 2022-07-31 2023-11-07 Gbt Technologies Inc. Systems and methods of predictive manufacturing of three-dimensional, multi-planar semiconductors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792895A (en) 1980-12-02 1982-06-09 Nippon Telegraph & Telephone Method of laminating printed board
JP2618891B2 (ja) 1987-05-29 1997-06-11 日立マクセル株式会社 メモリカートリツジ
JPH04332696A (ja) 1991-05-09 1992-11-19 Mitsubishi Electric Corp Ｉｃカード
JPH0544574A (ja) 1991-08-19 1993-02-23 Ngk Insulators Ltd 内燃機関用ピストン
JPH0544574U (ja) * 1991-11-26 1993-06-15 住友ベークライト株式会社 記憶媒体
JPH0679990A (ja) * 1992-09-04 1994-03-22 Mitsubishi Electric Corp Ｉｃメモリカード
JPH08202844A (ja) 1995-01-25 1996-08-09 Nippon Retsuku Kk 電子機器及びその製造方法
JP2000031614A (ja) * 1997-11-04 2000-01-28 Seiko Epson Corp メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ
JP3395126B2 (ja) 1998-03-27 2003-04-07 日本航空電子工業株式会社 Ｐｃカード
JP3853979B2 (ja) 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
JP4569912B2 (ja) * 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720077B1 (ko) * 2005-09-09 2007-05-18 (주)티이에스 메모리 카드 제조 방법

Also Published As

Publication number Publication date
CN1468177A (zh) 2004-01-14
US20040104469A1 (en) 2004-06-03
CN1259200C (zh) 2006-06-14
US6985363B2 (en) 2006-01-10
TW524030B (en) 2003-03-11
WO2002028662A1 (fr) 2002-04-11
KR100576902B1 (ko) 2006-05-03

Similar Documents

Publication Publication Date Title
KR100576902B1 (ko) 카드형 기록 매체 및 그 제조 방법
JP3718039B2 (ja) 半導体装置およびそれを用いた電子装置
JP3779789B2 (ja) 半導体装置およびその製造方法
US7009293B2 (en) Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US6617695B1 (en) Semiconductor device and semiconductor module using the same
US5949142A (en) Chip size package and method of manufacturing the same
US6670700B1 (en) Interconnect substrate and semiconductor device electronic instrument
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
KR100193195B1 (ko) 반도체 패키지 및 그 제조방법
KR0172203B1 (ko) 반도체 패키지 및 그 제조 방법
KR100556240B1 (ko) 반도체 장치 제조방법
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP4436582B2 (ja) カード型記録媒体及びその製造方法
WO2002007218A1 (en) Multi-metal layer circuit
JP2001077294A (ja) 半導体装置
JP4408598B2 (ja) カード型記録媒体
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
US20080130254A1 (en) Electronic device with reworkable electronic component, method of fabricating the electronic device and method of reworking the electronic component
JP2008218758A (ja) 電子回路実装構造体
US7615870B2 (en) Semiconductor device, manufacturing method thereof, and connection method of circuit board
JPH04280667A (ja) 高集積半導体装置
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
JP4257534B2 (ja) 半導体装置の製造方法
JP3332555B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee