KR102012790B1 - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102012790B1
KR102012790B1 KR1020170041414A KR20170041414A KR102012790B1 KR 102012790 B1 KR102012790 B1 KR 102012790B1 KR 1020170041414 A KR1020170041414 A KR 1020170041414A KR 20170041414 A KR20170041414 A KR 20170041414A KR 102012790 B1 KR102012790 B1 KR 102012790B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
semiconductor
adhesive layer
adhesive
adherend
Prior art date
Application number
KR1020170041414A
Other languages
English (en)
Other versions
KR20170113430A (ko
Inventor
김정학
김희정
김세라
이광주
남승희
김영국
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to US15/752,666 priority Critical patent/US10253223B2/en
Priority to PCT/KR2017/003578 priority patent/WO2017171492A1/ko
Priority to TW106111160A priority patent/TWI636109B/zh
Priority to JP2018536782A priority patent/JP6651228B2/ja
Publication of KR20170113430A publication Critical patent/KR20170113430A/ko
Application granted granted Critical
Publication of KR102012790B1 publication Critical patent/KR102012790B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
    • C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
    • C08F220/10—Esters
    • C08F220/12—Esters of monohydric alcohols or phenols
    • C08F220/16—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms
    • C08F220/18—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms with acrylic or methacrylic acids
    • C08F220/1802—C2-(meth)acrylate, e.g. ethyl (meth)acrylate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • C09J133/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C09J133/10—Homopolymers or copolymers of methacrylic acid esters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C09J163/04—Epoxynovolacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
    • C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
    • C08F220/10—Esters
    • C08F220/12—Esters of monohydric alcohols or phenols
    • C08F220/16—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms
    • C08F220/18—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms with acrylic or methacrylic acids
    • C08F220/1804—C4-(meth)acrylate, e.g. butyl (meth)acrylate, isobutyl (meth)acrylate or tert-butyl (meth)acrylate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자; 상기 피착체와 상기 제1반도체 소자 사이의 공간 및 상기 제1반도체 소자를 매립하는 접착층; 및 상기 접착층을 매개로 상기 제1반도체 소자와 결합된 제2반도체 소자;를 포함하고, 상기 접착층은 소정의 용융 점도 및 요변 지수를 갖는 반도체 장치와 소정의 용융 점도 및 요변 지수를 갖는 반도체용 접착제를 이용한 반도체 장치의 제조 방법에 관한 것이다.

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND PREPARATION METHOD OF THE SAME}
본 발명은 반도체 장치 및 반도체 장치의 제조 방법에 관한 것으로서, 보다 구체적으로 기존에 언더필 공정을 생략하여 반도체 제조 공정의 효율을 크게 향상시킬 수 있으며, 신호 전달 효율 및 전달 속도를 향상시킬 수 있는 구조를 갖는 반도체 장치와 상술한 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
최근 전자기기의 소형화, 고기능화, 대용량화 추세가 확대되고 이에 따른 반도체 패키지의 고밀도화, 고집적화에 대한 필요성이 급격히 커짐에 따라 반도체 칩 크기가 점점 커지고 있으며 집적도 측면에서도 개선하기 위하여 칩을 다단으로 적층하는 스택 패키지 방법이 점차로 증가하고 있다.
이러한 스택 패키지 방법으로는 반도체 펠레트의 전극부와 리드 프렘 또는 스템 위에 설치한 도체층 사이를 가는 금이나 알루미늄 등의 금속선으로 접속하는 와이어 본딩 방법이나 반도체 칩을 회로 기판에 부착시킬 때 금속 리드(와이어)와 같은 추가적인 연결 구조나 볼 그리드 어레이(BGA)와 같은 중간 매체를 사용하지 않고 칩 아랫면의 전극 패턴을 이용해 그대로 융착시키는 플립칩 방법 등이 알려져 있다.
한편, 반도체 장치에서의 신호 전달의 용이성을 높이거나 반도체 소자들의 작동을 제어하기 위해서 제어용 반도체 소자(컨트롤러)가 구비되고 있는데, 이러한 제어용 반도체 소자를 적절히 고정하지 못하는 경우 반도체 패키지의 신호 전달 효율이나 속도가 저하되는 현상이 발생할 수 있고, 다단의 스택 패키지 과정에서 반도체 소자의 구조가 불안정해질 수 있으며, 반도체 장치의 제조 수율이나 신뢰성이 저하될 수 있다.
한편, 직접 회로(IC)를 중심으로 한 소자의 보호를 위해, 에폭시 수지를 중심으로 각종 수지를 이용한 수지 포장이 행해지고 있고, 근래의 소형화와 경량화에 따라 IC의 실장 방법은 표면실장이라고 불리는 직접 IC 등의 소자를 기판에 탑재하고 액상 수지를 이용하여 포장하는 방법이 주로 사용되고 있다(Under-Fill 공정).
이러한 언더 필 공정은 열적 기계적 피로 문제를 해결하기 위한 방법으로서, 구체적으로 에폭시 수지 등과 같이 접착력이 우수한 고분자 재료에 무기입자를 충진시켜 솔더의 열팽창 계수에 근접한 값을 갖도록 한 후, 이를 칩과 인쇄 회로 기판 사이의 틈에 채워 넣어 주는 공정을 의미하며, 이때 사용되는 무기입자가 충진된 고분자 복합재료를 언더 필(Under-fill)이라고 한다.
일반적으로 알려진 언더 필 재료는 액상 형태이기 때문에, 높은 유동성을 갖는 언더 필이 원하지 않는 부분에 돌출되어 불필요한 오염을 또는 제품 불량을 야기하거나 고밀도의 실장을 어렵게 하는 문제점이 있다. 이러한 문제점을 방지하기 위하여 소자 주위에 댐(Dam)이라는 울타리를 형성하는 방식이 사용되고 있다.
본 발명은, 기존에 언더필 공정을 생략하여 반도체 제조 공정의 효율을 크게 향상시킬 수 있으며, 신호 전달 효율 및 전달 속도를 향상시킬 수 있는 구조를 갖는 반도체 장치를 제공하기 위한 것이다.
또한, 본 발명은 기존에 언더필 공정을 생략하여 반도체 제조 공정의 효율을 크게 향상시킬 수 있으며, 신호 전달 효율 및 전달 속도를 향상시킬 수 있는 구조를 갖는 반도체 장치의 제조 방법을 제공하기 위한 것이다.
본 명세서에서는, 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자; 상기 피착체와 상기 제1반도체 소자 사이의 공간 및 상기 제1반도체 소자를 매립하는 접착층; 및 상기 접착층을 매개로 상기 제1반도체 소자와 결합된 제2반도체 소자;를 포함하고,
상기 접착층은 110℃의 온도 및 5 rad/s의 전단 속도에서 10 내지 10,000 Paㆍs의 용융 점도를 가지며,
5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도에 대한 0.5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도의 비율로 정의되는 요변 지수가 1.5 내지 7.5인, 반도체 장치가 제공된다.
또한, 본 명세서에서는, 피착체와 상기 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 반도체용 접착제로 매립하는 단계; 및 상기 반도체용 접착제 상에 제2반도체 소자를 접착하는 단계;를 포함하고,
상기 반도체용 접착제는 110℃의 온도 및 5 rad/s의 전단 속도에서 10 내지 10,000 Paㆍs의 용융 점도를 가지며,
5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착제의 용융 점도에 대한 0.5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착제의 용융 점도의 비율로 정의되는 요변 지수가 1.5 내지 7.5인, 반도체 장치의 제조 방법이 제공된다.
이하 발명의 구체적인 구현예에 따른 반도체 장치 및 반도체 장치의 제조 방법에 관하여 보다 상세하게 설명하기로 한다.
발명의 일 구현예에 따르면, 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자; 상기 피착체와 상기 제1반도체 소자 사이의 공간 및 상기 제1반도체 소자를 매립하는 접착층; 및 상기 접착층을 매개로 상기 제1반도체 소자와 결합된 제2반도체 소자;를 포함하고, 상기 접착층은 110℃의 온도 및 5 rad/s의 전단 속도에서 10 내지 10,000 Paㆍs의 용융 점도를 가지며, 5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도에 대한 0.5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도의 비율로 정의되는 요변 지수가 1.5 내지 7.5인, 반도체 장치가 제공될 수 있다.
본 발명자들은, 특정의 용융 점도를 갖는 접착층을 사용하여 상기 플립 칩 접속에 의해 고정된 피착체 및 제1반도체 소자 간의 공간과 상기 제1반도체를 함께 매립하는 방법을 통하여, 기존에 언더필 공정을 생략하여 반도체 제조 공정의 효율을 크게 향상시킬 수 있으며 신호 전달 효율 및 전달 속도를 향상시킬 수 있는 구조를 갖는 반도체 장치을 제조하고 발명을 완성하였다.
구체적으로, 110℃의 온도 및 5 rad/s의 전단 속도에서 10 내지 10,000 Paㆍs의 용융 점도, 또는 40 내지 5,000 Paㆍs의 용융 점도를 갖는 접착층을 사용함에 따라서, 플립 칩 접속에 의해 고정된 피착체 및 제1반도체 소자 간의 공간을 보다 용이하게 매립할 수 있으며, 아울러 상기 제2반도체 소자의 본딩 과정에서 상기 접착층이 제 1반도체 소자에 접촉하면서 전단력이 가해질 경우 접착층의 유동성이 증가하여 상기 제1반도체 소자를 보다 효과적이고 효율적으로 매립할 수 있다.
또한, 상기 접착층이 상술한 물성을 만족함에 따라서, 상기 플립 칩 접속에 의해 고정된 피착체 및 제1반도체 소자 간의 공간의 매립과 제2반도체 소자의 매립에 다른 재료를 사용하지 않고 상술한 접착층만으로 매립이 가능하다. 이에 따라, 상기 피착체와 상기 제1반도체 소자 사이의 공간 및 상기 제1반도체 소자를 매립하는 접착층은 연속상일 수 있다.
상기 '연속상'은 상기 피착체와 상기 제1반도체 소자 사이의 공간 및 상기 제1반도체 소자가 동일한 재료를 통하여 동시 또는 순차적으로 매립됨에 따라서 최종 제품에서 별도의 층으로 구별되지 않는다는 점을 의미한다. 예를 들어 상기 접착층을 형성하는 성분을 상기 피착체와 상기 제1반도체 소자 사이의 공간 및 상기 제1반도체 소자를 매립하는데 함께 쓸 수 있다. 또한, 상기 접착층을 형성하는 성분을 이용하여 상기 피착체와 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 동시에 또는 순차적으로 매립하여도 상기 접착층을 연속상일 수 있다.
보다 상세하게는, 상기 접착층이 110℃의 온도 및 5 rad/s의 전단 속도에서 나타내는 용융 점도가 너무 낮으면 상기 접착층을 매개로 상기 제1반도체 소자와 제2반도체 소자를 결합(다이 본딩하는 과정에서 제2반도체 소자 가장자리로 접착제가 유출되어 필렛이 형성될 수 있다. 또한, 상기 접착층이 110℃의 온도 및 5 rad/s의 전단 속도에서 나타내는 용융 점도가 너무 높으면, 흐름성이 저하되어 상기 플립 칩 접속에 의해 고정된 피착체 및 제1반도체 소자 간의 공간의 매립이나 상기 제1반도체 소자 및 제2반도체 소자 간의 고정이나 매립이 어려워지거나, 제 2 반도체 소자의 휨이 심해질 수 있어 추가적인 다단 적층이 어려워질 수 있다.
상기 '매립'은 상기 접착층으로 반도체 소자의 외부면이나 소정의 공간을 덮거나 코팅하여 외부로의 노출 부분이 실질적으로 존재하지 않게 되는 상태를 의미한다.
또한, 5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도에 대한 0.5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도의 비율로 정의되는 요변 지수가 1.5 내지 7.5, 또는 2.0 내지 7일 수 있다.
상기 요변 지수는 5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도에 대한 0.5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도의 비율이다.
상기 접착층의 110℃에서의 요변 지수(Thixotropic Index)는 1.5 내지 7.5, 또는 2.0 내지 7 이다. 상기 접착층의 110℃에서의 요변 지수가 1.5 미만이면, 상기 접착층을 이용하여 제 2반도체 소자를 고정시 접착층이 흐를 수 있으며, 반도체 장치 제조의 신뢰성이 크게 저하될 수 있다. 또한, 상기 접착층의 110℃에서의 요변 지수가 7.5 초과이면, 상기 접착층을 이용하여 다이 본딩시 초기 점도가 크게 높아져서 제 1반도체 소자를 매립하기 어려울 수 있으며, 다이 본딩 이후 제2반도체 소자의 휨이 발생할 수 있다.
상기 접착층의 요변 지수는 접착층에 포함되는 포함되는 주요 성분의 조정 또는 변경하는 방법, 접착층의 주요 성분과 선택적으로 포함될 수 있는 무기 충진제의 함량을 조절하는 방법, 또는 접착층 제조시 유동학(Rheology) 변경제를 첨가하는 방법 등을 통하여 조절할 수 있다.
상기 제1반도체 소자 및 제2반도체 소자는 각각 10㎛ 내지 500㎛, 또는15㎛ 내지 100㎛, 또는 15㎛ 내지 80㎛ 의 두께를 가질 수 있다.
상기 피착체의 일면에서 상기 제2반도체 소자의 일면까지의 거리가 10㎛ 내지 1,000㎛, 또는 15㎛ 내지 500㎛, 또는 20㎛ 내지 300㎛일 수 있다.
그리고, 상기 제1반도체 소자의 일면에서 상기 제2반도체 소자의 일면까지의 거리가 5㎛ 내지 300㎛, 또는 10㎛ 내지 200㎛일 수 있다.
한편, 상기 접착층은 110℃의 온도 및 5 rad/s의 전단 속도에서 10 내지 10,000 Paㆍs의 용융 점도를 가지며, 5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도에 대한 0.5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도의 비율로 정의되는 요변 지수가 1.5 내지 7.5일 수 있으며, 상기 용융 점도 및 요변 지수에 관한 조건 만족하면서 열가소성 수지; 에폭시 수지; 및 페놀 수지를 포함한 경화제를 포함할 수 있다.
상기 열가소성 수지의 예가 한정되는 것은 아니나, 예를 들어 폴리이미드, 폴리에테르 이미드, 폴리에스테르 이미드, 폴리아미드, 폴리에테르 술폰, 폴리에테르 케톤, 폴리올레핀, 폴리염화비닐, 페녹시, 반응성 부타디엔 아크릴로 니트릴 공중합 고무, (메타)아크릴레이트계 수지, 이들의 2종 이상의 혼합물, 또는 이들의 2종 이상의 공중합체를 들 수 있다.
상기 열가소성 수지는 에폭시계 작용기를 포함한 (메타)아크릴레이트계 반복 단위를 포함하는 (메타)아크릴레이트계 수지를 포함할 수 있다.
구체적으로, 상기 (메타)아크릴레이트계 수지는 에폭시계 작용기를 포함한 (메타)아크릴레이트계 반복 단위를 포함하고 -10℃ 내지 30℃의 유리 전이 온도를 갖는 (메타)아크릴레이트계 수지일 수 있다.
상기 (메타)아크릴레이트계 수지는 에폭시계 작용기를 포함한 (메타)아크릴레이트계 반복 단위 0.1중량% 내지 25중량%를 포함할 수 있다. 상기 에폭시계 작용기는 에폭시기 또는 글리시딜기를 포함할 수 있다.
한편, 상기 접착층은 -10℃ 내지 30℃의 유리 전이 온도를 갖는 열가소성 수지; 상이한 점도를 갖는 2종 이상의 액상 에폭시 수지; 및 페놀 수지를 포함한 경화제;를 포함할 수 있다.
상기 접착제가 상기 열가소성 수지 및 페놀 수지를 포함한 경화제와 함께 상이한 점도를 갖는 2종 이상의 액상 에폭시 수지를 포함함에 따라서, 상기 플립 칩 접속에 의해 고정된 피착체 및 제1반도체 소자 간의 공간의 매립이나 상기 제1반도체 소자 및 제2반도체 소자 간의 고정을 보다 용이하게 할 수 있으며, 또한 상기 제1반도체 소자와 제2반도체 소자를 결합(다이 본딩하는 과정에서 제2반도체 소자 가장자리로 접착제가 유출되어 필렛이 형성되는 현상을 방지할 수 있다.
상이한 점도를 갖는 2종 이상의 액상 에폭시 수지는 상이한 점도 범위를 갖는 2종류 이상의 액상 에폭시 수지를 포함할 수 있다.
보다 구체적으로, 상기 상이한 점도를 갖는 2종 이상의 액상 에폭시 수지는 25℃에서 1 mPa·s 내지 500 mPa·s의 용융 점도를 갖는 저점도 액상 에폭시 수지를 포함할 수 있다.
또한, 상기 상이한 점도를 갖는 2종 이상의 액상 에폭시 수지는 25℃에서 1,000 mPa·s 내지 20,000 mPa·s의 용융 점도를 갖는 고점도 액상 에폭시 수지를 포함할 수 있다.
또한, 상기 상이한 점도를 갖는 2종 이상의 액상 에폭시 수지는 상술한 저점도 액상 에폭시 수지 및 고점도 액상 에폭시 수지 이외의 액상 에폭시 수지를 더 포함할 수 있다.
보다 구체적으로, 상기 접착층은 25℃에서 1 mPa·s 내지 500 mPa·s의 용융 점도를 갖는 저점도 액상 에폭시 수지 및 25℃에서 1,000 mPa·s 내지 20,000 mPa·s의 용융 점도를 갖는 고점도 액상 에폭시 수지를 1:10 내지 10:1의 중량비, 또는 2:8 내지 8:2의 중량비로 포함할 수 있다. 상기 접착층에서 저점도 액상 에폭시 함량이 너무 높아지는 경우, 제2반도체 소자 주변에 필렛이 발생하거나 그 발생량이 증가할 수 있다. 또한, 상기 접착층에서 저점도 액상 에폭시 함량이 너무 낮은 경우, 제1반도체 소자 및 범프의 매립성 저하가 발생할 수 있다.
한편, 상기 접착층은 액상 에폭시 수지와 함께 고상 에폭시 수지를 추가로 포함하여, 상술한 접착층의 특성을 보다 용이하게 구현할 수 있다.
상기 고상 에폭시 수지 및 액상 에폭시 수지를 함께 사용함에 따라서, 상기 접착층의 경화도 조절이 용이하여 접착 성능을 높일 수 있을 뿐만 아니라, 상술한 110℃에서 상기 접착층이 갖는 요변 지수를 1.5 내지 7.5으로 조절할 수 있다.
또한, 상기 고상 에폭시 수지 및 액상 에폭시 수지를 함께 사용함에 따라서, 상기 접착층은 적정한 유동성을 가질 수 있으며, 예를 들어 상기 접착층은 110℃의 온도 및 5 rad/s의 전단 속도에서 10 내지 10,000 Paㆍs의 용융 점도를 가질 수 있다.
상기 액상 에폭시 수지는 상기 -10℃ 내지 30℃의 유리 전이 온도를 갖는 열가소성 수지 및 페놀 수지를 포함한 경화제와 함께 접착 성분의 기재(또는 매트릭스)를 형성할 수 있으며, 상기 접착층이 상대적으로 낮은 점도를 가지면서도 우수한 접착력과 반도체에 최적화된 유동 특성을 갖도록 하며, 아울러 높은 파단 강도 및 낮은 파단 신율을 가질 수 있도록 한다.
상기 고상 에폭시의 수지의 구체적인 예로는, 바이페닐계 에폭시 수지, 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지, 크레졸 노볼락 에폭시 수지, 페놀 노볼락 에폭시 수지, 4관능성 에폭시 수지, 트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지, 나프탈렌형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지 및 디시클로펜타디엔 변성 페놀형 에폭시 수지로 이루어진 군에서 선택된 1종 이상의 고분자 수지를 들 수 있다.
상기 고상 에폭시 수지의 연화점은 50℃ 내지 120℃일 수 있다. 상기 고상 에폭시 수지의 연화점이 너무 낮으면 상기 반도체 접착용 수지 조성물의 점착력이 과도하게 높아질 수 있다. 상기 고상 에폭시 수지의 연화점이 너무 높으면 상기 반도층이 고온에서 낮은 유동성을 가질 수 있으며 또한 접착력이 저하될 수 있다.
상기 고상 에폭시 수지는 100 내지 1,000의 에폭시 당량을 가질 수 있다.
상기 페놀 수지는 60℃이상, 또는 60℃ 내지 160℃의 연화점을 가질 수 있다.
상술한 바와 같이 60℃이상의 연화점을 갖는 페놀 수지를 사용함에 따라서, 상기 액상 에폭시 수지 및 상기 -10℃ 내지 30℃의 유리 전이 온도를 갖는 열가소성 수지와 함께 접착 성분의 기재(또는 매트릭스)를 형성할 수 있으며, 상기 접착층이 상온에서 보다 높은 인장 모듈러스와 우수한 접착력을 갖도록 하고 반도체에 최적화된 유동 특성을 갖도록 한다.
특히, 상기 페놀 수지 대비 상기 상이한 점도를 갖는 2종 이상의 액상 에폭시 수지 의 중량비가 0.3 내지 1.5일 수 있다.
상기 페놀 수지 대비 상기 액상 에폭시 수지의 중량비가 너무 높으면, 상기 접착층의 용융 점도가 낮아져서 상온에서 점착 특성을 갖게 되고, 상온에서의 인장 모듈러스가 낮아지고 인장율이 크게 증가할 수 있다. 또한, 상기 페놀 수지 대비 상기 액상 에폭시 수지의 중량비가 너무 낮으면, 상온에서 신장시 발생하는 모듈러스가 너무 높아지거나 상온에서의 인장율이 크게 저하되어 최종 제품의 제조 수율이 크게 저하될 수 있다.
상기 액상 에폭시 수지는 바이페닐계 에폭시 수지, 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지, 크레졸 노볼락 에폭시 수지, 페놀 노볼락 에폭시 수지, 4관능성 에폭시 수지, 트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지, 나프탈렌형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지 및 디시클로펜타디엔 변성 페놀형 에폭시 수지로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.
상기 경화제는 아민계 경화제, 및 산무수물계 경화제로 이루어진 군에서 선택된 1종 이상의 화합물을 더 포함할 수 있다.
상기 접착층은 경화 촉매를 더 포함할 수 있다.
상기 경화 촉매는 상기 경화제의 작용이나 상기 접착층의 경화를 촉진 시키는 역할을 하며, 반도체 접착층 등의 제조에 사용되는 것으로 알려진 경화 촉매를 큰 제한 없이 사용할 수 있다. 예를 들어, 상기 경화 촉매로는 인계 화합물, 붕소계 화합물 및 인-붕소계 화합물 및 이미다졸계 화합물로 이루어진 군에서 선택된 1종 이상을 사용할 수 있다.
상술한 바와 같이, 상기 접착층의 요변 지수는 접착층 제조시 유동학(Rheology) 변경제를 첨가하는 방법으로도 조절할 수 있다. 상기 유동학 변경제를 사용함에 따라서, 전단력이 가해지지 않을 때에는 소재가 화학적 결합을 이루어지지 않아도 그물구조를 형성하여 형상을 유지할 수 있고, 전단력이 가해질 경우에는 그물구조가 무너지는 현상이 나타날 수 있다. 이에 따라 상기 접착층은 다이본딩 전 또는 다이본딩 후 전단력이 가해지지 않을 경우 흐르지 않고 형태를 유지할 수 있으며, 다이본딩 시 접착수지에 전단력이 가해질 경우 유동성이 증가하여 매립성에 유리한 물성 및 성능을 가질 수 있다.
구체적으로, 상기 접착층은 무기 충진제 및 유동학(Rheology) 변경제로 이루어진 군에서 선택된 1종 이상을 더 포함할 수 있다.
상기 접착층에 포함 가능한 무기 충진제의 종류는 특별히 제한되지 않으며, 일반적인 유기 충진제 또는 무기 충진제를 사용할 수 있고, 바람직하게는 무기 충진제를 사용할 수 있다. 상기 무기 충진제의 구체적인 예로는 100 ㎚ 이상의 직경을 갖는 실리카(예를 들어 100 ㎚ 이상의 직경을 갖는 습식 실리카), 알루미나, 황산바륨 등을 사용할 수 있고, 이온성 불순 불순물을 흡착하여 신뢰성을 향상시킬 수 있는 이온흡착제를 무기 충진제로 사용할 수도 있다. 이러한 이온 흡착제로서는 특별히 제한은 없고, 수산화 마그네슘, 탄산마그네슘, 규산 마그네슘, 산화 마그네슘 같은 마그네슘계, 규산 칼슘, 탄산칼슘, 산화칼슘 같은 칼슘계, 알루미나, 수산화 알루미늄, 질화 알루미늄, 붕산알루미늄 위스커 같은 알루미늄계, 그리고 지르코늄계, 안티몬 비스무트계 등을 이온흡착제로 사용할 수 있으며, 이들의 2종 이상을 혼합 해 사용할 수도 있다.
상기 접착층에 포함 가능한 유동학 변경제로는 관련 기술 분야에 알려진 성분을 사용할 수 있으며, 예를 들어 100 ㎚ 미만의 직경을 갖는 실리카(예를 들어, 100 ㎚ 미만의 직경을 갖는 건식 실리카) 등의 합성미분실리카계, 벤토나이트계, 극미세침강성 탄산칼슘, 유기 벤토나이트계, 표면처리 탄산칼슘계, 금속석검계, 수소첨가 피마자유, 폴리아마이드 왁스, 산화 폴리에틸렌계, 식물유계, 중합유계, 아마인 중합유, 지방산 2량체 또는 이들의 2종 이상의 혼합물을 사용할 수 있다.
이러한 유동학 변경제의 보다 구체적인 예로는 미국 매사추세츠주 보스톤 소재의 카보트 코포레이션(Cabot Corp.)으로부터 상표명 "카브-오-실(CAB-O-SIL)"이나 독일 에센 소재의 에보닉 인더스트리즈(Evonik Industries)의 상표명 "에어로실(AEROSIL)" 등을 들 수 있다.
상기 접착층이 무기 충진제를 포함하는 경우, 접착층의 요변 지수, 유동성 및 매립성 등을 고려하여 무기 충진제를 적정 함량으로 포함할 수 있으며, 예를 들어 상기 접착층은 무기 충진제 10 내지 50중량%를 포함할 수 있다.
또한, 상기 접착층이 유동학 변경제를 포함하는 경우에도, 접착층의 요변 지수, 유동성 및 매립성 등을 고려하여 유동학 변경제를 적정 함량으로 포함할 수 있으며, 예를 들어 상기 접착층은 유동학 변경제 0.1 내지 15중량%를 포함할 수 있다. 다만, 상기 접착층 중 유동학 변경제의 함량이 과다해지는 경우 코팅 용액 제조시 미분산 상태가 발생할 뿐만 아니라, 상기 접착층의 점도가 급격히 높아져서 매립성이 크게 저하될 수 있다.
또한, 상기 접착층이 무기 충진제 및 유동학 변경제를 함께 포함하는 경우, 무기 충진제 및 유동학 변경제의 중량의 합이 접착층 중 5 내지 50중량%일 수 있다.
제 1 반도체 소자가 플립 칩 접속에 의해 고정되는 피착체의 소재로서는, 기판이나 리드 프레임, 다른 반도체 소자 등을 들 수 있다. 기판으로서는, 프린트 배선 기판 등의 종래 공지된 기판을 사용할 수 있다. 또한, 상기 리드 프레임으로서는, Cu 리드 프레임, 42Alloy 리드 프레임 등의 금속 리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등을 포함하여 이루어지는 유기 기판을 사용할 수 있다. 그러나, 피착체 소재가 상기에 한정되는 것은 아니며, 반도체 소자를 마운트하여 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판은 큰 제한 없이 사용할 수 있다.
발명의 다른 구현예에 따르면, 피착체와 상기 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 반도체용 접착제로 매립하는 단계; 및 상기 반도체용 접착제 상에 제2반도체 소자를 접착하는 단계;를 포함하고, 상기 반도체용 접착제는 110℃의 온도 및 5 rad/s의 전단 속도에서 10 내지 10,000 Paㆍs의 용융 점도를 가지며, 5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착제의 용융 점도에 대한 0.5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착제의 용융 점도의 비율로 정의되는 요변 지수가 1.5 내지 7.5인, 반도체 장치의 제조 방법이 제공될 수 있다.
상술한 바와 같이, 상기 용융 점도 및 요변 지수에 관한 내용을 만족하는 반도체용 접착제를 사용하면, 상기 플립 칩 접속에 의해 고정된 피착체 및 제1반도체 소자 간의 공간과 상기 제1반도체를 함께 매립하는 방법을 통하여, 기존에 언더필 공정을 생략하여 반도체 제조 공정의 효율을 크게 향상시킬 수 있으며 신호 전달 효율 및 전달 속도를 향상시킬 수 있는 구조를 갖는 반도체 장치를 제공할 수 있다.
110℃의 온도 및 5 rad/s의 전단 속도에서 10 내지 10,000 Paㆍs의 용융 점도, 또는 40 내지 5,000 Paㆍs의 용융 점도를 갖는 반도체용 접착제를 사용함에 따라서, 플립 칩 접속에 의해 고정된 피착체 및 제1반도체 소자 간의 공간을 보다 용이하게 매립할 수 있으며, 아울러 상기 제2반도체 소자의 본딩 과정에서 상기 반도체용 접착제가 제 1반도체 소자에 접촉하면서 전단력이 가해질 경우 반도체용 접착제의 유동성이 증가하여 상기 제1반도체 소자를 보다 효과적이고 효율적으로 매립할 수 있다.
또한, 5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 반도체용 접착제의 용융 점도에 대한 0.5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 반도체용 접착제의 용융 점도의 비율로 정의되는 요변 지수가 1.5 내지 7.5, 또는 2.0 내지 7일 수 있다.
상기 반도체용 접착제의 110℃에서의 요변 지수(Thixotropic Index)는 1.5 내지 7.5, 또는 2.0 내지 7 이다. 상기 반도체용 접착제의 110℃에서의 요변 지수가 1.5 미만이면, 상기 반도체용 접착제을 이용하여 제 2반도체 소자를 고정시 접착층이 흐를 수 있으며, 반도체 장치 제조의 신뢰성이 크게 저하될 수 있다. 또한, 상기 반도체용 접착제의 110℃에서의 요변 지수가 7.5 초과이면, 상기 반도체용 접착제를 이용하여 다이 본딩시 초기 점도가 크게 높아져서 제 1반도체 소자를 매립하기 어려울 수 있으며, 다이 본딩 이후 제2반도체 소자의 휨이 발생할 수 있다.
상기 제조되는 반도체 장치는 상기 일 구현예의 반도체용 장치일 수 있으며, 상기 구현예의 제조 방법에 대한 세부 내용은 상기 일 구현예의 반도체용 장치에 관해서 상술한 내용을 모두 포함한다.
한편, 상기 구현예의 반도체 장치의 제조 방법에서, 상기 피착체와 상기 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 반도체용 접착제로 매립하는 단계는, 상기 반도체용 접착제만을 이용하여 상기 피착체와 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 동시에 또는 순차적으로 매립하는 단계를 포함한다.
상기 피착체와 상기 제1반도체 소자 사이의 공간 및 상기 제1반도체 소자가 상기 반도체용 접착제를 통하여 동시 또는 순차적으로 매립됨에 따라서 최종 제품에서의 접착층 내부에서는 별도의 층으로 구별되지 않는다.
보다 구체적으로, 상기 반도체용 접착제만을 이용하여 상기 피착체와 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 동시에 또는 순차적으로 매립하는 단계는, 상기 피착체와 상기 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 반도체용 접착제로 매립한 상태에서 상기 반도체용 접착제 상에 제2반도체 소자를 접착하고 가압 오븐에서 고온/고압으로 경화를 시키는 단계를 통하여 제 1 반도체 소자의 솔더 범프주변 즉, 제 1 반도체 소자와 피착체 사이 공간을 제 2 반도체 소자의 접착층이 매립할 수도 있다.
한편, 밀봉 공정은 상기 반도체용 접착제 및 이로부터 형성되는 접착층에 의해 반도체 장치를 밀봉하는 공정이다. 이러한 밀봉 공정은 피착체에 탑재된 제1반도체 소자나 상기 제1반도체 소자와 피착체 사이에 형성된 플립칩을 보호하기 위해 행해질 수 있다.
상기 플립 칩을 활용하는 경우, 제1 반도체 소자를 피착체에 플립 칩 접속에 의해 고정하며, 또한 제1 반도체 소자의 회로면이 피착체와 대향하는 소위 페이스다운 실장으로 된다. 제1 반도체 소자에는 범프 등의 돌기 전극이 복수 설치되어 있고, 돌기 전극과 피착체 위의 전극이 접속되어 있다. 상술한 바와 같이, 상기 피착체와 제1 반도체 소자 사이에는 통상적인 언더필 재료 대신에 상술한 접착층이 충전되어 있다.
상기 접속 방법으로서는 특별히 한정되지 않고, 종래 공지된 플립 칩 본더에 의해 접속할 수 있다. 예를 들어, 제1반도체 소자에 형성되어 있는 범프 등의 돌기 전극을, 피착체의 접속 패드에 피착된 접합용 도전재(땜납 등)에 접촉시켜서 가압하면서 도전재를 용융시킴으로써, 제1 반도체 소자와 피착체의 전기적 도통을 확보하여, 제1 반도체 소자를 피착체에 고정시킬 수 있다(플립 칩 본딩). 일반적으로, 플립 칩 접속 시의 가열 조건으로서는 240 내지 300℃이고, 가압 조건으로서는 0.5 내지 490N이다.
상기 돌기 전극으로서 범프를 형성할 때의 재질로서는, 특별히 한정되지 않으며, 예를 들어 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다. 언더필재로서는 종래 공지된 액상 또는 필름 형상의 언더필재를 사용할 수 있다.
상기 제 1 반도체 소자를 매립하는 공정으로는, 매립용 접착층을 제 2반도체 소자에 부착시키고 제 1 반도체 소자 위에 다이 본딩을 진행한다. 상기 공정에서 접착층은 제 1반도체 소자를 몰딩함과 동시에 제 1반도체 소자 주변부에는 피착제와 접촉하고 있다.
상술한 바와 같이, 상기 반도체용 접착제만을 이용하여 상기 피착체와 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 동시에 또는 순차적으로 매립하는 단계는, 상기 피착체와 상기 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 반도체용 접착제로 매립한 상태에서 상기 반도체용 접착제 상에 제2반도체 소자를 접착하고 가압 오븐에서 고온/고압으로 경화를 시키는 단계를 통하여 제 1 반도체 소자의 솔더 범프주변 즉, 제 1 반도체 소자와 피착체 사이 공간을 제 2 반도체 소자의 접착층이 매립할 수도 있다.
상기 열 처리를 행할 때의 온도는, 50 내지 200℃ 에서 0.01내지 1.0MPa의 압력으로 행하는 것이 바람직하고, 90℃ 내지 180℃ 에서 0.1 내지 0.8MPa로 행하는 것이 보다 바람직하다. 또한, 열 처리 시간은 0.1 내지 10시간으로 행하는 것이 바람직하고, 0.5 내지 7시간으로 행하는 것이 보다 바람직하다.
상기 밀봉 공정 후에, 밀봉 수지를 후경화하는 후경화 공정을 행해도 된다. 상기 후경화 공정에 있어서는, 상기 밀봉 공정에서 경화 부족의 밀봉 수지를 완전히 경화시킨다. 상기 후경화 공정에서의 가열 온도는, 밀봉수지의 종류에 따라 다르지만, 예를 들어 165 내지 185℃의 범위 내이며, 가열 시간은 0.5 내지 8시간 정도이다. 밀봉 공정 또는 후경화 공정을 거침으로써 반도체 패키지를 제작할 수 있다.
본 발명에 따르면, 기존에 언더필 공정을 생략하여 반도체 제조 공정의 효율을 크게 향상시킬 수 있으며, 신호 전달 효율 및 전달 속도를 향상시킬 수 있는 구조를 갖는 반도체 장치와 이러한 반도체 장치를 제조할 수 있는 제조 방법이 제공될 수 있다.
도1은 발명의 실시예에 제조된 반도체 장치의 단면을 개략적으로 나타낸 것이다.
발명을 하기의 실시예에서 보다 상세하게 설명한다. 단, 하기의 실시예는 본 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기의 실시예에 의하여 한정되는 것은 아니다.
[ 제조예 : 열가소성 아크릴레이트 수지의 제조]
톨루엔 100g에 부틸 아크릴레이트 40g, 에틸 아크릴레이트 60g, 아크릴로니트릴 15g, 글리시딜 메타크릴레이트 10g을 혼합하여 80℃에서 약 12시간 동안 반응하여 글리시딜기가 분지쇄로 도입된 아크릴레이트계 수지(중량평균분자량 약 70만, 유리전이온도 10 ℃)를 합성하였다.
[ 실시예 1 내지 5 및 비교예 1 내지 3: 반도체 접착용 수지 조성물 및 반도체 장치의 제조]
실시예 1
(1) 반도체 접착용 수지 조성물 용액의 제조
에폭시 수지의 경화제인 페놀 수지 KH-6021(DIC사 제품, 비스페놀A 노볼락 수지, 수산기 당량 121 g/eq, 연화점: 133 ℃) 50g, 고점도 액상 에폭시 수지 RE-310S(일본 화약 제품, 비스페놀 A 에폭시 수지, 에폭시 당량 180 g/eq, 점도[25℃]: 15,000 mPa·s) 40g, 저점도 액상 에폭시 수지 SEJ-01R(일본화약 제품, 에폭시 당량 130 g/eq, 점도[25℃]: 250 mPa·s) 26g, 상기 제조예1에서 얻어진 열가소성 아크릴레이트 수지 20g, 실란 커플링제 (KBM-403, 센에츠 화학, 감마-글리시독시프로필트리메톡시실란) 1g, 경화 촉진제 2PZ(시코쿠 화성, 2-페닐 이미다졸) 0.2g 및 충진제 SC-2050(아드마텍, 구상 실리카, 평균 입경 약 400㎚)50g을 메틸 에틸 케톤 용매에 혼합하여 반도체 접착용 수지 조성물 용액(고형분 40중량％ 농도)을 얻었다.
(2) 반도체용 접착층의 제조
상기 제조된 반도체 접착용 수지 조성물 용액을 이형 처리된 폴리에틸렌테레프탈레이트 필름(두께 38㎛) 상에 도포한 후 110℃에서 3분간 건조하여 약 110㎛ 두께의 반도체용 접착층을 얻었다.
(3) 반도체 장치의 제조
40㎛ 높이를 갖는 무연 솔더 범프 24개를 0.5 mm의 피치로 갖는 제 1반도체 소자[한변이 5㎜인 사각형, 두께 50㎛]를 플립칩 본더를 이용하여 BGA 기판에 접착하였다. 그 때의 조건은, 온도 250℃, 압력 50N, 10초로 하였다
계속해서, 각 실시예 및 비교예에서 제작한 각 접착층을 각각 온도 70℃의 조건 하에서, 한변이 10㎜인 사각형, 두께 80㎛의 반도체 칩에 부착하였다. 또한, 접착층이 부착된 제 2반도체 소자를 제 1반도체 소자 및 BGA 기판에 부착하면서 제 1 반도체 소자를 매립하였다. 그 때의 조건은, 온도 110℃, 압력 2kg, 1초로 하였다.
실시예 2 내지 5 및 비교예 1 내지 3
하기 표1에 기재된 성분 및 사용량을 적용한 점을 제외하고 실시예 1과 동일한 방법으로 반도체 접착용 수지 조성물 용액(고형분 40중량％ 농도) 및 110㎛ 두께의 반도체용 접착층을 얻었다.
실시예 및 비교예의 수지 조성물의 조성 [단위: g]
실시예1 실시예2 실시예3 실시예4 실시예 5 비교예1 비교예2 비교예3
페놀
수지		 KH-6021 60 60 60 30 60
KPH-3075 60 30
GPH-65 30 30 36
에폭시
수지		 RE-310S 40 30 20 30 30 5 25 60
EOCN-104S 10 20 15
HP-7200 26
KDS-8170 15
SEJ-01R 26 15 30 10 20 80 2 5
아크릴
수지		 제조1 20 20 20 20 20 20 20 20
경화
촉진제		 2PZ 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2
커플링제 KBM-403 1 1 1 1 1 1 1 1
충진제 SC-2050 50 50 50 50 50 50 50 100
유동학 변경제 R-972 10
KDS-8170: 액상 에폭시 수지 (국도화학, 비스페놀 F 에폭시 수지, 에폭시 당량 157 g/eq, 점도[25℃]: 1,500 mPa·s)
에폭시 수지 EOCN-104S(일본 화약 제품, 크레졸 노볼락형 에폭시 수지, 에폭시 당량 214 g/eq, 연화점: 92 ℃)
HP-7200 (DIC, 에폭시 당량 257 g/eq, 연화점: 61℃)
R-972 (에보닉 인더스트리즈, 퓸드 실리카, 평균 입경 17 ㎚)
KPH-F3075 (코오롱유화, 수산기당량: 175 g/eq, 연화점 75 ℃)
GPH-65 (일본화약, 수산기 당량 198 g/eq, 연화점: 65 ℃)
NMA(국도화학, 산무수물 경화제, 액체)
[ 실험예 : 반도체용 접착층의 물성 평가]
실험예 1: 용융 점도의 측정
상기 실시예 및 비교예서 각각 얻어진 접착층을 두께 660 ㎛가 될 때까지 중첩하여 적층한 후 60℃의 롤라미네이터를 이용하여 라미네이트 하였다. 이후, 각 시편을 지름 8 ㎜의 원형으로 성형한 이후, TA사의 advanced rheometric expansion system(ARES)를 이용하여 5 rad/s의 전단속에서 20℃/분의 승온 속도를 적용하여 온도에 따른 용융 점도를 측정하였다.
실험예 2: 제2 접착층의 제 1반도체 소자 몰딩 특성 측정
상기 반도체 장치 제조의 예에서 처럼, 제 2 반도체 소자가 접착된 BGA 기판을, 가압 건조기로 135℃, 1시간, 7기압 조건에서 열 처리하여 접착층을 열경화시켜서 반도체 장치를 제작하였다. 제작한 반도체 장치를 절단하고, 절단면을 광학 현미경(200배)을 사용해서 관찰하고, 제 1반도체 소자 주변에 보이드 없이 잘 매립이 되었으면 「○」, 제 1반도체 소자 주변에 보이드가 관찰된 경우를「×」로 해석 평가하였다.
실험예 3: 플립 칩 접속에 몰딩 특성 측정
상기 실험예 에서 처럼 반도체 장치를 제작한 후 X-ray inspection설비를 활용하여 제 1 반도체와 피착제와의 공간 및 솔더 범프 주변의 매립 여부를 확인하였다.
반도체 장치 내부 제 1 반도체 소자와 피착제 사이의 공간 또는 솔더 범프 주변이 보이드 없이 잘 매립이 되었으면 플립칩 접속부 주변 몰딩 특성 양호「○」, 제 1반도체 소자와 피착제 사이의 공간 또는 솔더 범프 주변에 보이드가 관찰되는 경우에는 플립칩 접속부 주변 몰딩 특성 불량「×」으로 평가하였다.
실험예4 : 신뢰성 평가( Precon TEST)
상기 실험예2에서처럼 반도체 장치를 제조한 이후, 추가로 175℃에서 2시간 동안 연속 경화를 하였다. 상기 경화 이후, 상기 기판을 85℃ 및 85%RH의 조건에서 48시간 노출하고 IP reflow 과정을 3회 실시하고, 육안과 Scanning Acousitic Tomography(SAT)를 통하여 기판과 접착제 간의 박리 정도를 관찰하였다.
실험예5 : 필렛양 측정
상기 실험예2에서처럼 반도체 장치를 제작한 후, 제2반도체 소자 주변으로 퍼져 나온 접착제 양을 측정하였고, 소자 1개당 가장 길게 나온 접착제의 길이를 측정하여 300 ㎛이하이면 필렛 특성 양호「○」로 평가하고, 상기 가장 길게 나온 접착제의 길이가 300 ㎛ 초과이면 필렛 특성 불량「×」으로 해서 평가하였다.
실험예의 결과
실시예1 실시예2 실시예3 실시예4 실시예 5 비교예1 비교예2 비교예3
110℃에서
용융점도
[전단속도: 5 rad/s]		 550 300 50 1100 730 30 27,000 13,500
110℃에서 요변지수 3.5 3.2 3.0 4.5 4.0 0.5 6.1 8.5
제1반도체소자 몰딩 특성 0 0 0 0 0 0 X X
플립칩 접속부 주변 몰딩 특성 0 0 0 0 0 0 X X
박리발생율 0% 0% 0% 0% 0% 0% 80% 95%
필렛양 측정 0 0 0 0 0 X 0 0
-요변 지수: 5 rad/s의 전단 속도 및 110℃의 온도에서의 접착층의 용융 점도에 대한 0.5 rad/s의 전단 속도 및 110℃의 온도에서의 접착층의 용융 점도의 비율
상기 표2에 나타난 바와 같이, 실시예 1 내지 5의 반도체 소자용 접착 필름은 제2반도체 소자의 결합 과정의 고온에서 접착제가 흘러버리는 현상이나 반도체 소자 가장자리로 접착제가 유출되어 필렛이 형성되는 현상을 방지할 수 있으며, 또한 제1반도체 소지를 보이드(void) 없이 몰딩할 수 있고 또한 제1반도체 소자의 접속부 주변 몰딩 특성도 양호하게 구현할 수 있다는 점이 확인되었다.
이에 반하여, 비교예1의 접착 필름에서는 제2반도체 소자 가장자리로 접착제가 과다하게 유출되며 필렛이 형성되었다는 점이 확인되고, 비교예2 및 3의 접착 필름은 제1반도체 소자를 매립하는 성능이 낮으며 특히 제1반도체 소자의 접속부 주변에 보이드가 남게 되어, 고온 경화 및 흡습 이후 르플로우 과정에서 기판과 접착제 간의 박리 현상이 발생한다는 점이 확인되었다.

Claims (21)

  1. 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자;
    상기 피착체와 상기 제1반도체 소자 사이의 공간 및 상기 제1반도체 소자를 매립하는 접착층; 및
    상기 접착층을 매개로 상기 제1반도체 소자와 결합된 제2반도체 소자;를 포함하고,
    상기 접착층은 110℃의 온도 및 5 rad/s의 전단 속도에서 10 내지 10,000 Paㆍs의 용융 점도를 가지며,
    5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도에 대한 0.5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착층의 용융 점도의 비율로 정의되는 요변 지수가 1.5 내지 7.5인,
    반도체 장치.
  2. 제1항에 있어서,
    상기 피착체와 상기 제1반도체 소자 사이의 공간 및 상기 제1반도체 소자를 매립하는 접착층은 연속상인, 반도체 장치.
  3. 제1항에 있어서,
    상기 접착층은 -10℃ 내지 30℃의 유리 전이 온도를 갖는 열가소성 수지; 상이한 점도를 갖는 2종 이상의 액상 에폭시 수지; 및 페놀 수지를 포함한 경화제;를 포함하는, 반도체 장치.
  4. 제3항에 있어서,
    상기 상이한 점도를 갖는 2종 이상의 액상 에폭시 수지는 25℃에서 1 mPa·s 내지 500 mPa·s의 용융 점도를 갖는 저점도 액상 에폭시 수지를 포함하는, 반도체 장치.
  5. 제3항에 있어서,
    상기 상이한 점도를 갖는 2종 이상의 액상 에폭시 수지는 25℃에서 1,000 mPa·s 내지 20,000 mPa·s의 용융 점도를 갖는 고점도 액상 에폭시 수지를 포함하는, 반도체 장치.
  6. 제3항에 있어서,
    상기 접착층은 25℃에서 1 mPa·s 내지 500 mPa·s의 용융 점도를 갖는 저점도 액상 에폭시 수지 및 25℃에서 1,000 mPa·s 내지 20,000 mPa·s의 용융 점도를 갖는 고점도 액상 에폭시 수지를 1:10 내지 10:1의 중량비로 포함하는, 반도체 장치.
  7. 제3항에 있어서,
    상기 열가소성 수지는 에폭시계 작용기를 포함한 (메타)아크릴레이트계 반복 단위를 포함하는 (메타)아크릴레이트계 수지를 포함하는, 반도체 장치.
  8. 제7항에 있어서,
    상기 (메타)아크릴레이트계 수지는 에폭시계 작용기를 포함한 (메타)아크릴레이트계 반복 단위 0.1중량% 내지 25중량%를 포함하는, 반도체 장치.
  9. 제3항에 있어서,
    상기 접착층은 고상 에폭시 수지를 더 포함하는, 반도체 장치.
  10. 제9항에 있어서,
    상기 고상 에폭시 수지의 연화점은 50℃ 내지 120℃인, 반도체 장치.
  11. 제3항에 있어서,
    상기 페놀 수지 대비 상기 상이한 점도를 갖는 2종 이상의 액상 에폭시 수지 의 중량비가 0.3 내지 1.5인, 반도체 장치.
  12. 제3항에 있어서,
    상기 페놀 수지는 60℃ 이상의 연화점을 갖는, 반도체 장치.
  13. 제3항에 있어서,
    상기 경화제는 아민계 경화제, 및 산무수물계 경화제로 이루어진 군에서 선택된 1종 이상의 화합물을 더 포함하는, 반도체 장치.
  14. 제3항에 있어서,
    상기 접착층은 무기 충진제 및 유동학(Rheology) 변경제로 이루어진 군에서 선택된 1종 이상을 더 포함하는, 반도체 장치.
  15. 제14항에 있어서,
    상기 유동학(Rheology) 변경제는 100 ㎚ 미만의 직경을 갖는 실리카, 벤토나이트계 화합물, 극미세침강성 탄산칼슘, 유기 벤토나이트계 화합물, 표면처리 탄산칼슘계 화합물, 금속석검계 화합물, 수소첨가 피마자유, 폴리아마이드 왁스, 산화 폴리에틸렌계 화합물, 식물유, 중합유, 아마인 중합유 및 지방산 2량체로 이루어진 군에서 선택된 1종 이상의 화합물을 포함하는, 반도체 장치.
  16. 제14항에 있어서,
    상기 무기 충진제는 100 ㎚ 이상의 직경을 갖는 실리카, 알루미나, 황산바륨, 수산화 마그네슘, 탄산마그네슘, 규산 마그네슘, 산화 마그네슘, 규산 칼슘, 탄산칼슘, 산화칼슘 같은 칼슘계, 알루미나, 수산화 알루미늄, 질화 알루미늄, 붕산알루미늄 위스커, 지르코늄계 화합물 및 안티몬 비스무트계 화합물로 이루어진 군에서 선택된 1종 이상의 화합물을 포함하는, 반도체 장치.
  17. 제3항에 있어서,
    상기 접착층은 무기 충진제 10 내지 50중량%를 더 포함하는, 반도체 장치.
  18. 제1항에 있어서,
    상기 피착체의 일면에서 상기 제2반도체 소자의 일면까지의 거리가 10㎛ 내지 1,000㎛인, 반도체 장치.
  19. 피착체와 상기 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 반도체용 접착제로 매립하는 단계; 및
    상기 반도체용 접착제 상에 제2반도체 소자를 접착하는 단계;를 포함하고,
    상기 반도체용 접착제는 110℃의 온도 및 5 rad/s의 전단 속도에서 10 내지 10,000 Paㆍs의 용융 점도를 가지며,
    5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착제의 용융 점도에 대한 0.5 rad/s의 전단 속도 및 110℃의 온도에서의 상기 접착제의 용융 점도의 비율로 정의되는 요변 지수가 1.5 내지 7.5인,
    반도체 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 피착체와 상기 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 반도체용 접착제로 매립하는 단계는,
    상기 반도체용 접착제만을 이용하여 상기 피착체와 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 동시에 또는 순차적으로 매립하는 단계를 포함하는,
    반도체 장치의 제조 방법.
  21. 제19항에 있어서,
    상기 피착체와 상기 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 반도체용 접착제로 매립하는 단계는,
    상기 피착체와 상기 피착체 상에 플립 칩 접속에 의해 고정된 제1반도체 소자 사이의 공간과 상기 제1반도체 소자를 반도체용 접착제로 매립한 상태에서, 상기 반도체용 접착제 상에 제2반도체 소자를 접착하고 50 내지 200℃의 온도 및 0.01내지 1.0MPa의 압력하에서 경화시키는 단계를 포함하는,
    반도체 장치의 제조 방법.
KR1020170041414A 2016-03-31 2017-03-31 반도체 장치 및 반도체 장치의 제조 방법 KR102012790B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/752,666 US10253223B2 (en) 2016-03-31 2017-03-31 Semiconductor device and method for manufacturing the same using an adhesive
PCT/KR2017/003578 WO2017171492A1 (ko) 2016-03-31 2017-03-31 반도체 장치 및 반도체 장치의 제조 방법
TW106111160A TWI636109B (zh) 2016-03-31 2017-03-31 半導體裝置及彼之製法
JP2018536782A JP6651228B2 (ja) 2016-03-31 2017-03-31 半導体装置および半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160039249 2016-03-31
KR20160039249 2016-03-31

Publications (2)

Publication Number Publication Date
KR20170113430A KR20170113430A (ko) 2017-10-12
KR102012790B1 true KR102012790B1 (ko) 2019-08-21

Family

ID=60140729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170041414A KR102012790B1 (ko) 2016-03-31 2017-03-31 반도체 장치 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US10253223B2 (ko)
JP (1) JP6651228B2 (ko)
KR (1) KR102012790B1 (ko)
CN (1) CN107924912B (ko)
TW (1) TWI636109B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102197044B1 (ko) * 2019-06-18 2020-12-30 (주)유니테크 자동차용 접착 조성물
KR102320967B1 (ko) * 2019-06-18 2021-11-10 (주)유니테크 자동차용 접착 조성물
CN110791133B (zh) * 2019-10-09 2021-09-28 广州集泰化工股份有限公司 一种水性纳米环氧富锌涂料及其制备方法
KR20210048012A (ko) * 2019-10-22 2021-05-03 주식회사 엘지화학 반도체용 접착제 조성물 및 이를 이용한 반도체용 접착 필름
KR20210070639A (ko) * 2019-12-05 2021-06-15 주식회사 두산 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법
TWI836168B (zh) * 2019-12-13 2024-03-21 美商肯耐克科技股份有限公司 電子元件的製造方法
JP7471940B2 (ja) 2019-12-18 2024-04-22 日東電工株式会社 封止用樹脂シート
CN111234751A (zh) * 2020-03-27 2020-06-05 四川东材科技集团股份有限公司 一种高强度耐开裂液体灌封胶及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004210901A (ja) 2002-12-27 2004-07-29 Hitachi Chem Co Ltd 液状エポキシ樹脂組成物及び電子部品装置
JP2008227079A (ja) 2007-03-12 2008-09-25 Nec Electronics Corp 半導体装置およびその製造方法
JP2012099799A (ja) 2010-10-04 2012-05-24 Hitachi Chem Co Ltd ダイボンディング用樹脂ペースト、半導体装置の製造方法及び半導体装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387470B1 (en) * 1998-11-05 2002-05-14 Sika Corporation Sound deadening and structural reinforcement compositions and methods of using the same
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
JP3956199B2 (ja) 2002-02-20 2007-08-08 シャープ株式会社 固体撮像装置の製造方法およびその製造方法において使用するマスク
JP3718205B2 (ja) 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
JP4583821B2 (ja) 2004-06-28 2010-11-17 新日鐵化学株式会社 液状エポキシ樹脂組成物
JP5277537B2 (ja) 2005-12-08 2013-08-28 日立化成株式会社 電子部品用液状樹脂組成物及びこれを用いた電子部品装置
US7772040B2 (en) * 2006-09-12 2010-08-10 Nitto Denko Corporation Manufacturing method of semiconductor device, adhesive sheet used therein, and semiconductor device obtained thereby
DE112007003208T5 (de) * 2007-01-09 2009-12-17 Infineon Technologies Ag Ein Halbleitergehäuse
JP5115096B2 (ja) * 2007-08-22 2013-01-09 住友ベークライト株式会社 接着フィルム
JP5524465B2 (ja) * 2007-10-24 2014-06-18 日立化成株式会社 接着シート及びこれを用いた半導体装置およびその製造方法
JP5150381B2 (ja) * 2008-06-20 2013-02-20 太陽ホールディングス株式会社 熱硬化性樹脂組成物
JP4360446B1 (ja) 2008-10-16 2009-11-11 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
JP5219302B2 (ja) * 2010-02-04 2013-06-26 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5566141B2 (ja) * 2010-03-15 2014-08-06 リンテック株式会社 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
KR20110124064A (ko) 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지
US9296178B2 (en) * 2010-05-28 2016-03-29 Lg Chem, Ltd. Resin article
KR101604878B1 (ko) * 2010-05-28 2016-03-18 주식회사 엘지화학 용융 가공 수지 성형품
WO2012050401A2 (ko) * 2010-10-14 2012-04-19 주식회사 엘지화학 용융 가공용 수지 혼합물
CN103154151B (zh) * 2010-10-14 2016-04-13 Lg化学株式会社 用于熔融工艺的树脂共混物
KR101659114B1 (ko) * 2011-11-25 2016-09-22 주식회사 엘지화학 수지 혼합물
EP2801590A4 (en) * 2011-11-25 2015-10-28 Lg Chemical Ltd MIXTURE OF RESINS
JP5725559B2 (ja) * 2011-12-28 2015-05-27 信越化学工業株式会社 液状導電性樹脂組成物及び電子部品
JP6171280B2 (ja) * 2012-07-31 2017-08-02 味の素株式会社 半導体装置の製造方法
JP2013016850A (ja) * 2012-09-21 2013-01-24 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015053468A (ja) * 2013-08-07 2015-03-19 日東電工株式会社 半導体パッケージの製造方法
JP5828881B2 (ja) * 2013-12-24 2015-12-09 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP6528352B2 (ja) * 2014-03-13 2019-06-12 住友ベークライト株式会社 積層板の製造方法、プリント配線基板の製造方法
KR101677322B1 (ko) 2014-04-16 2016-11-17 주식회사 동부하이텍 반도체 패키지 및 이를 제조하는 방법
KR20150138766A (ko) * 2014-06-02 2015-12-10 정원특수필름 (주) 시트형 봉지재 조성물
JP2016037529A (ja) * 2014-08-06 2016-03-22 信越化学工業株式会社 液状エポキシ樹脂組成物及びヒートシンク、スティフナー用接着剤
KR101807807B1 (ko) 2014-11-17 2018-01-18 주식회사 엘지화학 반도체 접착용 수지 조성물 및 반도체용 접착 필름
JP6470848B2 (ja) * 2015-04-29 2019-02-13 エルジー・ケム・リミテッド 半導体用接着フィルム
US20180118982A1 (en) * 2015-05-05 2018-05-03 3M Innovative Properties Company Warm melt optically clear adhesives and their use for display assembly
KR102012788B1 (ko) * 2015-09-23 2019-08-21 주식회사 엘지화학 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP2017105883A (ja) * 2015-12-07 2017-06-15 信越化学工業株式会社 液状樹脂組成物及び該組成物を用いたダイアタッチ方法、並びに該組成物の硬化物を有する半導体装置
KR102012789B1 (ko) * 2016-03-28 2019-08-21 주식회사 엘지화학 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004210901A (ja) 2002-12-27 2004-07-29 Hitachi Chem Co Ltd 液状エポキシ樹脂組成物及び電子部品装置
JP2008227079A (ja) 2007-03-12 2008-09-25 Nec Electronics Corp 半導体装置およびその製造方法
JP2012099799A (ja) 2010-10-04 2012-05-24 Hitachi Chem Co Ltd ダイボンディング用樹脂ペースト、半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
TWI636109B (zh) 2018-09-21
JP2019509620A (ja) 2019-04-04
CN107924912B (zh) 2020-09-11
JP6651228B2 (ja) 2020-02-19
US10253223B2 (en) 2019-04-09
TW201802216A (zh) 2018-01-16
KR20170113430A (ko) 2017-10-12
US20180237667A1 (en) 2018-08-23
CN107924912A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
KR102012790B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
CN108352333B (zh) 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
US9425120B2 (en) Semiconductor device and production method therefor
WO2004060996A1 (ja) 硬化性樹脂組成物、接着性エポキシ樹脂ペースト、接着性エポキシ樹脂シート、導電接続ペースト、導電接続シート及び電子部品接合体
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
CN109075088B (zh) 半导体装置的制造方法
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
US20150014842A1 (en) Semiconductor device and production method therefor
EP3051580B1 (en) Underfill material and method for manufacturing semiconductor device using said underfill material
JP3999840B2 (ja) 封止用樹脂シート
KR102097346B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP4417122B2 (ja) シート状半導体封止用樹脂組成物
KR102012789B1 (ko) 반도체 장치
WO2017171492A1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN113795560A (zh) 半导体用黏合剂、半导体装置的制造方法及半导体装置
TWI807135B (zh) 半導體用膜狀接著劑、半導體裝置及其製造方法
JP2000174044A (ja) 半導体素子の組立方法
JP2020136398A (ja) 半導体用接着剤

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant