JP2002280401A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002280401A
JP2002280401A JP2001080196A JP2001080196A JP2002280401A JP 2002280401 A JP2002280401 A JP 2002280401A JP 2001080196 A JP2001080196 A JP 2001080196A JP 2001080196 A JP2001080196 A JP 2001080196A JP 2002280401 A JP2002280401 A JP 2002280401A
Authority
JP
Japan
Prior art keywords
sheet
flip
chip
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001080196A
Other languages
English (en)
Inventor
Kazushi Hatauchi
和士 畑内
Haruo Shimamoto
晴夫 島本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001080196A priority Critical patent/JP2002280401A/ja
Priority to US09/929,046 priority patent/US6475829B2/en
Publication of JP2002280401A publication Critical patent/JP2002280401A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 簡易な製造工程で半導体素子と基板との間を
隙間なく良好にフリップチップ接続できる半導体装置お
よびその製造方法を提供する。 【解決手段】 本発明の半導体装置は、表面にバンプ４
が形成された半導体チップ１と、その半導体チップ１の
バンプ４が形成された面に設けられた接着シート５とを
備えている。接着シート５は、フィルム基材層５ｂと、
フィルム基材層５ｂを半導体チップ１に接着するための
フィルム接着層５ａとを有し、かつフリップチップ接続
時の加熱により一部が溶融するとともに加圧により破断
する構成を有している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ実
装において容易に素子を基板に実装できる、高い信頼性
と生産性とを備えた半導体装置およびその製造方法に関
するものである。
【０００２】
【従来の技術】フリップチップによる素子の実装は通
常、以下のように行われている。
【０００３】図１０は、通常のフリップチップにより素
子が基板に実装された様子を示す概略断面図である。図
１０を参照して、バンプ１０４が表面に形成された個別
の半導体素子１０１が準備される。この半導体素子１０
１のバンプ１０４がプリント基板１０６の電極１０６ａ
に位置合せされる。この後、半導体素子１０１がプリン
ト基板１０６上にマウントされ、リフローによりハンダ
を溶融することによりバンプ１０４と電極１０６ａとが
電気的に接続される。このとき、ハンダは、バンプ１０
４そのものである場合もあるし、プリント基板１０６側
にプリコートされたハンダである場合もある。
【０００４】この後、アンダーフィル材と呼ばれる液状
材料１０９が、半導体素子１０１とプリント基板１０６
との間に注入器具１３０により注入される。このアンダ
ーフィル材１０９は、バンプ１０４にかかる微小応力を
低減させ、外部の湿度や衝撃から半導体素子１０１を保
護し、十分な信頼性を確保するなどの目的で注入され
る。
【０００５】しかし、アンダーフィル材１０９は、毛細
管現象を利用して半導体素子１０１とプリント基板１０
６との間に充填されるため、充填に長時間を必要とす
る、バンプパターンによっては空気を巻き込んでボイド
１３１を内部に生じてしまう、大チップでは充填しきれ
ない、耐熱性などの物性が十分に得られない、トータル
の実装工程が複雑であるなどの問題を有している。
【０００６】このようなアンダーフィル材を用いた問題
を解決する技術が、たとえば特開平１１−３０７５８６
号公報に開示されている。
【０００７】図１１は、特開平１１−３０７５８６号公
報に開示されたフリップチップ実装タイプの半導体装置
の構成を概略的に示す断面図である。図１１を参照し
て、この公報には、半導体素子２０１のバンプ２０４が
形成された表面上に熱硬化性樹脂層２０５および保護フ
ィルム２０６を設けた構成が開示されている。ここで、
熱硬化性樹脂層２０５は、この半導体素子２０１をフリ
ップチップ実装する際に、バンプ２０４が接続される温
度で液状を示し、その際の加圧によってバンプ２０４の
接続部分から押しのけられてバンプ２０４とプリント基
板の電極とが密着できるようにする性質を持つものであ
る。
【０００８】この熱硬化性樹脂層２０５は、半導体素子
２０１のバンプ２０４形成面に塗布後に乾燥させる工程
によって、もしくはフィルム状かシート状の熱硬化性樹
脂を溶融させながら加圧流動させてコーティングする工
程によって形成される。
【０００９】
【発明が解決しようとする課題】しかしながら、上記公
報に開示されたフリップチップ実装タイプの半導体装置
においては、予め液状の熱硬化性樹脂を塗布（コーティ
ング）する工程と、塗布後に樹脂を乾燥などにより固化
させる必要がある。また、フィルム状かシート状の熱硬
化性樹脂の場合、一旦溶融させた状態で加圧流動などに
よりコーティングする必要があった。
【００１０】加えて、ダイシング工程後には個々の半導
体装置はバンプが施された面（半導体集積回路が形成さ
れた面）が上面となっており（下面にはダイシングシー
トが貼付けられている）、個々の半導体装置上面のバン
プに触れないようにピックアップするには注意する必要
があった。
【００１１】それゆえ本発明の目的は、簡易な製造工程
で、半導体素子と基板との間を隙間なく良好にフリップ
チップ接続できる半導体装置およびその製造方法を提供
することである。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
表面にバンプが形成されたフリップチップ素子と、フリ
ップチップ素子のバンプが形成された面に設けられたシ
ートとを備えている。そのシートは、基材層と、基材層
をフリップチップ素子に接着するためのフリップチップ
側接着層とを有し、かつフリップチップ接続時の加熱に
より一部が溶融するとともに加圧により破断する構成を
有している。
【００１３】本発明の半導体装置によれば、シートがフ
リップチップ接続時の加熱により一部が溶融するととも
に加熱により破断するため、破断したシートからバンプ
が露出する。これにより、露出したバンプを、基板表面
の電極と電気的に接続させるとができる。
【００１４】また、このようなシートは、フリップチッ
プ素子のバンプ形成面に接着層により接着される。この
ため、従来例のように液状の熱硬化性樹脂を塗布し、塗
布後に乾燥などにより固化させる必要がない。また、従
来例のようにフィルム状かシート状の膜を一旦溶融させ
た状態で加圧流動などによりコーティングする必要もな
い。よって、従来例よりも製造工程の簡略化を図ること
ができる。
【００１５】また、フリップチップ接続時に破断したシ
ートは、フリップチップ接続後にフリップチップ素子と
基板との間を埋込むため、これらの隙間をなくすことが
できる。
【００１６】また、ダイシング前にシートを接着するこ
とで、バンプがシートで覆われるため、ダイシング後に
バンプに触れずにピックアップすることができる。これ
によりバンプ表面に汚れが付着することが防止されるた
め、バンプと実装基板の電極との間で良好な接続性を得
ることができる。
【００１７】また、フリップチップ接続時の加熱により
一部が溶融するとともに加圧により破断する構成を有す
るシートを用いているため、シートをフリップチップ素
子に接着する際に高い位置精度や高荷重は不要となる。
【００１８】上記の半導体装置において好ましくは、表
面に電極を有する基板がさらに備えられている。シート
が破断することでバンプがシート表面から露出してお
り、フリップチップ接続により、露出したバンプは基板
表面の電極に電気的に接続されている。
【００１９】これにより、バンプを電極に良好に接続す
ることができ、かつ従来例より簡略な工程でフリップチ
ップ接続を行なうことができる。
【００２０】上記の半導体装置において好ましくは、基
板にフリップチップ接続されたフリップチップ素子は絶
縁物により封止されている。
【００２１】これにより、たとえばＣＳＰ（Chip Scale
Package）やＢＧＡ（Ball Grid Array）にも本発明を
適用することができる。
【００２２】上記の半導体装置において好ましくは、フ
リップチップ素子と基板との間はシートにより隙間なく
埋められている。
【００２３】これにより、フリップチップ素子と基板と
の密着性を高めることができる。上記の半導体装置にお
いて好ましくは、シートは、基材層のフリップチップ側
接着層が設けられた面とは逆側の面に設けられた基板側
接着層を有する。
【００２４】これにより、フリップチップ素子の基板へ
の接合強度を高めることができる。本発明の半導体装置
の製造方法は以下の工程を備えている。
【００２５】まず基材層および接着層を有するシート
が、フリップチップ素子のバンプが形成された面にバン
プを覆うように接着層により接着された状態とされる。
そしてシートが接着されたフリップチップ素子が、電極
を有する基板に加圧および加熱することによりフリップ
チップ接続される。このフリップチップ接続時の加熱に
よりシートの一部が溶融するとともに加圧によりシート
が破断し、破断したシートからバンプが露出することに
よってバンプと電極とが電気的に接続される。
【００２６】本発明の半導体装置の製造方法では、シー
トは接着層によりフリップチップ素子のバンプが形成さ
れた表面に貼付けられる。このため、従来例のように液
状の熱硬化性樹脂を塗布し、塗布後に乾燥などにより固
化させる必要はない。また、従来例のようにフィルム状
かシート状の膜を一旦溶融させた状態で加圧流動などに
よりコーティングする必要もない。よって、従来例より
も製造工程の簡略化を図ることができる。
【００２７】また、フリップチップ接続時に破断したシ
ートは、フリップチップ接続後にフリップチップ素子と
基板との間を埋込むため、これらの隙間をなくすことが
できる。
【００２８】また、ダイシング前にシートを接着するこ
とで、バンプがシートで覆われるため、ダイシング後に
バンプに触れずにピックアップすることができる。これ
により、バンプ表面に汚れが付着することが防止される
ため、バンプと実装基板の電極との間で良好な接続性を
得ることができる。
【００２９】また、フリップチップ接続時の加熱により
一部が溶融するとともに加圧により破断する構成を有す
るシートを有しているため、シートをフリップチップ素
子に接着する際に高い位置精度や高荷重は不要となる。
【００３０】上記の半導体装置の製造方法において好ま
しくは、シートは真空チャンバ内で真空度を高めた雰囲
気下でフリップチップ素子に接着される。
【００３１】これにより、シートは、破断した際にフリ
ップチップ素子表面に隙間なく密着することになる。こ
れにより、フリップチップ接続後にフリップチップ素子
と基板との間を隙間なく埋込むことができる。
【００３２】上記の半導体装置の製造方法において好ま
しくは、半導体ウェハをダイシングすることによりフリ
ップチップ素子を形成する工程がさらに備えられ、シー
トは、半導体ウェハのダイシング前に半導体ウェハに接
着される。
【００３３】これにより、ダイシング後に各半導体チッ
プごとにシートを貼り付ける必要がなくなるため、製造
工程の簡略化を図ることができる。
【００３４】上記の半導体装置の製造方法において好ま
しくは、シートはダイシングシートと一体として準備さ
れる。
【００３５】これにより、シートを半導体ウェハに接着
する工程もしくは半導体ウェハをダイシングシートに接
着する工程のいずれかを省略することができ、さらに製
造工程の簡略化を図ることができる。
【００３６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図に基づいて説明する。
【００３７】（実施の形態１）図１は、本発明の実施の
形態１における半導体装置の構成を概略的に示す断面図
である。図１を参照して、半導体チップ１の表面上には
電極２が形成されており、この電極２が形成された半導
体チップ１の表面上に表面保護膜３が形成されている。
この表面保護膜３は、たとえばポリイミドを含む材質か
らなっている。表面保護膜３から露出した電極２上に
は、たとえばハンダなどからなるバンプ４が形成されて
いる。
【００３８】この半導体チップ１のバンプ４形成面に、
各バンプ４の表面を覆うように接着シート５が接着され
ている。この接着シート５は、フィルム基材層５ｂと、
フィルム基材層５ｂを半導体チップ１に接着するための
フィルム接着層５ａとが積層された構造を有している。
この接着シート５は、フリップチップ接続時の加熱によ
り一部が溶融し、かつ加圧により破断する構成を有して
いる。フィルム基材層５ｂは、たとえばエポキシ系樹脂
（ゴム変形エポキシ樹脂）であり、具体的には日立化成
（株）製ＨＳ２２２からなっている。また、接着シート
５の厚みはたとえば４０μｍ程度に設定されている。
【００３９】なお、接着シート５と半導体チップ１の表
面との間には隙間Ａが存在するが、この隙間Ａは、後述
するようにほぼ真空の状態とされている。
【００４０】次に、本実施の形態の半導体装置を用いた
フリップチップ接続について説明する。
【００４１】図２および図３は、本発明の実施の形態１
における半導体装置の製造方法（フリップチップ接続方
法）を工程順に示す概略断面図である。
【００４２】まず図１を参照して、ダイシング前の半導
体ウェハ１のバンプ形成面に、各バンプ４の表面を覆う
ように接着シート５が接着される。この接着シート５の
接着は、たとえば真空チャンバー内にて真空度を高めた
雰囲気下で行われることが好ましい。真空チャンバー内
で接着シートを５を接着することにより、半導体ウェハ
１と接着シート５との間の隙間Ａは、ほとんど真空圧の
状態とされる。
【００４３】この後、半導体ウェハ１がダイシングされ
て個々の半導体チップ１に分離される。この際、接着シ
ート５も同時にダイシングされる。
【００４４】次に図２を参照して、この接着シート５が
接着された半導体チップ１が、電極６ａが表面に形成さ
れた有機基板６にフリップチップ接続される。このフリ
ップチップ接続は、有機基板６を支持する治具をたとえ
ば２５０℃に加熱した状態で半導体チップ１と有機基板
６とをたとえば０．１４７〜０．１９６Ｎ／ｂｕｍｐ×
５ｓｅｃの荷重で加圧することにより行われる。
【００４５】このフリップチップ接続の際には、バンプ
４の表面を覆う接着シート５の部分が最初に電極６ａに
当る。有機基板６は治具により加熱されているため、有
機基板６の電極６ａに当接した接着シート５の部分がそ
の加熱温度により溶融し、その部分の接着シート５の厚
みが薄くなる。これとともに接続のための上記荷重が与
えられることにより接着シート５は破断し、その破断部
分においてバンプ４の一部表面が露出する。
【００４６】図１で説明したように接着シート５と半導
体チップ１との間の隙間Ａはほぼ真空の状態となってい
るため、上記破断の際には接着シート５はその隙間Ａを
なくすようにバンプ４が形成された半導体チップ１の表
面に密着することになる。これにより、接着シート５と
半導体チップ１の表面との間の隙間がなくなる。
【００４７】図３を参照して、さらに加圧することによ
り、バンプ４が溶融もしくは変形し、有機基板６の電極
６ａとバンプ４との電気的接続が実現できるとともに、
半導体チップ１と有機基板６との間に隙間のないフリッ
プチップ接続が可能となる。
【００４８】本実施の形態では、接着シート５がフリッ
プチップ接続時の加熱により一部が溶融するとともに加
圧により破断する構成を有するため、フリップチップ接
続時にバンプ４が破断した接着シート５から露出する。
これにより、露出したバンプ４を有機基板６表面の電極
６ａと電気的に接続させることが可能となる。
【００４９】また、このような接着シート５は、フィル
ム接着層５ａによりフリップチップ素子のバンプ４が形
成された表面に接着される。このため、従来例のように
液状の熱硬化性樹脂を塗布した後にその熱硬化性樹脂を
乾燥などにより固化させる必要はない。また、従来例の
ようにフィルム状かシート状の膜を一旦溶融させた状態
で加圧流動などによりコーティングする必要もない。よ
って、従来例よりも製造工程の簡略化を図ることができ
る。
【００５０】また、フリップチップ接続時に破断した接
着シート５は、フリップチップ接続後に半導体チップ１
と有機基板６との間を埋込むため、これらの隙間をなく
すことができる。
【００５１】また、ダイシング前に接着シート５を接着
することで、バンプ４が接着シート５で覆われるため、
ダイシング後にバンプ４に触れずにピックアップするこ
とができる。これにより、バンプ４表面に汚れが付着す
ることが防止されるため、バンプ４と電極６ａとの間で
良好な接続性を得ることができる。
【００５２】また、フリップチップ接続時の加熱により
一部が溶融するとともに加圧により破断する構成の接着
シート５が用いられているため、接着シート５をフリッ
プチップ素子に接着する際に高い位置精度や高荷重は不
要となる。
【００５３】また、半導体チップ１への接着シート５の
接着を真空チャンバ内で行なうことにより、図１に示す
隙間Ａを真空圧の状態にすることができる。これによ
り、接着シート５が破断した後に接着シート５を半導体
チップ１の表面に隙間なく密着させることが可能とな
る。したがって、フリップチップ接続後に半導体チップ
１と有機基板６との間を接着シート５により隙間なく埋
込むことができる。
【００５４】（実施の形態２）通常、ダイシング前に
は、半導体ウェハのバンプ形成面とは反対側の面にダイ
シングシートを接着するのが一般的である。ここで、ダ
イシングシートとは、ダイシング前に半導体ウェハに接
着され、ダイシング後に延伸されるものであり、これに
より各半導体チップの間隔を広げ、各半導体チップを取
出しやすくするためのものである。
【００５５】このため、通常の方法により本発明の半導
体ウェハにダイシングシートを接着した場合には、図４
に示すように半導体ウェハ１のバンプ形成面の反対側に
ダイシングシート８が接着され、かつバンプ形成面には
接着シート５が接着されることになる。
【００５６】しかし、図５に示すように、ダイシングシ
ート８と一体となった接着シート５を半導体チップ１の
バンプ形成面に接着することもできる。この場合、接着
シート５を半導体ウェハ１に貼付ける工程もしくは半導
体ウェハ１をダイシングシート８に接着する工程のいず
れかを省略することができ、さらに製造工程の簡略化を
図ることができる。
【００５７】（実施の形態３）実施の形態１において
は、接着シート５がフィルム接着層５ａとフィルム基材
層５ｂとの２層からなる構成について説明したが、図６
に示すようにフィルム基材層５ｂを両面からフィルム接
着層５ａ、５ｃで挟み込んだ３層構造を有していてもよ
い。なお、これ以外の図６に示す構成は、図１に示す構
成とほぼ同じであるため、同一の部材については同一の
符号を付し、その説明を省略する。
【００５８】図６に示す３層構造の接着シート５が設け
られた構成においても、図７に示すようにフリップチッ
プ接続時の加熱により接着シート５の一部が溶融すると
ともに加圧により破断してバンプ４の一部表面が接着シ
ート５から露出する。この後さらに加圧を加えることに
より、図８に示すようにバンプ４を有機基板６の電極６
ａに電気的に接続することができる。またこの場合、接
着シート５のフィルム接着層５ｃが有機基板６の表面に
接着されるため、半導体チップ１と有機基板６との接合
強度をさらに高めることが可能となる。
【００５９】（実施の形態４）また本発明のフリップチ
ップ接続による構造は、ＣＳＰやＢＧＡにも適用するこ
とができる。図９は、本発明のフリップチップ接続によ
り得られた半導体装置をＣＳＰまたはＢＧＡに適用した
場合の構成を示す概略断面図である。図９を参照して、
基板６の電極６ａには、図１〜図３で示された構成の半
導体チップ１が複数個（たとえば２個）接合されてお
り、その半導体チップ１が樹脂などの絶縁物１１で封止
されてＣＳＰまたはＢＧＡを構成している。このＣＳＰ
もしくはＢＧＡのバンプ６ｂは、有機基板１２の電極１
３に電気的に接続される。
【００６０】なお、実施の形態１〜４では、フリップチ
ップ素子としてバンプ４が形成された半導体チップ１を
用いた場合について説明したが、これに限定されずフリ
ップチップ接続が可能な素子であれば用いることができ
る。
【００６１】また、バンプ４の材質としてハンダを用い
た場合について説明したが、材質はこれに限定されず、
金（Ａｕ）などの他の材質を含むものであっても良い。
【００６２】また、接着シート５は、２層もしくは３層
の積層構造に限定されず、フリップチップ接続時の加熱
により一部が溶融し、かつ加圧により破断するものであ
れば、４層以上の積層構造からなっていても良く、また
上記の実施の形態で説明した以外の材質からなっていて
も良い。
【００６３】また、実施の形態４においては、半導体チ
ップ１を同一基板に複数個配置した場合について説明し
たが、基板６に接続される半導体チップ１は１つでも良
い。
【００６４】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００６５】
【発明の効果】本発明の半導体装置によれば、シートが
フリップチップ接続時の加熱により一部が溶融するとと
もに加熱により破断するため、破断したシートからバン
プが露出する。これにより、露出したバンプを、基板表
面の電極と電気的に接続させるとができる。
【００６６】また、このようなシートは、フリップチッ
プ素子のバンプ形成面に接着層により接着される。この
ため、従来例のように液状の熱硬化性樹脂を塗布し、塗
布後に乾燥などにより固化させる必要がない。また、従
来例のようにフィルム状かシート状の膜を一旦溶融させ
た状態で加圧流動などによりコーティングする必要もな
い。よって、従来例よりも製造工程の簡略化を図ること
ができる。
【００６７】また、フリップチップ接続時に破断したシ
ートは、フリップチップ接続後にフリップチップ素子と
基板との間を埋込むため、これらの隙間をなくすことが
できる。
【００６８】また、ダイシング前にシートを接着するこ
とで、バンプがシートで覆われるため、ダイシング後に
バンプに触れずにピックアップすることができる。これ
によりバンプ表面に汚れが付着することが防止されるた
め、バンプと実装基板の電極との間で良好な接続性を得
ることができる。
【００６９】また、フリップチップ接続時の加熱により
一部が溶融するとともに加圧により破断する構成を有す
るシートを用いているため、シートをフリップチップ素
子に接着する際に高い位置精度や高荷重は不要となる。
【００７０】上記の半導体装置において好ましくは、表
面に電極を有する基板がさらに備えられている。シート
が破断することでバンプがシート表面から露出してお
り、フリップチップ接続により、露出したバンプは基板
表面の電極に電気的に接続されている。これにより、バ
ンプを電極に良好に接続することができ、かつ従来例よ
り簡略な工程でフリップチップ接続を行なうことができ
る。
【００７１】上記の半導体装置において好ましくは、基
板にフリップチップ接続されたフリップチップ素子は絶
縁物により封止されている。これにより、たとえばＣＳ
ＰやＢＧＡにも本発明を適用することができる。
【００７２】上記の半導体装置において好ましくは、フ
リップチップ素子と基板との間はシートにより隙間なく
埋められている。これにより、フリップチップ素子と基
板との密着性を高めることができる。
【００７３】上記の半導体装置において好ましくは、シ
ートは、基材層のフリップチップ側接着層が設けられた
面とは逆側の面に設けられた基板側接着層を有する。こ
れにより、フリップチップ素子の基板への接合強度を高
めることができる。
【００７４】本発明の半導体装置の製造方法では、シー
トは接着層によりフリップチップ素子のバンプが形成さ
れた表面に貼付けられる。このため、従来例のように液
状の熱硬化性樹脂を塗布し、塗布後に乾燥などにより固
化させる必要はない。また、従来例のようにフィルム状
かシート状の膜を一旦溶融させた状態で加圧流動などに
よりコーティングする必要もない。よって、従来例より
も製造工程の簡略化を図ることができる。
【００７５】また、フリップチップ接続時に破断したシ
ートは、フリップチップ接続後にフリップチップ素子と
基板との間を埋込むため、これらの隙間をなくすことが
できる。
【００７６】また、ダイシング前にシートを接着するこ
とで、バンプがシートで覆われるため、ダイシング後に
バンプに触れずにピックアップすることができる。これ
により、バンプ表面に汚れが付着することが防止される
ため、バンプと実装基板の電極との間で良好な接続性を
得ることができる。
【００７７】また、フリップチップ接続時の加熱により
一部が溶融するとともに加圧により破断する構成を有す
るシートを有しているため、シートをフリップチップ素
子に接着する際に高い位置精度や高荷重は不要となる。
【００７８】上記の半導体装置の製造方法において好ま
しくは、シートは真空チャンバ内で真空度を高めた雰囲
気下でフリップチップ素子に接着される。これにより、
シートは、破断した際にフリップチップ素子表面に隙間
なく密着することになる。これにより、フリップチップ
接続後にフリップチップ素子と基板との間を隙間なく埋
込むことができる。
【００７９】上記の半導体装置の製造方法において好ま
しくは、半導体ウェハをダイシングすることによりフリ
ップチップ素子を形成する工程がさらに備えられ、シー
トは、半導体ウェハのダイシング前に半導体ウェハに接
着される。これにより、ダイシング後に各半導体チップ
ごとにシートを貼り付ける必要がなくなるため、製造工
程の簡略化を図ることができる。
【００８０】上記の半導体装置の製造方法において好ま
しくは、シートはダイシングシートと一体として準備さ
れる。これにより、シートを半導体ウェハに接着する工
程もしくは半導体ウェハをダイシングシートに接着する
工程のいずれかを省略することができ、さらに製造工程
の簡略化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体装置の
構成を概略的に示す断面図である。
【図２】 本発明の実施の形態１における半導体装置の
製造方法（フリップチップ接続方法）の第１工程を示す
概略断面図である。
【図３】 本発明の実施の形態１における半導体装置の
製造方法（フリップチップ接続方法）の第２工程を示す
概略断面図である。
【図４】 ダイシングシートが半導体ウェハの裏面に接
着された構成を示す概略断面図である。
【図５】 ダイシングシートと接着シートとが一体化さ
れた構成を示す概略断面図である。
【図６】 本発明の実施の形態３における半導体装置の
構成を概略的に示す断面図である。
【図７】 本発明の実施の形態３における半導体装置の
製造方法（フリップチップ接続方法）の第１工程を示す
概略断面図である。
【図８】 本発明の実施の形態３における半導体装置の
製造方法（フリップチップ接続方法）の第２工程を示す
概略断面図である。
【図９】 本発明の半導体装置の構成としてＣＳＰもし
くはＢＧＡの構成を示す概略断面図である。
【図１０】 半導体チップと基板との隙間にアンダーフ
ィル材を充填する従来例を示す概略断面図である。
【図１１】 特開平１１−３０５７５８６号公報に開示
された半導体装置の構成を概略的に示す断面図である。
【符号の説明】
１ 半導体チップ（または半導体ウェハ）、２ 電極、
３ 表面保護膜、４バンプ、５ 接着シート、５ａ フ
ィルム接着層、５ｂ フィルム基材層、５ｃフィルム接
着層、６ 有機基板、６ａ 電極、８ ダイシングシー
ト。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA02 BA03 BA07 CA22 DB15 EA02 EE01 5F044 LL11 LL13 RR17 RR18 RR19 5F061 AA02 BA03 BA07 CA22 CB02 CB05 CB13

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 表面にバンプが形成されたフリップチッ
    プ素子と、 前記フリップチップ素子の前記バンプが形成された面に
    設けられたシートとを備え、 前記シートは、基材層と、前記基材層を前記フリップチ
    ップ素子に接着するためのフリップチップ側接着層とを
    有し、かつフリップチップ接続時の加熱により一部が溶
    融するとともに加圧により破断する構成を有することを
    特徴とする、半導体装置。
  2. 【請求項２】 表面に電極を有する基板をさらに備え、 前記シートが破断することで前記バンプが前記シート表
    面から露出しており、 前記フリップチップ接続により、露出した前記バンプは
    前記基板表面の前記電極に電気的に接続されていること
    を特徴とする、請求項１に記載の半導体装置。
  3. 【請求項３】 前記基板に前記フリップチップ接続され
    た前記フリップチップ素子は絶縁物により封止されてい
    ることを特徴とする、請求項１または２に記載の半導体
    装置。
  4. 【請求項４】 前記フリップチップ素子と前記基板との
    間は前記シートにより隙間なく埋められていることを特
    徴とする、請求項１〜３のいずれかに記載の半導体装
    置。
  5. 【請求項５】 前記シートは、前記基材層の前記フリッ
    プチップ側接着層が設けられた面とは逆側の面に設けら
    れた基板側接着層を有することを特徴とする、請求項１
    〜４のいずれかに記載の半導体装置。
  6. 【請求項６】 基材層および接着層を有するシートを、
    フリップチップ素子のバンプが形成された面に前記バン
    プを覆うように前記接着層により接着した状態とする工
    程と、 前記シートが接着された前記フリップチップ素子を、電
    極を有する基板に加圧および加熱することによりフリッ
    プチップ接続する工程とを備え、 前記フリップチップ接続時の加熱により前記シートの一
    部が溶融するとともに加圧により前記シートが破断し、
    破断した前記シートから前記バンプが露出することによ
    って前記バンプと前記電極とが電気的に接続されること
    を特徴とする、半導体装置の製造方法。
  7. 【請求項７】 前記シートは真空チャンバ内で真空度を
    高めた雰囲気下で前記フリップチップ素子に接着される
    ことを特徴とする、請求項６に記載の半導体装置の製造
    方法。
  8. 【請求項８】 半導体ウェハをダイシングすることによ
    り前記フリップチップ素子を形成する工程をさらに備
    え、 前記シートは、前記半導体ウェハの前記ダイシング前に
    前記半導体ウェハに接着されることを特徴とする、請求
    項６または７に記載の半導体装置の製造方法。
  9. 【請求項９】 前記シートはダイシングシートと一体と
    して準備されることを特徴とする、請求項８に記載の半
    導体装置の製造方法。
JP2001080196A 2001-03-21 2001-03-21 半導体装置およびその製造方法 Pending JP2002280401A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001080196A JP2002280401A (ja) 2001-03-21 2001-03-21 半導体装置およびその製造方法
US09/929,046 US6475829B2 (en) 2001-03-21 2001-08-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001080196A JP2002280401A (ja) 2001-03-21 2001-03-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002280401A true JP2002280401A (ja) 2002-09-27

Family

ID=18936517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001080196A Pending JP2002280401A (ja) 2001-03-21 2001-03-21 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6475829B2 (ja)
JP (1) JP2002280401A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219039A (ja) * 2008-04-21 2008-09-18 Nec Electronics Corp 半導体パッケージ及び製造方法
US7554205B2 (en) 2003-08-19 2009-06-30 Nec Electronics Corporation Flip-chip type semiconductor device
JP2011029516A (ja) * 2009-07-28 2011-02-10 Shinko Electric Ind Co Ltd 電子部品装置の製造方法及び治具

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10352349B4 (de) * 2003-11-06 2006-11-16 Infineon Technologies Ag Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben
JP2006108284A (ja) * 2004-10-04 2006-04-20 Sharp Corp 半導体パッケージ
TWI296839B (en) * 2006-03-15 2008-05-11 Advanced Semiconductor Eng A package structure with enhancing layer and manufaturing the same
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
CN101807532B (zh) * 2010-03-30 2012-05-09 上海凯虹科技电子有限公司 一种超薄芯片的倒装式封装方法以及封装体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307586A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Works Ltd 半導体装置とその製造方法、実装方法および用途
JP2000003922A (ja) * 1998-06-16 2000-01-07 Nitto Denko Corp 半導体装置の製法
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2000299333A (ja) * 1999-02-09 2000-10-24 Nitto Denko Corp 半導体装置の製法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2992460B2 (ja) 1995-08-28 1999-12-20 松下電工株式会社 半導体パッケージ及びその製造方法
JP4045674B2 (ja) 1998-11-05 2008-02-13 日立化成工業株式会社 Ｉｃチップの接続方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307586A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Works Ltd 半導体装置とその製造方法、実装方法および用途
JP2000003922A (ja) * 1998-06-16 2000-01-07 Nitto Denko Corp 半導体装置の製法
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2000299333A (ja) * 1999-02-09 2000-10-24 Nitto Denko Corp 半導体装置の製法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554205B2 (en) 2003-08-19 2009-06-30 Nec Electronics Corporation Flip-chip type semiconductor device
US7763985B2 (en) 2003-08-19 2010-07-27 Nec Electronics Corporation Flip-chip type semiconductor device
JP2008219039A (ja) * 2008-04-21 2008-09-18 Nec Electronics Corp 半導体パッケージ及び製造方法
JP2011029516A (ja) * 2009-07-28 2011-02-10 Shinko Electric Ind Co Ltd 電子部品装置の製造方法及び治具

Also Published As

Publication number Publication date
US6475829B2 (en) 2002-11-05
US20020135074A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
JP2825083B2 (ja) 半導体素子の実装構造
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP3597754B2 (ja) 半導体装置及びその製造方法
JP4998268B2 (ja) 半導体装置及びその製造方法
JP4705748B2 (ja) 半導体装置の製造方法
KR100294958B1 (ko) 반도체소자의장착구조
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
US7749806B2 (en) Fabricating process of a chip package structure
US8298874B2 (en) Packaged electronic devices having die attach regions with selective thin dielectric layer
JP2001308220A (ja) 半導体パッケージ及びその製造方法
JP3622435B2 (ja) 半導体装置とその製造方法
WO2003001596A1 (en) Electronic device and method for manufacturing the same
US6589812B2 (en) Pre-applied adhesion promoter
JP2002280401A (ja) 半導体装置およびその製造方法
JP3892359B2 (ja) 半導体チップの実装方法
US7960214B2 (en) Chip package
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JPH0775253B2 (ja) 半導体装置およびその製造方法
JPH11145345A (ja) 半導体装置およびその製造方法
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP2817425B2 (ja) 半導体装置の実装方法
JP3930949B2 (ja) 半導体装置の製造方法
JPH08288324A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0936172A (ja) 半導体装置及びその製造方法
JP2002057245A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100831