JP2002057245A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002057245A
JP2002057245A JP2000245630A JP2000245630A JP2002057245A JP 2002057245 A JP2002057245 A JP 2002057245A JP 2000245630 A JP2000245630 A JP 2000245630A JP 2000245630 A JP2000245630 A JP 2000245630A JP 2002057245 A JP2002057245 A JP 2002057245A
Authority
JP
Japan
Prior art keywords
chip
external terminal
semiconductor chip
substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000245630A
Other languages
English (en)
Inventor
Tatsuyuki Taira
龍幸 平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP2000245630A priority Critical patent/JP2002057245A/ja
Publication of JP2002057245A publication Critical patent/JP2002057245A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 チップ支持基板における配線部の断線を防止
して半導体装置の信頼性の向上を図る。 【解決手段】 接続端子２ｃとこれに配線部２ｆを介し
て接続されるバンプランド２ｄとが設けられ、かつ配線
部２ｆより小さい熱膨張係数のアラミド不織布基材２ｇ
からなる薄膜配線基板２と、バンプランド２ｄと同等以
下の配置面積でバンプランド２ｄを覆って配置されたソ
ルダレジスト２ｅと、半導体チップ１と薄膜配線基板２
とを接合するダイボンド材５と、半導体チップ１のパッ
ド１ａと薄膜配線基板２の接続端子２ｃとを接続するワ
イヤ４と、半導体チップ１を樹脂封止する封止部６と、
外部端子である複数の半田ボール３とからなり、薄膜配
線基板２の配線部２ｆがダイボンド材５によって覆われ
ているため、配線部２ｆがソルダレジスト２ｅの熱伸縮
の影響を受けず、配線部２ｆの断線を防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に薄膜配線基板を用いた半導体装置の信頼性
（温度サイクル性）向上に適用して有効な技術に関す
る。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体集積回路が形成された半導体チップ
を有する半導体装置において、その小形化・薄形化を図
る構造の一例としてＣＳＰ（Chip Size Package または
ChipScale Package) が知られている。
【０００４】前記ＣＳＰは、半導体チップと同等もしく
はそれより僅かに大きい程度の小形かつ薄形のものであ
り、したがって、半導体チップを搭載する配線基板（チ
ップ支持基板）として、テープ状の薄膜配線基板を用い
たものが多い。
【０００５】その際、薄膜配線基板として、ポリイミド
基材のものを用いる場合が多いが、ポリイミド基材は、
熱膨張係数が大きく、ＣＳＰを実装する実装基板との熱
膨張係数の差が大きくなり、その結果、ＣＳＰの外部端
子である半田ボールの半田接続部の接続信頼性が低下し
てしまう。
【０００６】この問題の解決策として、熱膨張係数がポ
リイミドより小さいアラミド不織布基材の薄膜配線基板
を用いたＣＳＰが開発されており、これによって、ＣＳ
Ｐの半田ボールの接続信頼性を向上させている。
【０００７】なお、種々のＣＳＰについては、例えば、
株式会社プレスジャーナル１９９８年７月２７日発行、
「月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９
９８年増刊号、'9９半導体組立・検査技術」、３６〜５
７頁に記載されている。
【０００８】
【発明が解決しようとする課題】ところが、前記した技
術のアラミド不織布基材からなる薄膜配線基板を用いた
ＣＳＰでは、その薄膜配線基板において、銅（Ｃｕ）か
らなる配線部の上層（表面）に予め絶縁膜としてソルダ
レジスト（絶縁性被覆部材）が形成されており、ソルダ
レジストと配線部とアラミド不織布基材の熱膨張係数の
関係が、例えば、ソルダレジスト＞配線部（Ｃｕ＝１８
×１０-6／℃）＞アラミド不織布基材などであり、配線
部とアラミド不織布基材との熱膨張係数の差に比較し
て、ソルダレジストと配線部との熱膨張係数の差が遥か
に大きいため、温度サイクル試験などで薄膜配線基板に
熱ストレスが掛かった際に、配線部に歪みが生じ易い。
【０００９】その結果、配線部で断線が起こることがあ
り、この断線が問題となる。
【００１０】本発明の目的は、チップ支持基板における
配線部の断線を防止して信頼性の向上を図る半導体装置
およびその製造方法を提供することにある。
【００１１】さらに、本発明のその他の目的は、チップ
支持基板の反りを低減する半導体装置およびその製造方
法を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明の半導体装置は、半導体
チップの表面電極に接続される接続端子とこれに配線部
を介して接続される外部端子搭載電極とが設けられ、前
記半導体チップを支持するチップ支持面を備え、前記配
線部より小さい熱膨張係数の基材からなるチップ支持基
板と、前記チップ支持基板の前記外部端子搭載電極と同
等以下の配置面積で前記外部端子搭載電極を覆って配置
された絶縁性被覆部材と、前記半導体チップと前記チッ
プ支持基板との間に配置されて両者を接合する絶縁性接
合部材と、前記半導体チップの前記表面電極とこれに対
応する前記チップ支持基板の前記接続端子とを接続する
導通部材と、前記半導体チップを樹脂封止して形成され
た封止部と、前記チップ支持基板の前記チップ支持面と
反対側の面に設けられ、前記外部端子搭載電極に接続す
る複数の外部端子とを有し、前記チップ支持基板の前記
配線部が前記絶縁性接合部材によって覆われているもの
である。
【００１５】さらに、本発明の半導体装置は、半導体チ
ップの表面電極に接続される接続端子とこれに配線部を
介して接続される外部端子搭載電極とが設けられ、前記
半導体チップを支持するチップ支持面を備え、前記配線
部より小さい熱膨張係数のアラミド不織布基材からなる
チップ支持基板である薄膜配線基板と、前記薄膜配線基
板の前記外部端子搭載電極と同等以下の配置面積で前記
外部端子搭載電極を覆って配置された絶縁性被覆部材
と、前記半導体チップと前記チップ支持基板との間に配
置されて両者を接合する絶縁性接合部材と、前記半導体
チップの前記表面電極とこれに対応する前記薄膜配線基
板の前記接続端子とを接続する導通部材と、前記半導体
チップを樹脂封止して形成された封止部と、前記薄膜配
線基板の前記チップ支持面と反対側の面に設けられ、前
記外部端子搭載電極に接続する複数の外部端子とを有
し、前記薄膜配線基板の前記配線部が前記絶縁性接合部
材によって覆われているものである。
【００１６】本発明によれば、チップ支持基板の配線部
が絶縁性被覆部材によって覆われることなく絶縁性接合
部材によって覆われ、これにより、温度サイクル試験な
どにおいて、熱膨張係数の大きな絶縁性被覆部材の熱伸
縮が配線部に影響せず、その結果、配線部の断線を防止
することができる。
【００１７】したがって、半導体装置の温度サイクル性
などの信頼性を向上できる。
【００１８】また、本発明の半導体装置の製造方法は、
半導体チップの表面電極に接続可能な接続端子とこれに
配線部を介して接続される外部端子搭載電極とが設けら
れ、前記配線部より小さい熱膨張係数の基材からなると
ともに前記外部端子搭載電極がこれと同等以下の配置面
積の絶縁性被覆部材によって覆われたチップ支持基板を
準備する工程と、前記チップ支持基板の前記配線部を絶
縁性接合部材によって覆って前記半導体チップと前記チ
ップ支持基板のチップ支持面とを前記絶縁性接合部材に
よって接合する工程と、前記半導体チップの表面電極と
これに対応する前記チップ支持基板の前記接続端子とを
導通部材によって接続する工程と、前記半導体チップお
よび前記導通部材を樹脂封止して封止部を形成する工程
と、前記チップ支持基板の前記チップ支持面と反対側の
面に、前記外部端子搭載電極と接続して外部端子を設け
る工程とを有するものである。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２０】図１は本発明の実施の形態の半導体装置で
あるＣＳＰの構造の一例を示す断面図、図２は図１に示
すＣＳＰのＡ部の構造を拡大して示す部分拡大断面図、
図３は図１に示すＣＳＰにおける薄膜配線基板の構造を
示す平面図、図４は図３に示す薄膜配線基板におけるバ
ンプランド（外部端子搭載電極）と配線部の構造を示す
拡大部分平面図、図５は図１に示すＣＳＰの製造方法に
おける組み立て手順の一例を示す製造プロセスフロー
図、図６は図１に示すＣＳＰの組み立てに用いられる多
数個取り基板の構造の一例を示す平面図、図７は図５に
示す製造プロセスフロー図の各工程ごとの半導体装置の
組み立て状態の一例を示す断面図であり、（ａ）はダイ
ボンディング、（ｂ）はワイヤボンディング、（ｃ）は
樹脂封止、（ｄ）はボールマウント、（ｅ）は個片切
断、（ｆ）はＣＳＰ完成、図８は図１に示す本発明のＣ
ＳＰおよび比較例Ａ、Ｂを温度サイクル試験した際のそ
れぞれの試験条件の一例を示す構造比較図、図９は図８
に示す試験条件によって温度サイクル試験を行った際の
試験結果を示す結果比較図である。
【００２１】図１、図２に示す本実施の形態の半導体装
置は、小形（チップサイズ）かつ薄形で、チップ支持基
板として薄膜配線基板２を用いた樹脂封止形のＣＳＰ９
である。
【００２２】さらに、ＣＳＰ９は、薄膜配線基板２のチ
ップ支持面２ａ側において半導体チップ１がモールドに
よって樹脂封止された片面モールドタイプのものであ
り、また、薄膜配線基板２のチップ支持面２ａと反対側
の面（以降、裏面２ｂという）には、外部端子として複
数の半田ボール３がマトリクス配置で取り付けられてお
り、このような構造の半導体装置をエリアアレイタイプ
の半導体装置と呼ぶ。
【００２３】図１〜図４を用いて本実施の形態のＣＳＰ
９の構造を説明すると、半導体チップ１のパッド（表面
電極）１ａに接続される接続端子２ｃとこれに配線部２
ｆを介して接続されるバンプランド（外部端子搭載電
極）２ｄとが設けられ、かつ半導体チップ１を支持する
チップ支持面２ａを備えるとともに、配線部２ｆより小
さい熱膨張係数のアラミド不織布基材２ｇからなる薄膜
配線基板２と、薄膜配線基板２のバンプランド２ｄと同
等以下の配置面積でバンプランド２ｄを覆って配置され
たソルダレジスト（絶縁性被覆部材）２ｅと、半導体チ
ップ１と薄膜配線基板２との間に配置されて両者を接合
するダイボンド材（絶縁性接合部材）５と、半導体チッ
プ１のパッド１ａとこれに対応する薄膜配線基板２の接
続端子２ｃとを接続する導通部材であるボンディング用
のワイヤ４と、モールドによって半導体チップ１を樹脂
封止して形成された封止部６と、薄膜配線基板２の裏面
２ｂに設けられ、かつバンプランド２ｄに接続する複数
の半田ボール３とからなり、薄膜配線基板２の配線部２
ｆがダイボンド材５によって覆われているものである。
【００２４】すなわち、本実施の形態のＣＳＰ９は、そ
の薄膜配線基板２においてソルダレジスト２ｅが、図２
に示すように、バンプランド２ｄ上のみにこれを覆うよ
うに配置されたものであり、したがって、薄膜配線基板
２の配線部２ｆがソルダレジスト２ｅではなく、ダイボ
ンド材５によって覆われている。
【００２５】なお、ソルダレジスト２ｅは、バンプラン
ド２ｄと半導体チップ１との絶縁を図るものであり、バ
ンプランド２ｄ上においてこれの面積とほぼ同じかもし
くはバンプランド２ｄより少し小さい面積で配置される
ものであるが、本実施の形態では、図２および図４に示
すように、バンプランド２ｄより小さい面積でこのバン
プランド２ｄ上に配置されている場合であり、薄膜配線
基板２を用いてＣＳＰ９を組み立てる際に、予めバンプ
ランド２ｄ上にソルダレジスト２ｅが配置された薄膜配
線基板２を準備してＣＳＰ９の組み立てを行ったもので
ある。
【００２６】したがって、ＣＳＰ９の薄膜配線基板２で
は、そのチップ支持面２ａに、ベタ層のソルダレジスト
２ｅは形成されておらず、それぞれバンプランド２ｄ上
に孤立して配置されている。
【００２７】ここで、薄膜配線基板２は、その基材がア
ラミド不織布基材２ｇによって形成されるとともに、図
３に示すように、そのチップ支持面２ａの周縁部には、
図２に示すワイヤ４との接続用もしくはメッキ用電極と
して複数の接続端子２ｃが形成されている。
【００２８】また、チップ支持面２ａの周縁部に配置さ
れた複数の接続端子２ｃの内側領域にはこの接続端子２
ｃと配線部２ｆを介して接続された複数の円形のバンプ
ランド２ｄがマトリクス状に配置されている。
【００２９】さらに、図４に示すように、配線部２ｆと
バンプランド２ｄとの境界部には、この境界部への応力
集中による配線部２ｆの断線を防ぐように前記境界部を
なだらかなテーパ形状とした配線テーパ部２ｈが形成さ
れており（この形状をティアドロップ形状ともいう）、
これによって、前記境界部の強度を高めている。
【００３０】なお、薄膜配線基板２の配線部２ｆやバン
プランド２ｄは、例えば、銅（Ｃｕ）によって形成さ
れ、その表面には、金（Ａｕ）−ニッケル（Ｎｉ）メッ
キが被覆されており、配線部２ｆの熱膨張係数は、例え
ば、１８×１０-6／℃程度である。
【００３１】また、薄膜配線基板２の基材は、アラミド
不織布基材２ｇであり、配線部２ｆより熱膨張係数が小
さい基材を用いて形成されたものである。
【００３２】さらに、薄膜配線基板２のバンプランド２
ｄ上に配置されたソルダレジスト２ｅは、絶縁性の被覆
材である。
【００３３】また、半導体チップ１を薄膜配線基板２に
固定するダイボンド材５は、絶縁性の接合材であり、例
えば、エポキシ系の接着用のペースト材などが好まし
い。これは、ペースト材の弾性率は、ソルダレジスト２
ｅと比較して遥かに小さく、ＣＳＰ９の温度（高温・低
温）サイクル試験時に、ペースト材であるダイボンド材
５が塑性変形した際の図２に示す伸び力７に対する復元
力を小さくすることができ、これにより、ダイボンド材
５の伸縮による配線部２ｆへの応力付与を小さくでき
る。
【００３４】なお、封止部６を形成するモールド樹脂
（モールドレジンともいう）は、例えば、エポキシ系の
熱硬化性樹脂である。
【００３５】また、半導体チップ１は、例えば、シリコ
ンによって形成されている。
【００３６】さらに、ボンディング用のワイヤ４は、例
えば、金線である。
【００３７】次に、本実施の形態による半導体装置（Ｃ
ＳＰ９）の製造方法について説明する。
【００３８】なお、前記半導体装置の製造方法は、図１
に示すＣＳＰ９の製造方法であり、本実施の形態では、
複数の薄膜配線基板２をマトリクス配置（ここでは２列
配置）で有した多数個取り基板８を用いてＣＳＰ９を製
造する場合を、図５に示す製造プロセスフロー図にした
がって説明する。
【００３９】まず、図５に示すステップＳ１により、半
導体チップ１を支持可能なチップ支持面２ａが形成され
た複数の薄膜配線基板（チップ支持基板）２を有した図
６に示す多数個取り基板８を準備する。
【００４０】すなわち、半導体チップ１のパッド１ａに
接続可能な接続端子２ｃとこれに配線部２ｆを介して接
続されるバンプランド２ｄとが設けられ、かつ配線部２
ｆより小さい熱膨張係数のアラミド不織布基材２ｇから
なるとともにバンプランド２ｄがこれと同等以下の配置
面積のソルダレジスト２ｅによって覆われた薄膜配線基
板２を複数有した多数個取り基板８を準備する。
【００４１】ここでは、図２に示すように、バンプラン
ド２ｄをこれより小さな面積で覆うソルダレジスト２ｅ
がそれぞれのバンプランド２ｄに形成された薄膜配線基
板２を複数有する多数個取り基板８を準備する。
【００４２】なお、多数個取り基板８には、１個のＣＳ
Ｐ領域に相当する薄膜配線基板２がマトリクス配置で複
数個形成されており、これにより、複数のＣＳＰ９を同
時に組み立てることが可能である。
【００４３】さらに、この多数個取り基板８には、モー
ルド時または切断時などに用いられる位置決め孔８ａ
や、モールド後の離型性を高めるためのメッキ部８ｂが
設けられている。
【００４４】一方、所望の半導体集積回路が主面１ｂに
形成された複数の半導体チップ１を準備した後、ステッ
プＳ２に示す半導体チップ供給を行い、続いて、半導体
チップ１と、多数個取り基板８におけるそれぞれの薄膜
配線基板２のチップ支持面２ａとをそれぞれ接合するス
テップＳ３に示すダイボンディングを行う。
【００４５】その際、薄膜配線基板２の配線部２ｆを、
図２に示すように、絶縁性接合部材であり、かつペース
ト材でもあるダイボンド材５によって覆うとともに、半
導体チップ１の裏面１ｃと薄膜配線基板２のチップ支持
面２ａとをエポキシ系の絶縁性接着材などのダイボンド
材５によって図７（ａ）に示すように接合する。
【００４６】これにより、それぞれの半導体チップ１が
多数個取り基板８のそれぞれの薄膜配線基板２上に固定
される。
【００４７】その後、各半導体チップ１のパッド１ａと
これに対応する各々の薄膜配線基板２に形成された接続
端子２ｃとを、図７（ｂ）に示すようにボンディング用
のワイヤ４（導通部材）を用いたワイヤボンディングに
よって接続する（ステップＳ４）。
【００４８】さらに、ワイヤボンディング後、樹脂モー
ルドによる樹脂封止を行って半導体チップ１とワイヤ４
とを封止して図７（ｃ）に示す封止部６を形成する（ス
テップＳ５）。
【００４９】なお、本実施の形態においては、例えば、
エポキシ系の熱硬化性モールド樹脂などを用い、トラン
スファモールドによって樹脂封止を行う。
【００５０】その後、薄膜配線基板２の裏面２ｂ（チッ
プ支持面２ａと反対側の面）を上方に向け、そこに、半
田ボール供給を行い、さらに、半田ボール転写を行っ
て、それぞれの薄膜配線基板２の外部端子搭載電極であ
るバンプランド２ｄに半田ボール３（外部端子）を固定
する図７（ｄ）に示すボールマウントを行う（ステップ
Ｓ６）。
【００５１】続いて、図６に示す薄膜配線基板２におけ
るそれぞれのＣＳＰ領域の切断箇所で切断を行って多数
個取り基板８からそれぞれの薄膜配線基板２を分離する
図７（ｅ）に示すような個片切断を行う（ステップＳ
７）。
【００５２】これにより、図７（ｆ）に示すＣＳＰ完成
（ステップＳ８）とする。
【００５３】本実施の形態の半導体装置（ＣＳＰ９）お
よびその製造方法によれば、以下のような作用効果が得
られる。
【００５４】すなわち、絶縁性被覆部材であるソルダレ
ジスト２ｅが、薄膜配線基板２のバンプランド２ｄと同
等以下の配置面積でバンプランド２ｄを覆うため、これ
により、薄膜配線基板２の配線部２ｆがソルダレジスト
２ｅによって覆われることなく絶縁性接合部材であるダ
イボンド材５によって覆われる。
【００５５】したがって、温度サイクル試験などを行っ
た際に、熱膨張係数の大きなソルダレジスト２ｅの熱伸
縮が薄膜配線基板２の配線部２ｆに影響せず、その結
果、配線部２ｆの断線を防止することができる。
【００５６】つまり、前記絶縁性接合部材であるダイボ
ンド材５がエポキシ系接着材などのペースト材の場合、
前記ペースト材の弾性率は小さいため、温度サイクル試
験などで熱膨張によってペースト材自身は塑性変形す
る。したがって、前記ペースト材の図２に示す伸び力７
に対する元の状態に戻ろうとする復元力は小さく、その
結果、前記ペースト材（ダイボンド材５）によって覆わ
れている薄膜配線基板２の配線部２ｆは、前記ペースト
材の影響をさほど受けない。
【００５７】これにより、薄膜配線基板２の配線部２ｆ
の断線を防止でき、その結果、ＣＳＰ９の温度サイクル
性などの信頼性を向上できる。
【００５８】ここで、図８と図９に示す温度サイクル試
験の結果について説明する。
【００５９】なお、図８は、温度サイクル試験の試験条
件を、さらに、図９はその試験結果を示したものであ
る。
【００６０】まず、図８において、＜比較例Ａ＞は、薄
膜配線基板２のチップ支持面２ａにおける接続端子２ｃ
の配置領域を除くほぼ全域にソルダレジスト２ｅを被覆
したものであり、複数のバンプランド２ｄが全てベタ層
のソルダレジスト２ｅによって覆われている。さらに、
＜比較例Ｂ＞は、バンプランド２ｄそれぞれを別々にバ
ンプランド２ｄ以上の配置面積を有するソルダレジスト
２ｅによって被覆したものである。また、＜本実施の形
態＞は、バンプランド２ｄそれぞれを別々にバンプラン
ド２ｄと同等以下の配置面積を有するソルダレジスト２
ｅによって被覆したものである。
【００６１】この３つの構造を用いて温度サイクル試験
を行った結果、図８、図９に示すように、＜比較例Ａ＞
では、５００サイクルは合格であるが、７００、１００
０サイクルは不合格となっている（図８に示すようにバ
ンプランド２ｄから離れた箇所で断線発生）。また、＜
比較例Ｂ＞では、５００、７００サイクルとも不合格と
なっている（図８に示すようにバンプランド２ｄに近い
箇所で断線発生）。一方、＜本実施の形態＞は、５０
０、７００、１０００、１５００、２０００および２５
００サイクル全て合格である。
【００６２】なお、図９では、１つの条件に対して、十
数個〜数十個の半導体装置を試験し、１つでも断線によ
る不合格が発生した場合を×、全てが合格した場合を○
として表記している。
【００６３】したがって、図９の＜本実施の形態＞は、
前記５００、７００、１０００、１５００、２０００お
よび２５００サイクルにおいて全てが合格したことを示
しており、薄膜配線基板２の配線部２ｆをソルダレジス
ト２ｅによって覆わずにダイボンド材５によって覆うこ
とにより、温度サイクル試験における薄膜配線基板２の
配線部２ｆの断線を確実に防止できる。
【００６４】また、ソルダレジスト２ｅが、バンプラン
ド２ｄと同等以下の配置面積でこのバンプランド２ｄを
覆うことにより、薄膜配線基板２のチップ支持面２ａ全
体が熱膨張係数の大きなソルダレジスト２ｅによって覆
われることが無くなるため、薄膜配線基板２のチップ支
持面２ａに熱伸縮し易いソルダレジスト２ｅのベタ層が
形成されなくなる。
【００６５】その結果、薄膜配線基板２の反りを低減で
きる。
【００６６】これにより、半導体装置の製造工程で、複
数の薄膜配線基板２を有した多数個取り基板８の搬送系
において、薄膜配線基板２の反りによる搬送ローラへの
多数個取り基板８の突き当たりや基板プッシャーの空振
りなどの搬送系不具合の発生を低減できる。
【００６７】その結果、薄膜配線基板２を有する多数個
取り基板８を用いたＣＳＰ９の製造性（組み立て性）を
向上できる。
【００６８】また、薄膜配線基板２において、ソルダレ
ジスト２ｅはバンプランド２ｄ上のみに配置されるた
め、ソルダレジスト形成領域を低減することができ、こ
れにより、薄膜配線基板２のコストを低減することがで
きる。
【００６９】その結果、ＣＳＰ９のコスト低減を図るこ
とができる。
【００７０】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００７１】例えば、前記実施の形態では、バンプラン
ド２ｄ上のみにソルダレジスト２ｅを配置して薄膜配線
基板２の配線部２ｆをダイボンド材５によって覆う構造
の場合を説明したが、図１１（ｃ）に示す変形例のＣＳ
Ｐ９のように、バンプランド２ｄ上にダイボンド材５を
塗布し、バンプランド２ｄと半導体チップ１の絶縁と、
半導体チップ１と薄膜配線基板２の接合とをバンプラン
ド２ｄ上のダイボンド材５によって兼ねる構造としても
よい。
【００７２】その際、まず、図１０（ａ),（ｂ）に示す
ように、バンプランド２ｄ上に何も形成していない薄膜
配線基板２を準備し、この状態の薄膜配線基板２に対し
て、図１１（ａ),（ｂ）に示すようにポッティングによ
って、バンプランド２ｄ上にこれからはみ出さないよう
な塗布量と塗布位置とを制御してペースト材であるダイ
ボンド材５を塗布する。
【００７３】この薄膜配線基板２を用いて組み立てたＣ
ＳＰ９の構造を図１１（ｃ）に示す。このＣＳＰ９は、
半導体チップ１の裏面１ｃにおいてダイボンド材５がそ
の限られた領域（バンプランド２ｄ上）にしか配置され
ないため、したがって、半導体チップ１の裏面１ｃ側に
はモールド樹脂が入り込み、その結果、半導体チップ１
の裏面１ｃ側に封止部６の一部であるチップ裏面側封止
部６ｂが形成され、一方、半導体チップ１の主面１ｂ側
にはチップ主面側封止部６ａが形成される。
【００７４】すなわち、図１１（ｃ）に示すＣＳＰ９
は、封止部６が、チップ主面側封止部６ａとチップ裏面
側封止部６ｂとからなり、薄膜配線基板２の配線部２ｆ
がチップ裏面側封止部６ｂによって覆われた構造とな
る。
【００７５】これにより、配線部２ｆがソルダレジスト
２ｅによって覆われる従来の構造（例えば、図８の＜比
較例Ａ＞の構造）におけるソルダレジスト２ｅと配線部
２ｆとの熱膨張係数の差と、図１１（ｃ）に示すＣＳＰ
９におけるチップ裏面側封止部６ｂを形成するモールド
樹脂と配線部２ｆとの熱膨張係数の差とでは、前記モー
ルド樹脂と配線部２ｆとの熱膨張係数の差の方が遥かに
小さく、したがって、チップ裏面側封止部６ｂと配線部
２ｆとの密着性を向上できる。
【００７６】その結果、図１１（ｃ）に示すＣＳＰ９で
は、配線部２ｆに掛かる応力を低減でき、これにより、
前記実施の形態のＣＳＰ９と同様に、配線部２ｆの断線
を防止できる。
【００７７】また、前記実施の形態では、薄膜配線基板
２におけるバンプランド２ｄと配線部２ｆとの境界部の
形状が、配線テーパ部２ｈを形成したティアドロップ形
状の場合を説明したが、図１２の変形例の配線部２ｆの
ように、ティアドロップ形状としなくてもよい。
【００７８】そこで、図１２（ａ）に示す配線部２ｆ
は、前記配線テーパ部２ｈを形成せずにバンプランド２
ｄと配線部２ｆとをそのまま接続した構造であり、ま
た、図１２（ｂ）に示す配線部２ｆは、バンプランド２
ｄと配線部２ｆとの境界部の形状を幅太にして配線補強
部２ｉを形成したものである。
【００７９】図１２（ａ),（ｂ）に示す配線形状を用い
た半導体装置であっても、配線部２ｆの断線に対して
は、前記実施の形態とほぼ同様の作用効果を得ることが
できる。
【００８０】また、前記実施の形態では、チップ支持基
板が、薄膜配線基板２であり、かつアラミド不織布基材
２ｇから形成される基板の場合を説明したが、前記チッ
プ支持基板は、配線部２ｆより熱膨張係数が小さい基材
を用いて形成されたものであれば、薄膜の基板に限定さ
れず、ガラスエポキシ樹脂などからなる基板であっても
よい。
【００８１】さらに、前記実施の形態では、１枚の多数
個取り基板８に複数の薄膜配線基板２がマトリクス配置
で設けられている場合を説明したが、複数の薄膜配線基
板２の配置は、マトリクス配置に限らず１列に複数の薄
膜配線基板２が配置された多連のものであってもよい。
【００８２】また、前記実施の形態では、１枚の多数個
取り基板８から複数の半導体装置（ＣＳＰ９）を製造す
る場合について説明したが、多数個取り基板８は必ずし
も使用しなくてもよく、予めＣＳＰ１個分に切断分離さ
れた薄膜配線基板２を準備して、この薄膜配線基板２を
用いてＣＳＰ９を製造してもよい。
【００８３】さらに、前記実施の形態では、半導体装置
がＣＳＰ９の場合について説明したが、前記半導体装置
は、配線部２ｆより熱膨張係数が小さい基材からなるチ
ップ支持基板を用いて組み立てられ、さらに、配線部２
ｆが、これより遥かに熱膨張係数の大きなソルダレジス
ト２ｅ（絶縁性被覆部材）によって覆われていない構造
のものであれば、ＢＧＡ（Ball Grid Array)やＬＧＡ
（Land Grid Array)などの他の半導体装置であってもよ
い。
【００８４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８５】（１）．絶縁性被覆部材がチップ支持基板
の外部端子搭載電極と同等以下の配置面積で外部端子搭
載電極を覆うため、チップ支持基板の配線部が絶縁性被
覆部材によって覆われずに絶縁性接合部材によって覆わ
れる。したがって、温度サイクル試験などにおいて、熱
膨張係数の大きな絶縁性被覆部材の熱伸縮が配線部に影
響せず、その結果、チップ支持基板の配線部の断線を防
止することができる。これにより、半導体装置の温度サ
イクル性などの信頼性を向上できる。
【００８６】（２）．絶縁性被覆部材が、外部端子搭載
電極と同等以下の配置面積でこの外部端子搭載電極を覆
うことにより、チップ支持基板のチップ支持面全体が熱
膨張係数の大きな絶縁性被覆部材によって覆われること
が無くなる。その結果、チップ支持基板が薄膜配線基板
である場合に薄膜配線基板の反りを低減できる。これに
より、半導体装置の製造工程での多数個取り基板の搬送
系において、薄膜配線基板の反りによる搬送系不具合の
発生を低減できる。その結果、薄膜配線基板を用いた半
導体装置の製造性を向上できる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置であるＣＳＰ
の構造の一例を示す断面図である。
【図２】図１に示すＣＳＰのＡ部の構造を拡大して示す
部分拡大断面図である。
【図３】図１に示すＣＳＰにおける薄膜配線基板の構造
を示す平面図である。
【図４】図３に示す薄膜配線基板におけるバンプランド
（外部端子搭載電極）と配線部の構造を示す拡大部分平
面図である。
【図５】図１に示すＣＳＰの製造方法における組み立て
手順の一例を示す製造プロセスフロー図である。
【図６】図１に示すＣＳＰの組み立てに用いられる多数
個取り基板の構造の一例を示す平面図である。
【図７】（ａ),（ｂ),（ｃ),（ｄ),（ｅ),（ｆ）は図５
に示す製造プロセスフロー図の各工程ごとの半導体装置
の組み立て状態の一例を示す断面図であり、（ａ）はダ
イボンディング、（ｂ）はワイヤボンディング、（ｃ）
は樹脂封止、（ｄ）はボールマウント、（ｅ）は個片切
断、（ｆ）はＣＳＰ完成である。
【図８】図１に示す本発明のＣＳＰおよび比較例Ａ、Ｂ
を温度サイクル試験した際のそれぞれの試験条件の一例
を示す構造比較図である。
【図９】図８に示す試験条件によって温度サイクル試験
を行った際の試験結果を示す結果比較図である。
【図１０】（ａ),（ｂ）は図１に示すＣＳＰの薄膜配線
基板に対する変形例の薄膜配線基板の絶縁性接合部材塗
布前の構造を示す図であり、（ａ）は平面図、（ｂ）は
（ａ）の薄膜配線基板のバンプランドと配線部を示す拡
大部分平面図である。
【図１１】（ａ),（ｂ),（ｃ）は図１０に示す変形例の
薄膜配線基板の絶縁性接合部材塗布後の構造を示す図で
あり、（ａ）は平面図、（ｂ）は（ａ）の薄膜配線基板
のバンプランドと配線部を示す拡大部分平面図、（ｃ）
は（ａ）の薄膜配線基板を用いたＣＳＰの部分拡大断面
図である。
【図１２】（ａ),（ｂ）はそれぞれ図１に示すＣＳＰの
薄膜配線基板に対する変形例の薄膜配線基板の配線部の
構造を示す拡大部分平面図である。
【符号の説明】
１ 半導体チップ １ａ パッド（表面電極） １ｂ 主面 １ｃ 裏面 ２ 薄膜配線基板（チップ支持基板） ２ａ チップ支持面 ２ｂ 裏面（反対側の面） ２ｃ 接続端子 ２ｄ バンプランド（外部端子搭載電極） ２ｅ ソルダレジスト（絶縁性被覆部材） ２ｆ 配線部 ２ｇ アラミド不織布基材 ２ｈ 配線テーパ部 ２ｉ 配線補強部 ３ 半田ボール（外部端子） ４ ワイヤ（導通部材） ５ ダイボンド材（絶縁性接合部材） ６ 封止部 ６ａ チップ主面側封止部 ６ｂ チップ裏面側封止部 ７ 伸び力 ８ 多数個取り基板 ８ａ 位置決め孔 ８ｂ メッキ部 ９ ＣＳＰ（半導体装置）

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置であって、 半導体チップの表面電極に接続される接続端子とこれに
    配線部を介して接続される外部端子搭載電極とが設けら
    れ、前記半導体チップを支持するチップ支持面を備え、
    前記配線部より小さい熱膨張係数の基材からなるチップ
    支持基板と、 前記チップ支持基板の前記外部端子搭載電極と同等以下
    の配置面積で前記外部端子搭載電極を覆って配置された
    絶縁性被覆部材と、 前記半導体チップと前記チップ支持基板との間に配置さ
    れて両者を接合する絶縁性接合部材と、 前記半導体チップの前記表面電極とこれに対応する前記
    チップ支持基板の前記接続端子とを接続する導通部材
    と、 前記半導体チップを樹脂封止して形成された封止部と、 前記チップ支持基板の前記チップ支持面と反対側の面に
    設けられ、前記外部端子搭載電極に接続する複数の外部
    端子とを有し、 前記チップ支持基板の前記配線部が前記絶縁性接合部材
    によって覆われていることを特徴とする半導体装置。
  2. 【請求項２】 樹脂封止形の半導体装置であって、 半導体チップの表面電極に接続される接続端子とこれに
    配線部を介して接続される外部端子搭載電極とが設けら
    れ、前記半導体チップを支持するチップ支持面を備え、
    前記配線部より小さい熱膨張係数のアラミド不織布基材
    からなるチップ支持基板である薄膜配線基板と、 前記薄膜配線基板の前記外部端子搭載電極と同等以下の
    配置面積で前記外部端子搭載電極を覆って配置された絶
    縁性被覆部材と、 前記半導体チップと前記チップ支持基板との間に配置さ
    れて両者を接合する絶縁性接合部材と、 前記半導体チップの前記表面電極とこれに対応する前記
    薄膜配線基板の前記接続端子とを接続する導通部材と、 前記半導体チップを樹脂封止して形成された封止部と、 前記薄膜配線基板の前記チップ支持面と反対側の面に設
    けられ、前記外部端子搭載電極に接続する複数の外部端
    子とを有し、 前記薄膜配線基板の前記配線部が前記絶縁性接合部材に
    よって覆われていることを特徴とする半導体装置。
  3. 【請求項３】 樹脂封止形の半導体装置であって、 半導体チップの表面電極に接続される接続端子とこれに
    配線部を介して接続される外部端子搭載電極とが設けら
    れ、前記半導体チップを支持するチップ支持面を備え、
    前記配線部より小さい熱膨張係数の基材からなるチップ
    支持基板と、 前記チップ支持基板の前記外部端子搭載電極と同等以下
    の配置面積で前記外部端子搭載電極を覆い、前記半導体
    チップと前記チップ支持基板とを接合する絶縁性接合部
    材と、 前記半導体チップの前記表面電極とこれに対応する前記
    チップ支持基板の前記接続端子とを接続する導通部材
    と、 前記半導体チップを樹脂封止して形成されたチップ主面
    側封止部およびチップ裏面側封止部を備えた封止部と、 前記チップ支持基板の前記チップ支持面と反対側の面に
    設けられ、前記外部端子搭載電極に接続する複数の外部
    端子とを有し、 前記チップ支持基板の前記配線部が前記チップ裏面側封
    止部によって覆われていることを特徴とする半導体装
    置。
  4. 【請求項４】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップの表面電極に接続可能な接続端子とこれに
    配線部を介して接続される外部端子搭載電極とが設けら
    れ、前記配線部より小さい熱膨張係数の基材からなると
    ともに前記外部端子搭載電極がこれと同等以下の配置面
    積の絶縁性被覆部材によって覆われたチップ支持基板を
    準備する工程と、 前記チップ支持基板の前記配線部を絶縁性接合部材によ
    って覆って前記半導体チップと前記チップ支持基板のチ
    ップ支持面とを前記絶縁性接合部材によって接合する工
    程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の前記接続端子とを導通部材によって接続す
    る工程と、 前記半導体チップおよび前記導通部材を樹脂封止して封
    止部を形成する工程と、 前記チップ支持基板の前記チップ支持面と反対側の面
    に、前記外部端子搭載電極と接続して外部端子を設ける
    工程とを有することを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップの表面電極に接続可能な接続端子とこれに
    配線部を介して接続される外部端子搭載電極とが設けら
    れ、前記配線部より小さい熱膨張係数のアラミド不織布
    基材からなるとともに前記外部端子搭載電極がこれと同
    等以下の配置面積の絶縁性被覆部材によって覆われたチ
    ップ支持基板である複数の薄膜配線基板を有した多数個
    取り基板を準備する工程と、 前記薄膜配線基板の前記配線部を絶縁性接合部材によっ
    て覆って前記半導体チップと前記薄膜配線基板のチップ
    支持面とを前記絶縁性接合部材によって接合する工程
    と、 前記半導体チップの表面電極とこれに対応する前記薄膜
    配線基板の前記接続端子とを導通部材によって接続する
    工程と、 前記半導体チップおよび前記導通部材を樹脂封止して封
    止部を形成する工程と、 前記薄膜配線基板の前記チップ支持面と反対側の面に、
    前記外部端子搭載電極と接続して外部端子を設ける工程
    と、 前記多数個取り基板からそれぞれの前記薄膜配線基板を
    分離する工程とを有することを特徴とする半導体装置の
    製造方法。
JP2000245630A 2000-08-14 2000-08-14 半導体装置およびその製造方法 Pending JP2002057245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000245630A JP2002057245A (ja) 2000-08-14 2000-08-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000245630A JP2002057245A (ja) 2000-08-14 2000-08-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002057245A true JP2002057245A (ja) 2002-02-22

Family

ID=18736118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000245630A Pending JP2002057245A (ja) 2000-08-14 2000-08-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002057245A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136329A (ja) * 2003-10-31 2005-05-26 Oki Electric Ind Co Ltd 半導体装置
JP2006140512A (ja) * 2005-12-14 2006-06-01 Oki Electric Ind Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136329A (ja) * 2003-10-31 2005-05-26 Oki Electric Ind Co Ltd 半導体装置
US7208844B2 (en) 2003-10-31 2007-04-24 Oki Electric Industry Co., Ltd. Semiconductor device
US7414304B2 (en) 2003-10-31 2008-08-19 Oki Electric Industry Co., Ltd. Semiconductor device
JP2006140512A (ja) * 2005-12-14 2006-06-01 Oki Electric Ind Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2825083B2 (ja) 半導体素子の実装構造
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US7749806B2 (en) Fabricating process of a chip package structure
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
US20050282311A1 (en) Flip-chip substrate and flip-chip bonding process thereof
JP2001250876A (ja) 半導体装置及びその製造方法
JP2002198458A (ja) 半導体装置及び半導体装置製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002057245A (ja) 半導体装置およびその製造方法
JP2001185585A (ja) 半導体装置およびその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JPH11168116A (ja) 半導体チップ用電極バンプ
JP2002280401A (ja) 半導体装置およびその製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JP3417292B2 (ja) 半導体装置
JP2907195B2 (ja) 半導体装置の製造方法
JP3739632B2 (ja) 半導体装置およびその製造方法
JP4030363B2 (ja) 半導体装置
JP3619752B2 (ja) 半導体装置の製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JP2002093828A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041001

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20041001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060926