JPH0566024B2 - - Google Patents

Info

Publication number
JPH0566024B2
JPH0566024B2 JP2246822A JP24682290A JPH0566024B2 JP H0566024 B2 JPH0566024 B2 JP H0566024B2 JP 2246822 A JP2246822 A JP 2246822A JP 24682290 A JP24682290 A JP 24682290A JP H0566024 B2 JPH0566024 B2 JP H0566024B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
resin
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2246822A
Other languages
English (en)
Other versions
JPH03245558A (ja
Inventor
Tasao Soga
Mamoru Sawahata
Takaya Suzuki
Seigo Nametake
Fumio Nakano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2246822A priority Critical patent/JPH03245558A/ja
Publication of JPH03245558A publication Critical patent/JPH03245558A/ja
Publication of JPH0566024B2 publication Critical patent/JPH0566024B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明、半導体チツプの電極端子をCCB法
(Controlled Collapse Bonding法)により基板
上の電極端子に接合した後、樹脂により被覆して
なる構造の半導体装置に関する。 〔従来の技術〕 このような構造の半導体装置の具体的な一例と
して、第1図に示す要部断面構造図のように、液
晶表示素子の形成されたガラス基板上に、その液
晶表示素子を駆動する半導体チツプを載置して一
体形成したものが知られている。即ち、ガラス基
板1の上面に形成された電極端子2と、シリコン
半導体からなる半導体チツプ(以下、Siチツプと
称する)3の下面に形成された電極端子4とを対
向配置し、これらの電極端子2,4間をCCB法
により形成されるはんだバンプ5によつて接合
し、次にシリコンゲル等の如き柔軟性を有する樹
脂6を、ガラス基板1とSiチツプ3の空〓部に充
填し、さらに、Siチツプ3の上及び側面を炭酸カ
ルシウムを混入したビスフエニール型の低膨張エ
ポキシ系樹脂7により被覆した構造となつてい
る。 〔発明が解決しようとする課題〕 ところが、上述構造の半導体装置について、−
40℃←→100℃の温度条件で温度サイクル試験を
行つたところ、被覆のないもの(以下、裸チツプ
と称する)よりも耐熱疲労性がかなり劣るという
結果が得られた。そこで、その原因を実験等によ
り検討した結果、次に述べるような欠点があるこ
とが判つた。 即ち、炭酸カルシウム粉をエポキシ樹脂に混入
すると、膨張係数が大きく下がるが、Siチツプや
ガラス基板に比較するとまだ大である。 しかも、炭酸カルシウムの混入率を増すと樹脂
の流動性と柔軟性が低下し、必ずしも耐熱疲労性
は向上しない。 また、半導体チツプの放熱を改善するのも耐熱
疲労性を向上させる点で重要である。 本発明の目的は、対向する電極端子間を接続す
る導電体を介して半導体チツプが基板上に載置さ
れ、チツプと基板の空〓部に樹脂が充填されてな
る構造の半導体装置の耐熱疲労性を向上させるこ
とにある。 〔課題を解決するための手段〕 本発明は、半導体チツプと、この半導体チツプ
が載置される基板と、この基板と前記半導体チツ
プとの対向する電極端子間を接続してなる導電体
と、少なくとも前記導電体周囲の空〓部に充填さ
れた樹脂組成物の硬化物とを含んでなる半導体装
置において、前記樹脂組成物は、熱硬化性樹脂
と、この樹脂よりも小さい熱膨張係数を有する無
機材料からなる第1の粉粒体及びゴム状弾性材料
からなる第2の粉粒体とを含み、この硬化物は、
前記半導体チツプの反基板側表面の放熱面を除き
前記半導体チツプの外周部とこれに対向する前記
基板の表面とを包囲させることによつて、耐熱疲
労性を向上させようとするものである。 つまり、無機材料からなる第1の粉粒体を混入
することによつて、樹脂組成物の熱膨張係数が十
分低減され、またゴム状弾性体からなる第2の粉
粒体を混入することによつて、樹脂組成物の流動
性と柔軟性が増加する。流動性が増加すると、樹
脂組成物の充填工程において半導体チツプと基板
との空〓部に樹脂組成物が侵入しやすくなり、導
電体、チツプ、基板との密着性が向上して耐熱疲
労性が向上するとともに、作業性を良くする。ま
た、樹脂組成物の柔軟性の増加は、導電体とチツ
プ及び基板の接合部の応力集中を緩和し、耐熱疲
労性を向上させる。さらに、チツプ上面の放熱面
を除いて樹脂により被覆するようにしたことか
ら、樹脂被覆による断熱作用が軽減され、耐熱疲
労の影響因子の1つである半導体チツプの温度上
昇が抑制される。 〔実施例〕 以下、本発明を実施例に基づいて説明する。 まず、本発明の一実施例の被覆樹脂材料につい
て説明する。エポキシ樹脂の熱膨張係数αRpは約
100×10-6/℃であり、半導体チツプ、例えばSi
チツプの熱膨張係数αSi;3×10-6/℃や、基板、
例えばガラス基板のソーダガラスの熱膨張係数
αG;9.33×10-6/℃に比べて大きい。一般に、耐
熱疲労性を向上させるには、熱膨張係数が半導体
チツプや基板のそれに近い被覆樹脂を適用するこ
とが望ましい。 そこで、エポキシ樹脂に炭酸カルシウムや石英
粉等の如き、熱膨張係数の小さな無機材料(以
下、低膨張化材と称する)を混入して低膨張化す
るようにしている。例えば、体積にして50%の石
英粉を混入すると、熱膨張係数αRは約25×10-6
℃に低下する。しかし、混入率を高くするにした
がつて樹脂の粘度が高くなり、流動性が低下す
る。流動性が低下すると、被覆工程においては、
はんだバンプ周囲の空〓部に樹脂が侵入しにくく
なつて、空〓部が残つたり、基板との密着性が低
したり、被覆の作業性が低下するという問題が生
ずる。この結果、逆に耐熱疲労性及び耐湿性が低
下してしまうことがある。また、混入率を高くす
ると樹脂の柔軟性が低下して、基板との接着部に
応力が集中するため、この応力によりガラス等の
基板が破損されてしまうことがある。 したがつて、単に低膨張化材を混入して低膨張
化するだけでは、耐熱疲労性の向上に一定の限度
があるため、さらにその流動性及び柔軟性を改善
する必要がある。 そこで、本発明は低膨張化材に加えて粒状の弾
性材料、例えばポリブタジエンやシリコン等のゴ
ム粒子を分散混入し、これによつて柔軟性及び流
動性を向上させようとするものである。つまり、
被覆樹脂内のゴム粒子は応力緩衝材とし作用する
ので柔軟性が向上して応力集中や歪が緩和される
ことから、これによつて耐熱疲労性を向上させよ
うとするものである。また、粒状のゴム粒子の作
用によつて流動性を向上させようとするものであ
る。しかし、後述するように、ゴム粒子の混入率
にも最適な範囲がある。例えば、粒径1μmレベル
のポリブタジエン(CTBN 1300×9)からなる
ゴム粒子を混入した場合、エポキシ樹脂に対する
ゴム粒子の重量比を100対20以上(以下、重量部
または単に部と称し、例えば20部以上と表現す
る)にすると、ゴム粒子の分散が不均一になつて
しまうとともに、ポリブタジエンの熱膨張係数
αPBは約80×10-6/℃と大きいので、混入後の被
覆樹脂の熱膨張係数αRが大となつてしまい、耐熱
疲労性を低下させる原因となるのである。また、
流動性向上の効果にあつても、飽和現象があるの
で大幅向上は期待できない。 これらのことを、樹脂材料の実施例を用いて行
つた実験結果に基づいて説明する。第1表に、エ
ポキシ樹脂(EP−828)を主材料とし、粒径約
1μmの石英粉を低膨張化材とし、粒径約1μmのポ
リブタジエンの均一なゴム粒子を緩衝材とし、そ
れらの混入率の異なる種々の樹脂により被覆した
半導体装置を試料として、前述と同一の温度サイ
クル試験を行つた判定結果を示す。なお、基板、
半導体チツプ及びはんだバンプは第1図図示と同
一構成のものとし、判定は、樹脂被覆を施さない
裸チツプのものに比較して、早いサイクルにて故
障に至つた試料を不合格として×印で示し、合格
したものについては故障率を基準に、優れている
順に〇、△印で示した。故障率の一例として、第
2図Aに石英粉の混入率を35体積%に固定し、ポ
リブタジエンゴム粒子の混入率を変化させた場合
を、第2図Bにポリブタジエンゴム粒子の混入率
を10部に固定し、石英粉の混入率を変化させた場
合を、それぞれ示す。
〔発明の効果〕
以上説明したように、本発明によれば、対向す
る電極端子間を接続する導電体を介して半導体チ
ツプが基板上に載置され、チツプと基板の空〓部
に樹脂が充填されてなる耐衝撃、耐振動等に優れ
た半導体装置の耐熱疲労性を向上させることがで
きるという効果がある。
【図面の簡単な説明】
第1図は従来例の断面構造図、第2図A,Bは
それぞれ本発明にかかる樹脂材料の一実施例によ
る故障率を示す線図、第3図Aは被覆厚と応力と
の関係の一例を示す線図であり、同図B,Cはそ
の説明図、第4図Aは半導体チツプ幅に対する被
覆幅と応力との関係の一例を示す線図であり、同
図B,Cはその説明図、第5図ははんだバンプの
形状図、第6図ははんだバンプ形状と熱疲労寿命
及び機械的強度との関係を示す線図、第7図A,
Bははんだバンプの応力分布図、第8図Aは本発
明にかかるはんだバンプの一実施例の断面構造
図、同図Bは説明図、第9図は本発明にかかる樹
脂被覆の他の実施例の断面構造図、第10図は本
発明にかるCCB接合法による製造装置の構成図、
第11図は第10図図示例の動作説明のためのは
んだバンプ温度を示す線図、第12図A〜C、第
13図及び第14図はそれぞれ本発明の好適な実
施例の構造図である。 1……ガラス基板、2……電極端子、3……半
導体チツプ、5……はんだバンプ、7,11……
被覆樹脂、10……はんだバンプ、15……アク
リル樹脂膜、31……多層プリント基板。

Claims (1)

  1. 【特許請求の範囲】 1 半導体チツプと、この半導体チツプが載置さ
    れる基板と、この基板と前記半導体チツプとの対
    向する電極端子間を接続してなる導電体と、少な
    くとも前記導電体周囲の空〓部に充填された樹脂
    組成物の硬化物とを含んでなる半導体装置におい
    て、前記樹脂組成物は、熱硬化性樹脂と、この樹
    脂よりも小さい熱膨張係数を有する無機材料から
    なる第1の粉粒体及びゴム状弾性材料からなる第
    2の粉粒体とを含み、この硬化物は、前記半導体
    チツプの反基板側表面の放熱面を除き前記半導体
    チツプの外周部とこれに対向する前記基板の表面
    とを包囲してなることを特徴とする半導体装置。 2 特許請求の範囲第1項において、第1の粉粒
    体の混入率を30乃至55体積%とし、第2の粉粒体
    の混入率を1乃至20重量部としたことを特徴とす
    る半導体装置。 3 特許請求の範囲第1項又は第2項のいずれか
    において、前記樹脂はエポキシ樹脂であり、前記
    第1の粉粒体は石英、炭化シリコン、窒化シリコ
    ン、炭酸カルシウム、及び酸化ベリリウムの混入
    された炭化シリコンの少なくとも1つからなり、
    前記第2の粉粒体はポリブタジエンゴム及びシリ
    コンゴムの少なくとも1つからなることを特徴と
    する半導体装置。 4 特許請求の範囲第1項乃至第3項のいずれか
    において、前記基板はガラス若しくはセラミツク
    材料からなる単一基板、またはガラス繊維含有エ
    ポキシ、ガラス繊維含有ポリイミド若しくは高弾
    性率高強力繊維を含有するエポキシまたはポリイ
    ミドであることを特徴とする半導体装置。 5 特許請求の範囲第1項乃至第3項のいずれか
    において、前記基板がスルーホールピン型の多層
    基板であり、前記半導体チツプの電極端子がこの
    半導体チツプの前記基板側面の全面にわたつて形
    成されてなることを特徴とする半導体装置。
JP2246822A 1990-09-17 1990-09-17 半導体装置 Granted JPH03245558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2246822A JPH03245558A (ja) 1990-09-17 1990-09-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2246822A JPH03245558A (ja) 1990-09-17 1990-09-17 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1325234A Division JPH0639563B2 (ja) 1989-12-15 1989-12-15 半導体装置の製法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP08306742A Division JP3125137B2 (ja) 1996-11-18 1996-11-18 半導体装置

Publications (2)

Publication Number Publication Date
JPH03245558A JPH03245558A (ja) 1991-11-01
JPH0566024B2 true JPH0566024B2 (ja) 1993-09-20

Family

ID=17154214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2246822A Granted JPH03245558A (ja) 1990-09-17 1990-09-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH03245558A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213753A (ja) * 1995-11-30 1997-08-15 Ricoh Co Ltd 半導体装置とプリント基板との接続構造体
US6413624B1 (en) 1999-03-09 2002-07-02 International Superconductivity Technology Center Oxide superconductor and process for producing same
JP3858221B2 (ja) 2002-06-12 2006-12-13 財団法人国際超電導産業技術研究センター 高温超電導バルク材製超電導磁石及びその製造方法
JP5079456B2 (ja) * 2007-11-06 2012-11-21 新光電気工業株式会社 半導体装置及びその製造方法
JP5114784B2 (ja) * 2009-08-06 2013-01-09 デクセリアルズ株式会社 接続体の製造方法及び接続体
JP6323066B2 (ja) * 2013-03-29 2018-05-16 オムロン株式会社 電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
JPS5756954A (en) * 1980-09-22 1982-04-05 Hitachi Ltd Resin-sealed electronic parts
JPS5821417A (ja) * 1981-07-29 1983-02-08 Shin Etsu Chem Co Ltd 硬化性エポキシ樹脂組成物
JPS5834824A (ja) * 1981-08-26 1983-03-01 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
JPS5756954A (en) * 1980-09-22 1982-04-05 Hitachi Ltd Resin-sealed electronic parts
JPS5821417A (ja) * 1981-07-29 1983-02-08 Shin Etsu Chem Co Ltd 硬化性エポキシ樹脂組成物
JPS5834824A (ja) * 1981-08-26 1983-03-01 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及びその製造方法

Also Published As

Publication number Publication date
JPH03245558A (ja) 1991-11-01

Similar Documents

Publication Publication Date Title
US6784541B2 (en) Semiconductor module and mounting method for same
KR100456064B1 (ko) 극미세 피치 cog 기술용 이방성 전도성 필름
US20030080437A1 (en) Electronic assembly with filled no-flow underfill and methods of manufacture
EP1198005A1 (en) Semiconductor module and method of mounting
WO2007061216A1 (en) Method for bonding between electrical devices using ultrasonic vibration
US6242799B1 (en) Anisotropic stress buffer and semiconductor device using the same
JPH0566024B2 (ja)
JP3343317B2 (ja) 半導体ユニット及びその半導体素子の実装方法
JPS6364055B2 (ja)
KR100594343B1 (ko) 열경화성 접착재료
JP2003017625A (ja) インターポーザおよび半導体パッケージ
JP2000036515A (ja) ベアチップ実装構造
JPH022151A (ja) パッケージ構造体
JPH0639563B2 (ja) 半導体装置の製法
JP2675003B2 (ja) Lsi実装構造体
US6632320B1 (en) Adhesive material and circuit connection method
JPH10313022A (ja) 半導体装置
JPH04171970A (ja) 半導体装置
JP3125137B2 (ja) 半導体装置
JPH1126641A (ja) 半導体装置及びその製造方法
JPH0315337B2 (ja)
JP2001064619A (ja) 回路接続用フィルム状接着剤
JP2001127108A (ja) 半導体装置
JP3490990B2 (ja) フリップチップ実装方法
JPH108005A (ja) 異方性導電接着剤