JPH1126641A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1126641A
JPH1126641A JP17331197A JP17331197A JPH1126641A JP H1126641 A JPH1126641 A JP H1126641A JP 17331197 A JP17331197 A JP 17331197A JP 17331197 A JP17331197 A JP 17331197A JP H1126641 A JPH1126641 A JP H1126641A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
gap
sealing resin
resin member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17331197A
Other languages
English (en)
Inventor
Yumiko Ooshima
有美子 大島
Hideo Aoki
秀夫 青木
Takahito Nakazawa
孝仁 中沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17331197A priority Critical patent/JPH1126641A/ja
Publication of JPH1126641A publication Critical patent/JPH1126641A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 封止樹脂部材の含有素材の含有率を高くしな
がら良好な充填性が維持でき、パッケージ信頼性が向上
した半導体装置及びその製造方法を提供する。 【解決手段】 回路基板２３と半導体チップ２２とをフ
リップチップ接続すると共に、回路基板２３と半導体チ
ップ２２との間隙２６に封止樹脂部材２９を充填し硬化
させたもので、封止樹脂部材２９は、予め回路基板２３
上に所定量の不織状態のガラス繊維２８を略均等に分布
させておき、その後、ガラス繊維２８が載った回路基板
２３に半田バンプ２５を固着させて半導体チップ２２を
搭載し、続いてガラス繊維２８が挟まれた回路基板２３
と半導体チップ２２の間の間隙２６にエポキシ系樹脂材
料２７を滴下し、毛細管現象により間隙２６の全体に広
がるよう流し硬化させることによって形成される。これ
によりガラス繊維２８の含有量が多くなっても、未充填
部や気泡などを生じることなく充填を行うことができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板に半導体
チップをフリップチップ接続し、両者の間隙に封止樹脂
部材を充填するようにした半導体装置及びその製造方法
に関する。
【０００２】
【従来の技術】従来のフリップチップ方式によって構成
された半導体装置及びその製造方法を、図４乃至図６を
参照して説明する。図４は半導体チップと回路基板との
間隙に封止樹脂部材を充填する前の状態を示す断面図で
あり、図５及び図６は封止樹脂部材の充填が十分に行わ
れていない状態を説明するための断面図である。
【０００３】先ず、図４に示す封止樹脂部材を充填する
前の状態において、半導体シリコンで形成されたベア状
態の半導体チップ１（ベア・チップ）は、その素子形成
面に電極パッド２が設けられており、電極パッド２には
半田バンプ３が固着されている。また、例えばセラミッ
クや樹脂基板で形成された回路基板４は、その一主面に
接続パッド５が設けられている。なお、６は配線で、７
は回路基板４の他主面に設けられた外部接続用端子、８
は接続パッド５と外部接続用端子７を回路基板４を貫通
して接続するスルーホール配線である。そして、半導体
チップ１は、回路基板４の接続パッド５上に対応する半
田バンプ３を載せた後に、リフローで溶融させるなどし
て半田付けすることによりフェースダウン形に回路基板
４の一主面に搭載される。
【０００４】また、９はディスペンス装置の送出し部
で、その送出し部９の内部には封止樹脂部材１０が収納
されている。封止樹脂部材１０はエポキシ系樹脂材料１
１に、含有素材として例えばシリカ、あるいはアルミナ
で形成された球形、あるいは破砕形のフィラー１２を含
有させたもので、送出し部９の流出口１３から所定の場
所に送り出されるようになっている。そして、図示して
いないが半導体チップ１と回路基板４の間隙には、封止
樹脂部材１０が充填される。この間隙への封止樹脂部材
１０の充填は、半導体チップ１をフェースダウン形に搭
載した回路基板４を例えば６０℃〜７０℃とした状態
で、回路基板４の外周縁部分にディスペンス装置の流出
口１３から封止樹脂部材１０を送り出す。送り出された
封止樹脂部材１０は、半導体チップ１と回路基板４の間
隙が加温状態になっているので粘度が下げられ、毛細管
現象により間隙全体に充填される。
【０００５】一方、こうした従来の技術においては、半
導体チップ１と回路基板４の半田バンプ３による接続の
補強、熱特性の緩和などのために、半導体チップ１と回
路基板４の間隙に充填する封止樹脂部材１０のエポキシ
系樹脂材料１１に含有するフィラー１２の量をより多く
し、その熱膨張率を、半導体チップ１や回路基板４の熱
膨張率により近付けるようにしている。
【０００６】しかしながら上記の従来技術においては、
エポキシ系樹脂材料１１に含有させるフィラー１２の量
を多くし、封止樹脂部材１０におけるフィラー１２の含
有率を高くすると、含有率が高くなるにしたがって、封
止樹脂部材１０の粘度が増加する。そして、封止樹脂部
材１０の粘度が増加すると加温状態であっても封止樹脂
部材１０の流れる速度が遅くなり、半導体チップ１と回
路基板４の間隙に充填する際の充填時間が増大する。フ
ィラー１２の含有率をより高いものとすることで充填時
間が極端に増大した場合には、充填途中で封止樹脂部材
１０がゲル化を開始し、間隙全体に充填が行われないう
ちに流れが止まり、充填が完了しないまま硬化してしま
う虞がある。さらに、フィラー１２の大きさによっては
半導体チップ１と回路基板４の間隙が狭い場合、フィラ
ー１２による目詰まりが生じ、フィラー１２の含有状態
に場所による分布差を生じることとなって充填が阻害さ
れ、図５に示すように未充填部１４が生じたり、図６に
示すように間隙内に気泡１５が形成されてしまう虞があ
る。
【０００７】また前述した通り、半導体チップ１と回路
基板４の間隙に充填する封止樹脂部材１０のフィラー１
２の含有率をより高くすることで熱特性が緩和できる。
そして、繰り返し熱ストレスによるパッケージ信頼性を
向上させるために、封止樹脂部材１０の熱膨張係数をフ
ィラー含有率により調整するが、封止樹脂部材１０の半
導体チップ１と回路基板４の間隙への充填性を維持しな
がら、すなわち、未充填部１４が生じたり、気泡１５が
形成されてしまうなどすることなく、フィラー含有率を
例えば８０ｗｔ％程度まで増加させることは困難なもの
となっている。
【０００８】
【発明が解決しようとする課題】上記のような状況に鑑
みて本発明はなされたもので、その目的とするところ
は、封止樹脂部材の熱膨張率を、合成樹脂材料に対する
含有素材の含有率を高くして半導体チップや回路基板の
熱膨張率により近付けたものになるようにすると共に、
含有素材の含有率を高くしながらも良好な充填性が維持
でき、半導体チップと回路基板の間隙への封止樹脂部材
の充填が未充填部や気泡などを生じることなく行うこと
ができる高い信頼性を有する半導体装置及びその製造方
法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置及び
その製造方法は、回路基板と半導体チップとをフリップ
チップ接続すると共に、回路基板と半導体チップとの間
隙に封止樹脂部材を充填し、硬化させるようにしてなる
半導体装置において、封止樹脂部材が、合成樹脂材料と
ガラス繊維の含有素材とからなることを特徴とするもの
であり、さらに、合成樹脂材料がエポキシ系樹脂材料で
あり、ガラス繊維がガラスクロス状になっていることを
特徴とするものであり、また、半導体チップと回路基板
との間隙に含有素材を略均等に分布するよう設け、回路
基板の接続パッド上に半田バンプを介して半導体チップ
の対応する電極パッドが位置するように半導体チップを
回路基板上に載せる工程と、半田バンプを加熱溶融、固
化させて接続パッドと電極パッドとが導通するよう半田
付けする工程と、半導体チップと回路基板との間隙に合
成樹脂材料を充填し、硬化させる工程を有することを特
徴とする方法であり、さらに、含有素材がガラス繊維で
あり、合成樹脂材料がエポキシ系樹脂材料であることを
特徴とする方法である。
【００１０】
【発明の実施の形態】以下、本発明の一実施形態を図１
乃至図３を参照して説明する。図１は半導体チップと回
路基板との間隙に封止樹脂部材を充填する前の状態を示
す断面図であり、図２は封止樹脂部材が充填された状態
を示す断面図であり、図３は変形形態における封止樹脂
部材が充填された状態を示す断面図である。
【００１１】図１及び図２において、半導体装置２１
は、半導体シリコンを基板に用いて形成されたベア状態
の方形状の半導体チップ２２（ベア・チップ）を、セラ
ミックや樹脂などによって形成された同じく方形状で、
半導体チップ２２よりも大形状の回路基板２３の一主面
２４に、半田バンプ２５を間に設けるようにしてフェー
スダウン形に搭載して構成される。そして半導体チップ
２２と回路基板２３との間の間隙２６は、エポキシ系樹
脂材料２７に含有素材として不織状態のガラス繊維２８
を含有する、例えば含有率８０ｗｔ％程度含有する封止
樹脂部材２９を充填、硬化することによって封止されて
いる。
【００１２】また半導体チップ２２の回路基板２３への
搭載は、半導体チップ２２の素子形成面３０に設けられ
た電極パッド３１に半田バンプ２５を固着し、この半田
バンプ２５を回路基板２３の一主面２４に設けられた接
続パッド３２の対応するものに半田付けすることにより
行われている。なお、３３は回路基板２３の一主面２４
に設けられた配線で、３４は回路基板２３の他主面３５
に設けられた外部接続用端子、３６は接続パッド３２と
外部接続用端子３４を回路基板２３を貫通して接続する
スルーホール配線である。また回路基板２３を窒化アル
ミニウム基板としているが、アルミナ（Ａｌ2 Ｏ3 ）基
板、ガラエポ（ガラスフィラー入りエポキシ樹脂等を用
いた合成樹脂基板などであってよい。
【００１３】また、上記のように構成された半導体装置
２１は、下記の工程を経て形成される。すなわち、第１
の製造工程において、半導体チップ２２の素子形成面３
０の電極パッド３１に、半田バンプ２５を形成する。
【００１４】次に、第２の製造工程において、回路基板
２３の接続パッド３２上にフラックスを塗布してから、
回路基板２３の接続パッド３２が設けられていない部分
に、封止樹脂部材２９を構成する含有素材として、所定
量の不織状態のガラス繊維２８を略均等の厚さおよび略
均等に分布するように設ける。その後、図示しないが真
空吸着機構によって半田バンプ２５が形成された半導体
チップ２２を吸着保持し、回路基板２３の上に、電極パ
ッド３１に固着された半田バンプ２５が、対応する接続
パッド３２上面に当接するように載せる。
【００１５】次に、第３の製造工程において、図示しな
いリフロー装置に前工程で半導体チップ２２が所定位置
に載せられた回路基板２３をセットし、半田バンプ２５
を加熱溶融し固化させて、半田バンプ２５を接続パッド
３１に接続する。
【００１６】次に、第４の製造工程において、回路基板
２３と半導体チップ２２とを例えば６０℃〜７０℃に保
持した状態で、両者の間隙２６にディスペンス装置３７
を用いて封止樹脂部材２９を構成するエポキシ系樹脂材
料２７の充填を行う。充填はディスペンス装置３７の送
出し部３８の内部にエポキシ系樹脂材料２７を収納し、
送出し部３８の流出口３９からエポキシ系樹脂材料２７
を所定の部位に流出させることによって行われるもの
で、流出口３９から回路基板２３の半導体チップ２２よ
り大きい外周縁部分の１つにエポキシ系樹脂材料２７が
滴下される。滴下されたエポキシ系樹脂材料２７は、半
導体チップ２２と回路基板２３の間隙２６が加温状態で
粘度が下げられているので、ガラス繊維２８の間を毛細
管現象により広がるように流れ、両者の間隙２６の全体
隅々にまで充填される。
【００１７】次に、第５の製造工程において、ガラス繊
維２８が設けられた間隙２６にエポキシ系樹脂材料２７
が充填された回路基板２３を、例えば１５０℃に加熱さ
れた図示しないオーブンに１時間入れてキュアし、エポ
キシ系樹脂材料２７を所定量のガラス繊維２８を含有し
た状態で硬化して樹脂封止を行う。
【００１８】以上のように構成されているので、半導体
チップ２２と回路基板２３との間の間隙２６は、未充填
部や気泡などを生じることなく封止樹脂部材２９によっ
て充填されることになる。これは、封止樹脂部材２９が
含有する含有素材のガラス繊維２８を、エポキシ系樹脂
材料２７を充填する前に間隙２６内に分布させておくた
め、その量が多量であっても、所定量を略均等均一に分
布させておくことができ、また適正に分布するガラス繊
維２８の間をエポキシ系樹脂材料２７が毛細管現象によ
り円滑に流れ広がり、未充填部や気泡などを生じる虞が
ない。そして含有素材を高い含有率で含有させることが
できる。この結果、半導体装置２１は、封止樹脂部材２
９の熱膨張係数が半導体チップ２２や回路基板２３の熱
膨脹係数により近付いたものとなって熱特性が緩和でき
る。そして、繰り返し熱ストレスによるパッケージ信頼
性が向上して半導体装置２１の信頼性は高いものとな
る。
【００１９】なお、上記の実施形態においては含有素材
のガラス繊維２８を不織状態のものとし、これを回路基
板２３の一主面２４上に略均等に分布させるようにした
が、所定形状の不織布状態にして回路基板２３の一主面
２４上に設けるようにしてもよく、また、図３に示す変
形形態のように半導体装置２１ａにおける封止樹脂部材
２９ａの含有素材を、所定形状の織布状態のガラス繊維
２８ａにして回路基板２３の一主面２４上に設けるよう
にしてもよい。さらに、含有素材としてはガラス繊維２
８以外の繊維状の無機絶縁材料を用いて上記のように構
成することでも同様の作用、効果を得ることができる。
【００２０】
【発明の効果】以上の説明から明らかなように、本発明
によれば封止樹脂部材の含有素材の含有率を高くしなが
ら充填性が維持でき、未充填部や気泡などを生じること
がないよう良好な充填が実現でき、また封止樹脂部材の
熱膨張率を半導体チップや回路基板の熱膨張率により近
付けることができることから、パッケージ信頼性が向上
した高い信頼性を有するものとすることができる等の効
果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態における半導体チップと回
路基板との間隙に封止樹脂部材を充填する前の状態を示
す断面図である。
【図２】本発明の一実施形態を示すに断面図である。
【図３】本発明の一実施形態に係る変形形態を示すに断
面図である。
【図４】従来技術における半導体チップと回路基板との
間隙に封止樹脂部材を充填する前の状態を示す断面図で
ある。
【図５】従来技術における封止樹脂部材の充填が十分に
行われていない第１の状態を説明するための断面図であ
る。
【図６】従来技術における封止樹脂部材の充填が十分に
行われていない第２の状態を説明するための断面図であ
る。
【符号の説明】
２２…半導体チップ ２３…回路基板 ２５…半田バンプ ２６…間隙 ２７…エポキシ系樹脂材料 ２８，２８ａ…ガラス繊維 ２９，２９ａ…封止樹脂部材 ３１…電極パッド ３２…接続パッド

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 回路基板と半導体チップとをフリップチ
    ップ接続すると共に、前記回路基板と前記半導体チップ
    との間隙に封止樹脂部材を充填し、硬化させるようにし
    てなる半導体装置において、前記封止樹脂部材が、合成
    樹脂材料とガラス繊維の含有素材とからなることを特徴
    とする半導体装置。
  2. 【請求項２】 前記合成樹脂材料がエポキシ系樹脂材料
    であり、前記ガラス繊維がガラスクロス状になっている
    ことを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 半導体チップと回路基板との間隙に含有
    素材を略均等に分布するよう設け、前記回路基板の接続
    パッド上に半田バンプを介して前記半導体チップの対応
    する電極パッドが位置するように前記半導体チップを前
    記回路基板上に載せる工程と、前記半田バンプを加熱溶
    融、固化させて前記接続パッドと前記電極パッドとが導
    通するよう半田付けする工程と、前記半導体チップと前
    記回路基板との間隙に合成樹脂材料を充填し、硬化させ
    る工程を有することを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】 前記含有素材がガラス繊維であり、前記
    合成樹脂材料がエポキシ系樹脂材料であることを特徴と
    する請求項３記載の半導体装置の製造方法。
JP17331197A 1997-06-30 1997-06-30 半導体装置及びその製造方法 Pending JPH1126641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17331197A JPH1126641A (ja) 1997-06-30 1997-06-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17331197A JPH1126641A (ja) 1997-06-30 1997-06-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1126641A true JPH1126641A (ja) 1999-01-29

Family

ID=15958103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17331197A Pending JPH1126641A (ja) 1997-06-30 1997-06-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1126641A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026830A4 (en) * 1997-01-20 2004-10-06 Yokowo Seisakusho Kk ANTENNA CIRCUIT
CN101937885A (zh) * 2010-08-12 2011-01-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US8546950B2 (en) 2010-08-05 2013-10-01 Advanced Semiconductor Engineering Inc. Semiconductor package and manufacturing method thereof
GB2504343A (en) * 2012-07-27 2014-01-29 Ibm Manufacturing an semiconductor chip underfill using air vent
EP2760044A1 (en) * 2013-01-25 2014-07-30 Apple Inc. Embedded package on package systems

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026830A4 (en) * 1997-01-20 2004-10-06 Yokowo Seisakusho Kk ANTENNA CIRCUIT
US8546950B2 (en) 2010-08-05 2013-10-01 Advanced Semiconductor Engineering Inc. Semiconductor package and manufacturing method thereof
US8889488B2 (en) 2010-08-05 2014-11-18 Advanced Semiconductor Engineering, Inc. Method for manufacturing semiconductor package
CN101937885A (zh) * 2010-08-12 2011-01-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
GB2504343A (en) * 2012-07-27 2014-01-29 Ibm Manufacturing an semiconductor chip underfill using air vent
US8907503B2 (en) 2012-07-27 2014-12-09 International Business Machines Corporation Manufacturing an underfill in a semiconductor chip package
EP2760044A1 (en) * 2013-01-25 2014-07-30 Apple Inc. Embedded package on package systems
WO2014116538A1 (en) * 2013-01-25 2014-07-31 Apple Inc. Embedded package on package systems

Similar Documents

Publication Publication Date Title
US6373142B1 (en) Method of adding filler into a non-filled underfill system by using a highly filled fillet
US6661104B2 (en) Microelectronic assembly with pre-disposed fill material and associated method of manufacture
US7566586B2 (en) Method of manufacturing a semiconductor device
JPH0296343A (ja) 混成集積回路装置の製造方法
US6365435B1 (en) Method for producing a flip chip package
JPH1126641A (ja) 半導体装置及びその製造方法
JPH09266229A (ja) 半導体装置の実装方法および半導体装置の実装体
JP3558576B2 (ja) 半導体装置の製造方法および半導体装置
JPH1187424A (ja) 半導体装置およびその製造方法
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP3666576B2 (ja) 多層モジュールおよびその製造方法
JP4421118B2 (ja) 半導体装置製造方法
JP3708478B2 (ja) 電子部品の実装方法
JP2001015641A (ja) 電子部品の接続構造及び接続方法
JP2892348B1 (ja) 半導体ユニットおよび半導体素子の実装方法
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JP2004014870A (ja) 回路モジュール及びその製造方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP3260249B2 (ja) 半導体装置の実装方法とその実装体
JP2637684B2 (ja) 半導体装置の封止方法
JPH11274235A (ja) 半導体装置およびその製造方法
JPH05315397A (ja) 半導体装置の封止方法と封止構造
JPH10335386A (ja) 半導体実装方法
JP3990814B2 (ja) 電子部品の製造方法および電子部品の製造装置
JP2000277564A (ja) 半導体装置及びその製造方法