JP3666576B2 - 多層モジュールおよびその製造方法 - Google Patents
多層モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP3666576B2 JP3666576B2 JP2000210969A JP2000210969A JP3666576B2 JP 3666576 B2 JP3666576 B2 JP 3666576B2 JP 2000210969 A JP2000210969 A JP 2000210969A JP 2000210969 A JP2000210969 A JP 2000210969A JP 3666576 B2 JP3666576 B2 JP 3666576B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer connection
- interlayer
- melting point
- layer
- multilayer module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、電子部品を絶縁樹脂層に内蔵し多層化することにより得ることができる多層モジュールとその製造方法に関するものである。
【0002】
【従来の技術】
従来、特に回路基板の入出力端子電極に半導体装置を実装する際には、半田を用いたワイヤボンディング方法がよく利用されてきた。しかし、近年半導体装置のパッケージの小型化と接続端子数の増加により接続端子の間隔が狭くなり、従来の半田付け技術で対処することが次第に困難になってきた。
【0003】
そこで、最近では集積回路チップ等の半導体装置を回路基板の入出力端子電極上に直接実装することにより、実装面積を小型化して効率的使用を図ろうとする方法が提案されてきている。
【0004】
なかでも、半導体装置を回路基板にフェイスダウン状態でフリップチップ実装する方法は、半導体装置と回路基板との電気的接続が一括してできること、および接続後の機械的強度が強いことから有用な方法であるとされている。
【0005】
フリップチップ実装方法としては、電気的接続をはんだ、異方性導電シートまたは導電性接着剤を介して行う方法がある。
【0006】
【発明が解決しようとする課題】
しかしながら、携帯機器等に代表されるように小型軽量化はさらに進み半導体実装分野においてもさらなる高密度実装への要望は強く、回路基板の両面への実装あるいは3次元的構造を有する3次元実装開発が進められている。
【0007】
本発明は、電子部品特に半導体装置を絶縁層に内蔵し多層構造を形成することにより半導体装置の実装面積をさらに小型化・低背化することを目的とするものである。
【0008】
【課題を解決するための手段】
この目的を達成するために本発明では、電子部品が導電性接着剤により実装された回路基板と、前記回路基板の電子部品実装面を前記電子部品ごと絶縁封止する絶縁封止層と、前記絶縁封止層の厚み方向に貫通して配置された層間接続体を有した構造体を複数層一体化して構成されており、前記回路基板の両面には、それぞれの面に第1の層間接続用電極と第2の層間接続用電極を有し、第1の層間接続用電極には前記電子部品および前記層間接続体の下面が電気的に接続されており、第2の層間接続用電極には前記層間接続体の上面が電気的に接続されており、前記層間接続体は、前記導電性接着剤より低融点の低融点金属層からなり、前記低融点金属層は、前記絶縁樹脂層の熱硬化温度より融点が高く、かつ、層間接続体の上面の露出面の大きさが、第2の層間接続用電極の大きさより大きい、ことに特徴を有している。
【0009】
【発明の実施の形態】
本発明の請求項1に記載の発明は、電子部品が導電性接着剤により実装された回路基板と、前記回路基板の電子部品実装面を前記電子部品ごと絶縁封止する絶縁封止層と、前記絶縁封止層の厚み方向に貫通して配置された層間接続体を有した構造体を複数層一体化して構成されており、前記回路基板の両面には、それぞれの面に第1の層間接続用電極と第2の層間接続用電極を有し、第1の層間接続用電極には前記電子部品および前記層間接続体の下面が電気的に接続されており、第2の層間接続用電極には前記層間接続体の上面が電気的に接続されており、前記層間接続体は、前記導電性接着剤より低融点の低融点金属層からなり、前記低融点金属層は、前記絶縁樹脂層の熱硬化温度より融点が高く、かつ、層間接続体の上面の露出面の大きさが、第2の層間接続用電極の大きさより大きいものであることに特徴を有しており、これにより次のような作用を有する。すなわち、対向する絶縁樹脂層の層間接続体どうしは、低融点金属層により確実に電気的に接続されることになる。ここで、絶縁樹脂層は、通常、製造時において加熱加圧により硬化されるために、その硬化工程時に加えられる熱により、低融点金属層が溶融してその形状が壊れることが危惧される。もしも低融点金属層が溶融してその形状が壊れてしまうと、層間接続体どうしの電気的接続は不確実なものとなってしまうのは避けられない。これに対して、本発明では、低融点金属層を、絶縁樹脂層の熱硬化温度より融点が高いものとしている。そのため、絶縁樹脂層の硬化工程時に加えられる熱によっても、低融点金属層が溶融してその形状が壊れることはなく、精度の高い接続形態を維持することができる。さらには、他方の絶縁樹脂層側の層間接続体の接続面は低融点金属層により覆われることになり、両者の電気的接続はさらに強固なものとなる。このように、本発明の多層モジュール構造を利用すれば、電子部品を内蔵した多層モジュールを実現することができる。
【0012】
本発明の請求項2に記載の発明は、請求項1に係る多層モジュールであって、前記絶縁封止層が無機フィラー70重量%〜95重量%と熱硬化性樹脂とを含むものであることに特徴を有しており、これにより次のような作用を有する。すなわち、電子部品を内蔵した多層モジュールでは、電子部品を絶縁樹脂層内に封入しているから電子部品から放散される熱がモジュール内に蓄熱されて、低融点金属層が溶融し、これによって層間接続体どうしの電気的接続が不確実になることが危惧される。これに対して、本発明では、無機フィラーの含有率を上記のように規定することで絶縁封止層の熱伝導率を十分に高めることができる。そのため、電子部品から放散される熱がモジュール内に蓄熱されて、低融点金属層が溶融することはなくなる。
【0013】
本発明の請求項3に記載の発明は、請求項1または2に係る多層モジュールであって、前記回路基板は、アラミド繊維とエポキシ樹脂とを含み、かつ、インナービアホールを有するものであることに特徴を有しており、これにより、次のような作用を有する。すなわち、層間接続体の一部をビア配置の自由度の大きいインナービアホールにより構成することができ、その分、多層モジュールの設計の自由度が増すことになる。
【0014】
なお、本発明の構成は、請求項4に記載したように、放熱量の多い半導体装置を電子部品とした多層モジュールにおいて有効である。その中でも請求項5に記載したように、構造的に放熱性の悪いフリップチップ実装構造の半導体装置を電子部品とした多層モジュールにおいて特に有効である。これらの半導体装置を電子部品とした場合には、さらには次のような作用を発揮できる。すなわち、半導体装置の上面(実装面の反対側に位置する面)には、封止樹脂が存在するだけで、半導体装置や配線等の構成部品は存在していない。そのため、半導体装置に内蔵した状態で、絶縁樹脂層の上面を半導体装置ごと研削してその厚みを薄くして小型化を図ることができる。このとき、低融点金属層も一緒に研削されるが、この層も金属であるために形状が崩れることなく精度高く研削することができる。
【0016】
なお、前記低融点金属層は、請求項6に記載したように、はんだを主成分としたものとすれば、安価でしかも確実に層間接続体どうしの電気接続を行なうことができる。
【0019】
本発明の請求項7に記載した発明は、第1の層間接続用電極と第2の層間接続用電極をそれぞれその両面に有する回路基板を複数用意したうえで、これら回路基板に電子部品を実装する電子部品実装工程と、
前記回路基板の電子部品実装面の第1の層間接続用電極上に低融点金属層からなる層間接続体を形成する層間接続体形成工程と、
前記電子部品実装面に、未硬化状態の熱硬化性樹脂を含む絶縁封止層を載置したうえで、当該絶縁封止層に前記層間接続体の融点以下の温度を加えつつ加圧することで、前記絶縁封止層を熱硬化させて前記電子部品実装面を前記絶縁封止層で封止する封止工程と、
硬化した前記絶縁封止層を、その厚み方向に沿って前記層間接続体の露出面の大きさが前記第2の層間接続用電極より大きくなるまで研削する研削工程と、
研削処理された絶縁封止層付回路基板の複数を、層間接続体の露出面と他方第2の層間接続用電極とが向かい合うとともに、一方の層間接続体の露出面と第2の層間接続用電極とが対向するように互いに位置合わせたうえで、基板間に接着層を介在させて積層する積層工程と、
前記積層工程により形成された積層体に、前記低融点金属層の融点以上の温度を加えつつ加圧することで、前記接着層により前記積層体を一体化するとともに、前記層間接続体を第2の層間接続用電極に融着させて両者を電気的に接続する接着工程と、
を含んで多層モジュールの製造方法を構成した。これにより次のような作用を有する。
【0020】
すなわち、各絶縁封止層を電子部品ごと研削したうえで積層するので、製作した多層モジュールの厚みを薄くして小型化することができるようになる。特に、電子部品として、半導体装置を用いた場合には、研削により小型化が特に有効である。これは、半導体装置の上面側(実装面の反対側面)には通常半導体装置の構成部品が存在しないため、十分な研削を実施して薄型化を図ることができるためである。また、絶縁封止層は、封止工程時に加えられる熱により、低融点金属層が溶融してその形状が壊れることが危惧される。もしも低融点金属層が溶融してその形状が壊れてしまうと、層間接続体どうしの電気的接続は不確実なものとなってしまうのは避けられない。これに対して、本発明では、当該絶縁封止層に前記低融点金属層の融点以下の温度を加えつつ加圧することで、絶縁封止層を熱硬化させて電子部品実装面を絶縁封止層で封止するので、熱によって低融点金属層が溶融してその形状が壊れることはなく、精度の高い接続形態を維持することができる。さらには、裏面側余層間接続用電極が低融点金属層により覆われることになり、両者の電気的接続は強固になものとなる。
【0022】
以下、本発明の実施形態について図面を参照して説明する。
【0023】
図1は、本発明の一実施形態である電子部品内蔵型の多層モジュールの概略断面図である。図2は、多層モジュールを構成する絶縁樹脂層の内部構成の詳細を示す断面図である。図3は多層モジュールの製造プロセス図である。
【0024】
なお、以下、説明する実施形態においては、電子部品として半導体装置を用いた多層モジュールについて説明するがチップ型電子部品を用いた場合も同様であるのはいうまでもない。
【0025】
この多重モジュール1は、絶縁樹脂層2を多層に積層して構成されている。絶縁樹脂層2は、回路基板3にベアチップ状態の半導体装置4を実装することで構成されている。具体的には、絶縁樹脂層2は次のような構成を有している。すなわち、図2に示すように、回路基板3の表面には内部配線層5が設けられている。半導体装置4の実装面には外部接続用の電極パッド6が設けられている。電極パッド6には突起電極7が設けられている。そして、突起電極7を内部配線層5に当接させ、さらには、突起電極7と内部配線層5との間やその周囲に導電性接着剤8を介在させることで、半導体装置4は、内部配線層5に電気的に接続されている。半導体装置4と回路基板3との間の隙間は封止樹脂9により充填されている。
【0026】
回路基板3は、例えば、アラミド繊維とエポキシ樹脂とを含む混合物からなっており、基板両面には、層間接続用電極10Aと、層間接続用電極10Bとがそれぞれ形成されている。これら層間接続用電極10A、10Bは、回路基板3の内部にその厚み方向貫通して設けられたインナービアホール11により互いに接続されている。インナービアホール11は、例えば、回路基板3に形成された貫通孔に導電性接着剤を充填することで形成されるが、スルーホールめっきにより形成することもできる。そして、内部配線層5と層間接続用電極10Aとは、一体形成されることで互いに電気的に接続されている。層間接続用電極10Aの上にははんだボール12が設けられている。はんだボール12は層間接続用電極10Aに電気的に接続されている。回路基板3の表面には絶縁封止層13が設けられている。絶縁封止層13は、無機フィラー80重量%にエポキシ樹脂を混合して構成されている。
【0027】
無機フィラーとしては、回路基板3と同等の熱膨張率を実現するためや高い放熱性を得ることを鑑みれば、Al2O3、MgO、BN、AlN、SiO2のうちの少なくとも一つを含むものであるのが好ましい。
【0028】
絶縁封止層13は回路基板3の表面を覆う形態に設けられており、内部配線層5と半導体装置4とはんだボール12とは、絶縁封止層13の内部に封入されている。しかしながら、絶縁封止層13の上面13aにおいて、半導体装置4とはんだボール12とは露出している。
【0029】
以上の構成において、はんだボール12と層間接続用電極10A、10Bとインナービアホール11とから層間接続体が構成されている。そして、はんだボール12から低融点金属層が構成され、層間接続用電極10A、10Bとインナービアホール11とから層間接続体本体が構成されている。
【0030】
このように構成された絶縁樹脂層2の複数枚(図1では3枚)が接着層14を介して積層一体化している。このとき、一方の絶縁樹脂層2の裏面に露出している層間接続用電極10Bが他方の絶縁樹脂層2のはんだボール12に当接して電気的に接続しており、これにより、すべての絶縁樹脂層2の内部配線層5および半導体装置4は、互いに必要な箇所において電気的に接続されている。
【0031】
次に、この多重モジュールの製造方法を図3を参照して説明する。10mm×10mmサイズといった所定の大きさの半導体装置4に公知の方法により電極パッド6を形成する。さらには、ワイヤーボンディング装置を改良したバンプボンダー装置を用いてAuのワイヤーを溶かして球状にした後に電極パッド6に対して超音波、熱、および圧力を用いて接合し突起電極7を形成する。
【0032】
本実施形態においてはAuの突起電極7を形成したがはんだ等でも問題はないし形成方法もメッキ法でも問題はない。ただし、突起電極7は、後述する絶縁封止層13や封止樹脂9の熱硬化温度(150℃)より融点が高いものから構成する必要はある。そうしないと、上記熱硬化温度により突起電極7が溶融して接続不良を引き起こしてしまう。なお、半導体装置4の構造については図2にその詳細が描写されている。
【0033】
続いて、図3(a)に示すように、公知の方法で半導体装置4を回路基板3上へフリップチップ実装を行う。今回は半導体装置4と回路基板3との電気的接続は導電性接着剤8を用いて行う。導電性接着剤8以外を用いた場合においても、多層化工程にて加わる温度にて接続を阻害しないものであれば同様の効果が得られる。また、回路基板3としてはインナービアホール11を有するアラミド繊維とエポキシ樹脂とを含む混合物からなる基板を用いたが、ガラス繊維とエポキシ樹脂とを含む混合物からなる基板を用いた場合も同様である。
【0034】
導電性接着剤8の硬化を行った後、半導体装置4と回路基板3との間の隙間に封止樹脂9を供給し150℃の加熱処理を加えることで、封止樹脂9を硬化させる。さらに、層間接続用電極10Aの所定箇所の上にはんだボール12を搭載する。はんだボール12としては、後述する絶縁封止層13の熱硬化温度(150℃)より高い融点(具体的には、160℃〜180程度)を有するものから構成している。そうしないと、上記熱硬化温度によりはんだボール11が溶融して接続不良を引き起こしてしまう。本実施形態においては、はんだボール12を用いたが、融点に関する上記条件を満足する低融点金属であれば用途に応じて用いることは可能である。
【0035】
はんだボール12を搭載した後に、図3(b)に示すように、回路基板3上に未硬化状態の絶縁封止層13を配置する。絶縁封止層13は、無機フィラー80重量%に熱硬化温度150℃のエポキシ樹脂を混合して構成する。そして、絶縁封止層13を150℃に加熱しながら加圧を行うことで、半導体装置4とはんだボール12とを絶縁封止層13内にモールドする。これによりプレ絶縁樹脂層2が完成する。このとき、はんだボール12として、加熱温度(150℃)より高い融点を有するものを用いているので、絶縁封止層13の熱硬化時にはんだボール12が溶融してその形状が崩れることはなく、したがって、後の接続工程に支障は来たさない。
【0036】
上記モールド後、図3(c)に示すように、プレ絶縁樹脂層2の絶縁シート面を研削する。研削は、はんだボール12が出現するまで行う。さらに研削は、はんだボール12の露出面が他方の絶縁樹脂層2の層間接続用電極10Bより大きくなるまで行なう。これは、層間接続用電極10Bがはんだボール12の露出面に入り込んで確実に当接して、両者が強固に電気的に接続されるようにするためである。さらには、このような研削により、プレ絶縁樹脂層2の薄型化が図れ、これにより多層モジュール全体の薄型化や小型化が図れる。
【0037】
このとき、半導体装置4の上面も研削されることになるが、通常、半導体装置4の上面側はモールド樹脂層だけが存在して半導体装置4の本体部品等は存在しない。そのため、半導体装置4の上面を研削してもなんら支障はない。研削後のプレ絶縁樹脂層2を絶縁樹脂層2とする。
【0038】
このようにして作製した絶縁樹脂層2を複数用意し、図3(d)に示すように、絶縁樹脂層2の間にエポキシ樹脂からなる接着層14を配置して積層し、さらに、対向する絶縁樹脂層2の一方のはんだボール12の位置が、他方の層間接続用電極10Bの位置に合致するように積層体の位置決めを行った後に、その積層体を200℃に加熱しつつ圧力を加えることにより接着層14を硬化させて多層化して、図1に示す多重モジュール1が完成する。このときの積層体の加熱温度は、はんだボール12の融点より高い温度に設定される。これにより、はんだボール12が溶融した状態で、他方の層間接続用電極10Bに当接するので、はんだボール12が冷却した後は、はんだボール12と他方の層間接続用電極10Bとは強固に当接して、確実に電気的に接続されることになる。
【0039】
このように、本実施形態では、はんだボール12を、絶縁樹脂層2を構成する絶縁封止層13の熱硬化温度(150℃)より融点が高いものとしている。そのため、絶縁封止層13の硬化工程時に加えられる熱によっても、はんだボール12が溶融してその形状が壊れることはなく、精度の高い接続形態を維持することができる。
【0040】
また、絶縁封止層13が無機フィラー70重量%〜95重量%と熱硬化性樹脂とを含むものであるので、絶縁封止層13の熱伝導率を十分に高めることができる。そのため、半導体装置4から放散される熱がモジュール内に蓄熱されて、はんだボール12が溶融することはなく、はんだボール12による接続は強固なものとなっている。無機フィラーの含有量を上記のように設定するにあたり、本願発明者は、次のような実験を行った。すなわち、無機フィラーとして、Al2O3を用いとともに、熱硬化性樹脂としてエポキシ樹脂を用いた絶縁封止層13の材料により、シート材を形成してその熱伝導度を測定したところ、本発明の範疇である70重量%〜95重量%の無機フィラー含有量において、従来のガラスエポキシ基板のものと比較して約20倍以上もの熱伝導度を得られることを確認した。また、熱膨張係数においても、上記含有量を90重量%以上とすることで、シリコン半導体に近い熱膨張係数が得られることも確認できた。
【0041】
なお、半導体装置4を内蔵することにより、半導体装置4から放散される熱がある程度絶縁樹脂層2に蓄熱されることは避けられないが、熱に対して耐久性があり、接続を維持することができる導電性接着剤により半導体装置4を内部配線層5に電気的に接続しており、そのために半導体装置4の接続がさらに確実なものとなっている。
【0042】
また、本実施形態は、図4に示すように、はんだボール12の露出面(図中符号12aを付している)の大きさを、はんだボール12が層間接続用電極10Aに接する面(図中、符号12bを付している)の大きさより大きくしてもよい。これは次のような理由によっている。すなわち、絶縁樹脂層2の内部の接続箇所であるはんだボール12と層間接続用電極10Aとの接続点と、絶縁樹脂層2の外側の接続箇所であるはんだボール12と層間接続用電極10Bとの間の接続点とを、接続強度の点で比較すると、構造的にみて、後者(はんだボール12と層間接続用電極10B)の方が接続強度が落ちるのは避けられない。そこで、はんだボール12の露出面12aの大きさを、面12bの大きさより大きくすることで、この接続部位でのの接続強度をより高めている。なお、このような構造は、はんだボール12として球状のものを層間接続用電極10A上に搭載したうえで、研削することで比較的簡単に得ることができる。
【0043】
また、本実施形態では、はんだボール12の露出面12aの大きさを、他方の絶縁樹脂層側の層間接続用電極10Bのの大きさより大きくしている。これにより層間接続用電極10Bははんだボール12により覆われることになり、両者の電気的接続はさらに強固になものとなっている。本実施形態の構造においては、異種の絶縁層である回路基板3と絶縁封止層13とを多層化しているために層間接続体の接続部位に多層モジュール1に生じる熱応力が集中することになる。特に、多層化時に接続がなされるはんだボール12と層間接続用電極10Bとの間の接続箇所(絶縁封止総13と回路基板3との界面)に応力が集中する。そのため、応力が集中するはんだボール12と層間接続用電極10Bとの接続面積を大きくすることにより、接続信頼性をさらに向上させることができた。
【0044】
また、回路基板3として、アラミド繊維とエポキシ樹脂とを含んだインナービア構成の回路基板を用いることにより、ビア配置の自由度が増し容易にモジュールを設計することが可能となった。
【0045】
【発明の効果】
本発明によれば、絶縁樹脂層の硬化工程時に加えられる熱によっても、低融点金属層が溶融してその形状が壊れることはなく、精度の高い接続形態を維持することができる。
【0046】
また、絶縁封止層の熱伝導率を十分に高めることができるので、電子部品から放散される熱がモジュール内に蓄熱されて、低融点金属層が溶融することはなくなり、十分なる接続信頼性を得ることができる。
【0047】
また、電子部品を内蔵した状態で、絶縁樹脂層の上面を半導体装置ごと研削してその厚みを薄くして小型化を図ることができる。
【0048】
また、層間接続体の一部をビア配置の自由度の大きいインナービアホールにより構成することで、自由度の高い多層モジュールの設計を実現することもできる。
【0049】
また、低融点金属層の露出面の大きさを、当該低融点金属層が前記層間接続体本体に接する面の大きさより大きくすることで、層間接続体どうしの接続部位の接続強度をより高めることができる。
【0050】
また、低融点金属層の露出面を、当該低融点金属層が電気的に接続される他方の絶縁樹脂層側の層間接続体の接続面より大きくすることで、他方の絶縁樹脂層側の層間接続体の接続面は低融点金属層により覆われることになり、両者の電気的接続はさらに強固になものとすることができる。
【0051】
このように、本発明では、薄型(小型)の多層モジュール(3次元実装構造体)を得ることができ、これによって半導体装置の実装面積をさらに小型化・低背化することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態の多層モジュールの概略断面図である。
【図2】 実施形態の多層モジュールを構成する絶縁樹脂層の概略断面図である。
【図3】実施形態の多層モジュールの製造プロセス図である。
【図4】本発明の変形例の概略断面図である。
【符号の説明】
1 多重モジュール 2 絶縁樹脂層 3 回路基板 4 半導体装置
5 内部配線層 6 電極パッド 7 突起電極 8 導電性接着剤
9 封止樹脂 10A、10B 層間接続用電極
11 インナービアホール 12 はんだボール 13 絶縁封止層
14 接着層
Claims (7)
- 電子部品が導電性接着剤により実装された回路基板と、前記回路基板の電子部品実装面を前記電子部品ごと絶縁封止する絶縁封止層と、前記絶縁封止層の厚み方向に貫通して配置された層間接続体を有した構造体を複数層一体化して構成されており、
前記回路基板の両面には、それぞれの面に第1の層間接続用電極と第2の層間接続用電極を有し、
第1の層間接続用電極には前記電子部品および前記層間接続体の下面が電気的に接続されており、
第2の層間接続用電極には前記層間接続体の上面が電気的に接続されており、
前記層間接続体は、前記導電性接着剤より低融点の低融点金属層からなり、
前記低融点金属層は、前記絶縁樹脂層の熱硬化温度より融点が高く、
かつ、層間接続体の上面の露出面の大きさが、第2の層間接続用電極の大きさより大きい、
ことを特徴とする多層モジュール。 - 請求項1に記載の多層モジュールであって、
前記絶縁封止層が無機フィラー70重量%〜95重量%と熱硬化性樹脂とを含むものである、
ことを特徴とする多層モジュール。 - 請求項1または2に記載の多層モジュールであって、
前記回路基板は、アラミド繊維とエポキシ樹脂とを含み、かつ、インナービアホールを有するものである、
ことを特徴とする多層モジュール。 - 請求項1ないし3のいずれかに記載の多層モジュールであって、
前記電子部品は半導体装置である、
ことを特徴とする多層モジュール。 - 請求項4に記載の多層モジュールであって、
前記半導体装置はフリップチップ実装構造を有している、
ことを特徴とする多層モジュール。 - 請求項1ないし5のいずれかに記載の多層モジュールであって、
前記低融点金属層は、はんだを主成分としたものである、
ことを特徴とする多層モジュール。 - 第1の層間接続用電極と第2の層間接続用電極をそれぞれその両面に有する回路基板を複数用意したうえで、これら回路基板に電子部品を実装する電子部品実装工程と、
前記回路基板の電子部品実装面の第1の層間接続用電極上に低融点金属層からなる層間接続体を形成する層間接続体形成工程と、
前記電子部品実装面に、未硬化状態の熱硬化性樹脂を含む絶縁封止層を載置したうえで、当該絶縁封止層に前記層間接続体の融点以下の温度を加えつつ加圧することで、前記絶縁封止層を熱硬化させて前記電子部品実装面を前記絶縁封止層で封止する封止工程と、
硬化した前記絶縁封止層を、その厚み方向に沿って前記層間接続体の露出面の大きさが前記第2の層間接続用電極より大きくなるまで研削する研削工程と、
研削処理された絶縁封止層付回路基板の複数を、層間接続体の露出面と他方第2の層間接続用電極とが向かい合うとともに、一方の層間接続体の露出面と第2の層間接続用電極とが対向するように互いに位置合わせたうえで、基板間に接着層を介在させて積層する積層工程と、
前記積層工程により形成された積層体に、前記低融点金属層の融点以上の温度を加えつつ加圧することで、前記接着層により前記積層体を一体化するとともに、前記層間接続体を第2の層間接続用電極に融着させて両者を電気的に接続する接着工程と、
を含むことを特徴とする多層モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000210969A JP3666576B2 (ja) | 2000-07-12 | 2000-07-12 | 多層モジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000210969A JP3666576B2 (ja) | 2000-07-12 | 2000-07-12 | 多層モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002026244A JP2002026244A (ja) | 2002-01-25 |
JP3666576B2 true JP3666576B2 (ja) | 2005-06-29 |
Family
ID=18707156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000210969A Expired - Fee Related JP3666576B2 (ja) | 2000-07-12 | 2000-07-12 | 多層モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3666576B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8912669B2 (en) | 2012-07-05 | 2014-12-16 | Nitto Denko Corporation | Sealing resin sheet, method for producing electronic component package and electronic component package |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002343904A (ja) * | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
CN100550355C (zh) | 2002-02-06 | 2009-10-14 | 揖斐电株式会社 | 半导体芯片安装用基板及其制造方法和半导体模块 |
JP3666462B2 (ja) | 2002-03-11 | 2005-06-29 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP3912318B2 (ja) | 2003-05-02 | 2007-05-09 | セイコーエプソン株式会社 | 半導体装置の製造方法および電子デバイスの製造方法 |
KR100493063B1 (ko) * | 2003-07-18 | 2005-06-02 | 삼성전자주식회사 | 스택 반도체 칩 비지에이 패키지 및 그 제조방법 |
JP4501752B2 (ja) * | 2005-03-30 | 2010-07-14 | ブラザー工業株式会社 | 基板接合構造の製造方法及びインクジェットヘッドの製造方法 |
JP4791244B2 (ja) * | 2006-05-11 | 2011-10-12 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法 |
-
2000
- 2000-07-12 JP JP2000210969A patent/JP3666576B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8912669B2 (en) | 2012-07-05 | 2014-12-16 | Nitto Denko Corporation | Sealing resin sheet, method for producing electronic component package and electronic component package |
Also Published As
Publication number | Publication date |
---|---|
JP2002026244A (ja) | 2002-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100299885B1 (ko) | 반도체장치및그의제조방법 | |
KR100480515B1 (ko) | 반도체 장치 | |
US8390106B2 (en) | Circuit board with built-in semiconductor chip and method of manufacturing the same | |
JP2006303114A (ja) | 多段構成半導体モジュールおよびその製造方法 | |
US7807510B2 (en) | Method of manufacturing chip integrated substrate | |
WO2014112167A1 (ja) | モジュールおよびその製造方法 | |
JP4655092B2 (ja) | 回路モジュールおよびこの回路モジュールを用いた回路装置 | |
JP4218434B2 (ja) | 電子装置 | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
JP3666576B2 (ja) | 多層モジュールおよびその製造方法 | |
JPWO2007132612A1 (ja) | 複合基板及びその製造方法 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
JP4702370B2 (ja) | 回路モジュールの製造方法 | |
JPH11214611A (ja) | 半導体装置及びその製造方法 | |
JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
JP2001345418A (ja) | 両面実装構造体の製造方法及びその両面実装構造体 | |
JP2011071234A (ja) | 半導体装置およびその製造方法 | |
JP2001068604A (ja) | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH11340352A (ja) | 実装構造体 | |
JPH11204692A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |