JPWO2007132612A1 - 複合基板及びその製造方法 - Google Patents

複合基板及びその製造方法 Download PDF

Info

Publication number
JPWO2007132612A1
JPWO2007132612A1 JP2008515459A JP2008515459A JPWO2007132612A1 JP WO2007132612 A1 JPWO2007132612 A1 JP WO2007132612A1 JP 2008515459 A JP2008515459 A JP 2008515459A JP 2008515459 A JP2008515459 A JP 2008515459A JP WO2007132612 A1 JPWO2007132612 A1 JP WO2007132612A1
Authority
JP
Japan
Prior art keywords
piece
substrate
substrate body
main surface
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008515459A
Other languages
English (en)
Other versions
JP4725817B2 (ja
Inventor
酒井　範夫
範夫 酒井
山本　幸男
幸男 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008515459A priority Critical patent/JP4725817B2/ja
Publication of JPWO2007132612A1 publication Critical patent/JPWO2007132612A1/ja
Application granted granted Critical
Publication of JP4725817B2 publication Critical patent/JP4725817B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10946—Leads attached onto leadless component after manufacturing the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

簡単な構成で接合部分の熱応力や衝撃応力を緩和することができ、簡単に製造することができる複合基板及びその製造方法を提供する。まず、基板本体１０の一方主面１０ａの端子に、金属薄板の折り曲げ加工により形成され中間片３４の両端にそれぞれ第１片３２と第２片３６とが連続する複数の接続部材３０のそれぞれの第１片３２を接合するとともに、基板本体１０の一方主面１０ａにチップ状電子部品２０，２２を搭載する。次いで、チップ状電子部品２０，２２の少なくとも一部と少なくとも接続部材３０のそれぞれの第１片３２とを覆い、かつ、少なくとも接続部材３０のそれぞれの第２片３６の基板本体１０とは反対側の面３７が露出するように、基板本体１０の一方主面１０ａに樹脂層２４を形成する。

Description

本発明は複合基板及びその製造方法に関し、詳しくは、基板本体の一方主面に接続部材を接合してなる複合基板及びその製造方法に関する。
高密度に電子部品を実装するため、基板本体の両面又は片面にチップ状電子部品を搭載したモジュール部品が提供されている。このようなモジュール部品を他の回路基板に実装するに当たり、モジュール部品の基板本体に枠状の部材やケースを取り付けることが提案されている。この場合、基板本体と他の回路基板との間の電気的接続のため、枠状の部材やケースには配線パターンが形成され、配線パターンの一端が基板本体に接合され、配線パターンの他端が他の回路基板に接合される。
例えば特許文献１には、プリント配線板の片面に取着する絶縁体の封止枠の外縁に、スルーホールを半分に切断した平面半円状の端子用凹部を設け、この端子用凹部の内周にめっきを施すことによって、プリント配線板のパッド部と導通接続される外部入出力端子を形成することが開示されている。
また、特許文献２には、成形樹脂材のケース本体から端子面が露出する電子部品搭載用ケースを作製するため、プレス加工により折り曲げたターミナルを、上下一対の金型にアライメントして配置し、樹脂をインサート成形することが開示されている。
特開平６−２１６３１４号公報 特開２００４−２６６０１３号公報
モジュール部品の基板本体とモジュール部品が実装される他の回路基板との熱膨張率又は線膨張係数に差があると、温度変化によって、枠状の部材やケースに形成した配線パターンやターミナルと基板本体や他の回路基板との接合部分に熱応力が作用する。また、これらの接合部分には、落下衝撃によって衝撃応力が作用する。
特許文献１のように、プリント配線板のパッド部と導通接続される外部入出力端子をめっきで形成した場合には、めっき膜の厚みが薄く（せいぜい５０μｍ）、めっき膜に接続される端子やめっき膜と端子との間のハンダや導電性ペーストは、プリント配線板の主面に対して垂直方向に一直線上に配列され接合されるため、熱応力や衝撃応力に対する接合信頼性が低い。
また、スルーホールに湿式めっきにより成膜すると、めっき液が膜内に残留しやすい。そのため、封止枠の接合、他の回路基板への接合、封止枠内に充填した封止樹脂の硬化などの後工程で温度が１００℃以上になると、残留していためっき液が急激に膨張して、めっき膜に亀裂が入ったり、スルーホールに充填したはんだ内にボイドが発生したりして、熱応力や衝撃応力に対する接合信頼性が低下することがある。
また、封止枠を形成するために、スルーホールを形成し、スルーホール内周面にめっきを施し、あるいははんだを充填するなど、工程が煩雑で製造コストが高くなる。
また、封止枠内に封止樹脂を充填すると、封止樹脂の硬化収縮によってプリント配線板が反りやすいため、良品率が低く、硬化温度プロファイルを厳密に管理する必要がある。
特許文献２のように、折り曲げたターミナルを配置してインサート成形する場合、ターミナルの強度が小さいと、樹脂を充填するときの圧力でターミナルが変形し、最悪、隣接するターミナルに接触してショートする。そのため、小型化しようとしても、ターミナルの幅及び隣接するターミナルとの間の間隔は数百μｍ程度、ケースの枠の幅も数百μｍ程度が限界となる。
また、インサート成形のための金型が必要であるため、初期コストが大きい。
また、成形樹脂とターミナルの金属との熱膨張率の差によって、ケースがねじれたり反ったりして成形され、それを他の回路基板に接合すると、接合信頼性が低下する。特に端子数が多くなると、接合信頼性の低下が著しい。
さらに、圧力で、折り曲げられたターミナル上にも成形樹脂が流れ込み、ハンダ付けできなくなり、そこと他の部材との接合信頼性は低い。
インサート成形では、樹脂を注入するためのゲート部分が残るため、その部分を成形後に切り取る必要があり、工程が多くなる。さらに、この切断工程において、幅の細い封止枠にはクラックが入りやすく、最悪の場合には破断する。
また、封止枠を基板にはんだ付けするためのリフロー時に、熱膨張係数の差により基板が反り、品質の低下を招くことがある。特に、セラミック基板に、樹脂成形した封止枠を接合する場合、セラミック基板の熱膨張係数が５〜１１ｐｐｍ／℃、封止枠に用いる樹脂の熱膨張係数が２０〜２００ｐｐｍ／℃であり、熱膨張係数の差が大きくなるため、品質低下傾向が顕著となる。
本発明は、かかる実情に鑑み、簡単な構成で接合部分の熱応力や衝撃応力を緩和することができ、簡単に製造することができる複合基板及びその製造方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した複合基板の製造方法を提供する。
複合基板の製造方法は、第１の工程と第２の工程とを備える。前記第１の工程において、基板本体の一方主面に、金属薄板の折り曲げ加工により形成され中間片の両端にそれぞれ第１片と第２片とが連続する複数の接続部材のそれぞれの前記第１片を接合するとともに、前記基板本体の前記一方主面にチップ状電子部品を搭載する。前記第２の工程において、前記チップ状電子部品の少なくとも一部と少なくとも前記接続部材のそれぞれの前記第１片とを覆い、かつ、少なくとも前記接続部材のそれぞれの前記第２片の前記基板本体とは反対側の面が露出するように、前記基板本体の前記一方主面に樹脂層を形成する。
上記の方法で製造された複合基板は、樹脂層から露出している接続部材の第２片の基板本体とは反対側の面が、外部回路基板に接続される。このとき、温度変化や衝撃力等により、接続部材と基板本体との接合部分や接続部材と外部回路基板との接合部分に生じる熱応力や衝撃応力等を、金属薄板の折り曲げ加工により形成された接続部材が弾性変形することによって、緩和することができる。そのため、接合信頼性を向上することができる。
上記方法によれば、第２の工程における樹脂層の形成によって、接続部材の埋め込みと基板本体の一方主面に搭載されたチップ状電子部品の固定とを同時に行うことができ、基板本体と外部回路基板との間に間隔を確保するための別部材（以下、単に「別部材」ともいう。）を基板本体の一方主面に接合する場合よりも構成が簡単であり、製造工程も簡単になる。
さらに、別部材を基板本体の一方主面に接合する場合よりも、複合基板を小型化することができる。別部材の寸法のばらつきや別部材を基板本体に接合する位置のばらつき等を考慮して、寸法に余裕を持たせ、大きくする必要がないからである。
好ましくは、前記第２の工程において、前記チップ状電子部品の少なくとも一部と少なくとも前記接続部材のそれぞれの前記第１片とを覆い、かつ、少なくとも前記接続部材のそれぞれの前記第２片の前記基板本体とは反対側の面が露出するように、前記基板本体の前記一方主面に液状の樹脂を塗布し、硬化させることにより、前記樹脂層を形成する。
圧力を加えて樹脂を成形すると、接続部材が変形したり、接続部材の露出面に樹脂が付着するなどの不都合が生じやすいが、液状の樹脂を塗布することで、このような不都合が生じることなく、樹脂層を容易に形成することができる。また、別部材を形成し、基板本体に接合する場合に比べ、工程が簡単になる。
好ましくは、前記第１の工程と前記第２の工程とは、複数個分の前記基板本体を含む集合基板の状態で、複数個分の前記複合基板についてまとめて行う。前記第２の工程の後に、複合基板の製造方法は、前記複合基板の分割線に沿って前記樹脂層にスリットを形成する工程を、さらに備える。
この場合、複数個分の複合基板の樹脂層が連続することによって発生する集合基板の反りを、スリットを形成することによって防ぐことができる。
好ましくは、複合基板の製造方法は、前記基板本体の他方主面に他のチップ状電子部品を搭載する工程を、さらに備える。
この場合、複合基板の実装密度を高めることができる。
好ましくは、前記基板本体は、１０５０℃以下で焼結する複数のセラミック層を積層してなる積層体の内部に導体パターンを有するセラミック多層基板である。
この場合、セラミック多層基板により複合基板の実装密度を高めつつ、接合信頼性を向上することができる。また、セラミック多層基板は他の種類の基板に比べて熱膨張係数が小さいため熱応力が大きくなりやすい上、脆い。したがって、熱応力や衝撃応力からセラミック多層基板自体の破壊を防止する効果が大きい。
好ましくは、前記第１の工程において、前記接続部材は、前記第１片及び前記第２片が前記中間片に関して、すなわち、中間片−第１片の接続部と中間片−第２片の接続部とを結ぶ仮想線に関して、同じ側に延在する。前記接続部材は、前記中間片同士が対向し、かつ、前記第１片及び前記第２片が前記中間片同士の間よりも外側に延在するように、前記第１片が前記基板本体の前記一方主面の前記端子に接合される。
対向する接続部材の中間片間の距離は、第１片及び第２片が中間片同士の間に延在する場合よりも、第１片及び第２片が中間片同士の間よりも外側に延在する場合の方が短くなるため、接続部材と基板本体や外部回路との接合部分に生じる熱応力や衝撃応力等も小さくなる。その結果、接合信頼性は、第１片及び第２片が中間片同士の間に延在する場合よりも、第１片及び第２片が中間片同士の間よりも外側に延在する場合の方が向上する。
好ましくは、前記第１の工程において、前記接続部材は、前記第１片及び前記第２片が前記中間片に関して、すなわち、中間片−第１片の接続部と中間片−第２片の接続部とを結ぶ仮想線に関して、互いに反対側に延在する。前記接続部材は、前記中間片同士が対向し、かつ、前記第１片又は前記第２片の一方同士が前記中間片同士の間よりも外側に延在し、かつ、前記第１片又は前記第２片の他方同士が前記中間片同士の間に延在するように、前記第１片が前記基板本体の前記一方主面の前記端子に接合される。
この場合、複合基板が接続される外部回路基板が湾曲しても、接続部材の第２片は、樹脂層から離れて弾性変形して、あるいは樹脂層を押圧するように弾性変形して、接合部分の応力を緩和する。第１片は、回動が樹脂層によって阻止される。これにより、接続部材と基板本体や外部回路との接合部分に無理な力が作用しないようにして、接合信頼性を高めることができる。
好ましくは、前記接続部材は、前記第１片の面積が、前記第２片の面積よりも大きい。
この場合、接続部材の第１片と基板本体の端子との間の接合部分の面積を大きくして、接続部材の第１片と基板本体の端子との間の接合強度を向上させることができる。
また、本発明は、以下のように構成した複合基板を提供する。
複合基板は、（ａ）基板本体と、（ｂ）金属薄板の折り曲げ加工により形成され、中間片の両端にそれぞれ第１片と第２片とが連続し、前記第１片が前記基板本体の一方主面に接合された複数の接続部材と、（ｃ）前記基板本体の前記一方主面に搭載されたチップ状電子部品と、（ｄ）前記チップ状電子部品と少なくとも前記接続部材のそれぞれの前記第１片とを覆い、かつ、少なくとも前記接続部材のそれぞれの前記第２片の前記基板本体とは反対側の面が露出するように、前記基板本体の前記一方主面全体に同一樹脂材料で形成された樹脂層とを備える。
上記構成の複合基板は、樹脂層から露出している接続部材の第２片の基板本体とは反対側の面が、外部回路基板に接続される。このとき、温度変化や衝撃力等により、接続部材と基板本体との接合部分や接続部材と外部回路基板との接合部分に生じる熱応力や衝撃応力等を、接続部材が弾性変形することによって、緩和することができる。そのため、接合信頼性を向上することができる。
上記構成によれば、基板本体の一方主面全体に同一樹脂材料で樹脂層を形成することによって、接続部材の埋め込みと基板本体の一方主面に搭載されたチップ状電子部品の封止とを同時に行うことができ、基板本体と外部回路基板との間に間隔を確保するための別部材（以下、単に「別部材」ともいう。）を基板本体の一方主面に接合する場合よりも構成が簡単であり、製造工程も簡単になる。
さらに、別部材を基板本体の一方主面に接合する場合よりも、複合基板を小型化することができる。別部材の寸法のばらつきや別部材を基板本体に接合する位置のばらつき等を考慮して、寸法に余裕を持たせ、大きくする必要がないからである。
好ましくは、前記基板本体の他方主面に搭載された他のチップ状電子部品を、さらに備える。
この場合、複合基板の実装密度を高めることができる。
好ましくは、前記基板本体は、１０５０℃以下で焼結する複数のセラミック層を積層してなる積層体の内部に導体パターンを有するセラミック多層基板である。
この場合、セラミック多層基板により複合基板の実装密度を高めつつ、接合信頼性を向上することができる。また、セラミック多層基板は他の種類の基板に比べて脆いため、熱応力や衝撃応力からセラミック多層基板自体の破壊を防止する効果が大きい。
好ましくは、前記接続部材は、前記第１片及び前記第２片が前記中間片に関して同じ側に延在する。前記接続部材は、前記中間片同士が対向し、かつ、前記第１片及び前記第２片が前記中間片同士の間よりも外側に延在する。
対向する接続部材の中間片間の距離は、第１片及び第２片が中間片同士の間に延在する場合よりも、第１片及び第２片が中間片同士の間よりも外側に延在する場合の方が短くなるため、接続部材と基板本体や外部回路との接合部分に生じる熱応力や衝撃応力等も小さくなる。その結果、接合信頼性は、第１片及び第２片が中間片同士の間に延在する場合よりも、第１片及び第２片が中間片同士の間よりも外側に延在する場合の方が向上する。
好ましくは、前記接続部材は、前記第１片及び前記第２片が前記中間片に関して互いに反対側に延在する。前記接続部材は、前記中間片同士が対向し、かつ、前記第１片又は前記第２片の一方同士が前記中間片同士の間よりも外側に延在し、かつ、前記第１片又は前記第２片の他方同士が前記中間片同士の間に延在するように、前記第１片が前記基板本体の前記一方主面に接合される。
この場合、複合基板が接続される外部回路基板が湾曲しても、接続部材の第２片は、樹脂層から離れて弾性変形して、あるいは樹脂層を押圧するように弾性変形して、接合部分の応力を緩和する。第１片は、回動が樹脂層によって阻止される。これにより、接続部材と基板本体や外部回路との接合部分に無理な力が作用しないようにして、接合信頼性を高めることができる。
好ましくは、前記接続部材は、前記第１片の面積が、前記第２片の面積よりも大きい。
本発明によれば、簡単な構成で接合部分の熱応力や衝撃応力を緩和することができるので、接合信頼性を向上することができる。また、簡単に製造することができ、製造コストを低減することができる。
複合基板の断面図底面図である。（実施例１） 複合基板の要部拡大断面図底面図である。（実施例１） 接続部材の製造工程を示す平面図である。（実施例１） 接続部材の製造工程を示す斜視図である。（実施例１） 接続部材の断面図である。（実施例１、変形例１〜３） 基板本体上への接続部材の配置を示す斜視図である。（実施例１） 複合基板の作製工程を示す断面図である。（実施例１） 複合基板の作製工程を示す断面図である。（実施例２） 複合基板の作製工程を示す断面図である。（実施例３） 複合基板の作製工程を示す断面図である。（実施例４） 複合基板の作製工程を示す断面図である。（実施例５） 複合基板の作製工程を示す断面図である。（実施例６） 複合基板の作製工程を示す断面図である。（実施例７） 複合基板の断面図である。（実施例２） 複合基板の変形の説明図である。 複合基板の変形の説明図である。
符号の説明
２，４，６ 複合基板
１０ 基板本体
１０ａ 一方主面
２０，２２ チップ状電子部品
２４ 樹脂層
２６，２７，２８ チップ状電子部品
３０ 接続部材
３２ 第１片
３４ 中間片
３６ 第２片
以下、本発明の実施の形態について、図１〜図１６を参照しながら説明する。
＜実施例＞ 図１〜図１３を参照しながら、複合基板について説明する。
図１（ａ）、図１（ｂ）の断面図に示すように、複合基板２，４は、平板状の基板本体１０の主面１０ａ，１０ｂにチップ状電子部品２０，２２；２６，２７，２８が搭載され、基板本体１０の一方主面１０ａには、複合基板２，４を外部回路基板７０に接続するための入出力端子である接続部材３０が接合されている。
基板本体１０は、高密度化のために、片面又は両面に電子部品を実装可能な構造であればよい。基板本体１０は、プリント基板、フレキシブルプリント配線板、アルミナ基板、セラミック基板など、特に種類は限定されない。
基板本体１０の一方主面１０ａには、チップコンデンサ等の表面実装部品（ＳＭＤ）であるチップ状電子部品２０が、基板本体１０の一方主面１０ａの端子（図示せず）にはんだ実装される。また、ＩＣチップ等のチップ状電子部品２２がダイボンドされ、その端子（図示せず）と基板本体１０の一方主面１０ａに設けられたパッド（図示せず）とが、Ａｕ、Ａｌ、Ｃｕなどのボンディングワイヤー２３によって接続されている。
基板本体１０の他方主面１０ｂには、必要に応じて、チップコンデンサやＩＣチップ等のチップ状電子部品２６，２７，２８が搭載される。例えば、表面実装部品であるチップ状電子部品２６，２７がはんだ実装され、ＩＣチップ等であるチップ状電子部品２８がＡｕ又ははんだのバンプ２９によりフリップチップ実装される。
基板本体１０の他方主面１０ｂには、図１（ａ）に示す複合基板２のように、必要に応じて金属ケース４０が接合される。金属ケース４０は、基板本体１０の側面に接合されてもよい。金属ケース４０は、複合基板２を外部回路基板７０に実装する際にマウンターが複合基板２を吸着し易いようにするためと、特に高周波用に用いられる場合の電磁シールド用である。
電磁シールドが不要な場合には、図１（ｂ）に示す複合基板４のように、基板本体１０の他方主面１０ｂに、チップ状電子部品２６，２７，２８を被覆するように、エポキシ樹脂等の熱硬化性樹脂を塗布したり、トランスファー成形して樹脂層４２を形成し、マウンターの吸着ノズルで吸着できるように、樹脂層４２の表面４３（図において上面）を平らにする。
接続部材３０は、帯状の金属薄板が断面コ字に折り曲げて形成され、中間片３４の両端にそれぞれ第１片３２と第２片３６とが連続している。
図２の要部拡大図に示すように、接続部材３０の第１片３２は、基板本体１０の一方主面１０ａに設けられた端子１６にはんだ１８（導電性接着剤等でもよい）で接続される。接続部材３０の第２片３６は基板本体１０の一方主面１０ａから離れて延在している。
図１に示したように、基板本体１０の一方主面１０ａにおいて、接続部材３０は、基板本体１０の一方主面１０ａの周縁部に配置され、接続部材３０よりも内側にチップ状電子部品２０，２２を配置する。もっとも、基板本体１０の一方主面１０ａの周縁部のうち接続部材３０が配置されていない部分に、チップ状電子部品を配置することも可能である。
基板本体１０の一方主面１０ａには、基板本体１０の一方主面１０ａに搭載されたチップ状電子部品２０，２２やボンディングワイヤー２３を覆う樹脂層２４が形成されている。樹脂層２４は、チップ状電子部品２０，２２やボンディングワイヤー２３を封止し、機械的破壊や、熱や水といった外部環境から保護する。なお、チップ状電子部品は、その少なくとも一部が樹脂層に覆われていればよい。
樹脂層２４は、基板本体１０の一方主面１０ａ全体に同一樹脂材料で形成されており、接続部材３０の第２片３６より基板本体１０側に、形成されている。接続部材３０は、その大部分が樹脂層２４内に埋もれているため、例えば座屈しにくくなるなど、機械的強度が樹脂層２４によって補強されている。
接続部材３０は、少なくとも第２片３６の基板本体１０とは反対側の面３７が樹脂層２４から露出し、この面３７が、図２に示したように、外部回路基板７０の表面電極７２に、はんだ７４（導電性接着剤等でもよい）で接合される。
図１（ａ）の複合基板２のように、基板本体１０に金属ケース４０が接合される場合には、金属ケース４０も外部回路基板７０に電気的に接続されるようにする。
接続部材３０によって、基板本体１０と外部回路基板７０との間の間隔を広げ、外部回路基板７０に対向する基板本体１０の一方主面１０ａにチップ状電子部品２０，２２を搭載して、複合基板２，４を高密度化することができる。
接続部材３０は、例えば図３の平面図に示すように、リン青銅や洋白、Ｎｉ合金の金属薄板３９を金型で打ち抜いて、共通部分３８につながった複数の帯状の部分３１を形成した後、帯状の部分３１を、例えば図４の斜視図に示すように、２箇所の屈曲部３３，３５で折り曲げることにより、中間片３４に関して同じ側に第１片３２と第２片３６とが延在するように形成する。このとき、屈曲部３３，３５で直角に折り曲げ、第１片３２と第２片３６とが対向する領域の外側よりも外側に中間片３４がはみ出ないようにする。このように折り曲げると、接続部材３０、ひいては複合基板を小型化することができる。
各接続部材３０は、図４に示したように共通部分３８につながったままの状態で複数個をまとめて基板本体１０の一方主面１０ａ上に配置した後、共通部分３８と各接続部材３０との間を切断して共通部分３８を各接続部材３０から分離しても、共通部分３８と各接続部材３０との間を切断して１個ずつに分離した接続部材３０を、基板本体１０の一方主面１０ａに配置してもよい。
接続部材３０は、図５（ａ）の断面図に示すように、断面コ字状に折り曲げ加工されているが、接続部材の折り曲げ形状はこれに限らない。接続部材は、少なくとも１箇所で屈曲し、基板本体に接合される第１片と、外部回路基板に接合される第２片とを有する形状であればよい。
接続部材は、１箇所で屈曲する場合には、金属薄板の帯状の部分を、例えば１箇所のみを円弧状に屈曲させて塑性変形させ、断面Ｕ字状に形成する。
２箇所で屈曲する場合には、例えば２箇所で折り曲げ、第１片と第２片とが対向する空間内に中間片が延在するように接続部材を形成すると、容易に小型化を図ることができる。例えば図５（ｂ）の断面図に示す接続部材３０ａのように、第１片３２ａと第２片３６ａとが中間片３４ａに関して互いに反対側に延在する断面Ｚ字状であってもよい。
屈曲部を増やすことにより、各方向のばね定数の組み合わせを変えることができる。例えば図５（ｃ）の断面図に示す接続部材３０ｂのように、中間位置に屈曲部３４ｘが形成された断面く字状の中間片３４ｂの同じ側に第１片３２ｂと第２片３６ｂとが延在する断面Σ字状に形成してもよい。
また、１箇所につき一つの接続部材を用いる代わりに、図５（ｄ）の断面図に示すように、中間片３４の同じ側に第１片３２ｃと第２片３６ｃとが延在する断面コ字状の２つの接続部材３０ｃ，３０ｃを、中間片３４ｃ同士が背中合わせになるように組み合わせて１箇所に用いてもよい。この場合、フェールセーフにより、折り曲げ疲労破壊に対する信頼性を向上させることができる。
接続部材を形成するために用いる金属薄板の厚みは、５０μｍ〜３００μｍが好ましい。
金属薄板の厚みが５０μｍ未満では、折り曲げ加工時のばらつきが大きくなり、第１片や第２片の位置や高さのばらつきが大きくなってしまう。基板本体に接続する第１片の位置のばらつきに対応するため、基板本体側の端子を大きくすると、基板本体の小型化、ひいては複合基板の小型化を損ねる。第２片の高さがばらつくと、例えば、第２片と外部回路基板との間を接合するはんだの厚みがばらつき、接合信頼性が損なわれる。接続部材の高さ寸法の余裕を大きくすると、複合基板の低背化を阻害する。さらに、熱応力や衝撃応力により、接続部材の屈曲部近傍は繰り返し疲労を受けるが、接続部材の厚みが小さいと疲労破壊しやすいため、接合信頼性を損ねる。
接続部材に用いる金属薄板の厚みが３００μｍを越えると、折り曲げ加工が難しくなり、曲げ角度のばらつき、高さのばらつきが大きくなる。また、打ち抜きや折り曲げの間隔を小さくし、接続部材の高さＨや長さＷ（図４参照）を小さくすることができないため、複合基板の小型化、低背化を阻害する。
接続部材には、基板本体や外部回路基板との接合に使用されるはんだや導電性接着剤との濡れ性をよくし、接合強度を高めるため、Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／はんだなどをめっきしてもよい。このようなめっきは、接続部材の全面に施しても、第１片や第２片の接合面のみに施してもよい。
接続部材は、金属薄板の折り曲げ加工以外の方法で形成することも考えられる。
しかし、例えばめっきにより形成する場合、スルーホール内にめっき液が残っていると複合基板を外部回路基板に接合する工程で、残っていためっき液が加熱され、気化して急激に膨張することによって、スルーホール付近に亀裂が発生したり、はんだにボイドが発生したりすることがある。接続部材を金属薄板の折り曲げ加工で形成する場合には、このようなことがないため、接合信頼性を向上することができる。
複合基板は、複数個分の基板本体となる部分を含む集合基板を用いて、複数個分を同時に作製することができる。その場合、例えば図６の斜視図に示すように、接続部材３０は、端子１１が形成された基板本体１０の集合基板の一方主面１０ａに配置される。図６では、破線で示した分割線１４を境界とする複合基板４個分１２ａ，１２ｂ，１２ｃ，１２ｄを図示しているが、集合基板は、これより多い個数分を含んでも、少ない個数分を含んでもよい。
図６では、接続部材３０は、矩形の基板本体１０の一対の辺に沿ってのみ配置されている。接続部材３０は、基板本体１０の一方主面１０ａの周縁部に複数個が配置されていればよく、図６の例に限定されない。例えば、矩形の基板本体１０の一方主面１０ａの対向する二対の各辺に沿って、それぞれ１個以上が配置されてもよい。また、矩形の基板本体１０の一方主面１０ａの四隅の計４箇所のみに配置されても、あるいは、矩形の基板本体１０の一方主面１０ａの四隅のうち対角位置の２箇所のみに配置されてもよい。また、４辺のそれぞれに接続部材を配してもよい。
次に、複合基板の作製工程について、図７〜図１３の断面図を参照しながら説明する。
（ａ） 図７に示すように、複数個分の基板本体１０（１個分を符号１２で示す）となる部分を含む集合基板の一方主面１０ａの端子１６（図２参照）に、はんだ、Ａｇ等を含む導電性ペースト（図示せず）を印刷し、表面実装部品であるチップ状電子部品２０と接続部材３０とを搭載し、リフローもしくは熱硬化して、接続部材３０の第１片３２を基板本体１０の一方主面１０ａの端子１６（図２参照）に接合する。接合後、洗浄を行って、基板本体１０の一方主面１０ａに設けたワイヤーボンディング用のパッド（図示せず）の汚れを除去する。
（ｂ） 次いで、図８に示すように、ＩＣ、ＦＥＴなどのチップ状電子部品２２を、エポキシ系樹脂又は導電性樹脂等で基板本体１０の集合基板の一方主面１０ａに搭載し、熱硬化し、チップ状電子部品２２の端子（図示せず）と、基板本体１０の一方主面１０ａに設けたパッド（図示せず）との間を、Ａｕ、Ａｌ、Ｃｕなどのボンディングワイヤー２３によって接続する。
なお、基板本体１０側の端子１６（図２参照）やボンディングワイヤー２３によって接続するパッド（図示せず）には、接合強度を上げるべく、通常、Ｎｉ／Ａｕ、又はＮｉ／Ｐｄ／Ａｕめっきが施されている。
（ｃ） 次いで、図９に示すように、基板本体１０の集合基板の一方主面１０ａの全面に、樹脂層２４を形成するため、液状のエポキシ系樹脂等の封止樹脂を塗布した後、加熱して硬化させる。
封止樹脂を塗布するとき、封止樹脂の高さが接続部材３０の第２片３６を越えないようにして、封止樹脂が、接続部材３０の露出すべき第２片３６の基板本体１０とは反対側の面３７にまで濡れ広がらないようにすることが好ましい。封止樹脂が、接続部材３０の露出すべき第２片３６の基板本体１０とは反対側の面３７にまで濡れ広がると、この面３７にはんだが付かなくなり、外部回路基板７０（図１、図２参照）と接合できなくなるからである。
このような封止樹脂の濡れ広がりを確実に防ぐため、第２片３６の露出させるべき部分（外部回路基板７０との接続端子となる部分、すなわち第２片３６の基板本体１０とは反対側の面３７）に、離型剤や撥水剤を塗布することが好ましい。
封止樹脂の硬化収縮率は高々０．５％以下であるため、接続部材３０が封止樹脂によって変形しないが、封止樹脂の硬化によって集合基板が反る場合がある。このような場合には、集合基板が反らない程度に封止樹脂を予備硬化させた状態で、図１０に示すように、複合基板の分割線１４に沿って、封止樹脂の樹脂層２４にスリット２１を形成した後、封止樹脂をさらに加熱して本硬化させる。これによって、スリット２１は、封止樹脂が完全に硬化する前のやわらかい状態のときに、容易に加工することができる。スリット２１を形成しておくと、後の工程で個々の基板に分割する作業も容易になる。例えば、１００℃で１時間加熱して封止樹脂を予備硬化させた後、スリット２１を形成し、さらに、１５０℃で３時間加熱して、封止樹脂を完全に硬化させる。
樹脂層２４は、液状の封止樹脂の代わりに、Ｂステージ状態（半硬化状態）にある樹脂シートを用いても形成することができる。この場合、樹脂シートは、基板本体１０に搭載されたチップ状電子部品２０，２２や接続部材３０の上に配置した後、基板本体１０側に押し込むことにより、基板本体１０の一方主面１０ａ上に隙間なく配置した後に、加熱して硬化させる。接続部材３０の露出すべき第２片３６の基板本体１０とは反対側の面３７などに付着し残った樹脂シートは、硬化前に、あるいは硬化後に取り除く。
（ｄ） 次いで、図１１に示すように、基板本体１０の集合基板を上下反転し、基板本体１０の他方主面１０ｂに、はんだ、Ａｇ等を含む導電性ペースト（図示せず）を印刷し、チップコンデンサ等のチップ状電子部品２６，２７を搭載してリフローもしくは熱硬化して、あるいはＩＣチップ等のチップ状電子部品２８をはんだボール２９を介してフリップチップボンディングして、基板本体１０の他方主面１０ｂの端子（図示せず）にチップ状電子部品２６，２７，２８を接合する。必要に応じて、フリップチップボンディングしたチップ状電子部品２８と基板本体１０の他方主面１０ｂとの間に、エポキシ系樹脂からなるアンダーフィル樹脂２５を充填、熱硬化する。
これによって、基板両面に部品実装された高密度モジュールとなる。
（ｅ） 次いで、金属ケース４０を用いる場合には、図１２に示すように、洋白、りん青銅等からなる金属ケース４０を、基板本体１０の他方主面１０ｂに搭載し、接合する。この工程は、上記（ｄ）の工程と同時に行われてもよい。
（ｆ） 次いで、ダイシングソー、レーザー、ブレイク等の手段で、分割線１４に沿って集合基板を切断し、図１３に示すように、個々の複合基板６に分割する。以上により、複合基板６が完成する。
完成した複合基板は、外部回路基板７０に実装する場合、図２に示したように、接続部材３０の第２片３６の基板本体１０とは反対側の面３７に露出している部分を、プリント配線板等の外部回路基板７０の接合用ランド等の表面電極７２に、はんだ７４等で接合する。これによって、基板本体１０の一方主面１０ａに設けられた端子１６は、はんだ１８、接続部材３０、はんだ７４を介して、外部回路基板７０の表面電極７２と電気的に接続される。
複合基板は、接続部材３０の弾性変形によって、熱応力や衝撃応力を緩和することができるため、接合信頼性を向上することができる。特に、基板本体１０が、アルミナ基板などと比べて曲げ強度が低く、ガラス等を含み脆いセラミック基板の場合、熱応力や衝撃応力の緩和により、基板本体の破壊を防止する効果も大きい。
すなわち、接続部材３０は、塑性変形するように折り曲げられた連続する金属端子であるので、ＸＹＺ方向のいずれにも弾性変形する。また、樹脂層２４と接続部材３０とは基本的に接合しておらず、樹脂層２４もＸＹＺ方向に弾性変形する。
接続部材３０が弾性変形可能であると、複合基板を外部回路基板７０に接合するときのリフロー、その後のヒートサイクル時の熱により、各部の線膨張係数αの差により熱応力が発生しても、接続部材３０や樹脂層２４の弾性変形によって、熱応力を吸収することができる。同様に、落下衝撃時などの衝撃応力も、弾性変形で吸収することができる。そのため、接合信頼性が向上する。
＜実施例２＞ 実施例２の複合基板８について、図１４を参照しながら説明する。
図１４の断面図に示すように、複合基板８は、実施例１と同様に、平板状の基板本体５０の両方の主面５０ａ，５０ｂに、チップ状電子部品６０；６２，６４が搭載されている。また、基板本体５０の一方主面５０ａには接続部材３０が接合され、樹脂層２４が形成されている。
基板本体５０の一方主面５０ａには、接続部材３０を接合する端子５６や、チップ状電子部品６０の接合用パッド５７が形成され、他方主面５０ｂには、チップ状電子部品６２，６４の接合電極（接合用ランド）となる端子５８が形成されている。端子５６，５８やパッド５７には、必要に応じて、Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／はんだをめっきする。
実施例１と異なり、複合基板８の基板本体５０は、複数のセラミック層を積層された多層セラミック基板である。基板本体５０の内部には、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ｃｕ、ＣｕＯなどを主成分とする導電性ペーストを用いて面内導体パターン５２やビアホール導体パターン５４が形成されている。このような構成は、低抵抗のＡｇやＣｕを使うので、信号損失が小さく、高周波用の部品あるいはモジュールとして実用化されている。
基板本体５０は、以下のようにして作製する。
すなわち、面内導体パターン５２やビアホール導体パターン５４等が形成され厚さ１０〜２００μｍ程度の未焼成セラミックグリーンシートと、このセラミックグリーンシートの焼成温度よりも高温で焼結する拘束層とを準備する。未焼成セラミックグリーンシートは低温焼結セラミックス材料を含み、焼結温度は１０５０℃以下である。低温焼結セラミック材料としては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ）材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等、が挙げられる。
次いで、未焼成セラミックグリーンシートと拘束層とを適宜な順序で積層して、複数枚の未焼成セラミックグリーンシートを積層した積層体の両主面に拘束層が積層された複合積層体を形成する。
次いで、この複合積層体を、セラミックグリーンシートの焼結温度よりも高く、拘束層の焼結温度よりも低い温度で焼成した後、焼結していない拘束層を除去して、未焼成セラミックグリーンシートが焼結して形成された基板本体５０を取り出す。
このようにして作製された基板本体５０の一方主面５０ａに、実施例１と同様に、チップ状電子部品６０と接続部材３０が接合された後、樹脂層２４が形成される。必要に応じて、基板本体５０の他方主面５０ｂに、チップ状電子部品６２，６４が搭載される。
複合基板８は、基板本体５０がセラミック多層基板であるので、複合基板８の実装密度を高めつつ、接合信頼性を向上することができる。また、セラミック多層基板は他の種類の基板に比べて脆いため、熱応力や衝撃応力からセラミック多層基板自体の破壊を防止する効果が大きい。
＜接続部材の構成１＞ 断面コ字状の接続部材３０は、実施例１（図１参照）のように対向する中間片３４同士が外側になるように配置しても、実施例２（図１４参照）のように対向する中間片３４同士が内側になるように配置してもよい。接合信頼性の観点からは、中間片３４同士が内側になるように配置することが好ましい。以下、図１５を参照しながら説明する。
基板本体５０の線膨張係数α１が、外部回路基板７０の線膨張係数α２よりも小さいとき、図１５（Ａ）に示すように、接続部材３０は、例えば複合基板を外部回路基板７０に接合するためのリフロー工程や、使用時の温度上昇によって外部回路基板７０側が広がり、接続部材３０の第２片３６と外部回路基板７０との間の接合部分に、せん断力Ｆｓや曲げモーメントＭｓが作用する。このせん断力Ｆｓや曲げモーメントＭｓは、対向して配置されている接続部材３０の中間片３４間の距離Ｌに略比例する。図示したように対向する接続部材３０の中間片３４同士が内側に配置されていると、中間片３４間の距離Ｌは、図１のように対向する接続部材３０の中間片３４同士が外側に配置されている場合よりも小さくなる。そのため、接続部材３０の第２片３６と外部回路基板７０との間の接合部分に作用するせん断力Ｆｓや曲げモーメントＭｓが小さくなり、接合信頼性が向上する。
接続部材３０の第１片３２と基板本体５０との接合部分についても同様であり、対向する接続部材３０の中間片３４同士が内側に配置されていると、図１のように対向する接続部材３０の中間片３４同士が外側に配置されている場合よりも、中間片３４間の距離Ｌが小さくなり、接合部分に作用するせん断力や曲げモーメントが小さくなるため、接合信頼性が向上する。
また、金属と樹脂は接着しにくいため、金属薄板を折り曲げ加工した接続部材３０は、樹脂層２４に埋設されていても、樹脂層２４に接着していなかったり、接着していても接着部分が簡単に剥離したりするので、容易に弾性変形することができる。
そのため、図１５（Ｂ）に示すように、外部回路基板７０の表面７１が凸状に湾曲した場合、接続部材３０は、第２片３６が大略第２の屈曲部３５を中心に回動し、樹脂層２４との間に隙間が形成されるように弾性変形する。これによって、接続部材３０の第２片３６と外部回路基板７０との間の接合部分に無理な力が作用しないようにすることができ、接合信頼性を高めることができる。
また、接続部材３０の第１片３２と基板本体５０との接合部分については、接続部材３０の第１片３２が大略第１の屈曲部３３を中心に、基板本体５０から離れる方向に回動しようとする。しかし、樹脂層２４によってこの回動が阻止され、接続部材３０の第１片３２と基板本体５０との間の接合部分に無理な力が作用しないようにすることができる。
また、図１５（Ｃ）に示すように、外部回路基板７０の表面７１が凹状に湾曲した場合、樹脂層２４の弾性変形と接続部材３０の弾性変形とにより、接続部材３０の第２片３６と外部回路基板７０との間の接合部分と、接続部材３０の第１片３２と基板本体５０との間の接合部分に作用する力を緩和することができる。
このとき、接続部材３０の第１の屈曲部３３付近に応力が集中するが、樹脂層２４があるので接合が補強され、応力集中が緩和され、接合信頼性をより高めることができる。
また、複合基板を外部回路基板７０に実装するときや、落下等の衝撃が加わったとき、図１５（Ｄ）に示すように、複合基板を外部回路基板７０の略中心に押圧力Ｗ１が作用すると、この押圧力Ｗ１は、大略、接続部材３０の中間片３４により伝達される反力Ｗ２と釣り合う。このとき、押圧力Ｗ１と反力Ｗ２とが作用する位置がずれているため、曲げモーメントＭが発生する。この曲げモーメントＭは、接続部材３０の第２片３６と外部回路基板７０との間の接合部分や、接続部材３０の第１片３２と基板本体５０との間の接合部分に作用する。曲げモーメントＭの大きさは、対向する接続部材３０の中間片３４間の距離Ｌに略比例する。
そのため、図１５（Ａ）の場合と同様に、中間片３４間の距離Ｌが小さくなる構成、すなわち、対向する接続部材３０の中間片３４が内側に配置される構成により、接合部分に作用する曲げモーメントＭを小さくして接合信頼性を高めることができる。
＜接続部材の構成２＞ 接合信頼性の向上という観点からは、図５（ｂ）に示した断面Ｚ字状の接続部材３０ａも好ましい。以下、図１６を参照しながら説明する。
一般に、基板本体１０と外部回路基板７０とは熱膨張率又は線膨張係数が異なるため、図１６（Ａ）に示すように、例えば複合基板を外部回路基板７０に接合するためのリフロー工程や、使用時の温度上昇によって、配置されている接続部材３０ａと基板本体１０や外部回路基板７０との間の接合部分に、せん断力Ｆｓや曲げモーメントＭｓが作用する。このとき、接続部材３０ａが弾性変形して、接続部材３０ａの第１片３２ａと基板本体１０との接合部分や、接続部材３０ａの第２片３６ａと外部回路基板７０との接合部分に作用する応力を緩和する。
基板本体１０側の伸びδ１は、対向して配置された接続部材３０ａの第１屈曲部３３ａ間の距離Ｌ１と基板本体１０の線膨張係数α１との積となる。外部回路基板７０側の伸びδ２は、対向して配置された接続部材３０ａの第２屈曲部３５ａ間の距離Ｌ２と外部回路基板７０の線膨張係数α２との積となる。せん断力Ｆｓや曲げモーメントＭｓは、δ２−δ１＝α２×Ｌ２−α１×Ｌ１に比例する。一般に、セラミック等の基板本体１０の線膨張係数α１は、樹脂製のプリント配線基板等の外部回路基板７０の線膨張係数α２よりも小さく、α１＜α２であるため、δ２−δ１＝α２×Ｌ２−α１×Ｌ１は、Ｌ１＞Ｌ２の場合の方が、Ｌ１＜Ｌ２の場合よりも小さくなり、せん断力Ｆｓや曲げモーメントＭｓも小さくなる。したがって、対向する接続部材３０ａは、図１６に示したように、Ｌ１＞Ｌ２となるように配置とすると、接合部分に作用するせん断力Ｆｓや曲げモーメントＭｓが小さくなり、接合信頼性が向上するので、好ましい。
なお、本発明は、Ｌ１＜Ｌ２の場合、すなわち、対向して配置された接続部材３０ａを図１６において左右を入れ替えて配置し、対向して配置された接続部材３０ａの第１の屈曲部３３ａ同士を内側に配置し、接続部材３０ａの第２の屈曲部３５ａ同士を外側に配置する場合や、対向する接続部材３０ａを非対称に配置する場合を排除するものではない。
また、金属と樹脂は接着しにくいため、金属薄板を折り曲げ加工した接続部材３０ａは、樹脂層２４に埋設されていても、樹脂層２４に接着していなかったり、接着していても接着部分が簡単に剥離したりするので、容易に弾性変形することができる。
そのため、図１６（Ｂ）に示すように、外部回路基板７０の表面７１が凸状に湾曲した場合、接続部材３０ａは、第２片３６ａが大略第２の屈曲部３５ａを中心に回動し、樹脂層２４との間に隙間が形成されるように弾性変形する。これによって、接続部材３０ａの第２片３６ａと外部回路基板７０との間の接合部分に無理な力が作用しないようにして、接合信頼性を高めることができる。
また、接続部材３０ａの第１片３２ａと基板本体１０との接合部分については、接続部材３０ａの第１片３２ａ以外の部分が大略第１の屈曲部３３ａを中心に、基板本体１０を押圧する方向に回動しようとするが、樹脂層２４によって回動が阻止され、接続部材３０ａの第１片３２ａと基板本体１０との間の接合部分に無理な力が作用しないようにして、接合信頼性を高めることができる。
また、図１６（Ｃ）に示すように、外部回路基板７０の表面７１が凹状に湾曲した場合、樹脂層２４の弾性変形と接続部材３０ａの弾性変形とにより、接続部材３０ａの第２片３６ａと外部回路基板７０との間の接合部分と、接続部材３０ａの第１片３２ａと基板本体１０との間の接合部分に作用する力を緩和することができる。
接続部材３０ａの配置が図１６とは逆の場合、すなわち、対向する接続部材３０ａの第１の屈曲部３３ａが内側に配置され、第２の屈曲部３５ａが外側に配置された場合であっても、同様に、外部回路基板７０の表面７１の凸状又は凹状の湾曲に対する接合信頼性を高めることができる。すなわち、外部回路基板７０が凸状又は凹状に湾曲しても、接続部材３０ａは、接続部材３０ａの第２片３６ａが樹脂層２４から離れるように弾性変形し、第１片３２ａ又は第２片３６ａの回動が樹脂層２４によって阻止される。そのため、接合部分に無理な力が作用しないようにして、接合信頼性を高めることができる。
また、複合基板を外部回路基板７０に実装するときや、落下等の衝撃が加わったとき、図１６（Ｄ）に示すように、複合基板の略中心に押圧力Ｗ１が作用すると、この押圧力Ｗ１は、大略、接続部材３０ａの中間片３４ａにより伝達される反力Ｗ２と釣り合う。押圧力Ｗ１と反力Ｗ２とが作用する位置がずれているため、曲げモーメントＭが発生する。
この曲げモーメントＭにより、接続部材３０ａが第１の屈曲部３３ａや第２の屈曲部３５ａを中心に回動しようとする。このとき、接続部材３０ａの第１片３２ａは、樹脂層２４ａによって回動が阻止される。また、接続部材３０ａの第２片３６ａは、樹脂層２４との間に隙間が形成されるように弾性変形する。これにより、接合部分に無理な力が作用しないようにして、接合信頼性を高めることができる。
押圧力Ｗ１が図示とは逆向きに作用した場合、接続部材３０ａの第１片３２ａや第２片３６ａの回動が樹脂層２４によって阻止され、接合部分に無理な力が作用しないようにして、接合信頼性を高めることができる。
＜まとめ＞ 以上に説明したように、接続部材は、塑性変形するよう折り曲げられた連続する金属端子であるため、ＸＹＺ方向いずれにも弾性変形する。また、樹脂層と接続部材は基本的に接合しておらず、接続部材は樹脂塗布硬化後もＸＹＺ方向に自由に弾性変形する。そのため、複合基板を外部回路基板に実装する際のリフロー、その後のヒートサイクル時の熱による各部の線膨張率の差による熱応力を、接続部材の弾性変形によって吸収でき、接合信頼性が高い。また、落下衝撃時の衝撃応力に対する接合信頼性も高い。
樹脂層の形成により、接続部材の埋め込みとチップ状電子部品の封止とを同時に行うことができ、接続部材が埋め込まれるなどした別部材、すなわち基板本体と外部回路基板との間に間隔を確保するための別部材を基板本体の一方主面に接合する場合よりも構成が簡単であり、製造工程も簡単になる。
さらに、接続部材が埋め込まれるなどした別部材を基板本体の一方主面に接合する場合よりも、複合基板を小型化することができる。接続部材が埋め込まれるなどした別部材の寸法のばらつきや基板本体への接合位置のばらつき等を考慮して寸法に余裕を持たせる必要がないからである。
液状の封止樹脂を塗布し、硬化させて樹脂層を形成するとき、樹脂の硬化収縮率は高々０．５％以下でわずかであるので、樹脂層に埋設される接続部材を変形させない。接続部材は、金属薄板から形成すると、細く、薄く、多端子の場合でも端子変形や端子同士の接触不良がないため、めっき等で形成する場合に比べて優れている。また、接続部材を安価に製造することができ、接続部材のピッチを狭くすることも容易である。
接続部材が埋め込まれるなどした別部材を基板本体の一方主面に接合する場合、別部材のねじれや反りにより基板本体との接合信頼性が低下するが、封止樹脂を流し込んで接続部材の埋め込みとチップ状電子部品の封止とを同時に行うと、そのような問題が発生しない。接続部材そのものは容易に弾性変形し、基板本体に沿って接合されるので、接合信頼性も高い。
樹脂に圧力を加え、インサート成形する場合には、折り曲げられた接続部材上にも樹脂が流れ込み、付着すると、はんだ付けができなくなり、他部材との接合信頼性が低下する。液状の封止樹脂を、圧力を加えずに流し込むことによって樹脂層を形成すると、そのような問題がない。
また、接続部材が埋め込まれるなどした別部材がないので、封止樹脂に簡単にスリットを入れることができる。スリットを入れることによって、封止樹脂の硬化収縮による基板反りがなくなり、良品率が向上する。
また、接続部材を金属薄板の折り曲げ加工で形成し、それを被覆するように樹脂を流し込むと、工程が簡単になり、製造コストを低減することができる。
また、金属薄板の折り曲げ加工で形成された接続部材で、基板本体と外部回路基板との間を接合することにより、金属の弾性変形で応力を吸収し、強度を向上させることができる。
また、接続部材を金属薄板の折り曲げ加工すると、接続部材に用いる金属薄板の材質は、めっきにより接続部材を形成する場合よりも、選択の自由度が高い。接続部材の金属と樹脂層とは、強固に接合されている必要はない。そのため、樹脂層に用いる樹脂の材質も、選択の自由度が高い。したがって、安価な材質、折り曲げやすい材質、成形しやすい材質を、高い自由度で選定することができ、工業上、有用である。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。
実施例では、基板本体が平板状の場合を図示しているが、基板本体の主面のいずれか一方又は両方に、キャビティ（凹部）が形成されていてもよい。

Claims (14)

  1. 基板本体の一方主面に、金属薄板の折り曲げ加工により形成され中間片の両端にそれぞれ第１片と第２片とが連続する複数の接続部材のそれぞれの前記第１片を接合するとともに、前記基板本体の前記一方主面にチップ状電子部品を搭載する、第１の工程と、
    前記チップ状電子部品の少なくとも一部と少なくとも前記接続部材のそれぞれの前記第１片とを覆い、かつ、少なくとも前記接続部材のそれぞれの前記第２片の前記基板本体とは反対側の面が露出するように、前記基板本体の前記一方主面に樹脂層を形成する、第２の工程と、
    を備えることを特徴とする複合基板の製造方法。
  2. 前記第２の工程において、前記チップ状電子部品の少なくとも一部と少なくとも前記接続部材のそれぞれの前記第１片とを覆い、かつ、少なくとも前記接続部材のそれぞれの前記第２片の前記基板本体とは反対側の面が露出するように、前記基板本体の前記一方主面に液状の樹脂を塗布し、硬化させることにより、前記樹脂層を形成することを特徴とする、請求項１に記載の複合基板の製造方法。
  3. 前記第１の工程と前記第２の工程とを、複数個分の前記基板本体となる部分を含む集合基板の状態で、複数個分の前記複合基板についてまとめて行い、
    前記第２の工程の後に、前記複合基板の分割線に沿って前記樹脂層にスリットを形成する工程を、さらに備えることを特徴とする、請求項１又は２に記載の複合基板の製造方法。
  4. 前記基板本体の他方主面に他のチップ状電子部品を搭載する工程を、さらに備えることを特徴とする、請求項１、２、又は３に記載の複合基板の製造方法。
  5. 前記基板本体は、１０５０℃以下で焼結する複数のセラミック層を積層してなる積層体の内部に導体パターンを有するセラミック多層基板であることを特徴とする、請求項１〜４のいずれか一項に記載の複合基板の製造方法。
  6. 前記第１の工程において、前記接続部材は、
    前記第１片及び前記第２片が前記中間片に関して同じ側に延在し、
    前記中間片同士が対向し、かつ、前記第１片及び前記第２片が前記中間片同士の間よりも外側に延在するように、前記第１片が前記基板本体の前記一方主面に接合されることを特徴とする、請求項１〜５のいずれか一項に記載の複合基板の製造方法。
  7. 前記第１の工程において、前記接続部材は
    前記第１片及び前記第２片が前記中間片に関して互いに反対側に延在し、
    前記中間片同士が対向し、かつ、前記第１片又は前記第２片の一方同士が前記中間片同士の間よりも外側に延在し、かつ、前記第１片又は前記第２片の他方同士が前記中間片同士の間に延在するように、前記第１片が前記基板本体の前記一方主面に接合されることを特徴とする、請求項１〜５のいずれか一項に記載の複合基板の製造方法。
  8. 前記接続部材は、前記第１片の面積が、前記第２片の面積よりも大きいことを特徴とする、請求項１〜７のいずれか一項に記載の複合基板の製造方法。
  9. 基板本体と、
    金属薄板の折り曲げ加工により形成され、中間片の両端にそれぞれ第１片と第２片とが連続し、前記第１片が前記基板本体の一方主面に接合された複数の接続部材と、
    前記基板本体の前記一方主面に搭載されたチップ状電子部品と、
    前記チップ状電子部品と少なくとも前記接続部材のそれぞれの前記第１片とを覆い、かつ、少なくとも前記接続部材のそれぞれの前記第２片の前記基板本体とは反対側の面が露出するように、前記基板本体の前記一方主面全体に同一樹脂材料で形成された樹脂層と、
    を備えることを特徴とする複合基板。
  10. 前記基板本体の他方主面に搭載された他のチップ状電子部品を、さらに備えることを特徴とする、請求項９に記載の複合基板。
  11. 前記基板本体は、１０５０℃以下で焼結する複数のセラミック層を積層してなる積層体の内部に導体パターンを有するセラミック多層基板であることを特徴とする、請求項９又は１０に記載の複合基板。
  12. 前記接続部材は、
    前記第１片及び前記第２片が前記中間片に関して同じ側に延在し、
    前記中間片同士が対向し、かつ、前記第１片及び前記第２片が前記中間片同士の間よりも外側に延在することを特徴とする、請求項９、１０又は１１に記載の複合基板。
  13. 前記接続部材は、
    前記第１片及び前記第２片が前記中間片に関して互いに反対側に延在し、
    前記中間片同士が対向し、かつ、前記第１片又は前記第２片の一方同士が前記中間片同士の間よりも外側に延在し、かつ、前記第１片又は前記第２片の他方同士が前記中間片同士の間に延在するように、前記第１片が前記基板本体の前記一方主面に接合されることを特徴とする、請求項９、１０又は１１に記載の複合基板。
  14. 前記接続部材は、前記第１片の面積が、前記第２片の面積よりも大きいことを特徴とする、請求項９〜１３のいずれか一項に記載の複合基板。
JP2008515459A 2006-05-17 2007-04-13 複合基板の製造方法 Expired - Fee Related JP4725817B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008515459A JP4725817B2 (ja) 2006-05-17 2007-04-13 複合基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006138333 2006-05-17
JP2006138333 2006-05-17
PCT/JP2007/058155 WO2007132612A1 (ja) 2006-05-17 2007-04-13 複合基板及びその製造方法
JP2008515459A JP4725817B2 (ja) 2006-05-17 2007-04-13 複合基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007132612A1 true JPWO2007132612A1 (ja) 2009-09-24
JP4725817B2 JP4725817B2 (ja) 2011-07-13

Family

ID=38693713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008515459A Expired - Fee Related JP4725817B2 (ja) 2006-05-17 2007-04-13 複合基板の製造方法

Country Status (2)

Country Link
JP (1) JP4725817B2 (ja)
WO (1) WO2007132612A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481680B2 (ja) 2010-04-28 2014-04-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2012147403A (ja) * 2011-01-14 2012-08-02 Mitsumi Electric Co Ltd 高周波モジュール
JP2013069800A (ja) * 2011-09-21 2013-04-18 Nec Corp 半導体装置の実装構造及び実装方法
WO2013054808A1 (ja) * 2011-10-14 2013-04-18 株式会社村田製作所 多層基板および多層基板を備えるモジュール
WO2014017228A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュール
WO2019138895A1 (ja) 2018-01-11 2019-07-18 株式会社村田製作所 部品内蔵モジュールおよびその製造方法
WO2020218289A1 (ja) 2019-04-26 2020-10-29 株式会社村田製作所 モジュール部品、アンテナモジュール及び通信装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204379A (ja) * 1987-12-08 1989-08-16 Rogers Corp リード無しセラミックチップキャリヤ用ソケット
JPH02207559A (ja) * 1989-02-07 1990-08-17 Fujitsu Ltd 二列並行多端子型混成集積回路装置
JPH0742164U (ja) * 1993-12-24 1995-07-21 富士通テン株式会社 電子部品実装回路基板
JPH07249733A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 半導体装置
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
JP2003068968A (ja) * 2001-08-29 2003-03-07 Pfu Ltd 半導体集積回路装置
WO2006027888A1 (ja) * 2004-09-08 2006-03-16 Murata Manufacturing Co., Ltd. 複合セラミック基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204379A (ja) * 1987-12-08 1989-08-16 Rogers Corp リード無しセラミックチップキャリヤ用ソケット
JPH02207559A (ja) * 1989-02-07 1990-08-17 Fujitsu Ltd 二列並行多端子型混成集積回路装置
JPH0742164U (ja) * 1993-12-24 1995-07-21 富士通テン株式会社 電子部品実装回路基板
JPH07249733A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 半導体装置
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
JP2003068968A (ja) * 2001-08-29 2003-03-07 Pfu Ltd 半導体集積回路装置
WO2006027888A1 (ja) * 2004-09-08 2006-03-16 Murata Manufacturing Co., Ltd. 複合セラミック基板

Also Published As

Publication number Publication date
JP4725817B2 (ja) 2011-07-13
WO2007132612A1 (ja) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4873005B2 (ja) 複合基板及び複合基板の製造方法
JP4821849B2 (ja) 複合基板及び複合基板の製造方法
JP4367414B2 (ja) 部品内蔵モジュールおよびその製造方法
JP4337822B2 (ja) 積層型電子部品の製造方法
JP4310467B2 (ja) 複合多層基板及びその製造方法
JP4957163B2 (ja) 複合部品
JP4725817B2 (ja) 複合基板の製造方法
WO2008001641A1 (fr) Substrat d'interconnexion et structure de montage de circuits électroniques
US7807510B2 (en) Method of manufacturing chip integrated substrate
KR20080040057A (ko) 복합 세라믹 기판
US7450395B2 (en) Circuit module and circuit device including circuit module
US20050263868A1 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4788581B2 (ja) 複合基板
JP2007049107A (ja) 複合セラミック基板
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JP2002026244A (ja) 多層モジュールおよびその製造方法
JP2005235807A (ja) 積層型電子部品およびその製造方法
JP4403820B2 (ja) 積層型電子部品およびその製造方法
JP5109361B2 (ja) 複合基板
WO2005071742A1 (ja) 積層型電子部品の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110330

R150 Certificate of patent or registration of utility model

Ref document number: 4725817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees